CN102541149B - 基准电源电路 - Google Patents

Abstract

一种基准电源电路，包括：带隙基准电源电路，产生正温度系数的第一电流和负温度系数的基准电压；电压电流转换电路，将所述负温度系数的基准电压转换成负温度系数的第二电流；电流加和电路，叠加所述正温度系数的第一电流和负温度系数的第二电流，产生基准电流。所述基准电源电路的输出精度高，改善了温漂特性和电源电压抑制比特性。

Description

基准电源电路

技术领域

本发明涉及电子电路技术，特别是涉及一种基准电源电路。

背景技术

基准源可以产生与电源和工艺无关、具有确定温度特性的基准电压或基准电流。在模/数转换器(ADC)、数/模转换器(DAC)、动态存储器(DRAM)、Flash存储器等集成电路设计中，低温度系数（TC）、低功耗、高电源抑制比(PSRR)的基准源设计十分关键。

图1为现有的一种对温度特性进行一次曲率补偿的带隙（Bandgap）基准电源电路，带隙基准电路（PNP管Q11和Q12的支路）产生正温度系数（PTAT）电流，PNP管Q12的基极和发射极电压Vbe为负温度系数电压，两者相互叠加，产生基准电压Vref1。

图1所示的基准电源电路主要存在两个问题：（1）由于电路中PMOS管M11和M12的短沟道效应，输出的基准电压受电源电压的干扰较大，导致电路的PSRR特性较差；（2）由于电路中电阻R11和R12的制造工艺偏差和BJT管Q11和Q12的失配问题，输出的基准电压受温度变化的影响较大，导致电路的温漂特性较差。因此，图1所示的基准电源电路输出的基准电压Vref1精度低，无法应用于高精度的ADC电路。

现有的一种解决上述问题（1）的解决方案如图2所示，将图1中与电压源VDD相连的PMOS管改为共源共栅（cascode）电流镜结构，以提高对电源电压VDD波动的抑制能力，图2中串联的cascode电流镜21和22有效抑制了PMOS管M11和M12的短沟道效应，提高了电路在低频段的PSRR特性。并且，在基准电压Vref2的输出端增加了大电容C1来改善电路在高频段的PSRR特性。图2所示的基准电源电路为一次温度曲率补偿结构的电路，电路的温漂特性较差；而且，虽然在一定程度上改善了PSRR特性，但实际上电源电压调整率仍较高，例如电源电压3～3.6V范围内变化时，电源电压调整率仍高于100ppm/V。

现有的一种解决上述问题（2）的解决方案如图3所示，其为采用消除Vbe中非线性项的方法的二次曲率补偿的基准电路。图3中，BJT管基极和发射极之间的电压具有负温度系数，电压随温度的增加而减小，表示为：

其中，V_BG为绝对零度推导的PN结外接电压，T₀为参考温度，T为绝对温度，V_BE0为温度为T₀时的发射结电压，η的值与三极管的结构有关，通常取4，α的值与流过三极管的电流的性质有关，当流过PTAT电流时取1，当流过的电流与温度不相关时取0。如果使一个三极管流过PTAT电流，另一个三极管流过与温度无关的电流，则两个三极管的基极和发射极电压之差将是一个与上式中的第三项成正比的量。即流过PTAT电流的PNP管的基极和发射极电压为：

流过与温度无关电流的PNP管的基极和发射极电压为：

两个管子的基极和发射极电压差为：

$\mathrm{\Δ}{V}_{\mathrm{BE}}=V_{\mathrm{BEa}}-V_{\mathrm{BEb}}=V_{T}1n\frac{T}{T_0}.$

图3中，流过PNP管Q1和Q2的电流为PTAT电流，流过PMOS管M1和M2的电流与温度无关，流过PMOS管M3的电流是流过PMOS管M1的电流的镜像电流，所以流过PNP管Q3的电流与温度无关，则流过电阻R4和R5的电流为：

流过PMOS管M4（流过PMOS管M4的电流是流过PMOS管M1的电流的镜像电流）的电流有三部分组成，因此输出的基准电压为：n=S_Q2/S_Q1，S_Q1和S_Q2分别为三极管Q1和Q2的截面积。该方法巧妙的构造了一个可以抵消非线性分量的电流，使基准电压Vref3实现零温度系数。

然而，图3所示的基准电源电路仍然存在以下问题：（1）采用了多个电阻，当制造工艺变化而发生偏差时，电阻的阻值范围波动过大，使得电路本身产生的误差可能会大于二次曲率补偿的精度，从而导致二次曲率补偿失去意义；（2）电阻R4和R5的阻值很大，占用大量布局面积，并且调试难度大，容易出现电阻R4和R5的电流反向流动的情况；（3）电路的拓扑结构也较复杂。

因此，现有的基准电源电路的温漂特性和电源电压抑制比特性仍无法满足高精度的模拟、混合信号***（例如10bit以上的ADC电路）的应用要求。

发明内容

本发明解决的问题是现有的基准电源电路的温漂特性和电源抑制比特性差，输出精度不高。

为解决上述问题，本发明实施方式提供一种基准电源电路，包括：带隙基准电源电路，产生正温度系数的第一电流和负温度系数的基准电压；电压电流转换电路，将所述负温度系数的基准电压转换成负温度系数的第二电流；电流加和电路，叠加所述正温度系数的第一电流和负温度系数的第二电流，产生基准电流。

可选的，所述带隙基准电源电路包括：第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS管、第一运算放大器、第一电阻、第二电阻、第一NMOS管、第二NMOS管、第一PNP管、第二PNP管和第三PNP管，

所述第一、第二和第五PMOS管的源极接电压源，所述第三PMOS管的源极与所述第一PMOS管的漏极连接，所述第四PMOS管的源极与所述第二PMOS管的漏极连接，所述第六PMOS管的源极与所述第五PMOS管的漏极连接，所述第六PMOS管的漏极输出所述负温度系数电压；

所述第一运算放大器的正输入端与所述第三PMOS管的漏极连接，负输入端与所述第四PMOS管的漏极连接，所述第一运算放大器的输出端与所述第一、第二、第三、第四、第五和第六PMOS管的栅极连接；

所述第一电阻的第一端与所述第三PMOS管的漏极连接，所述第二电阻的第一端与所述第六PMOS管的漏极连接；

所述第一NMOS管的漏极和第一PNP管的发射极连接所述第一电阻的第二端，所述第二NMOS管的漏极和第二PNP管的发射极连接所述第四PMOS管的漏极，所述第一和第二PNP管的基极、集电极以及所述第一和第二NMOS管的源极接地，所述第一和第二NMOS管的栅极输入第一偏置电压；

所述第三PNP管的发射极连接所述第二电阻的第二端，基极和集电极接地，所述正温度系数的第一电流为流过所述第二电阻的电流，

所述第二PNP管和第一PNP管的截面积之比基于参考温度设定，所述参考温度小于最低工作温度。

可选的，所述电压电流转换电路包括：第二运算放大器、第七PMOS管、第八PMOS管和第三电阻，

所述第二运算放大器的正输入端连接所述第三电阻的第一端，负输入端连接所述第六PMOS管的漏极，输出端连接所述第七PMOS管的栅极，所述第八PMOS管的栅极和第三电阻的第二端接地；

所述第七PMOS管的源极连接电压源，漏极连接所述第八PMOS管的源极，所述第八PMOS管的漏极连接所述第三电阻的第一端；

所述负温度系数的第二电流为流过所述第三电阻的电流。

可选的，所述第三电阻为多晶硅电阻。

可选的，所述电流加和电路包括：第九PMOS管、第十PMOS管、第十一PMOS管、第十二PMOS管、第十三PMOS管，

所述第九PMOS管的栅极连接所述第二运算放大器的输出端，所述第十PMOS管的栅极连接所述第一运算放大器的输出端，所述第九和第十PMOS管的源极连接电压源；

所述第十一PMOS管的源极连接所述第九PMOS管的漏极，所述第十二PMOS管的源极连接所述第十PMOS管的漏极，所述第十一和十二PMOS管的栅极接地，漏极连接所述第十三PMOS管的源极；

所述第十三PMOS管的栅极接地，漏极产生所述基准电流。

可选的，所述第十一和十二PMOS管工作在深线性区，所述第十一和十二PMOS管的栅极接地，衬底与源极短接。

可选的，所述第十三PMOS管的衬底接电压源。

可选的，所述电流加和电路还包括：第三NMOS管和第四NMOS管，所述第三NMOS管的漏极、栅极和所述第四NMOS管的栅极连接所述第十三PMOS管的漏极，所述第三和第四NMOS管的源极接地，所述第四NMOS管的漏极产生输出电流。

可选的，还包括启动电路，与所述带隙基准电源电路连接，向所述带隙基准电源电路提供所述第一偏置电压。

可选的，所述启动电路包括：反相器、第十四PMOS管、第十五PMOS管、第十六PMOS管、第五NMOS管和电容，

所述反相器输出所述第一偏置电压；

所述第十四PMOS管的栅极与所述反相器的输入端连接，所述第十五PMOS管的栅极与所述运算放大器的输出端连接，所述第十六PMOS管的漏极与所述运算放大器的负输入端连接，所述第十四、第十五和第十六PMOS管源极接电压源；

所述第十四和第十五PMOS管的漏极、第十六PMOS管的栅极以及第五NMOS管的漏极与所述电容的第一端连接，所述电容的第二端和所述第五NMOS管的源极接地，所述第五NMOS管的栅极输入第二偏置电压。

与现有技术相比，上述技术方案的带隙基准电路提供了负温度系数特性的基准电压和正温度系数特性的电流，电压电流转换电路将负温度系数的基准电压转换为负温度系数的电流，电流加和电路叠加一次温度补偿的正温度系数的电流和负温度系数的电流，由此实现二次温度特性的曲率补偿，从而生成低温度系数的基准电流，改善了电路的温漂特性。

进一步，利用电流加和电路中PMOS管的源栅电压和阈值电压的电源电压变化率相抵消来降低电源电压调整率，改善了电路的PSRR特性。

带隙基准电路同时提供了一阶温度补偿的基准电压和PTAT电流，节约了电路布局面积，也简化了电路的复杂度。

附图说明

图1是现有的一种一次曲率补偿的带隙基准电源电路的示意图；

图2是现有的一种改进的基准电源电路的示意图；

图3是现有的另一种改进的基准电源电路的示意图；

图4是本发明实施例的基准电源电路的示意图；

图5是图4中基准电压Vref的仿真曲线图；

图6是正温度系数电流和负温系数电流补偿原理示意图；

图7是图4中的基准电流Iref与温度的仿真关系曲线图；

图8是图4中的基准电流Iref在第十一、十二PMOS管宽长比取不同值时随电源电压变化的示意图；

图9是图4中的基准电流Iref与电源电压的仿真关系曲线图。

具体实施方式

本发明实施方式的基准电源电路利用电压电流转换电路将一次温度补偿的带隙基准电路生成的负温度系数的基准电压转换成负温度系数的电流，再利用电流加和电路叠加带隙基准电路生成的正温度系数的电流和电压电流转换电路转换的负温度系数的电流，由此实现二次温度特性的曲率补偿，从而生成低温度系数的基准电流，改善了电路的温漂特性。

进一步，利用了电流加和电路中PMOS管的源栅电压和阈值电压的电源电压变化率相抵消来降低电源电压调整率，改善了电路的PSRR特性。

本发明实施方式的基准电源电路包括：带隙基准电源电路、电压电流转换电路和电流加和电路，其中，

带隙基准电源电路，产生正温度系数的第一电流和负温度系数的基准电压；

电压电流转换电路，将所述负温度系数的基准电压转换成负温度系数的第二电流；

电流加和电路，叠加所述正温度系数的第一电流和负温度系数的第二电流，产生基准电流。

下面结合附图和实施例对本发明具体实施方式做详细的说明。图4是本发明实施例的基准电源电路的示意图，所述基准电源电路至少包括带隙基准电源电路12、电压电流转换电路13和电流加和电路14。

带隙基准电源电路12包括：第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第五PMOS管MP5、第六PMOS管MP6、第一运算放大器A1、第一电阻RA1、第二电阻RA2、第一NMOS管MN1、第二NMOS管MN2、第一PNP管QP1、第二PNP管QP2和第三PNP管QP3。

第一PMOS管MP1的栅极连接第一运算放大器A1的输出端，源极连接电压源VDD，漏极连接第三PMOS管MP3的源极。

第二PMOS管MP2的栅极连接第一运算放大器A1的输出端，源极连接电压源VDD，漏极连接第四PMOS管MP4的源极。

第三PMOS管MP3的栅极连接第一运算放大器A1的输出端，源极连接第一PMOS管MP1的漏极，漏极连接第一运算放大器A1的正输入端。

第四PMOS管MP4的栅极连接第一运算放大器A1的输出端，源极连接第二PMOS管MP2的漏极，漏极连接第一运算放大器A1的负输入端。

第一电阻RA1的第一端连接第三PMOS管MP3的漏极和第一运算放大器A1的正输入端，第二端连接第一PNP管QP1的发射极。

第一NMOS管MN1的栅极输入第一偏置电压PD，漏极连接第一电阻RA1的第二端和第一PNP管QP1的发射极，源极接地。

第二NMOS管MN2的栅极输入第一偏置电压PD，漏极连接第四PMOS管MP4的漏极和第二PNP管QP2的发射极，源极接地。

第一PNP管QP1的发射极连接第一NMOS管MN1的漏极和第一电阻RA1的第二端，基极和集电极接地。

第二PNP管QP2的发射极连接第二NMOS管MN2的漏极和第一运算放大器A1的负输入端，基极和集电极接地。

第五PMOS管MP5的栅极连接第一运算放大器A1的输出端，源极连接电压源VDD，漏极连接第六PMOS管MP6的源极。

第六PMOS管MP6的栅极连接第一运算放大器A1的输出端，源极连接第五PMOS管MP5的漏极，漏极为负温度系数的基准电压Vref的输出端。

第二电阻RA2的第一端连接第六PMOS管MP6的漏极，第二端连接第三PNP管QP3的发射极，第三PNP管QP3的基极和集电极接地。

第二电阻RA2支路的电流为正温度系数的第一电流I1，即流过第五PMOS管MP5、第六PMOS管MP6、第二电阻RA2和第三PNP管QP3的电流为正温度系数的第一电流I1。

需要说明的是，本领域技术人员应当可以理解，带隙基准电源电路不限于本实施例所述的电路结构，其还可以是其他现有的生成PTAT电流和负温度系数的基准电压的一次温度补偿的带隙基准电源电路。

第一PNP管QP1、第二PNP管QP2和第三PNP管QP3支路生成PTAT电流，即与第一运算放大器A1的正负输入端相连的两条支路生成PTAT电流，第二电阻RA2支路生成正温度系数的第一电流I1。并且，电路中使用的电流镜为cascode电流镜（第一～第六PMOS管MP1～MP6）以提高电路的电源电压抑制比特性。

带隙基准电路12利用一次温度补偿的带隙基准来获得负温度系数的基准电压Vref，第二电阻RA2支路生成一次温度补偿的基准电压。具体来说，通过一个具有正温度系数的电压和一个负温度系数的电压经适当的加权求和实现的，通过二者加权产生的基准电压为：

其中，V_BE3为第三PNP管QP3的基极和发射极电压（负温度系数的电压），K为波尔兹曼常数，q为电荷量，T是绝对温度，n=S_QP2/S_QP1，S_QP1和S_QP2分别为第一PNP管QP1和第二PNP管QP2的截面积。对上式（V_ref的数学式）求二阶导数得：

其中，常数α、β、q都大于零，可知

所以基准电压Vref是开口向下的凸函数，如图5所示的基准电压Vref的MATLAB的仿真曲线，当

时T=T₀，即凸函数的顶点（曲率为0），所以电路的工作温度高于T₀（参考温度）时，基准电压随温度升高而降低，因此，把参考温度T₀设置在工作温度范围的左边，即小于最低工作温度，由此可以产生具有负温度特性的基准电压Vref。例如，当工作温度范围为-40℃～85℃，即把T₀设置在低于-40℃的温度，这样就可以根据公式

推导出电路中一个关键的设计参数，即BJT管（第二PNP管QP2和第一PNP管QP1）的截面积之比n，其中，T=T₀，

为温度T₀时的第三PNP管QP3的基极和发射极电压，E_g为硅的禁带宽度，m与流过BJT管的电流性质有关，此处为PTAT电流，因此取1。

继续参考图4，本实施例的电压电流转换电路13包括：第二运算放大器A2、第七PMOS管MP7、第八PMOS管MP8和第三电阻RA3。

第二运算放大器A2的正输入端连接第三电阻RA3的第一端和第八PMOS管MP8的漏极，负输入端连接带隙基准电路12的输出端（即第六PMOS管MP6的漏极），输出端连接第七PMOS管MP7的栅极。

第七PMOS管MP7的栅极连接第二运算放大器A2的输出端，源极连接电压源VDD，漏极连接第八PMOS管MP8的源极。

第八PMOS管的漏极连接第三电阻的第一端；

所述第八PMOS管的栅极和第三电阻的第二端接地。

电压电流转换电路13将具有负温度系数特性的基准电压Vref转换为具有相同温度系数特性的电流，具体来说，第三电阻RA3具有正温度系数特性，例如为多晶硅电阻，第三电阻RA3支路生成负温度系数的第二电流I2，第二运算放大器A2为高增益运算放大器，其正负输入端电压幅值相等，相位相反，当负温度系数的基准电压Vref加在正温度系数的第三电阻RA3时，生成负温度系数的第二电流I2。

因此，第三电阻RA3支路的电流为负温度系数的第二电流I2，即流过第七PMOS管MP7、第八PMOS管MP8和第三电阻RA3的电流为负温度系数的第二电流I2。

需要说明的是，本领域技术人员应当可以理解，基于上述将负温度系数的电压加在正温度系数的电阻时可以生成负温度系数的电流的原理，电压电流转换电路应当不限于本实施例所述的电路结构，其还可以有其他多种变换结构。

本实施例的电流加和电路14包括：第九PMOS管MP9、第十PMOS管MP10、第十一PMOS管MP11、第十二PMOS管MP12、第十三PMOS管MP13、第三NMOS管MN3和第四NMOS管MN4。

第九PMOS管MP9的栅极连接第二运算放大器A2的输出端，源极连接电压源VDD，漏极连接第十一PMOS管MP11的源极。

第十PMOS管MP10的栅极连接第一运算放大器A1的输出端，源极连接电压源VDD，漏极连接第十二PMOS管MP12的源极。

第十一PMOS管MP11的源极连接第九PMOS管MP9的漏极，栅极接地，漏极连接第十三PMOS管MP13的源极。

第十二PMOS管MP12的源极连接第十PMOS管MP10的漏极，栅极接地，漏极连接第十三PMOS管MP13的源极。

第十三PMOS管MP13的栅极接地，源极连接第十一PMOS管MP11和第十二PMOS管MP12的漏极，漏极连接第三NMOS管MN3的漏极。第十三PMOS管MP13的漏极产生的电流为基准电流Iref，即流过第十三PMOS管MP13的电流为基准电流Iref。

第三NMOS管MN3的栅极和漏极连接第十三PMOS管MP13的漏极，源极接地。

第四NMOS管MN4的栅极连接第三NMOS管MN3的栅极和漏极，源极接地，漏极为输出电流Iout的输出端，流过第四NMOS管MN4的电流为输出电流Iout。

第十一PMOS管MP11和第十二PMOS管MP12的衬底与源极短接，以抑制衬偏效应。第十三PMOS管MP13的衬底连接电压源VDD，以跟随电源电压的波动。

输出电流Iout是基准电流Iref的镜像电流，其比值为第四NMOS管MN4的栅宽与第三NMOS管MN3的栅宽的比值。基准电流Iref也可以直接作为电流加和电路输出的电流。

电流加和电路14实现二次温度特性的曲率补偿，即通过叠加带隙基准电源电路12中生成的PTAT的第一电流I1和电压电流转换电路13生成的负温度特性的第二电流I2来实现二次温度曲率补偿。

正温度系数电流和负温系数电流补偿原理如图6所示，第一电流I1和第二电流I2只进行一阶温度补偿，所以按一级近似，可用一条直线AB线性处理负温度系数的第二电流I2，作一条和AB平行的直线CD与I2的曲线相切于点E，经补偿后该点的斜率为零，因此E点对应的温度T2为基准电流零温漂点。

参考图4，基准电流Iref为：I_ref=I_b+I_a=m₁I₁+m₂I₂，其中，Ib为I1的镜像电流，m1为第十PMOS管MP10和I1支路上共源管（即第五PMOS管MP5）栅宽的比值；Ia为I2的镜像电流，m2为第九PMOS管MP9和I2支路上共源管（即第七PMOS管MP7）栅宽的比值。本实施例中，I_a≈I_b，以I_a,b表示。

第一电流I1与温度T的关系为：

基准电压Vref为V_ref=V_G0+V_T(3-n)(1+lnT/T₀)，其中V_G0为绝对零度下的硅带隙电压。

第三电阻RA3（多晶硅电阻）的阻值R_A3与温度T的关系为：

，其中为绝对零度下第三电阻RA3的阻值，α₁、α₂为与工艺有关的常数；当基准电压Vref加在正温度系数的第三电阻RA3上时产生负温度系数的第二电流I2，即

作一阶傅里叶展开得I₂=I₂(T₁)+k₁(T-T₁)，其中

T1为零温度系数点，即对应为图6中的零温漂点T2，k1为一阶系数，负温度系数的第二电流I2在该点的值为 $I_2\left(T_1\right)=\frac{V_{G0}+V_T(3-n)(1+1n{T}_1/T_0)}{R_{A3}^0(1+{\mathrm{\α}}_1{T}_1)}.$

因此，第十三PMOS管MP13的漏极生成的基准电流Iref为：I_ref=m₁I₂(T₁)+m₂GT₁+(m₁k₁+m₂G)(T-T₁)。

图7为基准电流Iref与温度T的仿真关系曲线，在-40℃～85℃的温度范围内，3.3V电源电压下，基准电流Iref的变化量不超过0.2uA，温度系数为6.9ppm/℃。

本实施例的电流加和电路14还利用了PMOSFET利用PMOSFET源栅电压V_SG和阈值电压V_thp的电源电压变化率相消来降低电源电压调整率。具体来说，电流加和电路14的第十一PMOS管MP11和第十二PMOS管MP12工作在深线性区，其栅极接地，源极和衬底短接以避免衬偏效应。所述第十一PMOS管MP11和第十二PMOS管MP12工作在深线性区是指第十一PMOS管MP11和第十二PMOS管MP12导通（栅极接地）后，其源漏电压V_DS非常小（<V_GS-V_thp），PMOS管相当于一个电阻，其阻值用r_o11,12表示。

流过第十三PMOS管MP13的电流为基准电流Iref，而基准电流Iref的电源电压调整率由V_SG13和V_thp13的电源电压变化率决定，为使3.3V处电源电压调整率为零，第十三PMOS管MP13的V_SG13和V_thp13在该处电源电压变化率必须相互抵消。

设第十三PMOS管MP13的源极为P点，对于第十三PMOS管MP13有 $\frac{{\&PartialD;I}_{\mathrm{ref}}}{\&PartialD;V_{\mathrm{DD}}}=c_{\mathrm{ox}}{\mathrm{\&mu;}}_p{\left(\frac{W}{L}\right)}_{13}(V_{\mathrm{SG}13}-|V_{\mathrm{th}13}\left|\right)(\frac{\&PartialD;V_{\mathrm{SG}13}}{\&PartialD;V_{\mathrm{DD}}}-\frac{\&PartialD;\left|V_{\mathrm{th}13}\right|}{\&PartialD;V_{\mathrm{DD}}}),$ 其中，c_ox为栅极电容（与工艺有关的常数），μ_p为PMOS管的载流子的迁移率，

为第十三PMOS管MP13的宽长比；令其中，g_m9、g_m10、g_m13分别为第九、第十、第十三PMOS管MP9、MP10、MP13的跨导，则

其中V_P为P点的电压；因 $\frac{\&PartialD;\left|V_{\mathrm{th}13}\right|}{\&PartialD;V_{\mathrm{DD}}}=a(1-z),$ 得到： $\frac{\&PartialD;I_{\mathrm{ref}}}{\&PartialD;V_{\mathrm{DD}}}=c_{\mathrm{ox}}{\mathrm{\&mu;}}_p{\left(\frac{W}{L}\right)}_{13}(V_P-|V_{\mathrm{th}13}\left|\right)(a+1)(z-\frac{a}{a+1}),$ 其中，

γ为体效应系数（与工艺有关的常数），

为费米电势（和半导体材料相关的常数），V_SD9,10为第九PMOS管MP9和第十PMOS管MP10的源漏电压。

电源电压调整率为零的条件是由此确定第十一PMOS管MP11和第十二PMOS管MP12的宽长比为：

通过调节第十一PMOS管MP11和第十二PMOS管MP12的宽长比可改善基准电流电源电压调整率，图8示出了第十一PMOS管MP11和第十二PMOS管MP12的宽长比取不同值时，基准电流Iref随电源电压VDD的变化。在3.3V电源电压下，L为0.6μm，当W_12,13>30.8μm时，曲线斜率小于零，即电源电压调整率小于零；当W_12,13<30.8μm时，曲线斜率大于零，即电源电压调整率大于零；当W_12,13=30.8μm时，曲线斜率近似等于零,即电源电压调整率近似等于零。

图9是W_12,13=30.8μm时，基准电流Iref随电源电压VDD变化的仿真关系曲线。当电源电压VDD为3.3V时，曲线斜率为零，即电源电压调整率为零，基准电流Iref为236.08μA，电源电压VDD从3V变化到3.6V时，基准电流Iref电流变化了1.5nA，基准电流电源电压调整率为10.6ppm/V。

图4中的第一偏置电压PD是为了确保带隙基准电源电路12能够正常工作而在NMOS管的栅极施加的偏置电压，第一偏置电压PD可以根据实际电路结构、NMOS管的制造工艺等条件预置，其也可以由图4所示的启动电路11提供。

如图4所示，本实施例的基准电源电路还包括启动电路11，与带隙基准电源电路12连接，向所述带隙基准电源电路12提供所述第一偏置电压PD，以保证带隙基准电源电路12能够在***启动（上电）时进入正常工作状态。

启动电路包括：反相器11a、第十四PMOS管MP14、第十五PMOS管MP15、第十六PMOS管MP16、第五NMOS管MN5和电容C。

反相器11a的输入端输入偏置信号PDB，输出端输出偏置信号PDB的反相信号，其具有第一偏置电压PD，反相器11a为一种通用的CMOS反相器，包括一个PMOS管和一个NMOS管。

第十四PMOS管MP14的栅极连接反相器11a的输入端（即输入偏置信号PDB），源极连接电压源VDD，漏极连接第十五PMOS管MP15的漏极。

第十五PMOS管MP15的栅极连接带隙基准电源电路12的第一运算放大器A1的输出端，源极连接电压源VDD，漏极连接第十六PMOS管MP16的栅极。

第十六PMOS管MP16的栅极连接第十五PMOS管MP15的漏极，源极连接电压源VDD，漏极连接带隙基准电源电路12的第四PMOS管MP4的漏极。

第五NMOS管MN5的栅极输入第二偏置电压VN，漏极连接第十六PMOS管MP16的栅极，源极接地。

电容C的第一端连接第五NMOS管MN5的漏极，第二端接地。

本领域技术人员应当了解，提供给启动电路11的偏置信号PDB和第二偏置电压VN可以根据实际电路结构和MOS管的制造工艺等条件预置，以输出确保带隙基准电路12正常工作的第一偏置电压PD，在此不再详细说明。

上述基准电源电路具有以下特点：

利用一阶温度补偿的带隙基准电路，通过对曲率为零的顶点移动来获取具有负温度系数特性的基准电压；

利用包括高增益运算放大器的电压电流转换电路，将负温度系数的基准电压加在正温度系数的电阻上来获取负温度系数的电流；

利用电流加和电路叠加一次温度补偿的带隙基准电路生成的正温度系数的电流和电压电流转换电路转换的负温度系数的电流，由此实现二次温度特性的曲率补偿，从而生成低温度系数的基准电流，改善了电路的温漂特性；

利用了电流加和电路中PMOS管的源栅电压和阈值电压的电源电压变化率相抵消来降低电源电压调整率，改善了电路的PSRR特性；

带隙基准电路同时提供了一阶温度补偿的基准电压和PTAT电流，节约了电路布局面积，也简化了电路的复杂度。

本发明虽然以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和修改，因此本发明的保护范围应当以本发明权利要求所界定的范围为准。

Claims (9)

1.一种基准电源电路，其特征在于，包括：

带隙基准电源电路，产生正温度系数的第一电流和负温度系数的基准电压；

电压电流转换电路，将所述负温度系数的基准电压转换成负温度系数的第二电流；

电流加和电路，叠加所述正温度系数的第一电流和负温度系数的第二电流，产生基准电流，

所述带隙基准电源电路包括：第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS管、第一运算放大器、第一电阻、第二电阻、第一NMOS管、第二NMOS管、第一PNP管、第二PNP管和第三PNP管，

所述第一、第二和第五PMOS管的源极接电压源，所述第三PMOS管的源极与所述第一PMOS管的漏极连接，所述第四PMOS管的源极与所述第二PMOS管的漏极连接，所述第六PMOS管的源极与所述第五PMOS管的漏极连接，所述第六PMOS管的漏极输出所述负温度系数电压；

所述第一运算放大器的正输入端与所述第三PMOS管的漏极连接，负输入端与所述第四PMOS管的漏极连接，所述第一运算放大器的输出端与所述第一、第二、第三、第四、第五和第六PMOS管的栅极连接；

所述第一电阻的第一端与所述第三PMOS管的漏极连接，所述第二电阻的第一端与所述第六PMOS管的漏极连接；

所述第一NMOS管的漏极和第一PNP管的发射极连接所述第一电阻的第二端，所述第二NMOS管的漏极和第二PNP管的发射极连接所述第四PMOS管的漏极，所述第一和第二PNP管的基极、集电极以及所述第一和第二NMOS管的源极接地，所述第一和第二NMOS管的栅极输入第一偏置电压；

所述第三PNP管的发射极连接所述第二电阻的第二端，基极和集电极接地，所述正温度系数的第一电流为流过所述第二电阻的电流，

所述第二PNP管和第一PNP管的截面积之比基于参考温度设定，所述参考温度小于最低工作温度。

2.根据权利要求1所述的基准电源电路，其特征在于：所述电压电流转换电路包括：第二运算放大器、第七PMOS管、第八PMOS管和第三电阻，

所述第二运算放大器的正输入端连接所述第三电阻的第一端，负输入端连接所述第六PMOS管的漏极，输出端连接所述第七PMOS管的栅极，所述第八PMOS管的栅极和第三电阻的第二端接地；

所述第七PMOS管的源极连接电压源，漏极连接所述第八PMOS管的源极，所述第八PMOS管的漏极连接所述第三电阻的第一端；

所述负温度系数的第二电流为流过所述第三电阻的电流。

3.根据权利要求2所述的基准电源电路，其特征在于：所述第三电阻为多晶硅电阻。

4.根据权利要求2所述的基准电源电路，其特征在于：所述电流加和电路包括：第九PMOS管、第十PMOS管、第十一PMOS管、第十二PMOS管、第十三PMOS管，

所述第九PMOS管的栅极连接所述第二运算放大器的输出端，所述第十PMOS管的栅极连接所述第一运算放大器的输出端，所述第九和第十PMOS管的源极连接电压源；

所述第十一PMOS管的源极连接所述第九PMOS管的漏极，所述第十二PMOS管的源极连接所述第十PMOS管的漏极，所述第十一和十二PMOS管的栅极接地，漏极连接所述第十三PMOS管的源极；

所述第十三PMOS管的栅极接地，漏极产生所述基准电流。

5.根据权利要求4所述的基准电源电路，其特征在于：所述第十一和十二PMOS管工作在深线性区，所述第十一和十二PMOS管的栅极接地，衬底与源极短接。

6.根据权利要求4所述的基准电源电路，其特征在于：所述第十三PMOS管的衬底接电压源。

7.根据权利要求4所述的基准电源电路，其特征在于：所述电流加和电路还包括：第三NMOS管和第四NMOS管，所述第三NMOS管的漏极、栅极和所述第四NMOS管的栅极连接所述第十三PMOS管的漏极，所述第三和第四NMOS管的源极接地，所述第四NMOS管的漏极产生输出电流。

8.根据权利要求1所述的基准电源电路，其特征在于：还包括启动电路，与所述带隙基准电源电路连接，向所述带隙基准电源电路提供所述第一偏置电压。

9.根据权利要求8所述的基准电源电路，其特征在于：所述启动电路包括：反相器、第十四PMOS管、第十五PMOS管、第十六PMOS管、第五NMOS管和电容，

所述反相器输出所述第一偏置电压；

所述第十四PMOS管的栅极与所述反相器的输入端连接，所述第十五PMOS管的栅极与所述运算放大器的输出端连接，所述第十六PMOS管的漏极与所述运算放大器的负输入端连接，所述第十四、第十五和第十六PMOS管源极接电压源；

所述第十四和第十五PMOS管的漏极、第十六PMOS管的栅极以及第五NMOS管的漏极与所述电容的第一端连接，所述电容的第二端和所述第五NMOS管的源极接地，所述第五NMOS管的栅极输入第二偏置电压。

Images