CN102487081A - 化合物半导体器件及其制造方法 - Google Patents

化合物半导体器件及其制造方法 Download PDF

Info

Publication number
CN102487081A
CN102487081A CN2011104027758A CN201110402775A CN102487081A CN 102487081 A CN102487081 A CN 102487081A CN 2011104027758 A CN2011104027758 A CN 2011104027758A CN 201110402775 A CN201110402775 A CN 201110402775A CN 102487081 A CN102487081 A CN 102487081A
Authority
CN
China
Prior art keywords
layer
compound semiconductor
semiconductor layer
algan
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011104027758A
Other languages
English (en)
Other versions
CN102487081B (zh
Inventor
宫岛豊生
吉川俊英
今西健治
多木俊裕
金村雅仁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN102487081A publication Critical patent/CN102487081A/zh
Application granted granted Critical
Publication of CN102487081B publication Critical patent/CN102487081B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66446Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356Disposition, e.g. buried gate electrode
    • H01L29/4236Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Dc-Dc Converters (AREA)

Abstract

一种化合物半导体器件及制造方法,该半导体器件包括:电子传输层,形成在衬底上方;电子供应层,形成在电子传输层上方;及覆盖层,形成在电子供应层上方。该覆盖层包括:包含GaN的第一化合物半导体层;包含AlN的第二化合物半导体层,其形成在第一化合物半导体层上方;包含GaN的第三化合物半导体层,其形成在第二化合物半导体层上方;及第一包含AlGaN层和第二包含AlGaN层中的至少一个,第一包含AlGaN层形成在第一化合物半导体层和第二化合物半导体层之间且其中Al含量朝第二化合物半导体层增大,第二包含AlGaN层形成在第二化合物半导体层和第三化合物半导体层之间且其中Al含量朝第二化合物半导体层增大。本发明可抑制栅极漏电流和耐压降低、及/或可抑制电流崩塌。

Description

化合物半导体器件及其制造方法
相关申请交叉引用
本申请基于在2010年12月2日提交的申请号为2010-269673的在先日本专利申请并要求该申请的优先权,其全部内容通过引用的方式并入此处。
技术领域
本发明涉及一种化合物半导体器件以及化合物半导体器件的制造方法。
背景技术
在衬底上方形成有GaN层和AlGaN层的化合物半导体器件取得了积极的发展,其中GaN层用作电子传输层。这种化合物半导体器件的示例是GaN基高电子迁移率晶体管(HEMT)。GaN基HEMT使用了AlGaN/GaN异质结界面处形成的处于高浓度的二维电子气体(2DEG)。
GaN具有的带隙(3.4eV)大于Si(1.1eV)或GaAs(1.4eV)。即,GaN展现出较高的击穿场强。GaN还具有高饱和电子速率。这样,GaN是潜在的用于具有高压运行和高输出能力的化合物半导体器件的材料。GaN基HEMT被期望在电动车辆等中用作高效率开关元件和高压功率器件(powerdevices)。
使用了高浓度2DEG的GaN基HEMT通常为常开晶体管。即,当未施加栅电压时电流流动。这种电流流动是因为存在于沟道中的大量电子。同时,由于故障防护(failsafe)的原因,当设计在高压功率器件中使用的GaN基HEMT时要将常关运行置于最高优先级。
关于常关GaN基HEMT,已经进行了各种研究。
在图1A所示的GaN基HEMT中,半绝缘SiC衬底201支撑着缓冲层202、i-GaN层203、n-AlGaN层204、n-GaN层205、i-AlN层206以及n-GaN层207。在n-GaN层205、i-AlN层206以及n-GaN层207中形成两个开口。源极209s和漏极209d设置在各自的开口中。n-GaN层205、i-AlN层206以及n-GaN层207在源极209s与漏极209d之间的区域中具有另一个开口。此开口被形成以便在n-AlGaN层204中透入一特定深度。Al2O3层208在此开口中形成并延伸到n-GaN层207的上方。栅极209g设置在Al2O3层208的上方。
在图1A所示的GaN基HEMT中,用于栅极209g的开口在用作电子供应层的n-AlGaN层204中透入一特定深度。结果是,当栅电压关闭时,栅极209g正下方无二维电子气体。这样,常关运行成为可能。图1B示出了图1A所示的GaN基HEMT的导带排列。如图所示,获得了较高浓度的二维电子气体,这样大电流能够流动。因而,常关GaN基HEMT获得了高耐压且供应大电流。
然而,图1A所示的GaN基HEMT经常具有栅极漏电流或降低的耐压。另外,还经常发生电流崩塌。
相关技术在下列文献中有描述:WO2007/108055;固态物理C6辑2009年第6期1365-1368页,“100W以上具有压电诱发盖结构的AlGaN/GaN加强型HEMT功率放大器”,Toshihiro Ohki著(Toshihiro Ohki,″An over 100WAlGaN/GaN enhancement-mode HEMT power amplifier with piezoelectric-induced cap structure″,Phys.Status Solidi C 6,No.6,1365-1368,2009);以及,日本电气学会论文志2010年第130卷第6号,“具有较大漏极电流的常关GaN HEMT”,Masahito Kanamura著(Masahito Kanamura,″A Normally-OffGaN HEMT with Large Drain Current″,IEEJ Trans.Els,Vol.130,No.6,2010)。
发明内容
根据本发明的一个方案,一种化合物半导体器件,包括;衬底;电子传输层,形成在衬底的上方;电子供应层,形成在电子传输层的上方;以及覆盖层,形成在电子供应层的上方;其中,该覆盖层包括:包含GaN的第一化合物半导体层;包含AlN的第二化合物半导体层,其形成在第一化合物半导体层的上方;包含GaN的第三化合物半导体层,其形成在第二化合物半导体层的上方;以及第一包含AlGaN层和第二包含AlGaN层中的至少一个,第一包含AlGaN层形成在第一化合物半导体层和第二化合物半导体层之间且其中Al含量朝第二化合物半导体层的方向增大,第二包含AlGaN层形成在第二化合物半导体层和第三化合物半导体层之间且其中Al含量朝第二化合物半导体层的方向增大。
根据本发明的另一个方案,一种化合物半导体器件的制造方法,包括:在衬底的上方形成电子传输层;在电子传输层的上方形成电子供应层;在电子供应层的上方形成覆盖层;其中,该覆盖层的形成包括:形成包含GaN的第一化合物半导体层;在第一化合物半导体层的上方形成包含AlN的第二化合物半导体层;在第二化合物半导体层的上方形成包含GaN的第三化合物半导体层;以及形成位于第一化合物半导体层与第二化合物半导体层之间的第一包含AlGaN层以及位于第二化合物半导体层与第三化合物半导体层之间的第二包含AlGaN层中的至少一个,其中第一包含AlGaN层具有朝第二化合物半导体层的方向增大的Al含量,第二包含AlGaN层具有朝第二化合物半导体层的方向增大的Al含量。
根据本发明的方案,能够抑制栅极漏电流的发生以及耐压的降低,及/或能够抑制电流崩塌的发生。
本发明的目的和优点将至少通过权利要求中特别指出的元件、特征以及组合来实现和获得。
应当理解,前述的大致描述和随后的详细描述都是示例性和说明性的,并非限制如权利要求所要求保护的本发明。
附图说明
图1A和图1B为关于GaN基HEMT的视图。
图2A和图2B示出根据实施例的GaN基HEMT的结构。
图3A至图3G为示出根据实施例的GaN基HEMT的制造方法的截面图。
图4A和图4B为示出变型实施例的截面图。
图5示出高输出放大器的外观。
图6A和图6B为示出功率器件的视图。
具体实施方式
如前所述且在图1A中示出的GaN基HEMT经常具有栅极漏电流或降低的耐压。另外,还经常发生电流崩塌。本发明的发明人研究了引起图1A所示的GaN基HEMT中栅极漏电流或降低的耐压的原因,并取得了以下发现。在GaN基HEMT中,图1B所示的导带在靠近i-AlN层206与n-GaN层205之间的界面处非常接近费米能级(Fermi level)。当施加正的栅电压且所述带下移时,二维电子气体形成在该界面附近。从而,如图1A所示,在Al2O3层208中出现介电击穿(dielectric breakdown)210,导致了栅极漏电流或降低的耐压。
本发明的发明人还研究了引起图1A所示的GaN基HEMT中电流崩塌的原因,并取得了以下发现。通过用来匹配i-AlN层206和n-GaN层207的晶格的应变张弛(relaxation of strain)产生了位错(dislocation)和点缺陷。尤其是,当这些层的厚度为纳米级时,应变产生显著的影响,并且在n-GaN层207的表面附近容易出现晶格缺陷。这种缺陷增大了栅极209g与漏极209d之间的界面态密度,因而导致了电流崩塌。
下文将参照附图来详细描述实施例。图2A和图2B示出了根据实施例的GaN基HEMT(化合物半导体器件)的结构。
在图2A所示的实施例中,诸如SiC衬底的衬底1支撑着位于其上的成核层2、位于成核层2上方的电子传输层3、位于电子传输层3上方的间隔层4以及位于间隔层4上方的电子供应层5。成核层2例如是AlN层。电子传输层3例如是具有大约1μm至3μm厚度的非掺杂i-GaN层。间隔层4例如是具有大约5nm厚度的非掺杂i-AlGaN层。电子供应层5例如是具有大约30nm厚度的n型n-AlGaN层。i-AlGaN层和n-AlGaN层具有由Alx1Ga1-x1N表示的构成成分,其中x1是大约0.1至0.5(例如,0.2)。n-AlGaN层例如掺杂大约1×1018cm-3至1×1020cm-3(例如,5×1018cm-3)的Si。
覆盖层21在电子供应层5的上方形成。覆盖层21包括在电子供应层5的上方形成的n型n-GaN层6。覆盖层21还包括:包含AlGaN层7,其在n型n-GaN层6的上方形成且其中Al含量沿厚度方向改变;非掺杂i-AlN层8,在包含AlGaN层7的上方形成;包含AlGaN层9,其在i-AlN层8的上方形成且其中Al含量沿厚度方向改变;以及n-GaN层10,在包含AlGaN层9的上方形成。n-GaN层6和n-GaN层10每层具有例如大约1nm至5nm(例如,2nm)的厚度。包含AlGaN层7和包含AlGaN层9每层具有例如大约1nm至5nm(例如,1nm)的厚度。i-AlN层8具有例如大约1nm至5nm(例如,1nm)的厚度。
覆盖层21包括用于栅极的开口11g。开口11g透入到电子供应层5中。即,开口11g延伸到一深度以便透入电子供应层5。在覆盖层21中形成用于源极的开口11s和用于漏极的开口11d,其中开口11g位于开口11s与开口11d之间。源极12s在开口11s中形成,漏极12d在开口11d中形成。在开口11g中形成延伸到n-GaN层10上方的绝缘层13。在绝缘层13的上方形成栅极12g以便填充开口11g。栅极12g例如包括大约30nm厚度的Ni层和Ni层上方形成的大约400nm厚度的Au层。源极12s和漏极12d每一个例如包括大约20nm厚度的Ta层和Ta层上方形成的大约200nm厚度的Al层。源极12s和漏极12d与电子供应层5欧姆接触。绝缘层13的厚度例如是大约2nm至200nm(例如,10nm)。绝缘层13例如可以由Si、Al、Hf、Zr、Ti、Ta或W的氧化物、氮化物或氮氧化物制成,并且尤其优选氧化铝。
钝化层14覆盖栅极12g、源极12s以及漏极12d。钝化层14例如是氮化硅层。在绝缘层13和钝化层14中形成用于连接外部端子等的开口。
图2B示出了HEMT的示例性布局(从衬底1的表面侧看)。如图所示,栅极12g、源极12s以及漏极12d配置为梳状锯齿(comb-like toothed)平面,其中源极12s和漏极12d交替布置。即,多个栅极12g通过栅极布线25g互相连接,多个源极12s通过源极布线25s互相连接。同样地,多个漏极12d通过漏极布线25d互相连接。栅极12g布置在源极和漏极之间。这种多指条(multi-finger)栅极结构提供了提高的输出。图2A中的截面图示出沿图2B中的线I-I的截面。有源区30包括诸如成核层2、电子传输层3、间隔层4以及电子供应层5等层。有源区30的周围已通过例如离子注入或台面刻蚀被解除激活(deactivate)。
根据本实施例,位于n-GaN层6与i-AlN层8之间的包含AlGaN层7减小了由于n-GaN层6与i-AlN层8之间的晶格不匹配所引起的压电效应。结果是,n-GaN层6与i-AlN层8之间的导带能量比起在图1A所示的GaN基HEMT中要离费米能级更远。因此,即使当施加正的栅电压且所述带下移时,二维电子气体的形成也受到抑制,从而抑制了栅极漏电流的发生以及耐压的降低。
另外,i-AlN层8与n-GaN层10之间的包含AlGaN层9减小了由于i-AlN层8与n-GaN层10之间的晶格不匹配所引起的弹性应变。结果是,诸如位错和点缺陷等晶格缺陷出现的可能性更小。因此,栅极12g与漏极12d之间的区域中的n-GaN层10/绝缘层13界面态密度比起在图1A所示的GaN基HEMT中要更低,从而抑制了电流崩塌的发生。
接续,将描述根据上述实施例的GaN基HEMT(化合物半导体器件)的制造方法。图3A至图3G为示出GaN基HEMT(化合物半导体器件)的制造方法的实施例的截面图。
如图3A所示,在衬底1的上方形成成核层2、电子传输层3、间隔层4、电子供应层5、n-GaN层6、包含AlGaN层7、i-AlN层8、包含AlGaN层9以及n-GaN层10。例如,可以通过诸如金属有机气相外延(MOVPE)等晶体生长方法形成成核层2、电子传输层3、间隔层4、电子供应层5、n-GaN层6、包含AlGaN层7、i-AlN层8、包含AlGaN层9以及n-GaN层10。在晶体生长方法中,可以通过选择原料气体来连续形成上述层。铝(Al)原料和镓(Ga)原料例如可以分别是三甲基铝(TMA)和三甲基镓(TMG)。氮(N)原料例如可以是氨(NH3)。用于掺杂诸如n-GaN层6和n-GaN层10等层的硅(Si)原料例如可以是硅烷(SiH4)。
在包含AlGaN层7的形成过程中,逐渐增大TMA的流量而减小TMG的流量,使得包含AlGaN层7中的Al含量从包含AlGaN层7与n-GaN层6之间的界面向包含AlGaN层7与i-AlN层8之间的界面增大。在一个实施例中,包含AlGaN层7中的Al含量从包含AlGaN层7与n-GaN层6的界面处的0连续地改变为包含AlGaN层7与i-AlN层8的界面处的1。在包含AlGaN层9的形成过程中,逐渐减小TMA的流量而增大TMG的流量,使得包含AlGaN层9中的Al含量从包含AlGaN层9与i-AlN层8之间的界面向包含AlGaN层9与n-GaN层10之间的界面减小。在一个实施例中,包含AlGaN层9中的Al含量从包含AlGaN层9与i-AlN层8的界面处的1连续地改变为包含AlGaN层9与n-GaN层10的界面处的0。
在n-GaN层10形成之后,有源区30的周围被解除激活。在非有源区的形成过程中,例如,该多层结构可以利用包含氯的气体通过光刻图案化抗蚀剂进行台面刻蚀以创建凹槽,或者也可以被注入诸如氩等的离子。
接续,形成具有开口的抗蚀图案,其中该开口暴露源极12s和漏极12d将要形成的区域。之后,使用该抗蚀图案作为掩模对n-GaN层10、包含AlGaN层9、i-AlN层8、包含AlGaN层7以及n-GaN层6进行蚀刻。结果是,如图3B所示,在n-GaN层10、包含AlGaN层9、i-AlN层8、包含AlGaN层7以及n-GaN层6中形成用于源极的开口11s和用于漏极的开口11d。例如,该蚀刻可以通过使用包含氯的气体的干蚀刻来进行。开口11s和11d的深度可以是使得n-GaN层6部分留下或电子供应层5部分被去除。即,开口11s和11d的深度不必与n-GaN层10、包含AlGaN层9、i-AlN层8、包含AlGaN层7以及n-GaN层6的总厚度相同。
接续,如图3C所示,通过剥离工艺在开口11s和11d中分别形成源极12s和漏极12d。在源极12s和漏极12d的形成过程中,去除在开口11s和11d的产生过程中使用的抗蚀图案,并且设置具有开口的新的抗蚀图案,其中该开口暴露将要形成源极12s和漏极12d的区域。之后,沉积Ta和Al,并且将抗蚀图案与粘附在其上方的Ta和Al一起去除。Ta层和Al层的厚度例如分别是大约20nm和大约200nm。然后,在氮环境中以400℃至1000℃(例如,550℃)对该结构进行热处理以建立欧姆接触。
在源极12s和漏极12d形成之后,形成具有开口的抗蚀图案,其中该开口暴露将要形成用于栅极的开口11g的区域。如图3D所示,然后使用该抗蚀图案作为掩模进行蚀刻以在n-GaN层10、包含AlGaN层9、i-AlN层8、包含AlGaN层7以及n-GaN层6中创建开口11g。在该蚀刻工艺中,对部分电子供应层5进行蚀刻,使得开口11g透入到电子供应层5中。
之后,如图3E所示,形成绝缘层13以便覆盖整个表面。可以优选通过原子层沉积(ALD)法、化学气相沉积(CVD)法、溅射法等形成绝缘层13。
如图3F所示,通过剥离工艺在绝缘层13的上方形成栅极12g以便填充开口11g。在栅极12g的形成过程中,形成具有开口的抗蚀图案,其中该开口暴露将要形成栅极12g的区域。之后,沉积Ni和Au,并且将抗蚀图案与粘附在其上方的Ni和Au一起去除。Ni层和Au层的厚度例如分别是大约30nm和大约400nm。
如图3G所示,在整个表面的上方形成钝化层14以便覆盖栅极12g、源极12s以及漏极12d。钝化层14例如可以是通过等离子体CVD方法形成的氮化硅层。
之后,形成分别将多个栅极12g、多个源极12s以及多个漏极12d互相连接的栅极布线25g、源极布线25s以及漏极布线25d(参见图2B)。这样,获得了具有图2A所示结构的GaN基HEMT。
诸如电阻器和电容器等部件可以安装在衬底1的上方,这样来制造单片式微波集成电路(MMIC)。
覆盖层21不必同时包括包含AlGaN层7和包含AlGaN层9两者。如图4A所示,即使不包括包含AlGaN层9,只要存在包含AlGaN层7,就至少能够抑制栅极漏电流的发生和耐压的降低。另外,如图4B所示,即使不包括包含AlGaN层7,只要存在包含AlGaN层9,就至少能够抑制电流崩塌的发生。
根据上述实施例的GaN基HEMT可以用作例如高输出放大器。图5示出了高输出放大器的示例性外观。在本示例中,连接至源极的源极端子81s设置在封装表面的上方。连接至栅极的栅极端子81g和连接至漏极的漏极端子81d各自从封装的侧面延伸。
另外,根据上述实施例的GaN基HEMT可以用作功率器件。图6A为示出功率因数校正(PFC)电路的示意图,图6B示出并入了图6A所示的PFC电路的服务器电源(功率器件)。
如图6A所示,PFC电路90包括连接至二极管桥91的电容器92,其中二极管桥91可与交流(AC)电源连接。抗流线圈(choke coil)93的一个端子连接至电容器92的一个端子,抗流线圈93的另一个端子与开关元件94的一个端子以及二极管96的阳极连接。开关元件94对应于上述实施例中的HEMT,开关元件94的上述一个端子对应于HEMT的漏极。开关元件94的另一个端子对应于HEMT的源极。电容器95的一个端子连接至二极管96的阴极。电容器92的另一个端子、开关元件94的上述另一个端子以及电容器95的另一个端子接地。这样,直流电(DC)从电容器95的端子之间输出。
如图6B所示,通过将PFC电路90并入例如服务器电源100中以供使用。
还可以构建类似于服务器电源100但能够以更高速度运行的功率器件。类似于开关元件94的开关元件也可以在开关电源或电子器件中使用。另外,这些半导体器件可以用作诸如服务器功率电路等全桥式功率电路中的部件。
在任意实施例中,衬底可以是碳化硅(SiC)衬底、刚玉(sapphire)衬底、硅衬底、GaN衬底或GaAs衬底。所述衬底可以是导电的、半绝缘的或绝缘的。
栅极、源极以及漏极的结构不局限于上述实施例中所述。例如,它们每一个可以由单层组成。另外,电极的形成方法不局限于剥离工艺。而且,只要不进行热处理也能获得欧姆特性则可以省略源极和漏极形成之后所进行的热处理。另外,可以对栅极进行热处理。
用于所述层的厚度、材料以及其它条件不局限于上述实施例中所述。
本文所述的全部示例和条件性语言是为了教示性的目的,以帮助读者理解本发明以及发明人为了促进技术而贡献的概念,并应解释为不限制于这些具体描述的示例和条件。尽管已经详细描述了根据本发明的方案的实施例,但应理解在不背离本发明的精神和范围的情况下可作出各种变化、替换以及更改。

Claims (16)

1.一种化合物半导体器件,包括:
衬底;
电子传输层,形成在所述衬底的上方;
电子供应层,形成在所述电子传输层的上方;以及
覆盖层,形成在所述电子供应层的上方;
所述覆盖层包括
包含GaN的第一化合物半导体层;
包含AlN的第二化合物半导体层,其形成在所述第一化合物半导体层的上方;
包含GaN的第三化合物半导体层,其形成在所述第二化合物半导体层的上方;以及
第一包含AlGaN层和第二包含AlGaN层中的至少一个,所述第一包含AlGaN层形成在所述第一化合物半导体层和所述第二化合物半导体层之间且其中Al含量朝所述第二化合物半导体层的方向增大,所述第二包含AlGaN层形成在所述第二化合物半导体层和所述第三化合物半导体层之间且其中Al含量朝所述第二化合物半导体层的方向增大。
2.根据权利要求1所述的化合物半导体器件,其中,
所述覆盖层既包括所述第一包含AlGaN层也包括所述第二包含AlGaN层。
3.根据权利要求1所述的化合物半导体器件,其中,
所述第一包含AlGaN层包括下表面和上表面,所述第一包含AlGaN层中的Al含量从所述下表面处的0变为所述上表面处的1。
4.根据权利要求1所述的化合物半导体器件,其中,
所述第二包含AlGaN层包括下表面和上表面,所述第二包含AlGaN层中的Al含量从所述下表面处的1变为所述上表面处的0。
5.根据权利要求1所述的化合物半导体器件,其中,
所述第一包含AlGaN层与所述第一化合物半导体层和所述第二化合物半导体层接触。
6.根据权利要求1所述的化合物半导体器件,其中,
所述第二包含AlGaN层与所述第二化合物半导体层和所述第三化合物半导体层接触。
7.根据权利要求1所述的化合物半导体器件,还包括:
开口,形成在所述覆盖层中至一透入所述电子供应层中的深度;
绝缘层,形成在所述开口中;以及
栅极,形成在所述开口中的所述绝缘层的上方。
8.根据权利要求7所述的化合物半导体器件,其中,
所述绝缘层在所述覆盖层的上方延伸。
9.一种化合物半导体器件的制造方法,包括如下步骤:
在衬底的上方形成电子传输层;
在所述电子传输层的上方形成电子供应层;以及
在所述电子供应层的上方形成覆盖层;其中,
所述覆盖层的形成包括:
形成包含GaN的第一化合物半导体层;
在所述第一化合物半导体层的上方形成包含AlN的第二化合物半导体层;
在所述第二化合物半导体层的上方形成包含GaN的第三化合物半导体层;以及
形成第一包含AlGaN层和第二包含AlGaN层中的至少一个,使所述第一包含AlGaN层形成在所述第一化合物半导体层和所述第二化合物半导体层之间,且所述第一包含AlGaN层具有朝所述第二化合物半导体层的方向增大的Al含量,并使所述第二包含AlGaN层形成在所述第二化合物半导体层和所述第三化合物半导体层之间,且所述第二包含AlGaN层具有朝所述第二化合物半导体层的方向增大的Al含量。
10.根据权利要求9所述的化合物半导体器件的制造方法,其中,
所述第一包含AlGaN层和所述第二包含AlGaN层两者均被形成。
11.根据权利要求9所述的化合物半导体器件的制造方法,其中,
所述第一包含AlGaN层包括下表面和上表面,所述第一包含AlGaN层被形成为使得该层中的Al含量从所述下表面处的0变为所述上表面处的1。
12.根据权利要求9所述的化合物半导体器件的制造方法,其中,
所述第二包含AlGaN层包括下表面和上表面,所述第二包含AlGaN层被形成为使得该层中的Al含量从所述下表面处的1变为所述上表面处的0。
13.根据权利要求9所述的化合物半导体器件的制造方法,其中,
所述第一包含AlGaN层被形成为与所述第一化合物半导体层和所述第二化合物半导体层接触。
14.根据权利要求9所述的化合物半导体器件的制造方法,其中,
所述第二包含AlGaN层被形成为与所述第二化合物半导体层和所述第三化合物半导体层接触。
15.根据权利要求9所述的化合物半导体器件的制造方法,还包括如下步骤:
在所述覆盖层中形成开口至一透入所述电子供应层中的深度;
在所述开口中形成绝缘层;以及
在所述开口中的所述绝缘层的上方形成栅极。
16.根据权利要求15所述的化合物半导体器件的制造方法,其中,
所述绝缘层被形成为在所述覆盖层的上方延伸。
CN201110402775.8A 2010-12-02 2011-12-02 化合物半导体器件及其制造方法 Active CN102487081B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010269673A JP5712583B2 (ja) 2010-12-02 2010-12-02 化合物半導体装置及びその製造方法
JP2010-269673 2010-12-02

Publications (2)

Publication Number Publication Date
CN102487081A true CN102487081A (zh) 2012-06-06
CN102487081B CN102487081B (zh) 2014-10-08

Family

ID=46152552

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110402775.8A Active CN102487081B (zh) 2010-12-02 2011-12-02 化合物半导体器件及其制造方法

Country Status (4)

Country Link
US (1) US8426260B2 (zh)
JP (1) JP5712583B2 (zh)
CN (1) CN102487081B (zh)
TW (1) TWI464782B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115602715A (zh) * 2022-11-17 2023-01-13 英诺赛科(苏州)半导体有限公司(Cn) 一种半导体装置及其形成方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5185341B2 (ja) * 2010-08-19 2013-04-17 株式会社東芝 半導体装置及びその製造方法
US9024357B2 (en) * 2011-04-15 2015-05-05 Stmicroelectronics S.R.L. Method for manufacturing a HEMT transistor and corresponding HEMT transistor
JP6054621B2 (ja) * 2012-03-30 2016-12-27 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
US20150021772A1 (en) * 2013-07-16 2015-01-22 Intermolecular Inc. Mixed-metal barrier films optimized by high-productivity combinatorial PVD
JP6530210B2 (ja) 2015-03-24 2019-06-12 株式会社東芝 半導体装置及びその製造方法
US10756084B2 (en) * 2015-03-26 2020-08-25 Wen-Jang Jiang Group-III nitride semiconductor device and method for fabricating the same
ITUB20155862A1 (it) 2015-11-24 2017-05-24 St Microelectronics Srl Transistore di tipo normalmente spento con ridotta resistenza in stato acceso e relativo metodo di fabbricazione
US10204995B2 (en) * 2016-11-28 2019-02-12 Infineon Technologies Austria Ag Normally off HEMT with self aligned gate structure
TWI679770B (zh) * 2018-12-26 2019-12-11 杰力科技股份有限公司 氮化鎵高電子移動率電晶體及其閘極結構

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070164299A1 (en) * 2004-09-13 2007-07-19 Hacene Lahreche Hemt piezoelectric structures with zero alloy disorder
CN101019234A (zh) * 2004-09-13 2007-08-15 皮科吉加国际公司 具有零合金无序的hemt压电结构
US20080179694A1 (en) * 2007-01-31 2008-07-31 Kazushi Nakazawa Semiconductor device and method for fabricating the same

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01120871A (ja) * 1987-11-05 1989-05-12 Fujitsu Ltd 半導体装置
JPH05121451A (ja) * 1991-06-20 1993-05-18 Fujitsu Ltd E/dモード半導体装置及びその製造方法
JP4220683B2 (ja) * 2001-03-27 2009-02-04 パナソニック株式会社 半導体装置
JP4224423B2 (ja) * 2003-06-10 2009-02-12 パナソニック株式会社 半導体装置およびその製造方法
JP4525894B2 (ja) * 2003-11-21 2010-08-18 サンケン電気株式会社 半導体素子形成用板状基体及びこの製造方法及びこれを使用した半導体素子
US7238560B2 (en) * 2004-07-23 2007-07-03 Cree, Inc. Methods of fabricating nitride-based transistors with a cap layer and a recessed gate
EP1978550A4 (en) * 2005-12-28 2009-07-22 Nec Corp FIELD EFFECT TRANSISTOR AND MULTILAYER EPITAXIAL FILM FOR USE IN THE MANUFACTURE OF A FIELD EFFECT TRANSISTOR
WO2007108055A1 (ja) * 2006-03-16 2007-09-27 Fujitsu Limited 化合物半導体装置及びその製造方法
JP5300238B2 (ja) * 2006-12-19 2013-09-25 パナソニック株式会社 窒化物半導体装置
JP2008198783A (ja) * 2007-02-13 2008-08-28 Sharp Corp 電界効果トランジスタ
JP5487613B2 (ja) * 2008-12-19 2014-05-07 富士通株式会社 化合物半導体装置及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070164299A1 (en) * 2004-09-13 2007-07-19 Hacene Lahreche Hemt piezoelectric structures with zero alloy disorder
CN101019234A (zh) * 2004-09-13 2007-08-15 皮科吉加国际公司 具有零合金无序的hemt压电结构
US20080179694A1 (en) * 2007-01-31 2008-07-31 Kazushi Nakazawa Semiconductor device and method for fabricating the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115602715A (zh) * 2022-11-17 2023-01-13 英诺赛科(苏州)半导体有限公司(Cn) 一种半导体装置及其形成方法

Also Published As

Publication number Publication date
JP5712583B2 (ja) 2015-05-07
US20120138948A1 (en) 2012-06-07
TWI464782B (zh) 2014-12-11
US8426260B2 (en) 2013-04-23
JP2012119582A (ja) 2012-06-21
TW201246286A (en) 2012-11-16
CN102487081B (zh) 2014-10-08

Similar Documents

Publication Publication Date Title
CN102487081B (zh) 化合物半导体器件及其制造方法
CN105938799B (zh) 半导体器件的制造方法和半导体器件
US9685338B2 (en) Compound semiconductor device and method of manufacturing the same
JP5874173B2 (ja) 化合物半導体装置及びその製造方法
JP6251071B2 (ja) 半導体装置
JP5888064B2 (ja) 化合物半導体装置及びその製造方法
TWI559536B (zh) 化合物半導體裝置及其製造方法
US20140092638A1 (en) Compound semiconductor device and method of manufacturing the same
CN104112672B (zh) 半导体设备及其制造方法
JP6161887B2 (ja) 化合物半導体装置及びその製造方法
US8330187B2 (en) GaN-based field effect transistor
KR101248202B1 (ko) 향상 모드 고 전자이동도 트랜지스터 및 그 제조방법
JP5536897B2 (ja) 縦型パワートランジスタ装置、半導体チップ、および縦型パワートランジスタ装置の製造方法
JP6834546B2 (ja) 半導体装置及びその製造方法
KR101357526B1 (ko) 반도체 장치 및 그의 제조 방법
CN114556561B (zh) 基于氮化物的半导体ic芯片及其制造方法
JP6839362B2 (ja) 半導体装置及びその製造方法
JP6236919B2 (ja) 化合物半導体装置及びその製造方法
KR20230000718A (ko) 고전자이동도 트랜지스터 및 그 제조 방법
CN102487074A (zh) 化合物半导体器件及其制造方法
JP2016181570A (ja) 半導体装置及びその製造方法
JP2017085059A (ja) 化合物半導体装置及びその製造方法
JP7025622B2 (ja) 化合物半導体装置及びその製造方法
JP6020043B2 (ja) 化合物半導体装置及びその製造方法
JP6187167B2 (ja) 化合物半導体装置及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant