TWI559536B - 化合物半導體裝置及其製造方法 - Google Patents

化合物半導體裝置及其製造方法 Download PDF

Info

Publication number
TWI559536B
TWI559536B TW102109437A TW102109437A TWI559536B TW I559536 B TWI559536 B TW I559536B TW 102109437 A TW102109437 A TW 102109437A TW 102109437 A TW102109437 A TW 102109437A TW I559536 B TWI559536 B TW I559536B
Authority
TW
Taiwan
Prior art keywords
gallium nitride
semiconductor layer
type semiconductor
layer
compound semiconductor
Prior art date
Application number
TW102109437A
Other languages
English (en)
Other versions
TW201349492A (zh
Inventor
吉川俊英
Original Assignee
創世舫電子日本股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 創世舫電子日本股份有限公司 filed Critical 創世舫電子日本股份有限公司
Publication of TW201349492A publication Critical patent/TW201349492A/zh
Application granted granted Critical
Publication of TWI559536B publication Critical patent/TWI559536B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H02M1/088—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33507—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33569—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements
    • H02M3/33573—Full-bridge at primary side of an isolation transformer

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Rectifiers (AREA)
  • Inverter Devices (AREA)

Description

化合物半導體裝置及其製造方法
本文在此所討論的實施例係係有關化合物半導體裝置及其製造方法。
氮化物半導體已經被認為應用於高耐電壓及高功率半導體裝置，該半導體裝置係藉由使用如高飽和電子速度和寬帶隙的特性。例如，作為氮化物半導體之氮化鎵的帶隙(band gap)為3.4電子伏特，它是大於矽的帶隙(1.1電子伏特)及砷化鎵(GaAs)的帶隙(1.4eV)，以及具有高破壞電場強度(breakdown electric field intensity)。因此，氮化鎵是非常可預期用於在高電壓操作下並獲得高功率電源的半導體裝置材料。
作為使用氮化物半導體的裝置，已作出針對場效應電晶體的大量報告，特別是高速電子遷移率電晶體(HEMT)。
例如，在氮化鎵系的高速電子遷移率場效電晶體(GaN-HEMT)中，一種使用氮化鎵為電子傳遞層及使用氮化鋁鎵為電子供應層的氮化鋁鎵/氮化鎵高速電子遷移 率電晶體(AlGaN/GaN．HEMT)係受到注目。在氮化鋁鎵/氮化鎵高速電子遷移率電晶體中，起因於在氮化鎵與氮化鋁鎵之間之晶格常數的差異而產生的扭曲(distortion)係產生在氮化鋁鎵處。高濃度的二維電子氣(2DEG)係藉由從而產生的壓電極化、及氮化鋁鎵之自發極化所得到。因此，它有望作為高耐電力裝置，例如高效率開關元件和電動車。
[專利文獻1]第2009-289827號日本公開專利公報。
[專利文獻2]第2005-243727號日本公開專利公報。
在氮化物半導體裝置中，需要局部控制二維電子氣之產生量的技藝。例如，在高速電子遷移率電晶體的情況下，從所謂的無故障之觀點(fail-safe point of view)來看，所謂的常閉狀態(normally-off)操作，即當電壓關閉時電流不再流動的需求。須要有一種裝置，當電壓關閉時，該裝置抑制在閘極電極之下方處的二維電子氣產生量成為可能。
作為使氮化鎵高速電子遷移率電晶體執行常閉狀態操作成為可能的多個方法之一者，提出p型氮化鎵層形成在電子供應層上的方法，停止存在於對應於p型氮化鎵之下方部分的二維電子氣以導引到常閉狀態操作。在該方法中，在整個表面(例如作為電子供應層的氮化鋁鎵)上生長p型氮化鎵，該p型氮化鎵係受乾蝕刻，以在閘極電極之預定形成部分處留存而形成p型氮化鎵層，以及閘 極電極係形成於p型氮化鎵層上。
如上文所述，乾蝕刻係用來圖案化p型氮化鎵。設置在p型氮化鎵下方之電子供應層的表面層係因乾蝕刻而受損害，其結果是，片電阻(Rsh)及接觸阻抗(ρc)增加，以及降低導通電阻(on-resistance)。在這種情況下，就不可能取得足夠的導通電流(汲極電流)，甚至在閘極電壓施加下。此外，還有一個問題，即汲極電流發生大的變化。
本實施例係對應於上述問題而產生，而本實施例之目的是提供一種藉由確保穩定及大的不具任何變化之汲極電流以提升裝置特性且使確實常閉狀態型態成為可能的高可靠性化合物半導體裝置以及其製造方法。
一種半導體裝置的態樣，係包含：化合物半導體層疊結構；p型半導體層，係形成在該化合物半導體層疊結構的上方；以及電極，係形成在該p型半導體層的上方，其中，惰性元素係引入在該電極的側邊之二者中，及該惰性元素之引入部分係在該p型半導體層處鈍化。
一種半導體裝置之製造方法的態樣，係包含：形成化合物半導體層疊結構；在該化合物半導體層疊結構之上方處的電極形成區域處形成p型半導體層；以及藉由在該p型半導體層之該電極形成區域的側邊之二者處中引入惰性元素以鈍化該p型半導體層之該惰性元素的引入區域。
1‧‧‧矽基板
2‧‧‧化合物半導體層疊結構
2a‧‧‧核形成層
2b‧‧‧電子傳遞層
2c‧‧‧中間層
2d‧‧‧電子供應層
2DEG‧‧‧二維電子氣
3‧‧‧p型半導體層
3a‧‧‧氬引入區域
4、12‧‧‧保護性絕緣膜
4a‧‧‧電極凹部
5‧‧‧元件隔離結構
6a、6b‧‧‧電極凹部
7‧‧‧源極電極
8‧‧‧汲極電極
9‧‧‧閘極電極
11‧‧‧阻層遮罩
11a‧‧‧開口
20‧‧‧功率因數校正電路
21、34a、34b、34c、34d、35a、35b、35c‧‧‧開關元件
22‧‧‧二極體
23‧‧‧扼流線圈
24、25‧‧‧電容器
26‧‧‧橋式整流二極體
27‧‧‧交流電源供應器(AC)
31‧‧‧初級側電路
32‧‧‧二級側電路
33‧‧‧變壓器
41‧‧‧數位預失真電路
42a、42b‧‧‧混頻器
43‧‧‧功率放大器
100‧‧‧高速電子遷移率電晶體晶片
101‧‧‧晶體區域
102‧‧‧汲極焊墊
103‧‧‧閘極焊墊
104‧‧‧源極焊墊
111‧‧‧裸晶接置輔件
112‧‧‧導腳框架
112a‧‧‧汲極導腳
112b‧‧‧閘極導腳
112c‧‧‧源極導腳
113‧‧‧鋁引線
114‧‧‧成型樹脂
第1A圖至第1C圖係說明在根據第一實施例之氮化鋁鎵/氮化鎵高速電子遷移率電晶體的製造方法的處理序列的示意性截面圖；第2A圖及第2B圖係說明接續於第1A至1C圖的根據第一實施例之氮化鋁鎵/氮化鎵高速電子遷移率電晶體的製造方法的處理序列的示意性截面圖；第3A圖及第3B圖係說明接續於第2A圖和第2B圖的根據第一實施例之氮化鋁鎵/氮化鎵高速電子遷移率電晶體的製造方法的處理序列的示意性截面圖；第4圖係表現在氮化鋁鎵/氮化鎵高速電子遷移率電晶體處之閘極電壓與汲極電流間的關係的特性圖表；第5A圖及第5B圖係說明在根據第一實施例之修正例的氮化鋁鎵/氮化鎵高速電子遷移率電晶體之製造方法的處理序列的示意性截面圖；第6A圖及第6B圖係說明接續於第5A和5B圖的根據第一實施例之修正例中的氮化鋁鎵/氮化鎵高速電子遷移率電晶體之製造方法的處理序列的示意性截面圖；第7圖係說明根據第一實施例或修正例的使用的氮化鋁鎵/氮化鎵高速電子遷移率電晶體的高速電子遷移率電晶體晶片的示意性平面圖；第8圖係說明根據第一實施例或修正例的使用氮化鋁鎵/氮化鎵高速電子遷移率電晶體的高速電子遷移率電晶 體晶片的分離封裝件的示意性平面圖；第9圖係說明根據第二實施例之功率因數校正電路的連接圖；第10圖係說明根據第三實施例之電源供應裝置的示意性組構的連接圖；以及第11圖係說明根據第四實施例之高頻放大器的示意性組構的連接圖。
在下文中，較佳的實施方案將參照附圖以詳細解釋。在接下來的個別實施方式中，將化合物半導體裝置之組構伴隨該化合物半導體裝置之製造方法一起描述。
應注意，在接下來的附圖中，為便於說明，化合物半導體裝置未以相對準確的尺寸和厚度說明。
(第一實施例)
在本實施例中，氮化鋁鎵/氮化鎵高電子遷移率電晶體係揭露為化合物半導體裝置。
第1A圖至第3B圖係根據製程序列中之第一實施例所說明的氮化鋁鎵/氮化鎵高電子遷移率電晶體之製造方法的示意性截面圖。
首先，如第1A圖所說明，化合物半導體層疊結構2及p型半導體層3係形成在例如作為生長基板的半絕緣矽基板1上。可使用藍寶石基板、砷化鎵基板、碳化矽基板、氮化鎵基板等等作為生長基板，而非使用矽基板。此外，基板的導電性係半絕緣性或導電性。
化合物半導體層疊結構2係藉由包含核形成層2a、電子傳遞層2b、中間層(間隔件層)2c、及電子供應層2d而向上製成。p型半導體層3係形成在電子供應層2d上。
詳細的說，接下來個別的化合物半導體係藉由例如為金屬有機氣相外延(MOVPE)方法而外延(epitaxially)生長在矽基板1上。可使用分子束外延(MBE)等等的方法來代替金屬有機氣相外延(MOVPE)方法。
個別的化合物半導體將連續成長在矽基板1上，該等化合物半導體係：核形成層2a、電子傳遞層2b、中間層(間隔件層)2c、及電子供應層2d，以及p型半導體層3。核形成層2a係藉由將氮化鋁成長在矽基板1上(厚度為例如是接近於0.1微米)。電子傳遞層2b係藉由將i-氮化鎵(故意未摻雜的氮化鎵)成長成厚度為例如是接近於300奈米。中間層2c係藉由將i-氮化鋁鎵(故意未摻雜的氮化鋁鎵)成長成厚度為例如是接近於5奈米。電子供應層2d係藉由將n型氮化鋁鎵成長成厚度為例如是接近於30奈米。p型半導體層3係藉由將p型氮化鎵成長成厚度為例如是接近於30奈米。有一種未形成中間層2c的情況。電子供應層可藉由形成i-氮化鋁鎵(故意未摻雜的氮化鋁鎵)而形成。
做為鎵的來源的三甲基鎵(TMGa)氣體及氨(NH3)氣的混合氣體係使用為用於氮化鎵成長之中之來源氣體。三甲基鋁(TMA1)氣體、三甲基鎵氣體、及氨 氣的混合氣體係使用為用於氮化鋁鎵成長的來源氣體。三甲基鋁(TMAl)氣體、三甲基鎵氣體、和三甲基銦氣體的存在/不存在，以及上述三者之流量率係根據將要成長的化合物半導體層而適當地設定。做為共同來源的氨氣之流量率係設定為約100單位時間標準毫升數(sccm)至10單位時間標準公升數(slm)。此外，成長壓力係設定為約50托爾(Torr)至300托爾，成長溫度係設定為約攝氏800度至1200℃。
當氮化鋁鎵係成長為n型時，即當電子供應層2d(n型氮化鋁鎵)形成時，n型雜質係添加到氮化鋁鎵的來源氣體中。此處，例如內含例如矽的矽烷(SiH4)氣體係添加在預指定的流量率，以將矽摻雜到氮化鋁鎵之中。矽的摻雜濃度係設定在約1×1018/cm3至1×1020/cm3之間，例如，在約1×1018/cm3。
當氮化鎵成長為p型時，即，當p型半導體層3(p型氮化鎵)形成時，p型雜質(例如從鎂、碳中選出的一種)係添加到氮化鎵的來源氣體中。在本實施例中，鎂係用作p型雜質。鎂係在預指定的流量率下添加至來源氣體中，以將鎂摻雜到氮化鎵之中。鎂的摻雜濃度係設定在例如為約1×1016/cm3至1×1021/cm3。當摻雜濃度係低於約1×1016/cm3時，氮化鎵無法完全成為p型，且會成為通常開啟(normally-on)型。當摻雜濃度係高於約1×1021/cm3時，結晶度(crystallinity)劣化，且不能得到足夠的特性。因此，鎂的摻雜濃度被設定在約1×1016/cm3至1× 1021/cm3，以及從而該p型氮化鎵成為能夠獲得足夠特性的p型半導體。在本實施例中，p型半導體層3之鎂的摻雜濃度係設定在約5×1019/cm3。
在化合物半導體疊層結構2中，若未形成p型半導體層3，則從藉由起因於在氮化鎵晶格常數與氮化鋁鎵晶格常數之間之差異的扭曲(distortion)所引起的壓電極化，係產生在電子傳遞層2b和電子供應層2d之間的介面處(準確的說，伴隨有中間層2c的介面。在下文中，稱為氮化鎵/氮化鋁鎵介面。)。歸因於壓電極化效應及電子傳遞層2b與電子供應層2d的自發極化效應之二者，在高電子濃度處的二維電子氣(2DEG)係產生於氮化鎵/氮化鋁鎵介面的全部面積處。
p型半導體層3係形成在化合物半導體層疊結構2上，以及從而在氮化鎵/氮化鋁鎵介面處的二維電子氣係終止且消失。在第1A圖中，說明消失的二維電子氣之現象。
接著，保護性絕緣膜4係如第1B圖中所說明的形成。
詳細地說，絕緣膜(例如，氮化矽膜(SiN film))以例如藉由電漿化學氣體沉積(CVD)方法等等在p型半導體層3上沉積約40奈米的膜厚度，以覆蓋p型半導體層3。覆蓋在p型半導體層3上的保護性絕緣膜4係從而形成。例如，可沉積氧化矽膜(SiO2 film)等等作為保護性絕緣膜。
隨後，元件隔離結構5係如第1C圖中所說明而形成。元件隔離結構5係未在第2A圖中及之後說明。
詳細地說，例如，氬(Ar)係注入到化合物半導體層疊結構2的元件隔離區域中。元件隔離結構5係從而形成在化合物半導體層疊結構2處。有效區域係藉由元件隔離結構5而定義在化合物半導體層疊結構2上。
請注意，元件隔離可藉由使用其他已經已知的方法來執行，例如，STI(淺溝槽隔離)方法，而非上述的注入方法。此時，例如，氯的蝕刻氣體係使用於化合物半導體層疊結構2的乾蝕刻。
接著，將阻層遮罩(resist mask)11形成在第2A圖中說明的保護性絕緣膜4上。
詳細地說，阻層係塗覆在保護性絕緣膜4上，該阻層係藉由微影技術來處理，以及在對應於保護性絕緣膜4之閘極電極的預定形成平面部分之兩側的部分處形成阻層遮罩11開口。阻層遮罩11的開口係設定為開口11a。
隨後，惰性元素被引入到如第2B圖中所說明的p型半導體層3。
詳細地說，鈍化(inactivate)p型氮化鎵的惰性元素係藉由使用阻層遮罩11而注入到p型半導體層3內。例如，氬(Ar)，鐵(Fe)，磷(P)，氧(O2)或硼(B)或它們的任意組合，在此處，氬係使用為惰性元素。例如氬係在加速能量為幾乎10千電子伏(keV)的條件下 注入，且劑量係約1×1014/cm2。使氬通過露出於開口11a之保護性絕緣膜4的部分，而藉由阻層遮罩11將氬僅引入在開口部分的下方處的p型半導體層3中。氬係伴隨上述要求之注入條件而引入，從而，氬係引入至p型半導體層的表面層部分中，以及氬的非引入部分係存留在表面層部分之下方處。受氬的引入之p型半導體層3的表面層部分係設定成氬引入區域3a。氬引入區域3a係如上述而形成，從而氬存留在表面層部分處、未到達電子供應層2d、以及可防止因氬注入所引起之電子供應層2d的損害。
阻層遮罩11可藉由灰化處理、化學溶液處理、或其類似者而移除。
做為鈍化p型氮化鎵之惰性元素的氬係注入到p型半導體層3中，從而，二維電子氣再次出現在位於與氬引入區域3a的下方部分(在氮化鎵/氮化鋁鎵介面處)符合的部分。由此，可能確保在必要部分處的高濃度二維電子氣，以有效停止僅在位於符合閘極電極之預定形成部分的部分處的二維電子氣，以及致能確實的常閉狀態。
使用上述引用之物質係可能的，例如，使用鐵，而非使用為惰性元素的氬。Fe係相對較重的元素，並且鐵可能確實伴隨低加速能量地僅使p型半導體層3之表面層的部分鈍化。
接著，如第3A圖中所說明地形成源極電極7和汲極電極8。
詳細地說，首先，電極凹部6a和6b係形成 在源極電極7和汲極電極8之預定形成部分處。
阻層係塗覆於化合物半導體層疊結構2的表面上。阻層係藉由微影技術處理而形成暴露保護性絕緣膜4之表面的開口，該表面係對應於源極電極7和汲極電極8之預定形成的部分。具有開口之阻層遮罩係從而形成在阻層處。
保護性絕緣膜4及p型半導體層3之源極電極和汲極電極的預定形成部分係藉由乾蝕刻而移除，直到露出電子供應層2d的表面，該表面係藉由使用阻層遮罩11而露出。電極凹部6a和6b(露出電子供應層2d之表面的源極電極7和汲極電極8的預定形成部分)係從而形成。作為蝕刻條件，如氬氣的惰性氣體和如氯氣(Cl2)的含氯氣體係使用作為蝕刻氣體，並且例如，氯氣的流量率係設定為30單位時間標準毫升數(sccm)、壓力為2帕(Pa)、及射頻(RF)輸入功率為20瓦(W)。注意，電極凹部6a和6b可藉由將蝕刻進行至深於電子供應層2d的表面而形成。
阻層遮罩係藉由灰化處理、化學溶液處理、或其類似者而移除。
形成用以形成源極電極7和汲極電極8的阻層遮罩。此處，例如，適用於氣相沉積法及剝離(lift-off)方法的屋簷結構的二層阻層是受到使用的。阻層係塗覆在化合物半導體層疊結構2上，以及形成露出電極凹部6a和6b的開口。具有開口之阻層遮罩從而形成。
例如，鉭/鋁係作為電極材料而沉積在含有 藉由開口露出之電極凹部6a和6b的內部的阻層遮罩上，該沉積係藉由例如為使用阻層遮罩的氣相沉積方法。鉭的厚度是約30奈米，以及鋁的厚度為約200奈米。阻層遮罩和沉積其上的鉭/鋁係藉由剝離法移除。在上述步驟之後，將矽基板1進行熱處理，例如為，氮氣大氣環境下、在約攝氏400度至1000度的溫度下(例如約攝氏600度)、以及存留的鉭/鋁係造成與電子供應層2d的歐姆接觸中。存在這樣一種情況，當熱處理係不需要時，只要獲得該電子供應層2d與鉭/鋁的歐姆接觸。在電極凹部6a和6b處的源極電極7和汲極電極8係藉由因此形成之電極材料的一部分而嵌入。
隨後，閘極電極9係如在第3B圖中說明而形成。
詳細地說，首先，電極凹部6c係形成在閘極電極預定形成的部分處。
阻層係塗覆在化合物半導體層疊結構2的表面上。阻層係藉由微影技術處理而形成暴露保護性絕緣膜4之表面的開口，該開口係對應於在光阻處的閘極電極之預定形成的部分。具有開口之阻層遮罩係從而形成。
保護性絕緣膜4之預定形成部分係藉由乾蝕刻而移除，直到露出p型半導體層3的表面，該表面係藉由使用阻層遮罩而露出。電極凹部4a(露出p型半導體層3之表面處的閘極電極的預定形成部分)係從而形成在保護性絕緣膜4處。作為蝕刻條件，如氬氣的惰性氣體和如氯 氣的含氯氣體係使用作為蝕刻氣體，並且例如，氯氣的流量率係設定為30單位時間標準毫升數、壓力為2帕(Pa)、及射頻(RF)輸入功率為20瓦(W)。
阻層遮罩係藉由灰化處理、化學溶液處理、或其類似者而移除。
形成用以形成閘極電極的阻層遮罩。此處，例如，適用於氣相沉積法及剝離方法之屋簷結構的二層光阻是受到使用的。阻層係塗覆在化合物半導體層疊結構2上，以及形成露出電極凹部4a的開口，該露出開口為p型半導體層3之閘極電極9的預定形成部分。具有開口之阻層遮罩從而形成。
例如，作為電極材料之鎳/金係沉積在含有藉由開口露出之電極凹部4a的內部的阻層遮罩上(藉由例如為使用阻層遮罩的氣相沉積方法)。鎳的厚度是約30奈米，以及金的厚度為約400奈米。阻層遮罩和沉積其上的鎳/金係藉由剝離法移除。閘極電極9係從而形成於在p型半導體層3處之氬引入區域3a之間的部分上。使閘極電極9與p型半導體層3蕭基接觸(Schottky contact)。
注意保護性絕緣膜4係使用作為閘極絕緣膜，因此閘極電極9可形成在p型半導體層3上(通過未在保護性絕緣膜4處形成電極凹部4a的保護性絕緣膜4)。在這種情況下，形成了金屬-絕緣體-半導體(MIS)形式的氮化鋁鎵/氮化鎵高速電子遷移率電晶體。
在那之後，根據本實施例的氮化鋁鎵/氮化 鎵高速電子遷移率電晶體係藉由進行分別處理而形成，該等處理係如連接至源極電極7、汲極電極8、及閘極電極9之接線的形成。
閘極電壓與汲極電流之間的關係係在與根據比較例之氮化鎵/氮化鋁鎵高速電子遷移率電晶體的基礎上，作出根據本實施例之氮化鋁鎵/氮化鎵高速電子遷移率電晶體的調察。其結果係表示在第4圖中。在根據比較例之氮化鎵/氮化鋁鎵高速電子遷移率電晶體中，根據本實施例中之惰性元素的引入並未執行，以及閘極電極係形成在藉由乾蝕刻而圖案化的p型半導體層上。製造完成之氮化鎵/氮化鋁鎵高速電子遷移率電晶體的多個樣品係作為本實施例和比較例之二者的目標而研究。
如第4圖中所表示，藉由在比較例中之每一個樣品，已證實汲極電流的值係低的及在汲極電流中發生的大幅變化。另一方面，汲極電流的值係高於比較例，以及藉由在本實施例中之每一個樣品，在汲極電流中極少發生變化。
在根據比較例的氮化鋁鎵/氮化鎵高速電子遷移率電晶體中，電子供應層2d之氮化鋁鎵係藉由p型半導體層之乾蝕刻而受很大的傷害，由此，汲極電流極度減少。此外，p型半導體層之乾蝕刻的控制是困難的，以及蝕刻狀態(例如，電子供應層之氮化鋁鎵的蝕刻量)在每個產品係不同的，由此，汲極電流的變化發生。
在根據本實施例之氮化鋁鎵/氮化鎵高速電 子遷移率電晶體中，僅有必要的二維電子氣係藉由注入惰性元素而不執行p型半導體層之乾蝕刻而恢復。在惰性元素的注入中，精確地注入所希望濃度的惰性元素至所希望的區域係可能的。因此，不傷害電子供應層之氮化鋁鎵且在每個產品間沒有任何變化的惰性元素的注入之執行係可能的。在本實施例中可能從而獲得汲極電流的值為高且在汲極電流中幾乎沒有任何變化的氮化鎵/氮化鋁鎵高速電子遷移率電晶體。
正如上文所述，藉由確保穩定且大之不具任何變化之汲極電流所提升的裝置特性以及致能確實常閉狀態型態的具有高可靠性的氮化鋁鎵/氮化鎵介面高速電子遷移率場效電晶體係在本實施例中成為可能。
(修正例)
在下文中，進行第一實施例之修正例的說明。在修正例中，類似於第一實施例之氮化鋁鎵/氮化鎵高速電子遷移率電晶體係受到揭露，但從第一實施例之製造方法部分不同的觀點來說，它是不同的。
第5A圖、第5B圖、第6A圖、及第6B圖係說明在根據第一實施例之修正例的氮化鋁鎵/氮化鎵高速電子遷移率電晶體的製造方法中的主要處理的示意性的截面圖。請注意，相同的元件符號係使用於指定類似於第一實施例的組件等等，以及並未給出詳細的描述。
在修正例中，首先，在化合物半導體層疊結構2和p型半導體層3藉由第一實施例之第1A圖的處理 而形成後，元件隔離結構5係藉由第1C圖之處理而形成。
接著，阻層遮罩11係形成在如第5A圖中說明的p型半導體層3上。
詳細地說，阻層係塗覆於p型半導體層3上，阻層係藉由微影技術而處理，以及形成阻層遮罩11開口，其係在對應於p型半導體層3之閘極電極的預定形成部分的兩側的部分處。阻層遮罩11的開口係設定為開口11a。
隨後，惰性元素被引入到如第5B中說明的p型半導體層3中。
詳細地說，鈍化p型氮化鎵的惰性元素係藉由使用阻層遮罩11而直接注入到p型半導體層3內。例如，氬(Ar)，鐵(Fe)，磷(P)，氧(O2)或硼(B)或它們的任意組合，在此處，氬係使用為惰性元素。例如，氬係在加速能量為幾乎15千電子伏的條件下注入，以及劑量係約1×1014/cm2。氬係僅引入至藉由阻層遮罩11之開口11a所暴露之p型半導體層3的部分處中。氬係以上述之注入條件而引入，從而，氬係引入至p型半導體層3的表面層部分中，以及在表面層部分之下方處係氬存留的非引入部分。受氬的引入之p型半導體層3的表面層部分係設定成氬引入區域3a。氬引入區域3a係如上述而形成，從而氬存留在表面層部分且未到達電子供應層2d，以及防止因氬注入所引起之電子供應層2d的損害。
阻層遮罩11可藉由灰化處理、化學溶液處 理、或其類似者而移除。
做為鈍化p型氮化鎵之惰性元素的氬係注入到p型半導體層3中，從而，二維電子氣再次出現在位於與在氮化鎵/氮化鋁鎵介面處的氬引入區域3a的下方部分符合的部分。由此，可能確保在必要部分處的高濃度二維電子氣，且可能有效停止僅在位於符合閘極電極之預定形成部分的部分處的二維電子氣，以及從而致能確實的常閉狀態。
使用上述引用之物質係可能的，例如使用鐵，而非使用為惰性元素的氬。Fe係相對較重的元素，並且鐵可能確實伴隨低加速能量而僅使p型半導體層3之表面層的部分鈍化。
阻層遮罩11可藉由灰化處理、化學溶液處理、或其類似者化而移除。
接著，保護性絕緣膜12係如在第6A圖中說明的而形成。
詳細地說，絕緣膜(例如氮化矽膜)係沉積在p型半導體層3上以覆蓋p型半導體層3，例如，藉由電漿化學氣體沉積方法等等所形成的膜厚度為約40奈米。覆蓋p型半導體層3的保護性絕緣膜12係從而形成。可沉積作為保護性絕緣膜的例如二氧化矽膜。
之後，藉由執行在第3A圖和第3B圖中的處理來形成如在第6B圖中所說明的源極電極7、汲極電極8、及閘極電極9。
注意保護性絕緣膜12係使用作為閘極絕緣膜，因此閘極電極9可形成在p型半導體層3上(通過未在保護性絕緣膜12處形成電極凹部的保護性絕緣膜12)。在這種情況下，形成了金屬-絕緣體-半導體(MIS)形式的氮化鋁鎵/氮化鎵高速電子遷移率電晶體。
在那之後，根據修正例的氮化鋁鎵/氮化鎵高速電子遷移率電晶體係藉由進行分別處理而形成，該等處理係如連接至源極電極7、汲極電極8、及閘極電極9之接線的形成。
在修正例中，致能具高可靠性的高速電子遷移率電晶體，其中，藉由確保穩定及大的不具任何變化之汲極電流來提升裝置特性，以及致能確實常閉狀態。
根據第一實施例或修正例之氮化鋁鎵/氮化鎵高速電子遷移率電晶體係應用至所謂之分離的封裝件(discrete package)。
在分離的封裝中，根據第一實施例或修正例之氮化鋁鎵/氮化鎵高速電子遷移率電晶體的晶片係受到安裝。在下文中，根據第一實施例或修正例之氮化鋁鎵/氮化鎵高速電子遷移率電晶體之晶片(在下文中，稱作高速電子遷移率電晶體晶片)的分離封裝件係受到例示。
高速電子遷移率電晶體晶片的示意性組構係在第7圖中說明。
在高速電子遷移率電晶體晶片100中，氮化鋁鎵/氮化鎵高速電子遷移率電晶體的電晶體區域101、汲 極墊102、閘極墊103與源極墊104係設於其表面處，汲極焊墊102係連接至汲極電極，閘極焊墊103係連接至閘極電極，源極焊墊104係連接至源極電極焊墊。
第8圖係說明該分離封裝件的示意性平面圖。
首先，高速電子遷移率電晶體晶片100係藉由使用例如焊料的裸晶接置劑111而固定至導腳框架(lead frame)112以製造該分離封裝件。汲極導腳112a係整合地形成在汲極導腳112a處，以及閘極導腳112b和源極導腳112c係作為單獨個體而與導腳框架112分開設置。
隨後，汲極焊墊102和汲極導腳112a、閘極焊墊103和閘極導腳112b、以及源極焊墊104和源極導腳112c各係藉由使用鋁引線113之打線而電性連接。
之後，高速電子遷移率電晶體晶片100係藉由使用成型樹脂(molding resin)114而利用轉注成型(transfer molding)方法而受樹脂密封，以及分離導腳框架112。分離的封裝件係從而形成。
(第二實施例)
在本實施例中，己揭露功率因數校正(PFC)電路，該電路包含根據選自第一實施例和修正例中之其中之一種類的氮化鋁鎵/氮化鎵高速電子遷移率電晶體。
第9圖係說明功率因數校正電路的連接圖。
功率因數校正電路20係由包括開關元件21(電晶體)、二極體22、扼流線圈23、電容器24和25、 橋式整流二極體26、和交流電源供應器(AC)27所組成。根據選自第一實施例和修正例中之其中之一種類的氮化鋁鎵/氮化鎵高速電子遷移率電晶體係作為開關元件21而應用。
在功率因數校正電路20中，連接開關元件21之汲極電極、二極體22之正極端點、及扼流線圈23之一個端點。連接開關元件21之源極電極、電容器24之一個端點及電容器25之一個端點。連接電容器24之另一個端點及扼流線圈23之另一個端點。連接電容器25之另一個端點及二極體22之負極端點。交流電源供應器27係通過橋式整流二極體26而連接到電容器24的端點之二者之間。直流電源供應器(DC)係連接到電容器25的端點之二者之間。要注意的是，未說明之功率因數校正電路控制器係連接到開關元件21。
在本實施例中，根據選自第一實施例和修正例中之其中之一種類的氮化鋁鎵/氮化鎵高速電子遷移率電晶體係應用在功率因數校正電路20。從而致能高可靠性之功率因數校正電路20。
(第三實施例)
在本實施例中，公開一種電源供應裝置，該電源供應裝置包含根據選自第一實施例和修正例中之其中之一種類的氮化鋁鎵/氮化鎵高速電子遷移率電晶體。
第10圖係連接圖，該連接圖說明根據第三實施例之電源供應裝置的示意性組構。
根據本實施例的電源供應裝置係藉由包含高壓初級側電路31、低壓二級側電路32、及設置於高壓初級側電路31與低壓二級側電路32之間的變壓器33所製成。
初級側電路31包含根據第二實施例之功率因數校正電路20、以及連接於功率因數校正電路20之電容器25的端點之二者之間的逆變器電路(例如全橋式逆變器電路)。全橋式逆變器電路30係藉由包含複數(在此為4枚)開關元件34a、34b、34c、和34d所製成。
二級側電路32係藉由包含複數(在此為3枚)開關元件35a、35b、和35c所製成。
在本實施例中，構成初級側電路31之功率因數校正電路係根據第二實施例的功率因數校正電路20，以及全橋式逆變器電路30之開關元件34a、34b、34c、和34d係根據選自第一實施例和修正例中之其中之一種類的氮化鋁鎵/氮化鎵高速電子遷移率電晶體。另一方面，二級側電路32之開關元件35a、35b、和35c係使用矽的正常型金屬-絕緣體-半導體(MIS)形式的場效電晶體(MIS．FETs)。
在本實施例中，根據第二實施例之功率因數校正電路20、以及根據選自第一實施例或修正例中之其中之一種類的氮化鋁鎵/氮化鎵高速電子遷移率電晶體係應用作為將成為高壓電路的初級側電路31。高可靠性及高功率的電源供應裝置係從而成為可能。
(第四實施例)
在本實施例中揭露一種高頻放大器，該高頻放大器係包含根據選自第一實施例和修正例中之其中之一種類的氮化鋁鎵/氮化鎵高速電子遷移率電晶體。
第11圖係連接圖，該連接圖說明根據第四實施例之高頻放大器的示意性組構。
根據本實施例之高頻放大器係藉由包含數位預失真電路41、混頻器42a和42b，及功率放大器43而製成。
數位預失真電路41係用以補償輸入信號的非線性失真。混頻器42a係用以混頻輸入信號，該輸入信號的非線性失真係伴隨交流電信號而受補償。功率放大器43係用以放大伴隨交流電信號而受混頻的輸入信號，以及包含根據選自第一實施例和修正例中之其中之一種類的氮化鋁鎵/氮化鎵高速電子遷移率電晶體。要注意的是，在第11圖中，該高頻放大器係由以下所構成：在輸出側處之信號係可以伴隨藉由混頻器42b的交流電信號而受混頻，並且傳送至數位預失真電路41(藉由例如是開關的開關作動)。
在本實施例中，根據選自第一實施例和修正例中之其中之一種類的氮化鋁鎵/氮化鎵高速電子遷移率電晶體係應用於高頻放大器。高可靠性、高耐受電壓、及高頻的放大器係從而成為可能。
(其它實施例)
在第一實施例和修正例中，氮化鋁鎵/氮化鎵高速電子遷移率電晶體係作為化合物半導體裝置而示例。它是適用於作為化合物半導體之氮化鋁鎵/氮化鎵高速電子遷移率電晶體以外的其他高速電子遷移率電晶體。
其他裝置例1
在本例中，揭露一種做為化合物半導體裝置的氮化銦鋁/氮化鎵高速電子遷移率電晶體。
氮化銦鋁和氮化鎵係藉由其成份而能夠有接近之晶格常數的化合物半導體。在這種情況下，電子傳遞層係藉由故意未摻雜的氮化鎵形成，中間層係藉由氮化鋁形成，電子供應層係藉由n型氮化銦鋁形成，以及p型半導體層係藉由在第一實施例和修正例中的p型氮化鎵形成。此外，壓電極化係很少在這種情況下產生，因此，二維電子氣主要是藉由氮化銦鋁的自發極化所產生。
根據本實施例，藉由確保穩定及大的不具任何變化之汲極電流以提升裝置特性以及使確實常閉狀態成為可能之高可靠性的氮化鋁鎵/氮化鎵高速電子遷移率電晶體係以相同於上述之氮化鋁鎵/氮化鎵高速電子遷移率電晶體而成為可能。
其他裝置例2
在本例中，揭露一種做為化合物半導體裝置氮化銦鋁鎵/氮化鎵介面高速電子遷移率場效電晶體。
氮化鎵和氮化銦鋁鎵係藉由其成份而能夠製成後者的晶格常數小於前者的晶格常數的化合物半導體。在這種情況下，電子傳遞層係藉由故意未摻雜的氮化鎵形成，中間層係藉由故意未摻雜的氮化銦鋁鎵形成，電子供應層係藉由n型氮化銦鋁鎵形成，以及p型半導體層係藉由在第一實施例和修正例中的p型氮化鎵形成。
根據本實施例，藉由確保穩定及大的不具任何變化之汲極電流以提升裝置特性以及使確實常閉狀態成為可能之高可靠性的氮化銦鋁鎵/氮化鎵高速電子遷移率電晶體係以相同於上述之氮化鋁鎵/氮化鎵高速電子遷移率電晶體而成為可能。
根據每個態樣，藉由確保穩定及大的不具任何變化之汲極電流以提升裝置特性以及使確實常閉狀態成為可能之高可靠性的化合物半導體裝置係成為可能。
1‧‧‧矽基板
2‧‧‧化合物半導體層疊結構
2a‧‧‧核形成層
2b‧‧‧電子傳遞層
2c‧‧‧中間層
2d‧‧‧電子供應層
2DEG‧‧‧二維電子氣
3‧‧‧p型半導體層
3a‧‧‧氬引入區域
4‧‧‧保護性絕緣膜
4a‧‧‧電極凹部
6a、6b‧‧‧電極凹部
7‧‧‧源極電極
8‧‧‧汲極電極
9‧‧‧閘極電極
12‧‧‧保護性絕緣膜

Claims (9)

  1. 一種化合物半導體裝置，係包括：化合物半導體層疊結構；p型半導體層，係形成在該化合物半導體層疊結構的上方，控制上述化合物半導體層結構生成之二維電子氣之產生量；以及電極，係形成在該p型半導體層的上方，其中，惰性元素係引入至該電極的兩邊而該惰性元素之引入部分係在該p型半導體層處鈍化。
  2. 如申請專利範圍第1項所述之化合物半導體裝置，其中，該惰性元素係引入在表面層部分中，而該惰性元素之非引入部分係存留在該p型半導體層處之該表面層部分的下方。
  3. 如申請專利範圍第1或2項所述之化合物半導體裝置，復包括保護性絕緣膜，係覆蓋該p型半導體層之該惰性元素的該引入部分。
  4. 如申請專利範圍第1或2項所述之化合物半導體裝置，其中，該惰性元素係氬(Ar)、鐵(Fe)、磷(P)、氧(O2)或硼(B)，或它們的任何組合。
  5. 一種化合物半導體裝置的製造方法，係包括：形成化合物半導體層疊結構；在該化合物半導體層疊結構之上方的電極形成區域形成p型半導體層，上述p型半導體層控制上述化 合物半導體層結構生成之二維電子氣之產生量；以及藉由在該p型半導體層之該電極形成區域的兩側邊處引入惰性元素以鈍化該p型半導體層之該惰性元素的引入部分。
  6. 如申請專利範圍第5項所述之化合物半導體裝置的製造方法，其中，該惰性元素係引入在該p型半導體層之表面層部分中，而該惰性元素之非引入部分係存留在該表面層部分的下方。
  7. 如申請專利範圍第5或6項所述之化合物半導體裝置的製造方法，復包括形成覆蓋該p型半導體層之保護性絕緣膜，其中，該惰性元素係通過該保護性絕緣膜而引入在該p型半導體層中。
  8. 如申請專利範圍第5或6項所述之化合物半導體裝置的製造方法，復包括在將該惰性元素引入至該p型半導體層後，形成保護性絕緣膜以覆蓋該p型半導體層之該惰性元素的該引入部分。
  9. 如申請專利範圍第5或6項所述之化合物半導體裝置的製造方法，其中，該惰性元素係氬(Ar)、鐵(Fe)、磷(P)、氧(O2)或硼(B)，或它們的任何組合。
TW102109437A 2012-03-29 2013-03-18 化合物半導體裝置及其製造方法 TWI559536B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012077624A JP6054620B2 (ja) 2012-03-29 2012-03-29 化合物半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
TW201349492A TW201349492A (zh) 2013-12-01
TWI559536B true TWI559536B (zh) 2016-11-21

Family

ID=49234814

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102109437A TWI559536B (zh) 2012-03-29 2013-03-18 化合物半導體裝置及其製造方法

Country Status (5)

Country Link
US (2) US8933489B2 (zh)
JP (1) JP6054620B2 (zh)
KR (1) KR101455926B1 (zh)
CN (1) CN103367426B (zh)
TW (1) TWI559536B (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6054620B2 (ja) * 2012-03-29 2016-12-27 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
US9608085B2 (en) * 2012-10-01 2017-03-28 Cree, Inc. Predisposed high electron mobility transistor
JP2015126034A (ja) * 2013-12-25 2015-07-06 サンケン電気株式会社 電界効果型半導体素子
US9590494B1 (en) 2014-07-17 2017-03-07 Transphorm Inc. Bridgeless power factor correction circuits
TWI641133B (zh) * 2015-03-31 2018-11-11 晶元光電股份有限公司 半導體單元
WO2017197179A1 (en) * 2016-05-12 2017-11-16 The Regents Of The University Of California Iii-nitride vertical transistor with aperture region formed using ion implantation
JP6974049B2 (ja) * 2017-06-28 2021-12-01 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
DE102017125803B4 (de) 2017-11-06 2021-04-29 Institut Für Mikroelektronik Stuttgart Halbleiterbauelement mit einer Transistorstruktur vom Anreicherungstyp
US10630285B1 (en) 2017-11-21 2020-04-21 Transphorm Technology, Inc. Switching circuits having drain connected ferrite beads
US10431557B2 (en) 2018-03-05 2019-10-01 International Business Machines Corporation Secure semiconductor chip by piezoelectricity
CN108447907A (zh) * 2018-03-26 2018-08-24 英诺赛科（珠海）科技有限公司 晶体管及其制备方法
US10756207B2 (en) 2018-10-12 2020-08-25 Transphorm Technology, Inc. Lateral III-nitride devices including a vertical gate module
WO2020191357A1 (en) 2019-03-21 2020-09-24 Transphorm Technology, Inc. Integrated design for iii-nitride devices
US11101378B2 (en) 2019-04-09 2021-08-24 Raytheon Company Semiconductor structure having both enhancement mode group III-N high electron mobility transistors and depletion mode group III-N high electron mobility transistors
US11545566B2 (en) 2019-12-26 2023-01-03 Raytheon Company Gallium nitride high electron mobility transistors (HEMTs) having reduced current collapse and power added efficiency enhancement
US11362190B2 (en) * 2020-05-22 2022-06-14 Raytheon Company Depletion mode high electron mobility field effect transistor (HEMT) semiconductor device having beryllium doped Schottky contact layers
US11749656B2 (en) 2020-06-16 2023-09-05 Transphorm Technology, Inc. Module configurations for integrated III-Nitride devices
CN116325158A (zh) 2020-08-05 2023-06-23 创世舫科技有限公司 包含耗尽层的iii族氮化物器件
CN112786686B (zh) * 2021-02-08 2022-12-02 西安电子科技大学 一种具有势垒层表面P型掺杂的AlGaN/GaN高电子迁移率晶体管

Family Cites Families (135)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4601095A (en) * 1981-10-27 1986-07-22 Sumitomo Electric Industries, Ltd. Process for fabricating a Schottky-barrier gate field effect transistor
JP3789949B2 (ja) * 1994-03-07 2006-06-28 本田技研工業株式会社 半導体装置
JP3341948B2 (ja) * 1994-07-14 2002-11-05 三菱電線工業株式会社 ｐ型ＧａＮ系半導体の製造方法
US5778018A (en) * 1994-10-13 1998-07-07 Nec Corporation VCSELs (vertical-cavity surface emitting lasers) and VCSEL-based devices
US5920105A (en) * 1996-09-19 1999-07-06 Fujitsu Limited Compound semiconductor field effect transistor having an amorphous gas gate insulation layer
JPH10335700A (ja) * 1997-06-04 1998-12-18 Toshiba Corp 半導体発光素子およびその製造方法
US6255198B1 (en) * 1998-11-24 2001-07-03 North Carolina State University Methods of fabricating gallium nitride microelectronic layers on silicon layers and gallium nitride microelectronic structures formed thereby
WO2003071607A1 (fr) * 2002-02-21 2003-08-28 The Furukawa Electric Co., Ltd. Transistor a effet de champ gan
JP3795007B2 (ja) * 2002-11-27 2006-07-12 松下電器産業株式会社 半導体発光素子及びその製造方法
US7247569B2 (en) * 2003-12-02 2007-07-24 International Business Machines Corporation Ultra-thin Si MOSFET device structure and method of manufacture
DE102004058431B4 (de) * 2003-12-05 2021-02-18 Infineon Technologies Americas Corp. III-Nitrid Halbleitervorrichtung mit Grabenstruktur
US8174048B2 (en) * 2004-01-23 2012-05-08 International Rectifier Corporation III-nitride current control device and method of manufacture
US7382001B2 (en) * 2004-01-23 2008-06-03 International Rectifier Corporation Enhancement mode III-nitride FET
US7465997B2 (en) * 2004-02-12 2008-12-16 International Rectifier Corporation III-nitride bidirectional switch
JP2005243727A (ja) 2004-02-24 2005-09-08 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP4514584B2 (ja) * 2004-11-16 2010-07-28 富士通株式会社 化合物半導体装置及びその製造方法
KR100662191B1 (ko) * 2004-12-23 2006-12-27 엘지이노텍 주식회사 질화물 반도체 발광소자 및 그 제조방법
JP2006269862A (ja) * 2005-03-25 2006-10-05 Oki Electric Ind Co Ltd 半導体装置形成用ウエハ、その製造方法、および電界効果型トランジスタ
TW200711171A (en) * 2005-04-05 2007-03-16 Toshiba Kk Gallium nitride based semiconductor device and method of manufacturing same
TW200642268A (en) * 2005-04-28 2006-12-01 Sanyo Electric Co Compound semiconductor switching circuit device
US8183595B2 (en) * 2005-07-29 2012-05-22 International Rectifier Corporation Normally off III-nitride semiconductor device having a programmable gate
JP4333652B2 (ja) * 2005-08-17 2009-09-16 沖電気工業株式会社 オーミック電極、オーミック電極の製造方法、電界効果型トランジスタ、電界効果型トランジスタの製造方法、および、半導体装置
CA2622750C (en) * 2005-09-16 2015-11-03 The Regents Of The University Of California N-polar aluminum gallium nitride/gallium nitride enhancement-mode field effect transistor
JP2007150282A (ja) * 2005-11-02 2007-06-14 Sharp Corp 電界効果トランジスタ
US7419892B2 (en) * 2005-12-13 2008-09-02 Cree, Inc. Semiconductor devices including implanted regions and protective layers and methods of forming the same
US9040398B2 (en) * 2006-05-16 2015-05-26 Cree, Inc. Method of fabricating seminconductor devices including self aligned refractory contacts
JP5179023B2 (ja) * 2006-05-31 2013-04-10 パナソニック株式会社 電界効果トランジスタ
JP2007335508A (ja) * 2006-06-13 2007-12-27 Nec Electronics Corp 電界効果トランジスタおよびその製造方法
US7504679B2 (en) * 2006-07-20 2009-03-17 International Rectifier Corporation Enhancement mode GaN FET with piezoelectric gate
TW200830550A (en) * 2006-08-18 2008-07-16 Univ California High breakdown enhancement mode gallium nitride based high electron mobility transistors with integrated slant field plate
JP2008078486A (ja) * 2006-09-22 2008-04-03 Oki Electric Ind Co Ltd 半導体素子
JP5186096B2 (ja) 2006-10-12 2013-04-17 パナソニック株式会社 窒化物半導体トランジスタ及びその製造方法
JP2008108870A (ja) * 2006-10-25 2008-05-08 Sharp Corp 整流器
US8823057B2 (en) * 2006-11-06 2014-09-02 Cree, Inc. Semiconductor devices including implanted regions for providing low-resistance contact to buried layers and related devices
WO2008061085A1 (en) * 2006-11-10 2008-05-22 University Of South Carolina Selectively doped semi-conductors and methods of making the same
JP5552230B2 (ja) * 2006-11-20 2014-07-16 パナソニック株式会社 半導体装置及びその駆動方法
US8476125B2 (en) * 2006-12-15 2013-07-02 University Of South Carolina Fabrication technique for high frequency, high power group III nitride electronic devices
JP5114947B2 (ja) * 2006-12-28 2013-01-09 富士通株式会社 窒化物半導体装置とその製造方法
JP2008227073A (ja) 2007-03-12 2008-09-25 Rohm Co Ltd 窒化物半導体積層構造の形成方法および窒化物半導体素子の製造方法
WO2008121980A1 (en) * 2007-03-29 2008-10-09 The Regents Of The University Of California N-face high electron mobility transistors with low buffer leakage and low parasitic resistance
JP5292716B2 (ja) * 2007-03-30 2013-09-18 富士通株式会社 化合物半導体装置
US20080247203A1 (en) 2007-04-09 2008-10-09 Tim Cassidy Energy Efficient Power Converter
JP5397825B2 (ja) * 2007-05-18 2014-01-22 サンケン電気株式会社 電界効果半導体装置
US8455920B2 (en) * 2007-05-23 2013-06-04 International Rectifier Corporation III-nitride heterojunction device
US7728356B2 (en) * 2007-06-01 2010-06-01 The Regents Of The University Of California P-GaN/AlGaN/AlN/GaN enhancement-mode field effect transistor
JP2008306130A (ja) * 2007-06-11 2008-12-18 Sanken Electric Co Ltd 電界効果型半導体装置及びその製造方法
JP5049659B2 (ja) * 2007-06-11 2012-10-17 昭和電工株式会社 Ｉｉｉ族窒化物半導体の製造方法、ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
JP5202897B2 (ja) * 2007-07-25 2013-06-05 住友電工デバイス・イノベーション株式会社 電界効果トランジスタおよびその製造方法
US8502323B2 (en) * 2007-08-03 2013-08-06 The Hong Kong University Of Science And Technology Reliable normally-off III-nitride active device structures, and related methods and systems
US7859021B2 (en) * 2007-08-29 2010-12-28 Sanken Electric Co., Ltd. Field-effect semiconductor device
JP4584293B2 (ja) * 2007-08-31 2010-11-17 富士通株式会社 窒化物半導体装置、ドハティ増幅器、ドレイン電圧制御増幅器
US7875907B2 (en) * 2007-09-12 2011-01-25 Transphorm Inc. III-nitride bidirectional switches
US7795642B2 (en) * 2007-09-14 2010-09-14 Transphorm, Inc. III-nitride devices with recessed gates
US7915643B2 (en) * 2007-09-17 2011-03-29 Transphorm Inc. Enhancement mode gallium nitride power devices
US20090072269A1 (en) * 2007-09-17 2009-03-19 Chang Soo Suh Gallium nitride diodes and integrated components
US7745849B2 (en) * 2007-09-20 2010-06-29 International Rectifier Corporation Enhancement mode III-nitride semiconductor device with reduced electric field between the gate and the drain
JP2009111035A (ja) * 2007-10-26 2009-05-21 Panasonic Electric Works Co Ltd 発光ダイオード駆動装置、発光ダイオード駆動装置を用いた照明装置、車室内用照明装置、車両用照明装置
US8159003B2 (en) * 2007-11-26 2012-04-17 International Rectifier Corporation III-nitride wafer and devices formed in a III-nitride wafer
US7999288B2 (en) * 2007-11-26 2011-08-16 International Rectifier Corporation High voltage durability III-nitride semiconductor device
US7851825B2 (en) * 2007-12-10 2010-12-14 Transphorm Inc. Insulated gate e-mode transistors
JP5386829B2 (ja) * 2008-01-30 2014-01-15 富士通株式会社 半導体装置
US8519438B2 (en) * 2008-04-23 2013-08-27 Transphorm Inc. Enhancement mode III-N HEMTs
US9711633B2 (en) * 2008-05-09 2017-07-18 Cree, Inc. Methods of forming group III-nitride semiconductor devices including implanting ions directly into source and drain regions and annealing to activate the implanted ions
JP2009289827A (ja) 2008-05-27 2009-12-10 Toyota Central R&D Labs Inc へテロ接合を有する半導体装置とその製造方法
WO2009147774A1 (ja) * 2008-06-05 2009-12-10 パナソニック株式会社 半導体装置
US8309987B2 (en) * 2008-07-15 2012-11-13 Imec Enhancement mode semiconductor device
JP2010050347A (ja) * 2008-08-22 2010-03-04 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP5487613B2 (ja) * 2008-12-19 2014-05-07 富士通株式会社 化合物半導体装置及びその製造方法
JP5487615B2 (ja) * 2008-12-24 2014-05-07 サンケン電気株式会社 電界効果半導体装置及びその製造方法
JP5564791B2 (ja) * 2008-12-26 2014-08-06 富士通株式会社 化合物半導体装置及びその製造方法
JP5544713B2 (ja) * 2008-12-26 2014-07-09 富士通株式会社 化合物半導体装置及びその製造方法
WO2010084727A1 (ja) * 2009-01-22 2010-07-29 パナソニック株式会社 電界効果トランジスタ及びその製造方法
JP5487631B2 (ja) * 2009-02-04 2014-05-07 富士通株式会社 化合物半導体装置及びその製造方法
JP5531434B2 (ja) * 2009-03-31 2014-06-25 富士通株式会社 化合物半導体装置及びその製造方法
JP5468286B2 (ja) * 2009-04-07 2014-04-09 株式会社東芝 半導体装置およびその製造方法
JP2010251414A (ja) * 2009-04-13 2010-11-04 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
US7915645B2 (en) * 2009-05-28 2011-03-29 International Rectifier Corporation Monolithic vertically integrated composite group III-V and group IV semiconductor device and method for fabricating same
JP5487749B2 (ja) * 2009-06-17 2014-05-07 富士通株式会社 半導体装置及びその製造方法
US9991360B2 (en) * 2009-06-26 2018-06-05 Cornell University Method for forming III-V semiconductor structures including aluminum-silicon nitride passivation
JP5595685B2 (ja) * 2009-07-28 2014-09-24 パナソニック株式会社 半導体装置
WO2011024367A1 (ja) * 2009-08-27 2011-03-03 パナソニック株式会社 窒化物半導体装置
KR20110032845A (ko) * 2009-09-24 2011-03-30 삼성전자주식회사 전력 전자소자 및 그 제조방법
US8216924B2 (en) * 2009-10-16 2012-07-10 Cree, Inc. Methods of fabricating transistors using laser annealing of source/drain regions
JP5604855B2 (ja) * 2009-11-17 2014-10-15 富士通株式会社 半導体装置及びその製造方法
WO2011100304A1 (en) * 2010-02-09 2011-08-18 Massachusetts Institute Of Technology Dual-gate normally-off nitride transistors
KR101626463B1 (ko) * 2010-02-26 2016-06-02 삼성전자주식회사 고 전자 이동도 트랜지스터의 제조방법
US9509124B2 (en) * 2010-03-12 2016-11-29 National University Corporation Chiba University Photoelectric conversion device and characteristic inspection method for same
US9105703B2 (en) * 2010-03-22 2015-08-11 International Rectifier Corporation Programmable III-nitride transistor with aluminum-doped gate
US8440519B2 (en) * 2010-05-12 2013-05-14 International Business Machines Corporation Semiconductor structures using replacement gate and methods of manufacture
JP5728842B2 (ja) * 2010-07-27 2015-06-03 住友電気工業株式会社 半導体装置
JP5751404B2 (ja) * 2010-08-23 2015-07-22 サンケン電気株式会社 半導体装置
JP5672868B2 (ja) * 2010-08-31 2015-02-18 富士通株式会社 化合物半導体装置及びその製造方法
JP5742159B2 (ja) * 2010-10-05 2015-07-01 サンケン電気株式会社 半導体装置
KR101464909B1 (ko) * 2010-11-26 2014-11-24 후지쯔 가부시끼가이샤 반도체 장치 및 반도체 장치의 제조 방법
JP5810518B2 (ja) * 2010-12-03 2015-11-11 富士通株式会社 化合物半導体装置及びその製造方法
JP6035007B2 (ja) * 2010-12-10 2016-11-30 富士通株式会社 Ｍｉｓ型の窒化物半導体ｈｅｍｔ及びその製造方法
JP5685917B2 (ja) * 2010-12-10 2015-03-18 富士通株式会社 半導体装置及び半導体装置の製造方法
US8742460B2 (en) * 2010-12-15 2014-06-03 Transphorm Inc. Transistors with isolation regions
JP2012182438A (ja) * 2011-02-08 2012-09-20 Toshiba Corp 半導体装置
JP5775321B2 (ja) * 2011-02-17 2015-09-09 トランスフォーム・ジャパン株式会社 半導体装置及びその製造方法、電源装置
US8604486B2 (en) * 2011-06-10 2013-12-10 International Rectifier Corporation Enhancement mode group III-V high electron mobility transistor (HEMT) and method for fabrication
KR20140042871A (ko) * 2011-06-20 2014-04-07 더 리전츠 오브 더 유니버시티 오브 캘리포니아 전류 애퍼쳐 수직 전자 트랜지스터들
JP5751074B2 (ja) * 2011-08-01 2015-07-22 富士通株式会社 半導体装置及び半導体装置の製造方法
JP5825017B2 (ja) * 2011-09-29 2015-12-02 富士通株式会社 化合物半導体装置及びその製造方法
JP5629669B2 (ja) * 2011-10-11 2014-11-26 株式会社東芝 半導体発光素子の製造方法
JP5953706B2 (ja) * 2011-11-02 2016-07-20 富士通株式会社 化合物半導体装置及びその製造方法
JP2013105898A (ja) * 2011-11-14 2013-05-30 Sumitomo Electric Device Innovations Inc 半導体装置の製造方法
JP2015026629A (ja) * 2011-11-18 2015-02-05 パナソニック株式会社 窒化物半導体装置の構造及び製造方法
KR20130063833A (ko) * 2011-12-07 2013-06-17 삼성전기주식회사 모노리식 반도체 소자 및 그 제조 방법
WO2013095345A1 (en) * 2011-12-19 2013-06-27 Intel Corporation Group iii-n transistors for system on chip (soc) architecture integrating power management and radio frequency circuits
US9379191B2 (en) * 2011-12-28 2016-06-28 Taiwan Semiconductor Manufacturing Company, Ltd. High electron mobility transistor including an isolation region
US20130240894A1 (en) * 2012-03-13 2013-09-19 Hans Joachim Würfl Overvoltage Protection Device for Compound Semiconductor Field Effect Transistors
US9064722B2 (en) * 2012-03-13 2015-06-23 International Business Machines Corporation Breakdown voltage multiplying integration scheme
JP5950643B2 (ja) * 2012-03-19 2016-07-13 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
JP5902010B2 (ja) * 2012-03-19 2016-04-13 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
JP5607096B2 (ja) * 2012-03-23 2014-10-15 株式会社東芝 窒化物半導体装置
JP2013206976A (ja) * 2012-03-27 2013-10-07 Fujitsu Ltd 化合物半導体装置及びその製造方法
JP5895651B2 (ja) * 2012-03-28 2016-03-30 富士通株式会社 化合物半導体装置及びその製造方法
JP6054620B2 (ja) 2012-03-29 2016-12-27 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
JP5990976B2 (ja) * 2012-03-29 2016-09-14 富士通株式会社 半導体装置及び半導体装置の製造方法
JP5888064B2 (ja) * 2012-03-29 2016-03-16 富士通株式会社 化合物半導体装置及びその製造方法
JP6054621B2 (ja) * 2012-03-30 2016-12-27 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
JP5895666B2 (ja) * 2012-03-30 2016-03-30 富士通株式会社 化合物半導体装置及びその製造方法
US9666705B2 (en) * 2012-05-14 2017-05-30 Infineon Technologies Austria Ag Contact structures for compound semiconductor devices
KR20130128281A (ko) * 2012-05-16 2013-11-26 삼성전자주식회사 고전자이동도 트랜지스터 및 그 제조방법
JP6017248B2 (ja) * 2012-09-28 2016-10-26 トランスフォーム・ジャパン株式会社 半導体装置の製造方法及び半導体装置
JP2014072377A (ja) * 2012-09-28 2014-04-21 Fujitsu Ltd 化合物半導体装置及びその製造方法
JP2014072426A (ja) * 2012-09-28 2014-04-21 Fujitsu Ltd 半導体装置及び半導体装置の製造方法
JP6161246B2 (ja) * 2012-09-28 2017-07-12 トランスフォーム・ジャパン株式会社 半導体装置及び半導体装置の製造方法
JP6161887B2 (ja) * 2012-09-28 2017-07-12 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
JP2014183125A (ja) * 2013-03-18 2014-09-29 Fujitsu Ltd 半導体装置
JP6136571B2 (ja) * 2013-05-24 2017-05-31 富士通株式会社 半導体装置及び半導体装置の製造方法
JP6179266B2 (ja) * 2013-08-12 2017-08-16 富士通株式会社 半導体装置及び半導体装置の製造方法
JP6252122B2 (ja) * 2013-11-13 2017-12-27 富士通株式会社 半導体装置及び半導体装置の製造方法
US9343562B2 (en) * 2013-12-06 2016-05-17 Infineon Technologies Americas Corp. Dual-gated group III-V merged transistor

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
台灣培生教育出版股份有限公司於2004年5月出版"半導體製程技術導論＂ *

Also Published As

Publication number Publication date
US20150078038A1 (en) 2015-03-19
CN103367426B (zh) 2016-07-20
US20130258719A1 (en) 2013-10-03
CN103367426A (zh) 2013-10-23
TW201349492A (zh) 2013-12-01
US9224848B2 (en) 2015-12-29
KR101455926B1 (ko) 2014-10-28
KR20130111404A (ko) 2013-10-10
JP6054620B2 (ja) 2016-12-27
JP2013207245A (ja) 2013-10-07
US8933489B2 (en) 2015-01-13

Similar Documents

Publication Publication Date Title
TWI559536B (zh) 化合物半導體裝置及其製造方法
US9685338B2 (en) Compound semiconductor device and method of manufacturing the same
JP6054621B2 (ja) 化合物半導体装置及びその製造方法
TWI492378B (zh) 化合物半導體裝置及其製造方法
EP2575178B1 (en) Compound semiconductor device and manufacturing method therefor
KR101467641B1 (ko) 화합물 반도체 장치 및 그 제조 방법
TWI523221B (zh) 化合物半導體裝置及其製造方法
TWI546957B (zh) 化合物半導體裝置及其製造方法
US9653569B1 (en) Compound semiconductor device and manufacturing method thereof
KR101529395B1 (ko) 화합물 반도체 장치 및 그 제조 방법
TW201413961A (zh) 化合物半導體裝置及其製造方法
JP2013197315A (ja) 半導体装置及び半導体装置の製造方法
JP6993562B2 (ja) 化合物半導体装置及びその製造方法
JP2014090033A (ja) 化合物半導体装置及びその製造方法
US20140084345A1 (en) Compound semiconductor device and method of manufacturing the same
JP7007548B2 (ja) 化合物半導体装置及びその製造方法
JP6880406B2 (ja) 化合物半導体装置及びその製造方法
JP6236919B2 (ja) 化合物半導体装置及びその製造方法
JP2014197644A (ja) 化合物半導体装置及びその製造方法
JP6248574B2 (ja) 半導体装置及びその製造方法
JP2016178325A (ja) 化合物半導体装置及びその製造方法