CN102487023A - 凸点及其形成方法 - Google Patents

凸点及其形成方法 Download PDF

Info

Publication number
CN102487023A
CN102487023A CN2010105694330A CN201010569433A CN102487023A CN 102487023 A CN102487023 A CN 102487023A CN 2010105694330 A CN2010105694330 A CN 2010105694330A CN 201010569433 A CN201010569433 A CN 201010569433A CN 102487023 A CN102487023 A CN 102487023A
Authority
CN
China
Prior art keywords
bed course
metal
salient point
passivation layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010105694330A
Other languages
English (en)
Inventor
王津洲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Beijing Corp
Priority to CN2010105694330A priority Critical patent/CN102487023A/zh
Publication of CN102487023A publication Critical patent/CN102487023A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种凸点及其形成方法。其中凸点的形成方法，包括：提供半导体衬底，所述半导体衬底上形成有金属垫层和钝化层，所述金属垫层镶嵌于钝化层中；平坦化钝化层至露出金属垫层，所述钝化层与金属垫层表面齐平；采用金属线焊接工艺向金属垫层上形成金属导线；回流金属导线，形成凸点。本发明有效防止了后续工作时发生短路现象，提高了半导体器件的电性能。

Description

凸点及其形成方法
技术领域
本发明涉及半导体器件的制造领域，尤其涉及凸点及其形成方法。
背景技术
随着集成电路技术的不断发展，电子产品越来越向小型化、智能化、高性能以及高可靠性方向发展。而集成电路封装不仅直接影响着集成电路、电子模块乃至整机的性能，而且还制约着整个电子***的小型化、低成本和可靠性。在集成电路晶片尺寸逐步缩小，集成度不断提高的情况下，电子工业对集成电路封装技术提出了越来越高的要求。
倒装芯片(flip chip)技术是通过在芯片表面形成的焊球，使芯片翻转与底板形成连接，从而减小封装尺寸，满足电子产品的高性能(如高速、高频、更小的引脚)、小外形的要求，使产品具有很好的电学性能和传热性能。
凸点(bump)制作技术是倒装芯片中的一个关键技术。现有技术中的凸点通常是焊料通过一定工艺沉积在芯片金属垫层上，经过一定温度回流形成的金属焊球，申请号为200510025198.X的中国专利申请文件提供了这种工艺。现有技术还可以采用金属线焊接(wire bond)的方式形成凸点，具体工艺：如图1所示，在半导体衬底100上形成第一金属层，所述第一金属层为Al、Cu或者它们的合金构成，所述第一金属层为采用物理气相沉积(PVD)方法制备，然后采用现有光刻和蚀刻技术图形化第一金属层，形成金属垫层104。
接着，在半导体衬底100和金属垫层204上形成钝化层102，所述钝化层202可以为氧化硅、氮化硅或苯并环丁烯(BCB)、聚四氟乙烯、聚酰亚胺等高分子聚合物；然后采用现有的光刻和显影技术，在钝化层102上形成开口，所述开口暴露出金属垫层104。
参照图2，采用金属线焊接工艺向金属垫层104上打上金属导线106；回流含锡金属导线106，形成凸点。
然而采用金属线焊接工艺形成金属导线106的过程中会产生如图3所示的情况，由于打线时的偏差使金属导线106未能完全置于金属垫层104上，会多部分处于金属垫层104上，而少部分则偏移至钝化层102上。在打线过程中，会有压制的过程，导致金属垫层104上的钝化层102会被压裂，进而后续工作时发生短路现象，影响半导体器件的电性能。
发明内容
本发明解决的问题是提供一种凸点及其形成方法，防止钝化层被压裂，产生短路现象。
为解决上述问题，本发明一种凸点的形成方法，包括：提供半导体衬底，所述半导体衬底上形成有金属垫层和钝化层，所述金属垫层镶嵌于钝化层中；平坦化钝化层至露出金属垫层，所述钝化层与金属垫层表面齐平；采用金属线焊接工艺向金属垫层上形成金属导线；回流金属导线，形成凸点。
可选的，所述平坦化钝化层的工艺为化学机械研磨法或机械研磨法。
可选的，所述含锡金属导线的材料为共溶锡铅合金、高铅锡铅合金，锡银合金或锡银铜合金。
可选的，回流含锡金属导线的温度为220℃～350℃。
可选的，在所述金属垫层上形成金属导线之前还包括：在金属垫层上形成籽晶层。
可选的，所述籽晶层的材料为铜。
可选的，所述半导体衬底上依次形成有至少一层钝化层和至少一层金属垫层，所述各层钝化层与相应层的金属垫层的表面齐平。
本发明还提供一种凸点，包括：半导体衬底；位于半导体衬底上的金属垫层和钝化层，所述金属垫层与钝化层表面齐平；位于金属垫层上的凸点。
可选的，所述含锡金属导线的材料为共溶锡铅合金、高铅锡铅合金，锡银合金或锡银铜合金。
可选的，所述金属垫层与凸点之间还包括有籽晶层。
可选的，所述籽晶层的材料为铜。
与现有技术相比，本发明具有以下优点：将钝化层平坦化至与金属垫层的表面齐平。避免了由于钝化层部分位于金属垫层上的的情形，在后续采用金属线焊接工艺向金属垫层上打上金属导线时，钝化层不会被压裂，有效防止了后续工作时发生短路现象，提高了半导体器件的电性能。
进一步采用化学机械研磨法平坦化钝化层，能将钝化层坦化至与金属垫层表面齐平，当用金属线焊接工艺向金属垫层上打上金属导线时，产生偏移，使金属导线部分落在钝化层上，也不会将钝化层压裂，避免了短路现象的产生，提高了半导体器件的电性能及可靠性。
附图说明
图1至图2是现有工艺制作凸点的示意图；
图3的现有工艺制作的凸点产生缺陷的效果图；
图4是本发明制作凸点的具体实施方式流程图；
图5、图6、图7a、图7b、图8a、图8b是本发明制作凸点的第一实施例示意图；
图9～图13是本发明制作凸点的第二实施例示意图。
具体实施方式
发明人发现由于现有技术通常是用刻蚀方式刻蚀钝化层，使之露出金属垫层，如果要将刻蚀钝化层至表面与金属垫层完全齐平的话，会由于刻蚀参数的难以掌握而使钝化层与金属垫层之间留有空隙，会使后续形成凸点时金属材料通过空隙流至下面膜层，产生短路现象；因此，采用刻蚀工艺刻蚀钝化层的话，会在刻蚀过后于金属垫层的边角留下部分钝化层，用以保护金属垫层。但是，采用金属线焊接工艺形成凸点时，如果打线时产生偏差使金属导线未能完全置于金属垫层上，其中多部分处于金属垫层上，而少部分则偏移至钝化层上；由于在金属线焊接工艺在打线时，会有压制的过程，导致金属垫层上的钝化层会被压裂，进而后续工作时发生短路现象，影响半导体器件的电性能。
本发明针对上述问题，发明人经过研究，给出了下述制作凸点的方法，具体流程如图4所示，执行步骤S11，提供半导体衬底，所述半导体衬底上形成有金属垫层和钝化层，所述金属垫层镶嵌于钝化层中；执行步骤S12，平坦化钝化层至露出金属垫层，所述钝化层与金属垫层表面齐平；执行步骤S13，采用金属线焊接工艺向金属垫层上形成金属导线；执行步骤S14，回流金属导线，形成凸点。
基于上述实施方式形成的凸点，包括：半导体衬底；位于半导体衬底上的金属垫层和钝化层，所述金属屏蔽层与钝化层表面齐平；位于金属屏蔽层上的凸点。
本发明将钝化层平坦化至与金属垫层的表面齐平。避免了由于钝化层部分位于金属垫层上的情形，在后续采用金属线焊接工艺向金属垫层上打上金属导线时，钝化层不会被压裂，有效防止了后续工作时发生短路现象，提高了半导体器件的电性能。
下面结合附图对本发明的具体实施方式做详细的说明。
第一实施例
图5、图6、图7a、图7b、图8a、图8b是本发明制作凸点的第一实施例示意图。参照图5所示，提供半导体衬底200，所述半导体衬底200为带有半导体器件的半导体衬底，为了简化示图，此处仅以空白半导体衬底示意。在半导体衬底200上形成金属垫层204，具体形成工艺如下：首先在半导体衬底200上形成第一金属层，所述第一金属层为Al、Cu或者它们的合金构成，所述第一金属层的厚度范围为400nm～800nm，所述第一金属层为采用物理气相沉积(PVD)方法制备，然后采用现有光刻和蚀刻技术图形化第一金属层，形成金属垫层204。接着，在半导体衬底200上形成覆盖金属垫层204的钝化层202。
本实施例中，形成所述钝化层202的方法为化学气相沉积法。所述钝化层202可以为氧化硅、氮化硅或苯并环丁烯(BCB)、聚四氟乙烯、聚酰亚胺等高分子聚合物。所述钝化层202位于金属垫层204两侧的厚度大于等于金属垫层204的厚度。
如图6所示，对所述钝化层202进行平坦化工艺，直至露出金属垫层204，使金属垫层204的表面与研磨后的钝化层202的表面齐平，金属垫层204镶嵌于钝化层202之间。
本实施例中，所述平坦化工艺为化学机械研磨法或机械研磨法。
在平坦化钝化层后，作为一个实例，如图7a所示，采用金属线焊接(wirebond)法在金属垫层204上形成金属导线206，所述金属导线206可以是一个，也可以是两个、三个......N个(N为自然数)，具体数量根据金属导线206的厚度、后续形成的凸点的大小及凸点间的间距决定。以直径为30微米的金属导线为例，金属线焊接法形成金属导线206的直径约为60μm～75μm，高度为50μm～60μm。两个含锡金属导线206的体积则增加一倍。三个含锡金属导线206叠加，体积则变成三倍。
本实施例中，金属导线206的材料为共溶锡铅合金、高铅锡铅合金，锡银合金或锡银铜合金等。
参考图8a，在金属导线206上涂布助焊剂；然后，将半导体衬底200放入回流炉内，对金属垫层204上的金属导线206进行保温回流，形成凸点216a。
本实施例中，回流温度为220℃～350℃。
作为另一个实例，如图7b所示，用旋涂法在金属垫层204上形成光刻胶层(未示出)；对光刻胶层进行曝光、显影工艺后，在光刻胶层上形成开口，所述开口的位置与金属垫层204的位置对应。以光刻胶层为掩模，用电镀法在开口内的金属垫层204上形成籽晶层205，所述籽晶层205为Cu、Ni或其组合构成，所述籽晶层205的厚度范围为1μm～8μm。然后，去除光刻胶层，采用金属线焊接(wire bond)法在籽晶层205上形成金属导线206。
除上述情况外，在形成籽晶层205之前，还可以在金属垫层204和钝化层202上形成金属屏蔽层，所述金属屏蔽层为耐热金属层与金属铜层的组合，其中耐热金属层的材料为钛、钛化钨或铬；所述金属屏蔽层的作用在于同金属垫层204保持良好粘附性，并且有效阻止后续的凸点材料同金属垫层204的相互扩散。
而在形成籽晶层205之后，形成凸点之前，用电镀法在光刻胶开口内的籽晶层205上形成厚度为2μm～40μm的凸点下金属层；所述凸点下金属层的材料为铜或铜与镍组合。
参考图8b，在金属导线206上涂布助焊剂；然后，将半导体衬底200放入回流炉内，对金属垫层204上的金属导线206进行保温回流，形成凸点206a。
本实施例中，将钝化层202平坦化至与金属垫层204的表面齐平。避免了由于钝化层204部分位于金属垫层202上的情况，在后续采用金属线焊接工艺向金属垫层204或籽晶层205上打上金属导线时，钝化层202不会被压裂，有效防止了后续工作时发生短路现象，提高了半导体器件的电性能。
基于上述实施例形成的凸点，包括：半导体衬底200；位于半导体衬底200上的金属垫层204和钝化层202，所述金属垫层204镶嵌于钝化层202中，且金属垫层204和钝化层202表面齐平；凸点206a，位于金属垫层204上。
除上述实施例外，所述形成的凸点还包括：金属屏蔽层，位于金属垫层204和钝化层202上；籽晶层205，位于金属垫层204对应位置的金属屏蔽层上；凸点下金属层，位于籽晶层205与凸点206a之间。
第二实施例
图9～图13是本发明制作凸点的第二实施例示意图。如图9所示，提供半导体衬底300，所述半导体衬底300为带有半导体器件的半导体衬底，为了简化示图，此处仅以空白半导体衬底示意。在半导体衬底300上形成第一金属垫层304，具体形成工艺如下：首先采用物理气相沉积(PVD)方法在半导体衬底300上形成第一金属层；然后采用现有光刻和蚀刻技术图形化第一金属层，形成第一金属垫层304。
继续参考图9，接着，用化学气相沉积法在半导体衬底300上形成覆盖第一金属垫层304的第一钝化层302。
如图10所示，用化学机械研磨法或机械研磨法平但化第一钝化层302至露出第一金属垫层304，使第一金属垫层304的表面与研磨后的第一钝化层302的表面齐平。
再参考图10，在第一金属垫层304上形成第二金属垫层306，所述形成第二金属垫层306的方法同第一金属垫层304，在此不再赘述。接着，用化学气相沉积法在半导体衬底300上形成覆盖第二金属垫层306的第二钝化层308。
如图11所示，用化学机械研磨法或机械研磨法平但化第二钝化层308至露出第二金属垫层306，使第二金属垫层306的表面与研磨后的第二钝化层308的表面齐平，第二金属垫层306镶嵌于第二钝化层308之间。
按照上述方法，还可以在第二钝化层308及第二金属垫层306上分别形成第三钝化层和第三金属垫层，以此类推，根据工艺需要可以制造适当数量的金属垫层和钝化层。多层金属垫与饨化层可以增加凸点基层的支撑与整体结构的力学强度，提升凸点结构的可靠性。
本实施例中，所述钝化层可以为氧化硅、氮化硅或苯并环丁烯(BCB)、聚四氟乙烯、聚酰亚胺等高分子聚合物。所述金属垫层的材料为Al、Cu或者它们的合金构成。
如图12所示，采用金属线焊接(wire bond)法在第二金属垫层306上形成金属导线310。
本实施例中，金属导线310的材料为共溶锡铅合金、高铅锡铅合金，锡银合金或锡银铜合金等。
参考图13，在金属导线310上涂布助焊剂；然后，将半导体衬底300放入回流炉内，对第二金属垫层306上的金属导线310进行保温回流，形成凸点310a。
本实施例中，回流温度为220℃～350℃。
作为一个实例，在形成金属导线310之前，还可以在第二金属垫层306和第二钝化层308上形成金属屏蔽层(未示出)，所述金属屏蔽层为耐热金属层与金属铜层的组合，其作用在于同第二金属垫层306保持良好粘附性，并且有效阻止后续的凸点材料同第二金属垫层306的相互扩散。
然后，在金属屏蔽层上形成以Cu、Ni或其组合构成的籽晶层，所述籽晶层位置与第二金属垫306对应；接着，为了加强后续凸点310a的粘附性，在籽晶层上再形成铜或铜与镍组合的凸点下金属层。
基于上述实施例形成的凸点，包括：半导体衬底300；位于半导体衬底300上的第一金属垫层304和第一钝化层302，所述第一金属垫层304镶嵌于第一钝化层302中，且第一金属垫层304和第一钝化层302表面齐平；位于第一金属垫层304上的第二金属垫层306，位于第一钝化层302上的第二钝化层308，所述第二金属垫层306镶嵌于第二钝化层308中，且第二金属垫层306和第二钝化层308表面齐平；凸点310a，位于第二金属垫层306上。
除上述实施例外，所述形成的凸点还包括：金属屏蔽层，位于第二金属垫层306和第二钝化层308上；籽晶层，位于第二金属垫层306对应位置的金属屏蔽层上；凸点下金属层，位于籽晶层与凸点310a之间。
虽然本发明己以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (12)

1.一种凸点的形成方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底上形成有金属垫层和钝化层，所述金属垫层镶嵌于钝化层中；
平坦化钝化层至露出金属垫层，所述钝化层与金属垫层表面齐平；
采用金属线焊接工艺向金属垫层上形成金属导线；
回流金属导线，形成凸点。
2.根据权利要求1所述的凸点的形成方法，其特征在于：所述平坦化钝化层的工艺为化学机械研磨法或机械研磨法。
3.根据权利要求1所述的凸点的形成方法，其特征在于：所述含锡金属导线的材料为共溶锡铅合金、高铅锡铅合金，锡银合金或锡银铜合金。
4.根据权利要求1所述的凸点的形成方法，其特征在于：回流含锡金属导线的温度为220℃～350℃。
5.根据权利要求1所述的凸点的形成方法，其特征在于：在所述金属垫层上形成金属导线之前还包括：在金属垫层上形成籽晶层。
6.根据权利要求5所述的凸点的形成方法，其特征在于：所述籽晶层的材料为铜。
7.根据权利要求1所述的凸点的形成方法，其特征在于：所述半导体衬底上依次形成有至少一层钝化层和至少一层金属垫层，所述各层钝化层与相应层的金属垫层的表面齐平。
8.一种采用权利要求1的方法形成的凸点，包括：半导体衬底；位于半导体衬底上的金属垫层和钝化层；位于金属垫层上的凸点；其特征在于，所述金属垫层与钝化层表面齐平。
9.根据权利要求8所述的凸点，其特征在于：所述含锡金属导线的材料为共溶锡铅合金、高铅锡铅合金，锡银合金或锡银铜合金。
10.根据权利要求8所述的凸点，其特征在于：所述金属垫层与凸点之间还包括有籽晶层。
11.根据权利要求10所述的凸点，其特征在于：所述籽晶层的材料为铜。
12.根据权利要求8所述的凸点，其特征在于：包括至少一层钝化层和至少一层金属垫层，所述各层钝化层与相应层的金属垫层的表面齐平。
CN2010105694330A 2010-12-01 2010-12-01 凸点及其形成方法 Pending CN102487023A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2010105694330A CN102487023A (zh) 2010-12-01 2010-12-01 凸点及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2010105694330A CN102487023A (zh) 2010-12-01 2010-12-01 凸点及其形成方法

Publications (1)

Publication Number Publication Date
CN102487023A true CN102487023A (zh) 2012-06-06

Family

ID=46152497

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010105694330A Pending CN102487023A (zh) 2010-12-01 2010-12-01 凸点及其形成方法

Country Status (1)

Country Link
CN (1) CN102487023A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0669052A (ja) * 1992-08-21 1994-03-11 Sawafuji Electric Co Ltd エンジン用イグニションコイル装置およびその組立用治具
US20050082685A1 (en) * 2003-10-20 2005-04-21 Bojkov Christo P. Direct bumping on integrated circuit contacts enabled by metal-to-insulator adhesion
US7268421B1 (en) * 2004-11-10 2007-09-11 Bridge Semiconductor Corporation Semiconductor chip assembly with welded metal pillar that includes enlarged ball bond
CN101075595A (zh) * 2006-05-15 2007-11-21 中芯国际集成电路制造(上海)有限公司 半导体晶片焊料凸块结构及其制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0669052A (ja) * 1992-08-21 1994-03-11 Sawafuji Electric Co Ltd エンジン用イグニションコイル装置およびその組立用治具
US20050082685A1 (en) * 2003-10-20 2005-04-21 Bojkov Christo P. Direct bumping on integrated circuit contacts enabled by metal-to-insulator adhesion
US7268421B1 (en) * 2004-11-10 2007-09-11 Bridge Semiconductor Corporation Semiconductor chip assembly with welded metal pillar that includes enlarged ball bond
CN101075595A (zh) * 2006-05-15 2007-11-21 中芯国际集成电路制造(上海)有限公司 半导体晶片焊料凸块结构及其制造方法

Similar Documents

Publication Publication Date Title
US9673174B2 (en) Through silicon via bonding structure
TW449813B (en) Semiconductor device with bump electrode
US11469202B2 (en) Semiconductor device
KR100764055B1 (ko) 웨이퍼 레벨 칩 스케일 패키지 및 칩 스케일 패키지의 제조방법
CN102222647B (zh) 半导体裸片及形成导电元件的方法
TWI331797B (en) Surface structure of a packaging substrate and a fabricating method thereof
US8063487B2 (en) Manufacturing method of semiconductor apparatus and semiconductor apparatus
TWI517273B (zh) 具有支撐終端墊的半導體晶片
KR20010090777A (ko) 구리 집적회로에서의 인터커넥션
CN101138084A (zh) 具有覆在聚合体层上的***的半导体器件封装
CN102244032B (zh) 半导体装置及其制造方法
CN108269784A (zh) 中介层，以及包含中介层的半导体封装体及其制作方法
JP2002190550A (ja) 半導体装置の製造方法
US20090057909A1 (en) Under bump metallization structure having a seed layer for electroless nickel deposition
TWI690045B (zh) 構裝結構、其接合方法及用於其的線路板
JP2010157703A (ja) 半導体デバイスにおけるはんだバンプ接続を改善するための構造および方法
CN102386147A (zh) 半导体装置及半导体装置的制造方法
JP5705130B2 (ja) 半導体デバイスにおけるはんだバンプ接続を改良するための構造および方法
CN102543920B (zh) 芯片尺寸封装方法及封装结构
CN103123917B (zh) 导电结构及其形成方法
CN102569234A (zh) 球栅阵列封装结构及封装方法
CN105097746A (zh) 基于纳米孪晶铜的凸点下金属层及制备方法
TW200910557A (en) Under bump metallization structure having a seed layer for electroless nickel deposition
CN105633053A (zh) 基板结构及其制法
CN102044454A (zh) 凸点及其形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20120606