CN102484096B - 使用离子束在过孔内的选择性纳米管生长 - Google Patents
使用离子束在过孔内的选择性纳米管生长 Download PDFInfo
- Publication number
- CN102484096B CN102484096B CN201080037482.8A CN201080037482A CN102484096B CN 102484096 B CN102484096 B CN 102484096B CN 201080037482 A CN201080037482 A CN 201080037482A CN 102484096 B CN102484096 B CN 102484096B
- Authority
- CN
- China
- Prior art keywords
- via hole
- approximately
- tube
- carbon nano
- active metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
- H01J37/304—Controlling tubes by information coming from the objects or from the beam, e.g. correction signals
- H01J37/3045—Object or beam position registration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
- H01J37/305—Electron-beam or ion-beam tubes for localised treatment of objects for casting, melting, evaporating or etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
- H01J37/305—Electron-beam or ion-beam tubes for localised treatment of objects for casting, melting, evaporating or etching
- H01J37/3053—Electron-beam or ion-beam tubes for localised treatment of objects for casting, melting, evaporating or etching for evaporating or etching
- H01J37/3056—Electron-beam or ion-beam tubes for localised treatment of objects for casting, melting, evaporating or etching for evaporating or etching for microworking, e.g. etching of gratings, trimming of electrical components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53276—Conductive materials containing carbon, e.g. fullerenes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
- H01L2221/1068—Formation and after-treatment of conductors
- H01L2221/1094—Conducting structures comprising nanotubes or nanowires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Plasma & Fusion (AREA)
- Carbon And Carbon Compounds (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
一种选择性生长一个或多个碳纳米管的方法,包括:在衬底(12)上形成绝缘层(10),该绝缘层具有顶表面(14);在绝缘层中形成过孔(18);在包括过孔的侧壁及底表面的绝缘层之上形成有源金属层(30);以及使用离子束移除在顶表面的部分处的有源金属层,以实现在过孔内选择性生长一个或多个碳纳米管。
Description
背景技术
碳纳米管应用在电子设备的一个例子是其在大规模集成电路(LSI)的互连上的应用。碳纳米管的直径的范围在数纳米(nm)至数十个纳米之间,并且长度为数纳米。由于一维形状的各向异性导致的一维电子特性,碳纳米管具有可以允许电流通过而无断路的、约每平方厘米1,000,000安培(A)的最大电流密度的特性,这是铜互连的最大电流密度的100倍或更高。此外,在热传导方面,碳纳米管的传导性是铜的10倍。在电阻方面,已有研究指出,就通过碳纳米管的电子而言,可以实现在没有因为杂质或晶格振动(声子)而导致散射的情况下的传输,或者所谓的“弹道电子传输”。已知在此情况下的每碳纳米管的阻值为约6.45kΩ。碳纳米管的直径范围很广,从约0.4nm到约100nm,并且其直径是以自组织方式形成的。因此,碳纳米管的特征为沿其长度的变动极度有限。由于这些特性,在将碳纳米管应用至LSI互连的情形中,预期将实现具有较小迁移的、高度可靠并且极细的金属互连,而迁移是高电流密度导致的失效模式。
熟知的生长碳纳米管的方法包括电弧放电、激光剥蚀(***化)、化学气相沉积(CVD)、以及碳化硅(SiC)升华。根据这些方法,已知过渡金属被用作形成碳纳米管的催化剂金属。根据CVD及SiC升华,形成了催化剂金属层,以及使用运用于半导体LSI中的光刻或蚀刻对催化剂金属层进行图案化。由此,可以通过这些不同方法控制碳纳米管生长的位置。
然而,碳纳米管在氧化物过孔中的选择性生长仍然存在制造上的问题。例如,碳纳米管需要由非常薄的金属或金属合金所形成的籽晶层以形成核心。该薄金属层沉积于过孔和氧化物上,从而防止过孔中纳米管的选择性生长。一般来说,额外需要用以图案化籽晶层或催化剂金属层的工艺,这在半导体的制造成本和可靠性方面是不利的。使用的其它方法/工艺包括双掩模的光刻层级以防止在氧化物上形成籽晶层,这也可能造成高成本并且延长制造工艺。此双掩模工艺也可能导致不可靠的半导体。
发明内容
根据本发明的一个实施例,提供了一种选择性生长一个或多个碳纳米管的方法。该方法包括:在衬底上形成绝缘层,该绝缘层具有顶表面;在绝缘层中形成过孔;在包括过孔的侧壁及底表面的绝缘层之上形成有源金属层;以及使用离子束移除在顶表面的部分处的有源金属层,从而实现在过孔内选择性生长一个或多个碳纳米管。
根据本发明的另一实施例,提供了一种选择性生长碳纳米管的方法。该方法包括:在衬底上形成绝缘层,该绝缘层具有顶表面;在绝缘层中形成过孔;在绝缘层之上形成有源金属层;使用调节为浅角以防止移除在过孔的底部处的有源金属层的第一离子束来移除在顶表面的部分处的有源金属层;以及向过孔施加含碳气体,从而形成一个或多个碳纳米管。
根据本发明的又一个实施例,提供了一种选择性生长碳纳米管的方法。该方法包括:在衬底上形成绝缘层,该绝缘层具有顶表面;在绝缘层中形成过孔;在包括过孔的侧壁及底表面的绝缘层之上形成有源金属层;使用调节为浅角以防止移除在该过孔的底部处的有源金属层的第一离子束来移除在顶表面的部分处的有源金属层;向过孔施加含碳气体;以及以陡角向过孔内的有源金属层施加第二离子束,以实现在过孔内选择性生长单个碳纳米管。
通过本发明的技术实现了附加的特征及优点。本发明的其它实施例及方面将在本文中详细描述并且视为本发明的权利要求书的一部分。为了更好地了解本发明的优点及特征,将参考以下的详细描述及附图。
附图说明
将在说明书结尾的权利要求书中特别地指出并且明确地要求保护被视为本发明的主题。本发明的前述及其它特征及优点可以借由参考详细描述及所附随的附图而更加清楚。
图1至图2是用于示出根据本发明一个示例性实施例的用于在过孔中选择性生长碳纳米管的方法的横截面图;
图3是根据本发明一个示例性实施例的实际实验期间所拍摄的过孔内的一个或多个碳纳米管生长的示例性图像;
图4是示出了根据本发明一个示例性实施例的用于在过孔中选择性地生长单个碳纳米管的方法的横截面图;
图5是示出了根据本发明一个示例性实施例的在过孔内生长的单个碳纳米管的横截面图;
图6是根据本发明一个示例性实施例的在实际实验期间所拍摄的过孔内生长的单个碳纳米管的示例性图像;
图7是根据本发明一个示例性实施例的具有在过孔中选择性生长的一个或多个碳纳米管的结构的示意图;以及
图8是根据本发明一个示例性实施例的用于在过孔中选择性地生长碳纳米管的方法的流程图。
具体实施方式
示例性实施例涉及在过孔内选择性生长一个或多个碳纳米管的方法。在一个示例性实施例中,该方法包括使用调节为浅角(shallowangle)的离子束以实现在过孔内选择性生长碳纳米管。根据一个实施例,离子束操作在范围为从约100电子伏特(eV)至约400eV的能级。在另一个示例性实施例中,该方法包括使用调节为陡角(steepangle)的另一离子束以在过孔内选择性地生长单个碳纳米管。示例性实施例也涉及使用这些在过孔内选择性生长一个或多个碳纳米管的示例性方法所制造或形成的半导体器件。
现在参考附图,图1至图2是图示了根据本发明示例性实施例的选择性生长碳纳米管的方法的截面图。在此描述的碳纳米管形成方法可以应用到各种类型半导体器件(例如晶体管)、半导体存储器器件(例如动态随机存取存储器)的制造工艺和其它集成电路的制造工艺中。
参考图1,在衬底12上形成绝缘层10。衬底12可以是在其上可以制造半导体器件的任何材料。例如,衬底12可以是一般用于集成电路及其它纳米器件的制造中的晶片。在衬底上也可以形成各种其它的结构(未图示),例如晶体管、电容器的电连接至晶体管接触区域的接触焊盘、电连接至晶体管接触区域的位线、电容器等等。此外,可以在衬底之上形成例如硅化物层或硅化钴层之类的其它层(未图示),例如形成于有源层与衬底之间。为了简化起见,仅显示了用以形成集成电路的基本层。
绝缘层10具有限定厚度的顶表面14及底表面16,该厚度可以基于应用的不同而改变。一个或多个过孔或开口18在沿绝缘层10的长度上形成于绝缘层10中。然而,为了简化起见,在图1及图2中仅显示两个过孔。每个过孔允许半导体的不同层/组件之间的导电连接。每个过孔由所示的侧壁及底表面所限定。根据一个示例性实施例,通过反应离子蚀刻(RIE)工艺在绝缘层10中形成过孔18。当然,过孔18也可以通过钻穿绝缘层10或通过使用常规半导体制造工艺而形成于绝缘层10中。过孔18的深度及尺寸可以基于应用而变化。过孔18形成为使得过孔18的底部20暴露于顶表面14。
根据本发明示例性实施例,绝缘层10可以由任何适当的绝缘材料所形成,例如氧化硅、氮化硅、掺硼氧化物、介电氧化物等等。绝缘层也可以包括磷硅酸盐玻璃(PSG)、硼磷硅酸盐玻璃(BPSG)、未掺杂硅玻璃(USG)、旋涂玻璃(SOG)、正硅酸乙酯(TEOS)等。绝缘层10可以例如由化学气相沉积(CVD)工艺、等离子体增强CVD(PECVD)工艺、高密度CVD(HDCVD)工艺、旋涂工艺等所形成。
在绝缘层10之上形成有源金属层30。更具体而言,有源金属层30形成于包括过孔18的侧壁和底表面的绝缘层10的顶表面14之上。有源金属层30是用作碳纳米管生长的晶核的金属催化剂层。有源金属层30由一个或多个金属或金属合金所形成,诸如钴、镍、铁、钯、钛等等。当然,在其它示例性实施例中也可以使用其它合适的金属或金属合金。基于应用,有源金属层30可以具有多种尺度。例如,有源金属层30可以是包括一个或多个金属或金属合金的单层或多层催化剂。根据一个实施例中,可以使用热CVD工艺或物理气相沉积(PVD)工艺(例如溅射或蒸发等)来在绝缘层10之上形成有源金属层30。当然,也可以使用其它工艺,并且不限于在此所述的示例。
根据一个示例性实施例,使用如图1中的箭头40一般地所示的离子束将在绝缘层10的顶表面14的部分的有源金属层30移除,从而实现碳纳米管在过孔18内的选择性生长。离子束可以使用离子束工艺而从离子束源(未图示)产生。离子束40被配置成从绝缘层10的顶表面14的部分选择性地移除有源金属层,同时位于过孔18的底表面20的有源金属层未受到离子束40影响。这实现了碳纳米管的选择性生长,特别是在过孔内。在移除顶表面部分处的有源金属层30期间离子束40被调节为浅角,以防止移除在过孔18内,特别是在过孔18的底部20的有源金属层30。因此,当离子束40扫过衬底全长时,只有在顶表面14的部分处的有源金属层30会被移除,而在过孔18的底部20处的有源金属层30则维持原状。如此,可以防止碳纳米管生长在绝缘层在过孔18之间的顶表面部分上,这在某些应用中可能是不理想的。
根据一个非限制性示例性实施例,根据移除方向,将离子束调节为(相对于衬底表面)范围在约-1度至约-45度的浅角。例如,当从右到左扫过衬底12时,离子束可以调节在+45度角。应了解,基于设置条件,离子束40的角度可以大于-45度。在一个实施例中,在移除工艺期间,离子束40操作在高能级。在一个非限制性实施例中,离子束操作在约100电子伏特(eV)至约400eV。基于应用,能级与离子束角度均可以变化,并且不应被限制到在此所描述的示例。例如,相对于较薄的催化剂层,厚催化剂层可能需要较高的能级来实现完全移除。此外,离子束扫过衬底的时间段可以基于催化剂层的尺寸或厚度而变化。
根据一个示例性实施例,一个或多个碳纳米管(一般为图2中箭头41所示)是通过在反应器(未图示)中向过孔18施加含碳气体(例如乙烯)而形成于过孔18内。在一个示例性实施例中,含碳气体是在反应器压力范围从约100托至约300托下经由热CVD工艺而向过孔施加。在另一个示例性实施例中,含碳气体是在反应器压力范围从约4托至约8托下经由PECVD工艺而向过孔施加。应当理解,反应器压力可以基于所使用的工艺而变化。
一个或多个碳纳米管可以基于设置条件而在约500℃至约800℃的温度下形成。根据一个实施例,在约为500℃至约800℃的温度范围下加热衬底12,以实现在过孔内选择性生长碳纳米管。在操作中,一旦从绝缘层10的顶表面14的部分移除有源金属层30,就向过孔18施加工艺气体(例如含碳气体),从而在过孔18的底部20上的有源金属层30充满碳原子。在温度升高时充满过孔18的底部20上的有源金属层30的含碳气体的高温反应引起碳纳米管从过孔18的底部20的生长。碳纳米管可以用作用于各种半导体应用的高度可靠且导电的布线。图3示出了根据本发明一个示例性实施例的在实际实验期间所拍摄的过孔内的一个或多个碳纳米管生长的示例性图像。
根据一个示例性实施例,使用另一离子束轰击(如图4的箭头42一般地所示)过孔18,以部分地移除或改变在过孔18的底部20处的有源金属层30,从而实现单个碳纳米管的生长,如图5所示。如图4所示,通过使用离子束42改变在过孔18的底部20处的有源金属层30而生长单个碳纳米管44。在该实施例中,离子束42被调节为陡角(接近90度),从而仅将离子束42引向在过孔18底部处的有源金属层。在一个实施例中,基于移除的方向,离子束42被调节成(相对于衬底表面)范围在约-46度至约-90度的陡角。在该实施例中,离子束42操作在低能级,以在不完全移除催化剂材料的情况下改变在过孔底部处的有源金属层。根据一个实施例,离子束42操作在约50eV及约100eV之间。图6图示了根据本发明一个示例性实施例的在实际实验期间所拍摄的过孔内的单个碳纳米管生长的示例性图像。由于如图7所示的极度等比例缩减,选择性生长单个碳纳米管的方法在后端工艺(BEOL)芯片或应用上是具有吸引力的。如图7所示,可以根据在此所述的方法制造结构(如晶体管的布线)。
现在参考图8,以下将讨论根据一个示例性实施例用以在过孔内选择性生长一个或多个碳纳米管的方法。
此方法开始于块100处,通过在衬底上形成绝缘层。
在块102处,在绝缘层中形成过孔。
在块104处,在绝缘层之上(包括过孔的侧壁及底表面)形成有源金属层。根据一个实施例,有源金属层可以为包括一个或多个金属或金属合金的单层或多层催化剂。
在块106处,使用离子束移除在顶表面的部分处的有源金属层,以实现在过孔内选择性生长一个或多个碳纳米管。根据一个实施例,离子束被调节为浅角。
在本文中所用的术语的目的仅在于描述特定具体实施例,而并非旨在限制本发明。如本文所用的那样,除非文中另有明确指出,否则单数形式“一”和“一个”意指还包括复数形式。将进一步理解,当在本说明书中使用时,术语“包括”和/或“包含”指定存在所述的特征、整数、步骤、操作、元件、和/或部件,但并不排除存在或者附加一个或多个其它特征、整数、步骤、操作、元素组件、和/或其组合。
下文权利要求书中的所有手段或步骤加功能元素的对应结构、材料、动作以及等同物旨在包括用于结合权利要求书中具体记载的其他元素执行功能的任何结构、材料、或动作。本发明的描述是出于说明和描述而呈现,而并非旨在穷尽本发明或将本发明局限于所公开的形式。在不偏离本发明的范围和精神的前提下,对本领域技术人员来说,许多修改和变化将变得明显。本发明的实施例的选择和描述是用以提供本发明的原理和实际应用的最佳说明,以及用于使本领域技术人员能够理解针对适于所考虑的特定用处的具有各种修改的各种实施例的本发明。
在此所绘示的流程图仅为一个示例。在不偏离本发明的精神的前提下,可以对在此所描述的示意图或步骤(或操作)做出许多变化。例如,可以不同的顺序执行各个步骤或者可以增加、删除或修改各个步骤。这些所有的变化都应视作所要求保护的本发明的一部分。
虽然已描述本发明的优选实施例,然而应当理解,本领域技术人员,不论在现在或未来,都可以在以下权利要求书的范围内做出各种修改及改良。这些权利要求应该被解释为维持对首次描述的本发明的适当的保护。
Claims (19)
1.一种选择性生长一个或多个碳纳米管的方法,包括:
在衬底上形成绝缘层,所述绝缘层具有顶表面;
在所述绝缘层中形成过孔;
在包括所述过孔的侧壁和底表面的所述绝缘层之上形成有源金属层;以及
使用离子束移除在所述顶表面的部分处的所述有源金属层,以实现在所述过孔内选择性生长一个或多个碳纳米管,其中在移除所述顶表面的部分处的所述有源金属层期间所述离子束被调节为浅角,以防止移除在所述过孔的底部处的所述有源金属层。
2.根据权利要求1所述的方法,还包括通过在所述过孔内施加含碳气体而从所述过孔内的所述有源金属层形成所述一个或多个碳纳米管。
3.根据权利要求1所述的方法,其中所述一个或多个碳纳米管是在约100托至约300托的压力下通过化学气相沉积(CVD)工艺而形成。
4.根据权利要求1所述的方法,其中所述一个或多个碳纳米管是在约4托至约8托的压力下通过物理气相沉积(PVD)工艺而形成。
5.根据权利要求1所述的方法,其中所述浅角在约-1度至约-45度的范围内。
6.根据权利要求1所述的方法,其中所述离子束操作在约100eV至约400eV的能级。
7.根据权利要求1所述的方法,还包括在约500℃至约800℃的温度下加热衬底,以实现在所述过孔内选择性生长所述一个或多个碳纳米管。
8.根据权利要求1所述的方法,还包括以陡角向所述过孔内的所述有源金属层施加另一离子束,以实现在所述过孔内生长单个碳纳米束。
9.根据权利要求8所述的方法,其中所述陡角在约-46度至约-90度的范围内。
10.一种选择性生长碳纳米管的方法,包括:
在衬底上形成绝缘层,所述绝缘层具有顶表面;
在所述绝缘层中形成过孔;
在所述绝缘层之上形成有源金属层;
使用调节为浅角的第一离子束移除在所述顶表面的部分处的所述有源金属层,以防止移除在所述过孔的底部处的所述有源金属层;以及
向所述过孔施加含碳气体以形成一个或多个碳纳米管。
11.根据权利要求10所述的方法,还包括以陡角向所述过孔内的所述有源金属层施加第二离子束,以实现在所述过孔内选择性生长单个碳纳米管。
12.根据权利要求11所述的方法,其中所述陡角在约-46度至约-90度的范围内。
13.根据权利要求10所述的方法,其中所述浅角在约-1度至约-45度的范围内。
14.根据权利要求10所述的方法,其中所述第一离子束操作在约100eV至约400eV的能级。
15.根据权利要求10所述的方法,其中在约100托至约300托的压力下通过化学气相沉积(CVD)工艺形成所述一个或多个碳纳米管。
16.根据权利要求10所述的方法,其中是在约4托至约8托的压力下通过物理气相沉积(PVD)工艺形成所述一个或多个碳纳米管。
17.根据权利要求10所述的方法,还包括在约500℃至约800℃的温度下加热所述衬底,以实现在所述过孔内选择性生长所述一个或多个碳纳米管。
18.一种选择性生长碳纳米管的方法,包括:
在衬底上形成绝缘层,所述绝缘层具有顶表面;
在所述绝缘层中形成过孔;
在包括过孔的侧壁及底表面的所述绝缘层之上形成有源金属层;
使用调节为浅角的第一离子束移除在所述顶表面的部分处的所述有源金属层,以防止移除在所述过孔的底部处的所述有源层;
向所述过孔施加含碳气体;以及
以陡角向所述过孔内的所述有源金属层施加第二离子束,以实现在所述过孔内选择性生长单个碳纳米管。
19.根据权利要求18所述的方法,其中所述陡角在约-46度至约-90度的范围内,并且所述浅角在约-1度至约-45度的范围内。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/549,929 US9099537B2 (en) | 2009-08-28 | 2009-08-28 | Selective nanotube growth inside vias using an ion beam |
US12/549,929 | 2009-08-28 | ||
PCT/EP2010/061403 WO2011023519A1 (en) | 2009-08-28 | 2010-08-05 | Selective nanotube growth inside vias using an ion beam |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102484096A CN102484096A (zh) | 2012-05-30 |
CN102484096B true CN102484096B (zh) | 2014-04-02 |
Family
ID=43034498
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201080037482.8A Expired - Fee Related CN102484096B (zh) | 2009-08-28 | 2010-08-05 | 使用离子束在过孔内的选择性纳米管生长 |
Country Status (7)
Country | Link |
---|---|
US (1) | US9099537B2 (zh) |
JP (1) | JP5657001B2 (zh) |
CN (1) | CN102484096B (zh) |
DE (1) | DE112010003451B4 (zh) |
GB (1) | GB2485486B (zh) |
TW (1) | TWI474973B (zh) |
WO (1) | WO2011023519A1 (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI499553B (zh) * | 2009-09-14 | 2015-09-11 | Univ Nat Cheng Kung | 奈米碳管及其製備方法 |
JP2012186208A (ja) * | 2011-03-03 | 2012-09-27 | Ulvac Japan Ltd | 配線形成方法、及び配線形成装置 |
CN104103695B (zh) * | 2013-04-02 | 2017-01-25 | 清华大学 | 薄膜晶体管及其制备方法 |
JP6039534B2 (ja) | 2013-11-13 | 2016-12-07 | 東京エレクトロン株式会社 | カーボンナノチューブの生成方法及び配線形成方法 |
US10852542B2 (en) * | 2017-03-14 | 2020-12-01 | Magic Leap, Inc. | Waveguides with light absorbing films and processes for forming the same |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1738022A (zh) * | 2004-08-20 | 2006-02-22 | 三星电子株式会社 | 形成通路结构的方法以及制造具有了该结构的相变存储器件的方法 |
CN101010793A (zh) * | 2004-06-30 | 2007-08-01 | 皇家飞利浦电子股份有限公司 | 制造具有通过纳米线接触的导电材料层的电子器件的方法 |
WO2009060556A1 (ja) * | 2007-11-06 | 2009-05-14 | Panasonic Corporation | 配線構造及びその形成方法 |
Family Cites Families (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0555167A (ja) | 1991-08-28 | 1993-03-05 | Nec Corp | 半導体装置の製造方法 |
EP1341184B1 (en) | 2002-02-09 | 2005-09-14 | Samsung Electronics Co., Ltd. | Memory device utilizing carbon nanotubes and method of fabricating the memory device |
DE10250834A1 (de) | 2002-10-31 | 2004-05-19 | Infineon Technologies Ag | Speicherzelle, Speicherzellen-Anordnung, Strukturier-Anordnung und Verfahren zum Herstellen einer Speicherzelle |
DE10250829B4 (de) | 2002-10-31 | 2006-11-02 | Infineon Technologies Ag | Nichtflüchtige Speicherzelle, Speicherzellen-Anordnung und Verfahren zum Herstellen einer nichtflüchtigen Speicherzelle |
JP4683188B2 (ja) | 2002-11-29 | 2011-05-11 | 日本電気株式会社 | 半導体装置およびその製造方法 |
US20040182600A1 (en) | 2003-03-20 | 2004-09-23 | Fujitsu Limited | Method for growing carbon nanotubes, and electronic device having structure of ohmic connection to carbon element cylindrical structure body and production method thereof |
KR100982419B1 (ko) | 2003-05-01 | 2010-09-15 | 삼성전자주식회사 | 탄소나노튜브를 이용한 반도체 소자의 배선 형성 방법 및이 방법에 의해 제조된 반도체 소자 |
US20040222082A1 (en) * | 2003-05-05 | 2004-11-11 | Applied Materials, Inc. | Oblique ion milling of via metallization |
KR100504701B1 (ko) | 2003-06-11 | 2005-08-02 | 삼성전자주식회사 | 상변화 기억 소자 및 그 형성 방법 |
JP4689218B2 (ja) | 2003-09-12 | 2011-05-25 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
JP4448356B2 (ja) | 2004-03-26 | 2010-04-07 | 富士通株式会社 | 半導体装置およびその製造方法 |
US20050233263A1 (en) * | 2004-04-20 | 2005-10-20 | Applied Materials, Inc. | Growth of carbon nanotubes at low temperature |
US7129567B2 (en) | 2004-08-31 | 2006-10-31 | Micron Technology, Inc. | Substrate, semiconductor die, multichip module, and system including a via structure comprising a plurality of conductive elements |
US7233071B2 (en) | 2004-10-04 | 2007-06-19 | International Business Machines Corporation | Low-k dielectric layer based upon carbon nanostructures |
KR100645064B1 (ko) | 2005-05-23 | 2006-11-10 | 삼성전자주식회사 | 금속 산화물 저항 기억소자 및 그 제조방법 |
US20070148963A1 (en) | 2005-12-27 | 2007-06-28 | The Hong Kong University Of Science And Technology | Semiconductor devices incorporating carbon nanotubes and composites thereof |
JP4899703B2 (ja) | 2006-08-07 | 2012-03-21 | 富士通株式会社 | カーボン配線構造およびその製造方法、および半導体装置 |
KR100791948B1 (ko) | 2006-09-27 | 2008-01-04 | 삼성전자주식회사 | 탄소나노튜브 배선 형성방법 및 이를 이용한 반도체 소자의배선 형성방법 |
JP5181512B2 (ja) | 2007-03-30 | 2013-04-10 | 富士通セミコンダクター株式会社 | 電子デバイスの製造方法 |
JP5233147B2 (ja) | 2007-03-30 | 2013-07-10 | 富士通セミコンダクター株式会社 | 電子デバイス及びその製造方法 |
KR100827524B1 (ko) | 2007-04-06 | 2008-05-06 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
FR2917892B1 (fr) | 2007-06-22 | 2009-08-28 | Commissariat Energie Atomique | Procede de realisation d'une connexion electrique a base de nanotubes gaines individuellement |
FR2917893B1 (fr) | 2007-06-22 | 2009-08-28 | Commissariat Energie Atomique | Procede de fabrication d'une connexion electrique a base de nanotubes de carbone |
-
2009
- 2009-08-28 US US12/549,929 patent/US9099537B2/en not_active Expired - Fee Related
-
2010
- 2010-08-05 DE DE112010003451.6T patent/DE112010003451B4/de not_active Expired - Fee Related
- 2010-08-05 CN CN201080037482.8A patent/CN102484096B/zh not_active Expired - Fee Related
- 2010-08-05 WO PCT/EP2010/061403 patent/WO2011023519A1/en active Application Filing
- 2010-08-05 GB GB1119868.6A patent/GB2485486B/en not_active Expired - Fee Related
- 2010-08-05 JP JP2012525974A patent/JP5657001B2/ja not_active Expired - Fee Related
- 2010-08-27 TW TW099128814A patent/TWI474973B/zh not_active IP Right Cessation
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101010793A (zh) * | 2004-06-30 | 2007-08-01 | 皇家飞利浦电子股份有限公司 | 制造具有通过纳米线接触的导电材料层的电子器件的方法 |
CN1738022A (zh) * | 2004-08-20 | 2006-02-22 | 三星电子株式会社 | 形成通路结构的方法以及制造具有了该结构的相变存储器件的方法 |
WO2009060556A1 (ja) * | 2007-11-06 | 2009-05-14 | Panasonic Corporation | 配線構造及びその形成方法 |
Also Published As
Publication number | Publication date |
---|---|
DE112010003451B4 (de) | 2015-01-22 |
JP5657001B2 (ja) | 2015-01-21 |
JP2013503465A (ja) | 2013-01-31 |
GB2485486B (en) | 2013-10-30 |
US9099537B2 (en) | 2015-08-04 |
GB2485486A (en) | 2012-05-16 |
DE112010003451T5 (de) | 2012-10-31 |
DE112010003451T8 (de) | 2013-01-10 |
WO2011023519A1 (en) | 2011-03-03 |
TWI474973B (zh) | 2015-03-01 |
TW201124339A (en) | 2011-07-16 |
US20110048930A1 (en) | 2011-03-03 |
CN102484096A (zh) | 2012-05-30 |
GB201119868D0 (en) | 2011-12-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI449128B (zh) | 積體電路結構及其製造方法 | |
TWI569367B (zh) | 互連結構及其製造方法 | |
TWI460839B (zh) | 石墨烯(graphene)內連線及其製造方法 | |
TWI517182B (zh) | 石墨烯(graphene)內連線及其製造方法 | |
CN102484096B (zh) | 使用离子束在过孔内的选择性纳米管生长 | |
JP6083197B2 (ja) | 配線構造及びその製造方法 | |
US9431346B2 (en) | Graphene-metal E-fuse | |
US11233191B2 (en) | Integrated circuits with embedded memory structures and methods for fabricating the same | |
CN105206561A (zh) | 互连结构的形成方法和半导体结构 | |
US20080317947A1 (en) | Method for making a carbon nanotube-based electrical connection | |
KR100705397B1 (ko) | 저 저항의 텅스텐막 형성 방법 | |
JP2008166756A (ja) | カーボンナノチューブに基づく層間配線要素 | |
US9209125B2 (en) | Semiconductor device and manufacturing method of the same | |
JP5233147B2 (ja) | 電子デバイス及びその製造方法 | |
JP6225596B2 (ja) | 配線構造の製造方法及び配線構造 | |
JP5870758B2 (ja) | 電子デバイス及びその製造方法 | |
JP5701920B2 (ja) | 半導体装置及びその製造方法 | |
CN104517894B (zh) | 半导体结构及其形成方法 | |
JP6244770B2 (ja) | カーボン導電構造及びその製造方法 | |
US9337088B2 (en) | MOL resistor with metal grid heat shield | |
US10899620B2 (en) | Carbon conductive structure and method of manufacturing the same | |
Agashiwala et al. | Reliability and performance of CMOS-compatible multi-level graphene interconnects incorporating vias | |
US20170154816A1 (en) | Amorphous metal interconnections by subtractive etch | |
CN108695238B (zh) | 半导体器件及其形成方法 | |
TW202414767A (zh) | 具有近端摻雜層的多層拓撲互連 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20140402 Termination date: 20200805 |
|
CF01 | Termination of patent right due to non-payment of annual fee |