CN102446482B

CN102446482B - 输出电路及数据驱动器及显示装置

Info

Publication number: CN102446482B
Application number: CN201110159581.XA
Authority: CN
Inventors: 土弘
Original assignee: Renesas Electronics Corp
Current assignee: Renesas Electronics Corp
Priority date: 2010-06-08
Filing date: 2011-06-08
Publication date: 2015-11-25
Anticipated expiration: 2031-06-08
Also published as: KR20110134332A; KR101832491B1; JP5665641B2; CN102446482A; US8653893B2; JP2012018388A; US20110298777A1

Abstract

本发明提供输出电路及数据驱动器及显示装置，可对应高速动作，抑制耗电，即使在将差动级简化为单一导电型的构造中，也可实现充电及放电时的输出电压波形的对称性。

Description

输出电路及数据驱动器及显示装置

技术领域

本发明涉及一种输出电路、使用它的数据驱动器及显示装置。

背景技术

近来，显示装置中，以薄型、轻量、低耗电为特征的液晶显示装置(LCD)得到广泛普及，大多用于移动电话机(mobilephone，cellphone)、PDA(个人数字助理)、笔记本电脑等移动设备的显示部。但最近以来，液晶显示装置的的大画面化、对应动画的技术也得到提高，不仅可用于移动设备，而且也可实现落地式大画面显示装置、大画面液晶电视。作为它们的液晶显示装置，使用可进行高精细显示的主动矩阵驱动方式的液晶显示装置。并且，作为薄型显示设备，也开发出了利用了有机发光二极管(Organiclight-emittingdiode：OLED)的主动矩阵驱动方式的显示装置。

参照图24，概要说明主动矩阵驱动方式的薄型显示装置(液晶显示装置及有机发光二极管显示装置)的典型构成。另外，在图24(A)中，通过框图表示薄型显示装置的要部构成，图24(B)表示液晶显示装置的显示面板的单位像素的要部构成，图24(C)表示有机发光二极管显示装置的显示面板的单位像素的要部构成。在图24(B)及图24(C)的单位像素以示意性的等价电路表示。

参照图24(A)，一般情况下，主动矩阵驱动方式的薄型显示装置由以下构成：电源电路940、显示控制器950、显示面板960、栅极驱动器970、数据驱动器980。显示面板960中，包括像素开关964和显示元件963的单位像素矩阵状地配置(例如彩色SXGA(SupereXtendedGraphicsArray：超级扩展型图形阵列)面板中，1280×3像素列×1024像素行)，向各单位像素传送从栅极驱动器970输出的扫描信号的扫描线961、及传送从数据驱动器980输出的灰度电压信号的数据线962栅格状布线。此外，栅极驱动器970及数据驱动器980被显示控制器950控制，各自所需的时钟CLK、控制信号等，从显示控制器950提供，影像数据通过数字信号提供到数据驱动器980。电源电路940向栅极驱动器970、数据驱动器980提供必要的电源。显示面板960由半导体基板构成，特别是在大画面显示装置中，广泛使用在玻璃基板、塑料基板等绝缘性基板上通过薄膜晶体管(TFT)形成了像素开关等的半导体基板。

上述显示装置通过扫描信号控制像素开关964的接通/断开，当像素开关964接通时，与影像数据对应的灰度电压信号施加到显示元件963，对应于该灰度电压信号，显示元件963的辉度变化，从而显示图像。

1个画面的数据的改写以1帧期间(60Hz驱动时通常约为0.017秒)进行，通过各扫描线961以每1像素行(每行)依次被选择(像素开关964接通)，在选择期间内，灰度电压信号从各数据线962通过像素开关964提供到显示元件963。此外，也存在通过对应的多个扫描线同时选择多个像素行的情况，或以60Hz以上的帧频驱动的情况。

在液晶显示装置中，参照图24(A)及图24(B)，显示面板960具有将半导体基板和相对基板这两个基板相对并在其之间封入液晶的构造，上述半导体基板中，作为单位像素，将像素开关964和透明的像素电极973矩阵状配置；上述相对基板在整个面上形成一个透明的电极974。并且，构成单位像素的显示元件963具有：像素电极973、相对基板电极974、液晶电容971及辅助电容972。并且在显示面板的背面，作为光源具有背光灯。

通过来自扫描线961的扫描信号使像素开关964接通(导通)时，来自数据线962的灰度电压信号施加到像素电极973，通过各像素电极973和相对基板电极974之间的电位差，透过液晶的背光灯的光的透过率改变，在像素开关964断开(非导通)之后，液晶电容971及辅助电容972以一定期间保持该电位差，从而进行显示。

此外，在液晶显示装置的驱动中，为了防止液晶的退化，对相对基板电极974的共模电压，通常以1帧周期进行切换各像素电极973的电压极性(正或负)的驱动(反转驱动)。作为代表性的驱动包括：相邻像素间变为不同的电压极性的点反转驱动、相邻像素列间之间变为不同电压极性的列反转驱动。在点反转驱动中，以每个选择期间(1个数据期间)向数据线962输出不同的电压极性的灰度电压信号，在列反转驱动中，1帧期间内的各选择期间(1个数据期间)中，以相同的电压极性向数据线962输出每一帧期间不同的电压极性的灰度电压信号。

在有机发光二极管显示装置中，参照图24(A)及图24(C)，显示面板960由作为单位像素将有机发光二极管982和薄膜晶体管(TFT)981矩阵状配置的半导体基板构成，上述有机发光二极管982由像素开关964及被两个薄膜电极层夹持的有机膜构成，上述薄膜晶体管(TFT)981控制提供到有机发光二极管982的电流。TFT981和有机发光二极管982在提供不同电源电压的电源端子984、985之间以串联方式连接，还具有保持TFT981的控制端子电压的辅助电容983。此外，和1个像素对应的显示元件963包括：TFT981、有机发光二极管982、电源端子984、985及辅助电容983。

通过来自扫描线961的扫描信号使像素开关964接通(导通)时，来自数据线962的灰度电压信号施加到TFT981的控制端子，和该灰度电压信号对应的电流通过TFT981提供到有机发光二极管982，以和电流对应的辉度使有机发光二极管982发光，从而进行显示。在像素开关964断开(非导通)后，以辅助电容983以一定期间保持施加到TFT981的控制端子的该灰度电压信号，从而保持发光。此外，示出了像素开关964、TFT981是n沟道型晶体管的例子，但也可由p沟道型晶体管构成。并且也可是有机发光二极管连接到电源端子984侧的构成。并且在有机发光二极管显示装置的驱动中，无需液晶显示装置中的反转驱动，按照每个选择期间(1个数据期间)输出和像素对应的灰度电压信号。

此外，有机发光二极管显示装置在对应来自上述说明的数据线962的灰度电压信号进行显示的构成之外，还包括接收从数据驱动器输出的灰度电流信号并进行显示的构成，在本说明书中，限定为接收从数据驱动器输出的灰度电压信号并进行显示的构成，但本发明当然不限于上述构成。

在图24(A)中，栅极驱动器970至少提供2值的扫描信号即可，与之相对，数据驱动器980需要以和灰度数对应的多值电平的灰度电压信号驱动各数据线962。因此，数据驱动器980具有输出电路，将和影像数据对应的灰度电压信号放大输出到数据线962。

具有薄型显示装置的高端用途的移动设备、笔记本电脑、监视器、TV等中，近年来高画质化的要求越来越高。具体而言，开始要求RGB各8位的影像数据(约1680万色)以上的多色化(多灰度化)，或动画特性提高，或为了应对三维显示要求将帧频(改写1个画面的驱动频率)提高到120Hz或其以上。当帧频变为N倍时，1个数据输出期间大约为1/N。

要求显示装置的数据驱动器具有和多灰度化对应的高精度的电压输出，并要求数据线的高速驱动。因此，数据驱动器980的输出电路为了对数据线电容进行高速的充电放电，要求高驱动能力。并且，为实现灰度电压信号写入到显示元件的平均化，还要求充电时及放电时的数据线驱动波形的转换速率的对称性。但输出电路因该高驱动能力化而增加消耗电流。因此，在输出电路中，新产生了耗电增加、发热的问题。

作为高速驱动显示装置的数据线的技术，公开了以下技术。

图25是引自专利文献1(特开2007-208316号公报)的图1的附图。其输出电路具有：由P型差动输入级60A及N型差动输入级60B构成的差动输入级50；电流镜部70；推挽型输出级80；第1辅助电流源部60C；第2辅助电流源部60D；控制电路90；输出辅助电路100。P型差动输入级60A具有：连接在电源VDD和节点N1之间的第1电流源51；以及PMOS晶体管(Pch晶体管)61、62，其源极共通连接到节点N1，漏极连接到节点N13、N14，栅极连接到IN、OUT。

N型差动输入级60B具有：连接在节点N2和电源VSS之间的第2电流源52；NMOS晶体管(Nch晶体管)63、64，其源极共通连接到节点N2，漏极连接到节点N11、N12，栅极连接到IN、OUT。

电流镜部70向节点N12及节点N14流入第1电源电流，向节点N11及节点N13流入和第1电源电流对应的第2电源电流。在电流镜部70中，PMOS晶体管71、电阻73、NMOS晶体管75串联连接在VDD和VSS之间，PMOS晶体管72、电阻74、NMOS晶体管76串联连接在VDD和VSS之间。PMOS晶体管71的栅极和漏极连接，PMOS晶体管71、72的栅极之间连接。NMOS晶体管75的栅极和漏极连接，NMOS晶体管75、76的栅极之间连接。

推挽型的输出级80具有：PMOS晶体管81，其源极连接到电源VDD，栅极连接到节点N11，漏极连接到OUT；以及NMOS晶体管82，其源极连接到VSS，栅极连接到N13，漏极连接到OUT。PMOS晶体管81的栅极(节点N11)及漏极之间连接有相位补偿用的电容83，NMOS晶体管82的栅极(节点N13)及漏极之间也连接有相位补偿用的电容84。

第1辅助电流源部60C具有：一端连接到电源VDD的第3电流源53；PMOS晶体管65，其源极连接到第3电流源53的另一端，栅极连接到节点N15，漏极连接到节点N1；以及PMOS晶体管65-9，其源极连接到第3电流源53的另一端，栅极连接到节点N17，漏极连接到节点N1。第2辅助电流源部60D具有：一端连接到电源VSS的第4电流源54；NMOS晶体管66，其源极连接到第4电流源54的另一端，栅极连接到节点N16，漏极连接到节点N2；以及NMOS晶体管66-10，其源极连接到第4电流源54的另一端，栅极连接到节点N18，漏极连接到节点N2。

控制电路90具有控制部93、输出级辅助部94、电流源91、92，该电流源91、控制部93及电流源92串联连接在VDD和VSS之间，输出级辅助部94进一步连接在节点N11和节点N13之间。控制部93具有：NMOS晶体管93-1(第1检测晶体管)，其漏极连接到节点N15，栅极连接到IN，源极连接到OUT；以及PMOS晶体管93-2(第2检测晶体管)，其源极连接到OUT，栅极连接到IN，漏极连接到节点N16。控制部93检测IN和OUT之间的电位差，根据IN和OUT之间的电位差的检测结果，控制PMOS晶体管65及PMOS晶体管94-7、与NMOS晶体管66及NMOS晶体管94-8各自的栅极电位。

输出级辅助部94具有：pMOS晶体管94-7，其源极连接到节点N11，栅极连接到节点N15，漏极连接到OUT；以及pMOS晶体管94-8，其源极连接到节点N13，栅极连接到节点N16，漏极连接到OUT。

输出辅助电路100具有：连接在电源VDD及节点N17之间的电流源101；连接在节点N18及电源VSS之间的电流源102；二极管接法的PMOS晶体管113，其源极连接到电源VDD；PMOS晶体管111，其源极连接到PMOS晶体管113的漏极，栅极连接到节点N11，漏极连接到节点N18；PMOS晶体管114，其源极连接到PMOS晶体管113的漏极，栅极连接到节点N17，漏极连接到节点N11；二极管接法的NMOS晶体管116，其源极连接到电源VSS；NMOS晶体管112，其源极连接到NMOS晶体管116的漏极，栅极连接到节点N13，漏极连接到节点N17；NMOS晶体管115，其源极连接到NMOS晶体管116的漏极，栅极连接到节点N18，漏极连接到节点N13。

PMOS晶体管111是进行以下控制的晶体管：根据节点N1的电位，控制NMOS晶体管66-10、115的栅极(节点N18)电压，并且进行通过NMOS晶体管115固定节点N13的电位的控制。NMOS晶体管112相对PMOS晶体管111互补性地动作，根据节点N13的电位控制PMOS晶体管65-9、114的栅极，并且进行通过PMOS晶体管114固定节点N11的电位的控制。

控制电路90在输入变化时检测输入输出的电位差(93)，深入接通输出级(81、82)，并且具有增加差动输入级50的电流的控制电路90，提高转换速率(单位时间下的输出电压的变化量)。

输出辅助电路100抑制输出级80的贯通电流。

输入端子IN和输出端子OUT的电压相同时，控制部93的晶体管93-1、93-2、输出级辅助部94的晶体管94-7、94-8分别断开。输入端子IN的电压相对输出端子OUT的电压，例如向VDD一侧变大时，NMOS晶体管93-1接通，将PMOS晶体管94-7的栅极(节点N15)下降到输出端子OUT的电压。这样一来，PMOS晶体管94-7接通，输出级80的PMOS晶体管81的栅极电压(节点N11)瞬间下降，PMOS晶体管81接通，输出端子OUT从电源VDD一侧急速充电，以接近输入端子IN的电压。

此时，PMOS晶体管94-7的栅极(节点N15)下降时，差动输入级50的第1辅助电流源部60C的PMOS晶体管65接通，PMOS差动对(61、62)的驱动中，向第1电流源51的电流施加第3电流源53的电流，加速电容84的充电放电。

输出端子OUT接近输入端子IN的电压时，控制部93的NMOS晶体管93-1断开，接着输出级辅助部94的晶体管94-7也断开，输出端子OUT的充电动作自动停止。节点N15的电压变为电源VDD，差动输入级50的第1辅助电流源部60C的PMOS晶体管65断开。

此外，输入端子IN的电压向VDD一侧变化时，控制部93的晶体管93-2、输出级辅助部94的NMOS晶体管94-8、第2辅助电流源部60D的NMOS晶体管66断开。另一方面，输入端子IN的电压向VSS一侧变大时，控制部93的PMOS晶体管93-2、输出级辅助部94的NMOS晶体管94-8会接通，输出级80的NMOS晶体管82的栅极电压(节点N16)瞬间提升，使输出端子OUT急速放电。并且，输出端子OUT的电压接近输入端子IN的电压时，放电动作自动停止。并且，差动输入级50的第2辅助电流源部60D的NMOS晶体管66在控制部93的晶体管93-2动作的期间也接通，使Nch差动对(63、64)的驱动电流增加到第2电流源52加第4电流源54的电流值，以加速电容83的充电放电。此时，控制部93的NMOS晶体管93-1、输出级辅助部94的PMOS晶体管94-7、第1辅助电流源部60C的PMOS晶体管65均断开。

控制电路90在输入端子IN的电压相对输出端子OUT的电压大幅变化时进行动作，使输出端子OUT急速接近输入端子IN的电压。另一方面，差动输入级50的辅助电流源53、54对应控制电路90的动作与各差动对连接，加速电容83、84的充电放电。这样一来，可使输出端子OUT高速驱动为输入端子IN的变化后的电压。

分别连接在输出级晶体管81、82的栅极和漏极(输出端子OUT)之间的相位补偿电容83、84和元件的寄生电容相比，具有足够大的电容值。

专利文献1：特开2007-208316号公报

专利文献2：特开平06-326529号公报

发明内容

以下提供相关技术的分析。

在图25所示的电路中，当输出端子OUT的电压急速变化时，因相位补偿电容83或相位补偿电容94的容量性耦合，出现较大贯通电流流入到输出级80的问题(是此次本申请发明人分析得出的课题)。以下进行说明。

关于和来自差动输入级50的输出电流对应的输出级80的晶体管81、82的栅极电压的变化，在输出端子OUT充电时，输出级80的晶体管81、82的栅极电压(节点N11、N13的电压)均产生下降的作用，相位补偿电容83、84也对应输出端子电压的变化进行充电放电。

另一方面，在输出端子OUT放电时，输出级80的晶体管81、82的栅极电压(节点N11、N13的电压)均产生上升的作用，相位补偿电容83、84也对应输出端子电压的变化进行充电放电。

但是，控制电路90的NOMS晶体管93-1的接通形成的PMOS晶体管94-7的接通动作、或PMOS晶体管93-2的接通形成的NMOS晶体管94-8的接通动作所造成的、输出级80的PMOS晶体管81或NMOS晶体管82的栅极(节点N11或N13)的电压变化，比和来自差动输入级50的输出电流对应的输出级80的PMOS晶体管81、NMOS晶体管82的栅极电压的变化快，仅输出级80的晶体管81、82的一个栅极电压变化发生作用(不产生和来自差动输入级50的输出电流对应的输出端子的充电/放电中的、晶体管81、82的栅极电压同时下降，或同时上升的作用)。

因此，在输出端子充电时，相位补偿电容84的充电放电无法追随输出端子电压的急速变化，因相位补偿电容84的容量性耦合，输出级80的NMOS晶体管82的栅极电位(N13的电位)上升，NMOS晶体管82接通(导通)，输出级80的PMOS晶体管81、NMOS晶体管82中流入贯通电流。

并且，在输出端子放电时，相位补偿电容83的充电放电无法追随输出端子电压的急速变化，因相位补偿电容83的容量性耦合，输出级80的PMOS晶体管81的栅极电位降低，PMOS晶体管81接通，输出级80的PMOS晶体管81、NMOS晶体管82中流入贯通电流。

为防止这种贯通电流的发生，如图25所示，设置输出辅助电路100，其对应输出级80的PMOS晶体管81、NMOS晶体管82的栅极电压的变化进行动作。

例如，输入端子IN的电压相对输出端子OUT的电压向VDD一侧大幅变化时，控制电路90进行动作，输出级80的PMOS晶体管81的栅极电位下降，输出端子OUT急速接近端子IN的电压。

随着输出端子OUT的急速的电压上升，因相位补偿电容84的容量性耦合，输出级80的NMOS晶体管82的栅极电压也要上升。

在图25中，假设不存在输出辅助电路100时，当输出级80的NMOS晶体管82的栅极电压大幅上升时，输出级80中，产生从电源VDD到VSS的较大的贯通电流。

与之相对，当输出级80的PMOS晶体管81的栅极电位下降时，输出辅助电路100的PMOS晶体管111接通，NMOS晶体管115的栅极电位提高，使NMOS晶体管115(通过漏极连接到输出级80的晶体管82的栅极、源极经由二极管接法的NMOS晶体管116，连接到VSS)接通，抑制输出级80的NMOS晶体管82的栅极电位的上升地发挥作用。这样一来，抑制了输出级80的NMOS晶体管82的接通(导通)，抑制输出级80的贯通电流。

另一方面，输入端子IN的电压向VSS一侧大幅变化的情况下，输出级80的NMOS晶体管82的栅极电位被提升时，输出辅助电路100的NMOS晶体管112接通，PMOS晶体管114的栅极电位降低，接通Pch晶体管114(晶体管114的漏极连接到输出级80的PMOS晶体管81的栅极、源极经由二极管接法的PMOS晶体管113连接到电源VDD)，抑制电容83的容量性耦合造成的输出级80的PMOS晶体管81的栅极的下降，抑制输出级80的PMOS晶体管81的接通(导通)，抑制输出级80的贯通电流。

并且，输出辅助电路100具有NMOS晶体管65-9、PMOS晶体管66-10，其在输出级晶体管81、82的栅极电压对应于输出端子的充电及放电而分别变化时，激活差动输入级50的辅助电流源53、54。辅助电流源53、54被激活时，电容83、84的充电放电被加速。

即，在图25中，对应于控制电路90及输出辅助电路100的动作，在输出端子充电时，晶体管65、66-10接通，差动输入级50的辅助电流源53、54同时被激活，输出端子放电时，晶体管66、65-9接通，差动输入级50的辅助电流源53、54同时被激活。

接着参照图23说明显示用数据驱动器的输出范围。此外，图23是为了说明参考技术的课题而由本申请发明人制作的附图。图23(A)表示LCD驱动器的输出范围。VDD、VSS分别表示高位侧电源电压、低位侧电源电压(VSS一般接地电位＝0V)。LCD驱动器对电源电压VDD及VSS的中间附近的相对基板电极的共模电压COM，进行正极(高电位侧)和负极(低电位侧)的极性反转驱动。

图23(B)表示主动矩阵驱动(电压程序型)的OLED驱动器的输出范围。OLED驱动器不进行LCD那样的极性反转驱动。在图23(B)中，示出了输出范围是(VSS+Vdif)～VDD的例子。电位差Vdif取决于显示面板上形成的OLED元件发光所需的电极间电位差，或取决于控制提供到OLED元件的电流的显示面板上的晶体管的阈值电压。

驱动图23(A)的正极输出范围的数据驱动器的输出电路(差动放大器)、及驱动图23(B)的输出范围数据驱动器的输出电路(差动放大器)的输出范围均为高电位侧，因此可仅通过不具有Pch差动级的N型差动输入级的差动放大器进行驱动。并且，驱动图23(A)的负极输出范围的数字驱动器的输出电路(差动放大器)的输出范围为低电位侧，因此也可仅通过不具有N型差动输入级的Pch差动级的差动放大器进行驱动。如果可以使差动级的导电型仅为Pch或Nch的其中之一，则减少了构成差动放大器的晶体管数，具有节省面积(低成本)的效果。

但是，差动级的导电型仅是Pch或Nch的其中之一的差动放大器中，难以实现充电时及放电时的数据线驱动波形的转换速率的对称性(上升波形和下降波形的每单位时间的输出电压的变化量的符号对称，绝对值同等)。

例如，在图25的输出电路中，在删除了P型差动输入级60A(差动对61、62、电流源51)时，电路60C因辅助电流源53的电流供给目的地(P型差动输入级60A)消失，因此不再作用。这样一来，差动输入级50变为仅N型差动输入级60B及第2辅助电源部60D作用。

此时，N型差动输入级60B的输出电流直接作用于：与N型差动输入级60B的差动对的一个NMOS晶体管63的漏极(节点N11)连接的输出级80的PMOS晶体管81的栅极、电容83，但是N型差动输入级60B的输出电流经由NMOS晶体管63的漏极(节点N11)和节点N13之间的电阻74间接性地作用于与节点N13连接的输出级80的NMOS晶体管82的栅极、电容84。因此，N型差动输入级60B的输出电流产生的放大作用在充电和放电中变为非对称的作用。因此，数据线驱动波形在上升和下降中容易变为非对称。

从以上分析可知，上述相关技术中，通过附加控制电路90、差动输入级50的辅助电流源53、54、输出辅助电路100，可抑制输出级的贯通电流，实现高转换速率，但追加的晶体管数较多，面积增加，成本变大。

并且，当差动级是单一导电型的构成时，难以实现负荷电容(连接到输出端子的容量性负荷)的充电及放电中的驱动电压波形的对称性。

因此，本发明的目的在于，提供一种可对应高速动作、抑制耗电的输出电路、具有该输出电路的数据驱动器、及显示装置。

并且，本发明为实现上述目的，提供一种在使差动级简化为单一导电型的构造下，也可实现负荷容量的充电及放电中的输出电压波形的对称性的输出电路、及具有该输出电路的数据驱动器、及显示装置。

根据本发明，其概要构成如下，但不限于此。此外，各要素的括号内的参照标记仅仅用于理解本发明而对应附图添加，不得解释为对本发明的限定。

根据本发明，提供一种输出电路，具有差动输入级(170、130、140、150、160)、输出放大级(110)、电流控制电路(120)、输入端子(1)、输出端子(2)、第1至第4电源端子(E1～E4)。上述差动输入级具有：第1电流源(113)；第1差动对(111、112)，由第1电流源(113)驱动，其具有差动输入输入端子(1)的输入信号(VI)和输出端子(2)的输出信号(VO)的晶体管对；第1导电型的第1电流镜(130)，连接在第1电源端子(E1)和第1及第2节点(N1、N2)之间，接受上述第1差动对的输出电流；第2导电型的第2电流镜(140)，连接在第2电源端子(E2)和第3及第4节点(N3、N4)之间；第1联络电路(150)，连接在上述第2节点(N2)和上述第4节点(N4)之间，上述第2节点连接了上述第1电流镜的输入，上述第4节点连接了上述第2电流镜的输入；第2联络电路(160)，连接在上述第1节点(N1)和上述第3节点(N3)之间，上述第1节点连接了上述第1电流镜的输出，上述第3节点连接了上述第2电流镜的输出。输出放大级(110)具有：第1导电型的第1晶体管(101)，连接在第3电源端子(E3)和输出端子(2)之间，控制端子连接到上述第1节点(N1)；第2导电型(N型)的第2晶体管(102)，连接在上述输出端子(2)和第4电源端子(E4)之间，控制端子连接到上述第3节点(N3)。

在本发明中，电流控制电路(120)包括第1电路(103、105、121)和第2电路(104、122、106)中的至少一个，

上述第1电路，具有与上述第1电源端子(E1)连接的第2电流源(123)，比较上述输出端子(2)的输出电压(VO)和上述第1电源端子的电压的电压差、与上述输入端子(1)的上述输入电压(VI)和上述第1电源端子的电压的电压差，根据其是否高于提前确定的第1规定值(晶体管103的阈值电压)，进行以下切换控制：使上述第2电流源激活(123)，使来自上述第2电流源(123)的电流(I5)与到上述第1联络电路(150)的输入侧的电流、或从上述第1联络电路(150)输出的一侧的电流的一个电流加算结合；或使上述第2电流源不激活(123)，

上述第2电路，具有与上述第2电源端子(E2)连接的第3电流源(124)，比较上述输出端子(2)的输出电压(VO)和上述第2电源端子的电压的电压差、与上述输入端子(1)的上述输入电压(VI)和上述第2电源端子的电压的电压差，根据其是否高于提前确定的第2规定值(晶体管104的阈值电压(绝对值))，进行以下切换控制：使上述第3电流源激活(124)，使来自上述第3电流源(124)的电流与到上述第1联络电路(150)的输入侧的电流、或从上述第1联络电路(150)输出的一侧的电流的另一个电流加算结合；或使上述第3电流源不激活(124)。

在本发明中，上述电流控制电路(120)具有：

一端连接到上述第1电源端子(E1)的上述第1负荷元件及上述第2电流源(121、123)；

第2导电型的第3晶体管(103)，其具有连接到上述输出端子(2)的第1端子、连接到上述第1负荷元件(121)的另一端的第2端子、连接到上述输入端子(1)的控制端子；

第1导电型的第4晶体管(105)，其具有连接到上述第2电流源(123)的另一端的第1端子、连接到上述第2电流镜(140)的输入侧的提前确定的节点(节点N4或第2端子连接到节点N4的晶体管(143)的第1端子)的第2端子、连接到上述第1负荷元件(121)的另一端和上述第3晶体管(103)的第2端子的连接点(3)的控制端子；

一端连接到上述第2电源端子(E2)的上述第2负荷元件及第3电流源(122、124)；

第1导电型的第5晶体管(104)，其具有连接到上述输出端子(2)的第1端子、连接到上述第2负荷元件(122)的另一端的第2端子、连接到上述输入端子(1)的控制端子；以及

第2导电型的第6晶体管(106)，其具有连接到上述第3电流源(124)的另一端的第1端子、连接到上述第1电流镜(130)的输入侧的提前确定的节点(节点N2或第2端子连接到N2的晶体管(133)的第1端子)的第2端子、连接到上述第2负荷元件(122)的另一端和上述第5晶体管(104)的第2端子的连接点(4)的控制端子。

或者，上述电流控制电路(120)具有：

一端连接到上述第1电源端子(E1)的上述第1负荷元件及第2电流源(121、123)；

第1导电型的第4晶体管(105)，其具有连接到上述第2电流源(123)的另一端的第1端子、连接到上述第1电流镜(130)的输入侧的提前确定的节点(节点N2或第2端子连接到节点N2的晶体管(133)的第1端子)的第2端子、连接到上述第1负荷元件(121)的另一端和上述第3晶体管(103)的第2端子的连接点(3)的控制端子；

第1导电型的第5晶体管(104)，其具有连接到上述输出端子(2)的第1端子、连接到上述第2负荷元件(122)的另一端的第2端子、连接到上述输入端子(1)的控制端子；

第2导电型的第6晶体管(106)，其具有连接到上述第3电流源(124)的另一端的第1端子、连接到上述第2电流镜(140)的输入侧的提前确定的节点(节点N4或第2端子连接到N4的晶体管(143)的第1端子)的第2端子、连接到上述第2负荷元件(122)的另一端和上述第5晶体管(104)的第2端子的连接点(4)的控制端子。

根据本发明，可提供一种包括该输出电路的显示装置的数据驱动器、具有该数据驱动器的显示装置。

根据本发明，可对应高速动作，抑制耗电。并且，根据本发明，在使差动级简化为单一导电型的构造中，也可实现充电及放电中的输出电压波形的对称性。

附图说明

图1是表示本发明的第1实施例的构成的图。

图2是表示本发明的第2实施例的构成的图。

图3是表示本发明的第3实施例的构成的图。

图4是表示本发明的第4实施例的构成的图。

图5是表示本发明的第5实施例的构成的图。

图6是表示本发明的第6实施例的构成的图。

图7是表示本发明的第7实施例的构成的图。

图8是表示本发明的第8实施例的构成的图。

图9是表示本发明的第9实施例的构成的图。

图10是表示本发明的第10实施例的构成的图。

图11是表示本发明的第11实施例的构成的图。

图12是表示本发明的第12实施例的构成的图。

图13是表示本发明的第13实施例的构成的图。

图14是表示本发明的第14实施例的构成的图。

图15是表示本发明的第15实施例的构成的图。

图16是表示本发明的第16实施例的构成的图。

图17是表示本发明的第17实施例的构成的图。

图18是表示本发明的第18实施例的构成的图。

图19是表示本发明的第1模拟电路的图。

图20是表示本发明的第2模拟电路的图。

图21是表示图19及图20的模拟电路中的波形图的图。

图22是表示具有本发明的输出电路的数据驱动器的构成的图。

图23(A)是表示LCD驱动器的输出范围的一例的示意图，(B)是表示OLED显示器驱动器的输出范围的一例的示意图。

图24(A)、(B)是说明显示装置和像素(液晶元件、有机EL元件)的图，图24(C)表示有机发光二极管显示装置的显示面板的单位像素的要部构成。

图25是表示相关技术(专利文献1)的构成的图。

具体实施方式

以下参照附图说明本发明的实施方式。

在本发明的方式(MODES)之一中，输出电路具有：输入信号的输入端子(1)；输出信号的输出端子(2)；差动输入级(170、130、140、150、160)；输出放大级(110)；电流控制电路(120)。

差动输入级具有：第1差动级(170)，差动输入输入端子(1)的输入信号(VI)和输出端子(2)的输出信号(VO)；

第1电流镜(130)，具有第1电源端子(E1)、分别连接在第1及第2节点(N1、N2)之间的第1导电型(P型)的两个晶体管，由第1及第2节点(N1、N2)接受第1差动级(170)的输出对的输出电流；

第2电流镜(140)，具有第2电源端子(E2)、分别连接在第3及第4节点(N3、N4)之间的第2导电型(N型)的两个晶体管；

第1浮游电流源电路(150)，连接在第2节点(N2)和第4节点(N4)之间，上述第2节点连接到第1电流镜(130)的输入，上述第4节点连接到第2电流镜(140)的输入；

第2浮游电流源电路(160)，连接在第1节点(N1)和第3节点(N3)之间，上述第1节点连接到第1电流镜(130)的输出，上述第3节点连接到第2电流镜(140)的输出。

输出放大级(110)具有：第1导电型(P型)的第1晶体管(101)，其连接在第3电源端子(E3)和输出端子(2)之间，控制端子连接到第1节点(N1)；第2导电型(N型)的第2晶体管(102)，其连接在第4电源端子(E4)和输出端子(2)之间，控制端子连接到第3节点(N3)。

电流控制电路(120)具有：第2导电型(N型)的第3晶体管(103)，其具有连接到输出端子(2)的第1端子(源极端子)、及连接到输入端子(1)的控制端子(栅极端子)；

第1负荷元件(121)，连接在第1电源端子(E1)和第3晶体管(103)的第2端子(漏极端子)之间；

第1导电型(P型)的第4晶体管(104)，其具有连接到输出端子(2)的第1端子(源极端子)、及连接到输入端子(1)的控制端子(栅极端子)；

第2负荷元件(122)，连接在第2电源端子(E2)和第4晶体管(104)的第2端子(漏极端子)之间；

在第1电源端子(E1)、及第2电流镜的输入侧的提前确定的节点(节点N4或第2端子(漏极端子)连接到N4的晶体管(143)的第1端子(源极端子))之间以串联方式连接的第2电流源(123)及第1导电型(P型)的第5晶体管(105)；

在第2电源端子(E2)、及第1电流镜的输入侧的提前确定的节点(节点N2或第2端子(漏极端子)连接到N2的晶体管(133)的第1端子(源极端子))之间以串联方式连接的第3电流源(124)及第2导电型(N型)的第6晶体管(106)。

第5晶体管(105)的控制端子(栅极端子)连接在第3晶体管(103)和第1负荷元件(121)的连接点(3)。第6晶体管(106)的控制端子(栅极端子)连接在第4晶体管(104)和第2负荷元件(122)的连接点(4)。

或者，电流控制电路(120)具有：第2导电型(N型)的第3晶体管(103)，其具有连接到输出端子(2)的第1端子(源极端子)、及连接到输入端子(1)的控制端子(栅极端子)；

在第1电源端子(E1)、及第1电流镜的输入侧的提前确定的节点(节点N2或第2端子(漏极端子)连接到N2的晶体管(133)的第1端子(源极端子))之间以串联方式连接的第2电流源(123)及第1导电型(P型)的第5晶体管(105)；

在第2电源端子(E2)、及第2电流镜的输入侧的提前确定的节点(节点N4或第2端子(漏极端子)连接到N4的晶体管(143)的第1端子(源极端子))之间以串联方式连接的第3电流源(124)及第2导电型(N型)的第6晶体管(106)。

第5晶体管(105)的控制端子(栅极端子)连接在第3晶体管(103)和第1负荷元件(121)的连接点(3)，第6晶体管(106)的控制端子(栅极端子)连接在第4晶体管(104)和第2负荷元件(122)的连接点(4)。

以下参照几个实施例进行说明。此外，实施例1～9是特愿2010-130848号发明的详细说明中的实施例1～9所述的事项，实施例10～18是特愿2010-130849号发明的详细说明中的实施例1～9所述的事项，实施例19是特愿2010-130848号、特愿2010-130849号发明的详细说明中的实施例10所述的事项，实施例20是特愿2010-130848号、特愿2010-130849号发明的详细说明中的实施例11所述的事项。

(实施例1)

图1是表示本发明的第1实施例的输出电路的构成的图。在本实施例中，输出电路优选驱动布线负荷。具有：差动输入级，差动接受输入端子1的输入电压VI和输出端子2的输出电压VO；输出放大级110，接受差动输入级的第1及第2输出(节点N1、N3)，进行推挽动作，将和输入电压VI对应的输出电压VO从输出端子2输出；电流控制电路120，检测输入电压VI和输出电压VO的电位差，对应该电位差，进行电流镜130或140的电流控制。

如图1所示，在本实施例中，作为如下电压跟随器构成：输出端子2返回差动级170的反转输入端子，输出电压VO对差动级170的非反转输入端子的输入电压VI以同相进行追踪变化(以下各实施例中也一样)。

差动输入级具有：第1差动级170、第1电流镜(Pch电流镜)130、第2电流镜(Nch电流镜)140、第1及第2联络电路150、160。

第1差动级170具有：Nch晶体管对(差动晶体管对)(112、111)，其源极结合，栅极分别连接到提供输入电压VI的输入端子1、及输出输出电压VO的输出端子2；电流源113，一端连接到第5电源端子(E5)，另一端连接到Nch晶体管(112、111)的结合了的源极。

第1电流镜130具有Pch晶体管对(132、131)，其源极共通连接到提供高位侧的电源电压的第1电源端子E1，漏极分别连接到第1节点N1、第2节点N2。Pch晶体管对(132、131)的栅极之间连接，连接到作为Pch晶体管131的作为漏极节点的节点N2。第1、第2节点N1、N2分别是电流镜130的输出和输入。Nch差动晶体管对(112、111)的漏极节点(差动对的输出对)分别连接到第1、第2节点N1、N2。将PchMOS晶体管、NchMOS晶体管简称为Pch晶体管、Nch晶体管。

第2电流镜140具有Nch晶体管对(142、141)，其源极共通连接到提供低位侧的电源电压的第2电源端子E2，漏极分别连接到第3节点N3、第4节点N4。Nch晶体管对(142、141)的栅极通用地连接，连接到作为Nch晶体管141的作为漏极节点的第4节点N2。节点对(N3、N4)分别是Nch晶体管140的输出和输入。

第1联络电路150由连接在节点N2和节点N4之间的浮游电流源151构成的浮游电流源电路构成，上述节点N2是第1电流镜130的输入节点，上述节点N4是第2电流镜140的输入节点。以下将第1联络电路150称为第1浮游电流源电路150。

第2联络电路160由在节点N1和节点N3之间并联的Pch晶体管152及Nch晶体管153构成的浮游电流源电路构成，上述节点N1是第1电流镜130的输出节点，上述节点N3是第2电流镜140的输出节点。向Pch晶体管152及Nch晶体管153的栅极分别提供偏压BP2、BN2。以下将第2联络电路160称为第2浮游电流源电路160。

第1浮游电流源电路150例如可与第2浮游电流源电路160相同，由并联的Pch晶体管及Nch晶体管构成的浮游电流源构成。或者，也可由向各自的栅极提供偏压、在电流镜130、140的输入节点(节点N2、N4)之间串联连接的Nch晶体管及Pch晶体管构成的浮游电流源构成。后一构成中，电流镜130、140的输入节点(节点N2、N4)之间的电流基本控制为恒定电流。

输出放大级110具有：Pch晶体管101，连接在提供输出用的高位侧电源电压的第3电源端子E3和输出端子2之间，栅极连接到差动输入级的节点N1；Nch晶体管102，连接在提供输出用的低位侧电源电压的第4电源端子E4和输出端子2之间，栅极连接到差动输入级的节点N3。此外，也可是E1和E3连接到通用的电源(VDD)、E2和E4连接到通用的电源(GND)等的构成。稍后论述电源。

电流控制电路120具有源极之间连接并连接于输出端子2、栅极之间连接并连接于输入端子1的Nch晶体管103及Pch晶体管104。并且，作为Nch晶体管103的漏极端子和第1电源端子E1之间连接的负荷元件，具有电流源121。作为Pch晶体管104的漏极端子和第2电源端子E2之间连接的负荷元件，具有电流源122。进一步，具有在第1电源端子E1和差动输入级的节点N4之间以串联方式连接的电流源123及Pch晶体管105。进一步，具有在第2电源端子E2和差动输入级的节点N2之间以串联方式连接的电流源124及Nch晶体管106。Pch晶体管105的栅极连接到Nch晶体管103和电流源121的连接点3。Nch晶体管106的栅极连接到Pch晶体管104和电流源122的连接点4。此外，在图1中，也可是将Pch晶体管105的源极连接到第1电源端子E1、将电流源121连接到Pch晶体管105的漏极和节点N4之间的构成。也可是将Nch晶体管106的源极连接到第2电源端子E2、将电流源124连接到Nch晶体管106的漏极和节点N2之间的构成。以下说明的实施例也一样。或者也可是如下构成：删除Pch晶体管105，对电流源123，将节点3的电位作为控制信号控制其激活、不激活(激活时电流输出，不激活时电流停止)。同样也可是如下构成：删除Nch晶体管106，对电流源124，将节点4的电位作为控制信号控制其激活、不激活(激活时电流输出，不激活时电流停止)。

此外，负荷元件不限于电流源，只要是以下元件即可：对应于晶体管103或104的动作，使节点3或4的电位变动，可切换电流源123、124各自的激活和不激活。具体而言，构成负荷元件的电流源121、122可置换为电阻元件、二极管。负荷元件由二极管构成的例子作为第7实施例稍后进行说明。

在图1中，电流控制电路120在输入端子1的输入电压VI相对输出端子2的输出电压VO大幅变化时进行动作，向差动输入级的第2电流镜140的输入侧的电流(Nch晶体管141的漏极电流)，从节点N4结合电流源123的电流I5(源极电流，又称拉电流即sourcecurrent)，增加电流值，从而加速输出端子2的充电动作。或者，电流控制电路120向差动输入级的第1电流镜130的输入侧的电流(Pch晶体管131的漏极电流)，从节点N2结合电流源124的电流I6(反向电流，又称漏电流即sinkcurrent)，增加电流值，从而加速输出端子2的放电动作。

以下说明图1所示的输出电路的动作。此外，将输出稳定状态下的电流源113、123、124的电流作为I1、I5、I6，将浮游电流源151的电流作为I3，将浮游电流源(152、153)的总电流作为I4(＝I3)。并且，输入电压VI是跨步电压。

首先说明电流控制电路120以外的输出电路的动作。输入端子1的输入电压VI相对输出端子2的输出电压VO向第1电源端子E1(高压)一侧较大变化时，Nch差动对的晶体管111、112分别变为断开(非导通)、接通(导通)，和输出稳定状态时(即输出电压VO＝输入电压VI平衡时)相比，从Pch电流镜130的输入端(节点N2)流入到Nch差动对的电流(晶体管111的漏极电流)减少，从Pch电流镜130的输出端(节点N1)流入到Nch差动对的电流(晶体管112的漏极电流)增加，Nch差动对的晶体管111、112的漏极电流的电流值的差变大。

通过Nch差动对的晶体管111的漏极电流的减少，二极管接法的Pch晶体管131的漏极电流减少，与之对应，Pch晶体管131的栅极/源极间电压(绝对值)变小，因此Pch晶体管131的栅极电位上升。这样一来，Pch晶体管131和栅极共通连接的Pch晶体管132的漏极电流也减少。并且，Pch晶体管132的漏极电流减少，从Pch晶体管132的漏极(节点N1)抽取到Nch差动对一侧的电流(晶体管112的漏极电流)增加。因此，产生对节点N1的放电作用，节点N1的电位降低。

因节点N1的电位降低，在浮游电流源(152、153)的Pch晶体管152(栅极电压＝电压BP2)中，其栅极/源极间电压(绝对值)变小，Pch晶体管152的漏极电流减少。另一方面，Nch电流镜140的输出电流(Nch晶体管142的漏极电流)变为使浮游电流源151的电流I3折返的电流，和输出稳定状态基本保持相同程度。因此，Pch晶体管152的漏极电流减少，Nch晶体管142的漏极电流不变，所以产生对Nch晶体管142的漏极(节点N3)的放电作用。因此，Nch晶体管142的漏极(节点N3)的电位降低。此外，因Nch晶体管142的漏极(节点N3)的电位降低，浮游电流源(152、153)的Nch晶体管153的栅极/源极间电压扩大，所以Nch晶体管153的电流值增加，节点N1的电位进一步降低。

其结果是，因节点N1的电位下降，输出放大级110的Pch晶体管101的栅极/源极间电压(节点N1和第3电源电压E3之间的差电压的绝对值)扩大，基于输出放大级110的Pch晶体管101的、从第3电源端子E3到输出端子2的充电电流增加。另一方面，因节点N3的电位下降，输出放大级110的Nch晶体管102的栅极/源极间电压减少，基于输出放大级110的Nch晶体管102的、从输出端子2到第4电源端子E4的放电电流减少。这样一来，输出端子2的输出电压VO上升。并且，当输出电压VO接近输入电压V1附近时，Nch差动对的晶体管111、112的电流值的差变小，Pch电流镜130、浮游电流源(152、153)的各节点电位、各晶体管的电流恢复到平衡状态。并且，输出电压VO达到输入电压VI时，变为输出稳定状态。

另一方面，当输入端子1的输入电压VI相对输出端子2的输出电压VO向第2电源端子E2(低压)的电源电压一侧大幅度变化时，Nch差动晶体管对的晶体管111、112分别变为接通、断开，和输出稳定状态时相比，从电流镜130的输入端(节点N2)流入到Nch差动对的电流(＝晶体管111的漏极电流)增加，从Pch电流镜130的输出端(节点N1)流入到Nch差动对的电流(＝晶体管112的漏极电流)减少，Nch差动对的晶体管111、112的漏极电流的电流值的差变大。

因Nch差动对的晶体管111的漏极电流的增加，二极管接法的Pch晶体管131的漏极电流增加，与之对应，Pch晶体管131的栅极/源极间电压(绝对值)增加，因此Pch晶体管131的栅极电位下降。这样一来，Pch晶体管131和栅极共通连接的Pch晶体管132的漏极电流也增加。并且，Pch晶体管132的漏极电流增加，从Pch晶体管132的漏极(节点N1)抽取到Nch差动对一侧的电流(＝晶体管112的漏极电流)减少，因此产生对Pch晶体管132的漏极(节点N1)的充电作用。因此，节点N1的电位上升。

因节点N1的电位上升，浮游电流源(152、153)的Pch晶体管152的栅极/源极间电压(绝对值)扩大，流过Pch晶体管152的电流增加。另一方面，Nch电流镜140的输出电流(Nch晶体管142的漏极电流)变为折返了浮游电流源151的电流I3的电流，基本保持为和输出稳定状态相同的程度。因此，Nch晶体管142的漏极(节点N3)的电位因流入到Pch晶体管152的电流增加、Nch晶体管142的漏极电流不变，所以产生对节点N3的充电作用。因此，节点N3的电位上升。

其结果是，因节点N1的电位上升，输出放大级110的Pch晶体管101的栅极/源极间电压(绝对值)减少，基于输出放大级110的Pch晶体管101的、从第3电源端子E3到输出端子2的充电电流减少。另一方面，因节点N3的电位上升，输出放大级110的Nch晶体管102的栅极/源极间电压扩大，基于输出放大级110的Nch晶体管102的、输出端子2到第4电源端子E4的放电电流增加。这样一来，输出端子2的输出电压VO下降。并且，当输出电压VO接近输入电压VI附近时，Nch差动对的晶体管111、112的电流值的差变小，Pch电流镜130、浮游电流源(152、153)的各节点电位、各晶体管的电流向平衡状态恢复。并且，当输出电压VO达到输入电压VI时，变为输出稳定状态。

接着说明电流控制电路120的动作。电流控制电路120的动作起到对不接受电流控制电路120的控制的普通的差动放大动作的追加的作用。输入端子1的输入电压VI相对输出端子2的输出电压VO向第1电源端子E1(高压)一侧大幅度变化、Nch晶体管103的栅极/源极间电压超过其阈值电压Vtn时，即输出电压VO和第1电源端子E1的电压VE1的电压差与、输入电压VI和第1电源端子E1的电压VE1的电压差相比，超过Nch晶体管103的阈值电压Vtn时(VI-VO＞Vtn＞0)，Nch晶体管103接通。

因此，Nch晶体管103的漏极和电流源121的连接点3的电压从第1电源端子E1的电压下降到输出电压VO一侧，栅极连接到连接点3的Pch晶体管105接通。

这样一来，电流源123的电流I5通过接通状态的Pch晶体管105提供到Nch电流镜140的输入端(节点N4)。此时，Pch晶体管104为断开状态，Pch晶体管104的漏极和电流源122的连接点4的电压是第2电源端子E2的电压，栅极连接到连接点4的Nch晶体管106变为断开状态。

此外，图1的输出电路中，在不接受电流控制电路120的控制的普通的差动放大动作中，如上所述，输入电压VI相对输出电压VO向电源端子E1(高压)一侧大幅度变化时，因Nch差动对的输出电流的变化(Nch晶体管111、112的漏极电流的减少及增加)，节点N1、N3的电位下降，产生基于输出放大级110的晶体管101、102的、输出端子2的充电作用。除了该输出端子2的充电作用，当电流控制电路120的电流源123的电流I5提供到节点N4时，Nch电流镜140的输入电流(Nch晶体管141的漏极电流)增加。因此，Nch电流镜140的输出电流(Nch晶体管142的漏极电流)也增加，对节点N3的放电作用进一步增强。因此，节点N3的电位下降。并且，因节点N3的电位下降，浮游电流源(152、153)的Nch晶体管153的栅极/源极间电压扩大，流入到Nch晶体管153的漏极电流增加，因此对节点N1的放电作用进一步增强。因此，节点N1的电位也下降。

其结果促进了节点N1、N3的电位下降，输出放大级110的Pch晶体管101的栅极/源极间电压(绝对值)进一步扩大，输出放大级110的Nch晶体管102的栅极/源极间电压迅速减少，输出端子2的输出电压VO的上升变快。即，从电流控制电路120提供的电流I5与从第1浮游电流源电路150输出的一侧的电流结合，加算到Nch电流镜140的输入电流，从而加速输出端子2的充电动作，输出电压VO的上升变快。

此外，输出信号VO接近输入电压VI、其电压差(Nch晶体管103的栅极/源极间电压)变小到Nch晶体管103的阈值电压以下时，即输出电压VO和第1电源端子电压VE1的电压差与、输入电压VI和第1电源端子电压VE1的电压差相比，变小到Nch晶体管103的阈值电压Vtn以下时(VI-VO≤Vtn)，Nch晶体管103断开(非导通)，连接点3的电压上升，结果Pch晶体管105断开。因此，从电流源123到节点N4的电流I5的供给停止，输出端子2的充电加速作用也停止。之后转换到以上说明的、不接受电流控制电路120的作用的普通的差动放大动作，进行输出端子2的充电动作，当输出电压VO达到输入电压VI时，变为输出稳定状态。

另一方面，当输入端子1的输入电压VI相对输出端子2的输出电压VO向第2电源端子E2(低压)的电源电压一侧大幅度变化时，Pch差动晶体管104的栅极/源极间电压的绝对值超过其阈值电压(绝对值)时，即输出电压VO和第2电源端子E2的电压差与、输入电压VI和第2电源端子E2的电压差相比，超过Pch晶体管104的阈值电压Vtp的绝对值时(VI-VO＜Vtp＜0，即|VI-VO|＞|Vtp|)，Pch晶体管104接通。

因Pch晶体管104的接通，连接点4的电压(Nch晶体管106的栅极电压)上升，Nch晶体管106接通。这样一来，电流源124的电流I6作为反向电流从Pch电流镜130的输入端(节点N2)被吸入到电流控制电路120一侧。此时，Nch晶体管103为断开状态，连接点3是第1电源端子E1的电压，Pch晶体管105为断开状态。

此外，图1的输出电路中，在不接受电流控制电路120的控制的普通的差动放大动作中，如上所述，输入电压VI相对输出电压VO向电源端子E2(低压)一侧大幅度变化时，因Nch差动对的输出电流的变化(Nch晶体管111、112的漏极电流的减少及增加)，节点N1、N3的电位被提升，产生基于输出放大级110的晶体管101、102的、输出端子2的放电作用。除了该输出端子2的放电作用，通过电流控制电路120而使电流源124的电流I6从节点N2吸入时，Pch电流镜130的Pch晶体管131的输入电流的电流值增加。因此，Pch电流镜130的输出电流(Pch晶体管132的漏极电流)也增加，对节点N1的充电作用进一步增强。因此，节点N1的电位上升。并且，因节点N1的电位上升，浮游电流源(152、153)的Pch晶体管152的栅极/源极间电压(绝对值)扩大，流入到Pch晶体管152的漏极电流增加，因此对节点N3的充电作用进一步增强。因此，节点N3的电位也上升。

其结果促进了节点N1、N3的电位上升，输出放大级110的Pch晶体管101的栅极/源极间电压(绝对值)迅速减少，输出放大级110的Nch晶体管102的栅极/源极间电压进一步扩大，输出端子2的输出电压VO的下降变快。即，电流控制电路120的电流源124的电流I6(反向电流)与输入到第1浮游电流源电路150的一侧的电流结合，加算到Pch电流镜130的输入电流，从而加速输出端子2的放电动作，输出电压VO的下降变快。

此外，输出信号VO接近输入电压VI、其电压差(绝对值)变小到Pch晶体管104的阈值电压(绝对值)以下时，即输出电压VO和第2电源端子电压VE2的电压差与、输入电压VI和第2电源端子电压VE2的电压差相比，变小到Pch晶体管104的阈值电压Vtp的绝对值以下时(|VI-VO)≤|Vtp|)，Pch晶体管104断开，连接点4的电压下降，Nch晶体管106断开，来自节点N4的吸入电流I6停止，输出端子2的放电加速作用也停止。之后转换到以上说明的、不接受电流控制电路120的作用的普通的差动放大动作，进行输出端子2的放电动作，当输出电压VO达到输入电压VI时，变为输出稳定状态。

如上所述，电流控制电路120在输入电压VI和输出信号VO的电压差较大时动作，加速输出端子2的充电动作或放电动作，在输出电压VO接近输入电压VI时自动停止。当输入电压VI的变化较小、输入电压VI和输出信号VO的电压差为Nch晶体管103的阈值电压或Pch晶体管104的阈值电压(绝对值)以下时，电流控制电路120不动作。此外，晶体管103、104可以是尺寸足够小的元件，优选使连接到输入端子1的晶体管103、104的栅极寄生电容抑制得较小，将图1的输出电路的输入电容的增加抑制到最小限度。

(放电时和充电时的输出电压波形的对称性和面积)

接着说明本实施例中的输出电压波形。

另外，输入电压VI向第2电源端子E2(低压)一侧大幅度变化时的电流控制电路120的电流I6的作用，是增加Pch电流镜130(131、132)的输入侧电流的作用。该作用与Nch差动对(112、111)的驱动电流I1流入到晶体管111并增加Pch电流镜130(131、132)的输入侧电流的作用相同。即，电流控制电路120的电流I6具有和基于Nch差动对(112、111)的放大作用相同的作用。

另一方面，输入电压VI向第1电源端子E1(高压)侧大幅度变化时的电流控制电路120的电流I5的作用，是增加Nch电流镜140(141、142)的输入侧电流的作用。该作用可视作与存在Pch差动对时同等的作用。

因此，电流控制电路120动作期间的输出端子2的充电动作及放电动作，可看作与同时具有Nch差动对和Pch差动对的差动放大器的动作相同。

因此，在图1中，考虑到驱动Nch差动对的电流源的电流I1，通过调整电流控制电路120的电流源123、124的电流I5、I6，可进行和同时具有Nch差动对、Pch差动对的差动放大器同样的动作，易于实现充电时和放电时的输出电压波形的对称性。

此外，根据图1的实施例，可以单一导电型来构成差动输入级的差动对，从而可减少元件个数，并减小面积。

(相位补偿电容)

接着说明本实施例中的相位补偿电容。

在图1所示的实施例中，为确保返回连接构成中的输出稳定性，可设置相位补偿电容。在图1中，相位补偿电容例如可设置在输出端子2和输出放大级110的Pch晶体管101和Nch晶体管102的一个(节点N1或N3)或双方的栅极(节点N1及N3)之间。对应于相位补偿电容的连接，通过调整电流控制电路120的电流源123、124的电流I5、I6，可实现相位补偿电容的迅速的充放电，也可实现充电时和放电时的输出电压波形的对称性。

(驱动速度、耗电)

接着说明本实施例中的驱动速度、耗电。

在图1的实施例中，输入电压VI相对输出电压VO大幅度变化时，电流控制电路120动作，加速充电动作及放电动作。

充电加速及放电加速的期间仅是输出电压VO大幅度变化的期间，相对数据输出期间是十分短的期间，因此基于电流控制电路120的动作的耗电的增加十分小。

当输入电压VI的变化较小时、输出电压VO达到输入电压VI后，电流控制电路120停止。因此，即使减小输出稳定状态下的空载电流(电流I1、I3、I4及输出放大级110的Pch晶体管101、102的电流)并抑制静耗电，也可实现可进行输出端子2的高速充电、高速放电的数据线负荷的高速驱动。因此，图1的输出电路可实现低耗电、高速驱动。

(电源端子的供给电压)

接着说明本实施例中的电源端子的供给电压。例如将图1的构成作为驱动图23(B)的OLED驱动器的输出范围的输出电路使用时，可使第1、第3电源端子E1、E3的电源电压均为高位侧电源电压VDD，使第2、第4、第5电源端子E2、E4、E5的电源电压均为低位侧电源电压VSS。

另一方面，将图1的构成作为驱动图23(A)的LCD驱动器的正极及负极输出范围的输出电路使用时，和OLED驱动器用输出电路一样，可使第1、第3电源端子E1、E3的电源电压均为高位侧电源电压VDD，使第2、第4、第5电源端子E2、E4、E5的电源电压均为低位侧电源电压VSS。并且，存在进一步提供共模电压(COM)附近的正极输出范围的下限对应的电源电压VML、负极输出范围的上限对应的电源电压VMH的情况。此时，在驱动正极输出范围的输出电路中，可使第1、第3电源端子E1、E3的电源电压均为VDD，使第2、第4的电源端子E2、E4的电源电压均为VML，使第5电源端子E5的电源电压为VSS。尤其是通过减小流入的电流较大的输出放大级110的第3、第4电源端子E4、E4间的电源电压差，可降低取决于(电流×电压)的耗电，并具有抑制发热的效果。

此外，对于与N型差动输入级170的电流源113连接的第5电源端子E5的电源电压，N型差动输入级170的动作范围下限变为比第5电源端子E5高出Nch差动晶体管对(112、111)的阈值电压的电压。

在Nch晶体管对(112、111)的阈值电压一定程度上较大的情况下，如使第5电源端子E5为VSS，则对VML～VDD的正极输出范围的驱动不产生障碍。当Nch差动晶体管对(112、111)的阈值电压基本接近0时，当然也可使第5电源端子E5为VML。

并且也可以是，第1、第3电源端子E1、E3的电源电压均为VDD，第2、第5电源端子E2、E5的电源电压均为VSS，仅第4电源端子E4的电源电压为VML。

此外在图1中，电流控制电路120的第1、第2电源端子为E1、E2，但也可与电流镜130、140的电流端子分离，与输出放大级110的第3、第4电源端子E3、E4对应。

(本实施例和相关技术的比较)

以下比较说明图1的本实施例的电流控制电路120和图25所示的相关技术。

图1的电流控制电路120、图25的控制电路90的晶体管93-1、93-2、电流源91、92、及差动输入级50的晶体管65、66、65-9、66-10、辅助电流源53、54均在输入电压大幅度变化时动作，具有提供或吸入电流的作用。

但是两者的电流的供给及吸入作用的连接目的地不同。

在图25的输出电路中，进行连接，以增加Nch差动对(63、64)及Pch差动对(61、62)的驱动电流。因此，为了实现输出电压波形的对称性，差动输入级必须是同时具有Nch差动对和Pch差动对的输出电路。

另一方面，在图1的实施例中，电流控制电路120的电流源123、124连接，以使各自的电流I5、I6与电流镜130、140的输入侧的电流结合，增加电流值，在输入电压大幅度变化时动作，进行和Nch差动对及Pch差动对同等的放大作用。因此，在仅由一个导电型的差动对构成差动输入级的构成中，也易于实现输出电压波形的对称性。

进一步，在图1的实施例中，可通过单一导电型构成差动对，从而可减少元件个数，减小面积，并实现差动对的静耗电电流的减少。

并且，在图1的实施例中，来自电流控制电路120的追加电流(I5、I6)不借助差动对地加算到电流镜130、140的输入电流，因此不受差动晶体管的接通电阻的影响等，充电加速及放电加速的响应特性良好。

并且，在图1的实施例中，在基于电流控制电路120的、输出端子2的充电加速及放电加速的各动作中，基本不产生相位补偿电容的容量性耦合造成的、输出放大级110的贯通电流。这是因为，通过基于来自电流控制电路120的电流(I5或I6)的、电流镜130或140的输出电流的增加，输出放大级110的晶体管101、102的栅极(节点N1、N3)的电压变化加速的同时，相位补偿电容(例如设置在输出端子2和输出放大级110的Pch晶体管101和Nch晶体管102的一个(节点N1或N3)或两者的栅极(节点N1及N3)之间时)的充电放电也被加速。因此在图1中，无需图25的输出辅助电路100这样的用于抑制贯通电流的追加电路。

(实施例2)

接着说明本发明的第2实施例。图2是表示本发明的第2实施例的输出电路的构成的图。图2的输出电路将图1的电流镜130、140变换为低压共源共栅电流镜130’、140’。图2的输出电路和图1一样，具有：差动输入级，差动接受输入电压VI和输出电压VO；输出放大级110，接受差动输入级的第1及第2输出(节点N1、N3)，进行推挽动作，将和输入电压VI对应的输出电压VO从输出端子2输出；电流控制电路120，检测输入电压VI和输出电压VO的电位差，对应于该电位差，进行电流镜130’或140’的电流控制。除了电流镜130’、140’的构造外，其他和图1相同。

差动输入级具有：第1差动级170；Pch电流镜130’；Nch电流镜140’；第1及第2浮游电流源电路150、160。以下说明电流镜130’、140’的构成，省略第1差动级170、第1及第2浮游电流源电路150、160、电流控制电路120的构成的详细说明。

Pch电流镜130’由连接在第1电源端子E1和节点对(N1、N2)之间的低压共源共栅电流镜构成。

具体而言由以下构成：第1级的Pch晶体管对(132、131)，其栅极共通连接，源极共通连接到第1电源端子E1；第2级的Pch晶体管对(134、133)，其栅极共通连接，接受偏压BP1，源极分别连接到第1级的Pch晶体管对(132、131)的漏极，漏极连接到节点对(N1、N2)。第1级的Pch晶体管对(132、131)的共通连接栅极连接到节点N2。节点对(N1、N2)分别作为Pch电流镜130’的输出和输入。第1差动级170的Nch差动晶体管对(112、111)的输出对连接到Pch晶体管132、134的连接点(节点N5)和Pch晶体管131、133的连接点(节点N6)。

Nch电流镜140’由连接在第2电源端子E2和节点对(N3、N4)之间的低压共源共栅电流镜构成。具体而言由以下构成：第1级的Nch晶体管对(142、141)，其栅极共通连接，源极共通连接到第2电源端子E2；第2级的Nch晶体管对(144、143)，其栅极共通连接，接受偏压BN1，源极分别连接到第1级的Nch晶体管对(142、141)的漏极，漏极连接到节点对(N3、N4)。第1级的Nch晶体管对(142、141)的共通连接栅极连接到节点N4。节点对(N3、N4)分别作为Nch电流镜140’的输出和输入。

电流控制电路120的电流源123通过晶体管105连接到Nch电流镜140’的输入端(节点N4)，电流源124通过晶体管106连接到Pch电流镜130’的输入端(节点N2)。

以下说明图2所示的输出电路的动作。首先说明电流控制电路120以外的输出电路的动作。当输入端子1的输入电压VI相对输出端子2的输出电压VO向第1电源端子E1(高压)一侧大幅度变化时，Nch差动对的晶体管111、112分别变为断开、接通，和输出稳定状态时相比，从电流镜130’的输入侧的Pch晶体管131、133的连接点(节点N6)流入到Nch差动对的电流(＝晶体管111的漏极电流)减少，从Pch电流镜130’的输出侧的Pch晶体管132、134的连接点(节点N5)流入到Nch差动对的电流(＝晶体管112的漏极电流)增加，Nch差动对的晶体管111、112的漏极电流的电流值的差变大。

通过Nch差动对的晶体管111的漏极电流的减少，Pch晶体管131的漏极电流减少。因此，产生减小Pch晶体管131的漏极/源极间电压(节点N6和第1电源端子E1之间的差电压的绝对值)的作用，但Pch晶体管133的栅极/源极间电压(电压BP1和节点N6间的差电压的绝对值)增加。因此，产生Pch晶体管133的漏极(节点N2)的充电作用。结果是，对应于Pch晶体管131的漏极电流的减少，Pch晶体管133的漏极(节点N2)的电位上升。

另一方面，栅极与Pch晶体管131共通连接到节点N2的Pch晶体管132的漏极电流也减少。此时，Pch晶体管132、134的连接点(节点N5)的电位因Pch晶体管132的漏极电流减少、抽取到Nch差动对侧的晶体管112的漏极电流增加，所以产生对节点N5的放电作用，电位下降。这样一来，Pch晶体管134的栅极/源极间电压(绝对值)减少，提供到节点N1的Pch晶体管134的漏极电流减少。因此，产生对节点N1的放电作用，节点N1的电位下降。

因节点N1的电位降低，流入到浮游电流源(152、153)的Pch晶体管152的电流减少。另一方面，Nch电流镜140’的输出电流(Nch晶体管142、144的漏极电流)变为浮游电流源151的电流I3的反射镜电流，和输出稳定状态基本保持相同程度。Pch晶体管152的漏极电流减少，Nch晶体管144的漏极电流不变，所以产生对Nch晶体管144的漏极(节点N3)的放电作用，Nch晶体管144的漏极(节点N3)的电位降低。此外，因Nch晶体管144的漏极(节点N3)的电位降低，浮游电流源(152、153)的Nch晶体管153的栅极/源极间电压扩大。因此，Nch晶体管153的电流值增加，节点N1的电位进一步降低。

其结果是，因节点N1的电位下降，输出放大级110的Pch晶体管101的栅极/源极间电压(绝对值)扩大，基于输出放大级110的Pch晶体管101的、从第3电源端子E3到输出端子2的充电电流增加。另一方面，因节点N3的电位下降，输出放大级110的Nch晶体管102的栅极/源极间电压减少，基于输出放大级110的Nch晶体管102的、从输出端子2到第4电源端子E4的放电电流减少。这样一来，输出端子2的输出电压VO上升。并且，当输出电压VO接近输入电压V1附近时，Nch差动对的晶体管111、112的电流值的差变小，Pch电流镜130、浮游电流源(152、153)的各节点电位、各晶体管的电流向平衡状态恢复。并且，输出电压VO达到输入电压VI时，变为输出稳定状态。

另一方面，当输入端子1的输入电压VI相对输出端子2的输出电压VO向第2电源端子E2(低压)一侧大幅度变化时，Nch差动晶体管对的晶体管111、112分别变为接通、断开，和输出稳定状态时相比，从电流镜130’的输入侧的Pch晶体管131、133的连接点(节点N6)流入到Nch差动对的电流(＝晶体管111的漏极电流)增加，从Pch电流镜130’的输出侧的Pch晶体管132、134的连接点(节点N5)流入到Nch差动对的电流(＝晶体管112的漏极电流)减少，Nch差动对的晶体管111、112的漏极电流的电流值的差变大。

因Nch差动对的晶体管111的漏极电流的增加，Pch晶体管131的漏极电流增加。因此，产生Pch晶体管131的漏极/源极间电压(绝对值)的扩大作用，但Pch晶体管133的栅极/源极间电压(绝对值)减少，因此对Pch晶体管133的漏极(节点N2)产生放电作用。结果是，对应于Pch晶体管131的漏极电流的增加，Pch晶体管133的漏极(节点N2)的电位下降。

另一方面，栅极与Pch晶体管131共通连接到节点N2的Pch晶体管132的漏极电流也增加。此时，Pch晶体管132、134的连接点(节点N5)的电位因Pch晶体管132的漏极电流增加、从节点N5抽取到Nch差动对侧的电流(＝晶体管112的漏极电流)减少，所以产生对节点N5的充电作用，电位上升。这样一来，Pch晶体管134的栅极/源极间电压(绝对值)扩大，提供到节点N1的Pch晶体管134的漏极电流增加。因此，产生对节点N1的充电作用，节点N1的电位上升。

因节点N1的电位上升，浮游电流源(152、153)的Pch晶体管152的栅极/源极间电压(绝对值)扩大，流入到Pch晶体管152的电流增加。另一方面，Nch电流镜140’的输出电流(Nch晶体管142、144的漏极电流)变为浮游电流源151的电流I3的反射镜电流，和输出稳定状态基本保持相同程度。Nch晶体管144的漏极(节点N3)的电位因Pch晶体管152的漏极电流增加、Nch晶体管144的漏极电流不变，所以产生对节点N3的充电作用。因此，节点N3的电位上升。

其结果是，因节点N1的电位上升，输出放大级110的Pch晶体管101的栅极/源极间电压(节点N1和第3电源电压E3间的差电压的绝对值)减少，基于输出放大级110的Pch晶体管101的、从第3电源端子E3到输出端子2的充电电流减少。另一方面，因节点N3的电位上升，输出放大级110的Nch晶体管102的栅极/源极间电压扩大，基于输出放大级110的Nch晶体管102的、输出端子2到第4电源端子E4的放电电流增加。这样一来，输出端子2的输出电压VO下降。并且，当输出电压VO接近输入电压VI附近时，Nch差动对的晶体管111、112的电流值的差变小，Pch电流镜130’、浮游电流源(152、153)的各节点电位、各晶体管的电流恢复为平衡状态。并且，输出电压VO达到输入电压VI时，变为输出稳定状态。

接着简单说明电流控制电路120的动作。电流控制电路120的动作起到对不接受电流控制电路120的控制的普通的差动放大动作的追加的作用。电流控制电路120的构成及详细动作和图1中说明的一样。即，电流控制电路120在输入电压VI相对输出电压VO向第1电源端子E1(高压)一侧大幅度变化时，将电流源123的电流I5提供到Nch电流镜140’的输入端(节点N4)。

此外，图2的输出电路中，在不接受电流控制电路120的控制的普通的差动放大动作中，如上所述，输入电压VI相对输出电压VO向电源端子E1(高压)一侧大幅度变化时，因Nch差动对的输出电流的变化(Nch晶体管111、112的漏极电流的减少及增加)，节点N1、N3的电位下降，产生基于输出放大级110的晶体管101、102的、输出端子2的充电作用。除了该输出端子2的充电作用之外，通过电流控制电路120使电流源123的电流I5提供到节点N4时，Nch电流镜140’的输入电流(Nch晶体管141、143的漏极电流)增加。这样一来，Nch电流镜140’的输出电流(Nch晶体管142、144的漏极电流)也增加，对节点N3的放电作用进一步增强。因此，节点N3的电位下降。并且，因节点N3的电位下降，浮游电流源(152、153)的Nch晶体管153的栅极/源极间电压扩大，流入到Nch晶体管153的漏极电流增加，因此对节点N1的放电作用进一步增强。因此，节点N1的电位也下降。

其结果促进了节点N1、N3的电位下降，输出放大级110的Pch晶体管101的栅极/源极间电压(绝对值)进一步扩大，输出放大级110的Nch晶体管102的栅极/源极间电压迅速减少，输出端子2的输出电压VO的上升变快。即，从电流控制电路120提供的电流I5加算到Nch电流镜140’的输入电流，从而加速输出端子2的充电动作，输出电压VO的上升变快。

另一方面，电流控制电路120在输入电压VI相对输出电压VO向第2电源端子E2(低压)一侧大幅度变化时，从Pch电流镜130’的输入端(节点N2)吸入电流源124的电流I6。

此外，图2的输出电路中，在不接受电流控制电路120的控制的普通的差动放大动作中，如上所述，输入电压VI相对输出电压VO向电源端子E2(低压)一侧大幅度变化时，因Nch差动对的输出电流的变化(Nch晶体管111、112的漏极电流的增加及减少)，节点N1、N3的电位上升，产生基于输出放大级110的晶体管101、102的、输出端子2的放电作用。除了该输出端子2的放电作用以外，通过电流控制电路120使电流源124的电流I6从节点N2吸入时，Pch电流镜130’的输入电流(Pch晶体管131、133的漏极电流)增加。这样一来，Pch电流镜130’的输出电流(Pch晶体管132、134的漏极电流)也增加，对节点N1的充电作用进一步增强。因此，节点N1的电位上升。并且，因节点N1的电位上升，浮游电流源(152、153)的Pch晶体管152的栅极/源极间电压(绝对值)扩大，流入到Pch晶体管152的漏极电流增加，因此对节点N3的充电作用进一步增强。因此，节点N3的电位也上升。

其结果促进了节点N1、N3的电位上升，输出放大级110的Pch晶体管101的栅极/源极间电压(绝对值)迅速减少，输出放大级110的Nch晶体管102的栅极/源极间电压进一步扩大，输出端子2的输出电压VO的下降变快。即，电流控制电路120的吸入电流I6加算到Pch电流镜130’的输入电流，从而加速输出端子2的放电动作，输出电压VO的下降变快。

此外，输出端子2充电时、放电时，输出信号VO均接近输入电压VI，其电压差变小到Nch晶体管103、Pch晶体管104的阈值电压(绝对值)以下时，Nch晶体管103、Pch晶体管104断开，电流I5到节点N4的供给、或从节点N2的电流I6的吸入停止，输出端子2的充电或放电的加速作用也停止。之后，转换到不接受电流控制电路120的控制的普通的差动放大动作，输出电压VO达到输入电压VI时，变为输出稳定状态。

如上所述，在图2的输出电路中，电流控制电路120在输入电压VI和输出信号VO的电压差较大时动作，加速输出端子2的充电动作或放电动作，当输出电压VO接近输入电压VI时自动停止。此外，输入电压VI的变化较小、输入电压VI和输出信号VO的电压差的绝对值为Nch晶体管103的阈值电压(Vtn)或Pch晶体管104的阈值电压(绝对值＝|Vtp|)以下时(即|VI-VO|≤|Vtn|，或|VI-VO|≤|Vtp|)，电流控制电路120不作用。并且和图1一样，电流控制电路120动作期间的输出端子2的充电动作及放电动作与同时具有Nch差动对和Pch差动对的差动放大器的动作相同，因此易于实现充电时和放电时的输出电压波形的对称性。

此外，在图2的输出电路中，为确保返回连接构成中的输出稳定性，可设置相位补偿电容。在图2中，相位补偿电容例如可设置在Pch晶体管132、134的连接点(节点N5)和输出端子2之间，或Nch晶体管142、144的连接点(节点N7)和输出端子2之间的一个或两个上。或者也可设置在输出放大级110的Nch晶体管101、Pch晶体管102的一个(节点N1或N3)或双方的栅极(节点N1及N3)和输出端子2之间。对应于相位补偿电容的连接，通过调整电流控制电路120的电流源123、124的电流I5、I6，可实现相位补偿电容的迅速的充放电，可实现充电时和放电时的输出电压波形的对称性。

并且，图2的输出电路可通过单一导电型构成差动输入级的差动对，从而减少元件个数，并减小面积。和图1一样，无需用于抑制输出放大级110的贯通电流的追加电路。

进一步，图2的输出电路中，即使减小空载电流(电流I1、I3、I4及输出放大级110的Pch晶体管101、102的电流)并抑制静耗电，也可通过电流控制电路120的作用进行高速动作，可实现低耗电、高速驱动。在本实施例中，对于提供到各电源端子的电源电压，和图1相同，可参照图1中的说明。

(实施例3)

接着说明本发明的第3实施例。图3是表示本发明的第3实施例的输出电路的构成的图。图3的输出电路是在图2的输出电路中变更了电流控制电路120的连接目的地的构成。在图3中，电流控制电路120的电流源123通过Pch晶体管105连接到Nch电流镜140’的晶体管141、143的连接点(节点N8)。电流源124通过Nch晶体管106连接到Pch电流镜130’的晶体管131、133的连接点(节点N6)。其他构成和图2一样。

和图2一样，在图3中，在不接受电流控制电路120的控制的普通的差动放大动作中，输入电压VI相对输出电压VO向电源端子E1(高压)一侧大幅度变化时，节点N1、N3的电位下降，产生基于输出放大级110的晶体管101、102的输出端子2的充电作用。除了该输出端子2的充电作用外，通过电流控制电路120，电流源123的电流I5提供到节点N8时，Nch电流镜140’的输入侧的电流(Nch晶体管141的漏极电流)增加。此时，产生Nch晶体管141的漏极/源极间电压的扩大作用，但Nch晶体管143的栅极/源极间电压减少，所以对Nch晶体管143的漏极(节点N4)产生充电作用，结果是，对应于Nch晶体管141的漏极电流的增加，Nch晶体管143的漏极(节点N4)的电位上升。因此，Nch晶体管141和栅极共通连接的Nch晶体管142的漏极电流也增加，Nch电流镜140’的输出电流(Nch晶体管142、144的漏极电流)增加。该Nch电流镜140’的输出电流的增加作用和图2中的、电流控制电路120的电流源123的电流I5提供到节点N4时的作用相同。节点N3、N1的电位通过较强的放电作用而下降。因此，和图2一样，输出端子2的充电动作加速。

并且在图3中，在不接受电流控制电路120的控制的普通的差动放大动作中，输入电压VI相对输出电压VO向电源端子E2(低压)一侧大幅度变化时，节点N1、N3的电位上升，产生基于输出放大级110的晶体管101、102的输出端子2的放电作用。除了该输出端子2的放电作用外，通过电流控制电路120，电流源124的电流I6从节点N6吸入时，Pch电流镜130’的输入侧的电流(晶体管131的漏极电流)增加。此时，产生Pch晶体管131的漏极/源极间电压(绝对值)的扩大作用，但Pch晶体管133的栅极/源极间电压(绝对值)减少，所以对Pch晶体管133的漏极(节点N2)产生放电作用，结果是，对应于Pch晶体管131的漏极电流的增加，Pch晶体管133的漏极(节点N2)的电位下降。因此，Pch晶体管131和栅极共通连接的Pch晶体管132的漏极电流也增加，Pch电流镜130’的输出电流(Pch晶体管132、134的漏极电流)增加。该Pch电流镜130’的输出电流的增加作用和图2中的、电流控制电路120的电流源124的电流I6从节点N2吸入时相同的作用。节点N1、N3的电位通过较强的充电作用而上升。因此，和图2一样，输出端子2的放电动作加速。

因此，图3的输出电路和图2具有同等的作用、同样的特性。此外，图2和图3的输出电路中，来自电流控制电路120的电流源123、124的电流与电流镜130’、140’的输入侧电流结合的位置不同，但均通过增加电流镜130’、140’的输入侧电流的作用，实现输出端子2的充电动作及放电动作的加速。

(实施例4)

接着说明本发明的第4实施例。图4是表示本发明的第4实施例的输出电路的构成的图。图4的输出电路是在图1的输出电路中，将Pch差动级作为第2差动级180追加，扩大输入动态范围的电路。即，在图4中，第2差动级180具有：源极共通连接的Pch晶体管115、114(Pch差动晶体管对)；连接在Pch差动晶体管对(115、114)的通用源极和第6电源端子E6之间的电流源116。Pch差动晶体管对(115、114)的栅极分别共通连接到Nch差动晶体管对(112、111)的栅极，Pch差动晶体管对(115、114)的输出对(漏极对)分别连接到节点对(N3、N4)。

图4的输出电路是在同时具有Nch差动对及Pch差动对的构成中，附加了电流控制电路120的输出电路。和图1的输出电路相比，基于元件个数的减少的面积节省效果较差，但因具有电流控制电路120，和图1一样，可实现输出端子2的充电动作及放电动作的高速化。并且，和图1一样，在保持负荷驱动速度的状态下可抑制空载电流，可实现静耗电化。

此外，图4的输出电路的电流控制电路120、和图25的相关技术的控制电路90(晶体管93-1、93-2、电流源91、92、差动输入级50的晶体管65、66、65-9、66-10、辅助电流源53、54)中，追加电流的供给及吸入作用的连接目的地不同。图4的电流控制电路120的追加电流(电流I5、I6)的连接目的地是有助于电流镜130、140的输入侧的电流增加的连接点(节点N2、N4)，不受到图25所示的差动晶体管的接通电阻的影响，因此对追加电流(电流I5、I6)具有良好的充电加速及放电加速响应性。

(实施例5)

接着说明本发明的第5实施例。图5是表示本发明的第5实施例的输出电路的构成的图。图5的输出电路是在图2的输出电路中追加了第2差动级180的构成。第2差动级180由以下构成：Pch差动晶体管对(115、114)；驱动Pch差动晶体管对(115、114)的电流源116。Pch差动晶体管对(115、114)的栅极分别共通连接到Nch差动晶体管对(112、111)的栅极。Pch差动晶体管对(115、114)的输出对(漏极对)分别连接到节点对(N7、N8)。

图5的输出电路是在同时具有Nch差动对及Pch差动对的构成中附加了电流控制电路120的输出电路。电流控制电路120以外的构成可参照图25所示的专利文献1(特开2007-208416号公报)。

图5的输出电路和图2的输出电路相比，没有元件个数减少带来的节省面积的效果，但通过具有电流控制电路120，和图2一样，可实现输出端子2的充电动作及放电动作的高速化。并且，和图2一样，在保持负荷驱动速度的状态下可抑制空载电流，实现静耗电化。电流控制电路120的追加电流(电流I5、I6)的连接目的地是有助于电流镜130、140的输入侧的电流增加的连接点(节点N2、N4)，对追加电流(电流I5、I6)具有良好的充电加速及放电加速响应性。

此外，作为本发明的第3实施例的变形例，也可向图3的输出电路追加第2差动级180。这种情况下，具有和图5的输出电路同等的性能。

(实施例6)

接着说明本发明的第6实施例。图6是表示本发明的第6实施例的输出电路的构成的图。图6的输出电路是在图1的输出电路中删除第1差动级170、而具有图4所示的第2差动级180的构成。第2差动级180具有：Pch差动晶体管对(115、114)，其源极共通连接，栅极分别连接到提供输入电压VI的输入端子1和输出输出电压VO的输出端子2；电流源116，连接在第6电源端子E6和Pch差动对晶体管对(115、114)的通用源极间。Pch差动晶体管对(115、114)的输出对(漏极对)分别连接到节点对(N3、N4)。

图6的输出电路仅是差动级的作用从Nch差动对变为Pch差动对的作用，电流控制电路120的构成及作用和图1相同。因此，具有和图1的输出电路同样的性能。

说明图6的输出电路中的电源端子的供给电压。例如，将图6的构成作为驱动图23(A)的LCD驱动器的负极输出范围的输出电路使用时，可使第1、第3、第6电源端子E1、E3、E6的电源电压均为高位侧电源电压VDD，使第2、第4电源端子E2、E4的电源电压均为低位侧电源电压VSS。并且，作为驱动负极输出范围的输出电路使用时，在提供了和共模电压(COM)附近的负极输出范围的上限对应的电源电压VMH时，第1、第3电源端子E1、E3可均为VMH，第2、第4电源端子E2、E4的电源电压可均为VSS，第6电源端子E6的电源电压可均为VDD。尤其是通过减小流入的电流较大的输出放大级110的第3、第4电源端子E4、E4间的电源电压差，可降低取决于(电流×电压)的耗电，具有抑制发热的效果。

此外，对于与P型差动输入级180的电流源116连接的第6电源端子E6的电源电压，P型差动输入级180的动作范围上限是，比第6电源端子E6低Pch差动晶体管对(115、114)的阈值电压的绝对值的电压。

在Pch晶体管对(115、114)的阈值电压的绝对值一定程度上较大的情况下，如使第6电源端子E6为VDD，则对VMH～VSS的负极输出范围的驱动不产生障碍。当Pch差动晶体管对(115、114)的阈值电压基本接近0时，当然也可使第6电源端子E6为VMH。

并且也可以是，第1、第6电源端子E1、E6的电源电压均为VDD，第2、第4电源端子E2、E4均为VSS，仅第3电源端子E3的电源电压为VMH。

此外，作为图2、图3所示的第2、第3实施例的变形例，和第6实施例一样，可将第1差动级170置换为第2差动级180，变更差动对的导电型。

(实施例7)

接着说明本发明的第7实施例。图7是表示本发明的第7实施例的输出电路的构成的图。图7的输出电路是在图1的输出电路中部分变更了电流控制电路120的构成。

在图7的电流控制电路120中，将图1的电流源121置换为二极管接法的Pch晶体管121，将电流源122置换为二极管接法的Nch晶体管122。

在电流控制电路120中，二极管接法的Pch晶体管(负荷元件)121起到如下作用：当Nch晶体管103断开时，使Pch晶体管105的栅极(连接点3)向第1电源端子E1(高压)一侧变化，停止电流I5向电流镜140的输入侧的电流加算。并且，二极管接法的Nch晶体管(负荷元件)122起到如下作用：当Pch晶体管104断开时，使Nch晶体管106的栅极(连接点4)向第2电源端子E2(低压)一侧变化，停止电流I6向电流镜130的输入侧的电流加算。

图1的电流控制电路120通过电流源构成负荷元件121、122，但用图7所示的二极管接法的晶体管构成时，也可实现同样的作用。此时，二极管接法的晶体管121、122与晶体管105、106相比，各自的阈值电压(绝对值)变小地构成。并且，虽未图示，但也可用电阻元件构成负荷元件121、122。

此外，在电流控制电路120中，将负荷元件121、122从电流源变换为二极管接法的晶体管的构成，也可适用于图1～图6的各实施例的输出电路的电流控制电路120。

(实施例8)

接着说明本发明的第8实施例。图8是表示本发明的第8实施例的输出电路的构成的图。图8的输出电路是在图1的输出电路中具有多个(N个)(170-1、170-2、…、170-N)同一导电型的差动级的构成。参照图8，差动输入级具有：Nch差动晶体管对(112_1、111_1)，由电流源113_1驱动，差动输入输入电压VI_1、输出电压VO；Nch差动晶体管对(112_2、111_2)，由电流源113_2驱动，差动输入输入电压VI_2、输出电压VO；…；Nch差动晶体管对(112_N、111_N)，由电流源113_N驱动，差动输入输入电压VI_N、输出电压VO。各差动晶体管对的第1输出之间共通连接到节点N1，第2输出之间共通连接到节点N2。

使形成差动对的晶体管对的晶体管之间的尺寸相等、且使驱动它们的电流源的电流值相等时，对N个输入电压VI_1、VI_2、…、VI_N，作为输出端子2的输出电压VO，输出N个输入电压的平均电压VO＝{(VI-1)+(VI-2)+…+(VI-N)}/N。

电流控制电路120的晶体管103、104的共通连接的栅极连接到N个输入端子(1-1～1-N)中的接受输入电压VI_1的输入端子1-1。

在图8的输出电路中，电流控制电路120也在输入电压VI-1和输出电压VO的电压差较大时动作，具有加速输出端子2的充电动作或放电动作的作用。此外，N个输入电压(VI_1、VI_2、…、VI_N)之间的电压差优选比构成N个差动对的晶体管的阈值电压足够小。

和图8所示的第8实施例一样，在图2～图7的各实施例的输出电路中，可变更为具有多个同一导电型的差动级的构成。

(实施例9)

接着说明本发明的第9实施例。图9是表示本发明的第9实施例的输出电路的构成的图。图9的输出电路在图2的输出电路中删除了Nch电流镜140’，而具有图1所示的Nch电流镜140的构成。Nch电流镜140’和Nch电流镜140均具有同样的作用，可进行置换。此外，在图3的输出电路中，可将Nch电流镜140’置换为图1的Nch电流镜140。但这种情况下，电流控制电路120的电流源123的电流I5提供到节点N4。并且，对于替代第1差动级170而仅具有第2差动级180、电流镜由低压共源共栅电流镜130’、140’构成的输出电路，可将Pch电流镜130’(图2、图3)置换为Pch电流镜130(图1)。

(实施例10)

接着说明本发明的第10实施例。图10是表示本发明的第10实施例的输出电路的构成的图。图10的输出电路也和图1一样，具有：差动输入级，差动接受输入电压VI和输出电压VO；输出放大级110，接受差动输入级的第1及第2输出(节点N1、N3)，进行推挽动作，将和输入电压VI对应的输出电压VO从输出端子2输出；电流控制电路，检测输入电压VI和输出电压VO的电位差，对应于该电位差，进行电流镜130或140的电流控制。图10的输出电路的构成是，在图1的输出电路中变更电流控制电路120的连接目的地，变更第1浮游电流源电路150。差动输入级的第1差动级170、第1电流镜(Pch电流镜)130、第2电流镜(Nch电流镜)140、第2浮游电流源电路160、及输出放大级110的构成和图1相同。

图10的电流控制电路的构成是：使电流源123的电流I5(源极电流)通过第1浮游电流源电路150与第2电流镜140的输入侧的电流(Nch晶体管141的漏极电流)加算结合，增加电流值，从而加速输出端子2的充电动作。或者是如下构成：使电流源124的电流I6(反向电流)通过第1浮游电流源电路150与第1电流镜130的输入侧的电流(Pch晶体管131的漏极电流)加算结合，增加电流值，从而加速输出端子2的放电动作。将这种通过第1浮游电流源电路150增加电流镜130的输入侧电流的电流控制电路作为电流控制电路120’。

作为适于电流控制电路120’的第1浮游电流源电路150，图10的第1浮游电流源电路150由在节点N2、N4之间并联连接的Pch晶体管154及Nch晶体管155构成的浮游电流源构成，向Pch晶体管154、155各自的栅极提供偏压BP3、BN3。和电流控制电路120’对应的第1浮游电流源电路150由通过节点N2或节点N4的电位变动而使节点N2、N4之间的电流变动的浮游电流源电路构成。

电流控制电路120’和图1的电流控制电路120相比只是连接目的地不同，构成元件相同。因此，为了方便，电流控制电路120’的元件符号使用和图1的电流控制电路120相同的元件符号。作为与电流控制电路120的不同点，在电流控制电路120’中，Pch晶体管105在第1电源端子E1和差动输入级的节点N2之间，与电流源123以串联方式连接，Nch晶体管106在第2电源端子E2和差动输入级的节点N4之间，与电流源124以串联方式连接。并且和电流控制电路120一样，Pch晶体管105和电流源123的连接顺序、及Nch晶体管106和电流源124的连接顺序可替换。并且，对于电流控制电路120’，可适用在图1的电流控制电路120中可进行的元件置换。

在图10中，电流控制电路120’在输入端子1的输入电压VI相对输出端子2的输出电压VO大幅度变化时动作，在VI-VO＞Vtn＞0(其中，Vtn是Nch晶体管103的阈值电压)时，向差动输入级的Pch电流镜130的输入端(节点N2)，提供来自电流源123的电流I5。电流I5与输入到第1浮游电流源电路150的一侧的电流结合，通过第1浮游电流源电路150加算到Nch电流镜140的输入电流，结果使输出端子2的充电动作加速。

电流控制电路120’在输入端子1的输入电压VI相对输出端子2的输出电压VO向低电位一侧大幅度变化、VI-VO＜Vtp＜0(其中，Vtp是Pch晶体管104的阈值电压)时，从差动输入级的Nch电流镜140的输入端(节点N4)抽取电流源124的电流I6(将反向电流提供到节点N4)。电流I6与从第1浮游电流源电路150输出的一侧的电流结合，通过第1浮游电流源电路150加算结合到Pch电流镜140的输入电流，结果使输出端子2的放电动作加速。

以下说明图10所示的本实施例的输出电路的动作。此外，使输出稳定状态下的电流源113、123、124的电流为I1、I5、I6，使浮游电流源(154、155)的总电流为I3，使浮游电流源(152、153)的总电流为I4(＝I3)。并且，输入电压VI是跨步电压。

在图10的输出电路中，在不接受电流控制电路120’的控制的普通的差动放大动作中，当输入电压VI相对输出电压VO向第1电源端子E1(高压)一侧大幅度变化时，节点N1和N3的电位下降，产生输出放大级110对输出端子2的充电作用。并且，当输入电压VI相对输出电压VO向第2电源端子E2(低压)一侧大幅度变化时，节点N1和N3的电位上升，产生输出放大级110对输出端子2的放电作用。此时的动作和图1的输出电路中的、不接受电流控制电路120的控制的普通的差动放大动作相同，具体参照图1的说明。

接着说明电流控制电路120’的动作。电流控制电路120’的动作起到对不接受电流控制电路120’的控制的普通的差动放大动作的追加的作用。输入端子1的输入电压VI相对输出端子2的输出电压VO向第1电源端子E1(高压)一侧大幅度变化、Nch晶体管103的栅极/源极间电压超过其阈值电压Vtn时，即输出电压VO和第1电源端子E1的电压VE1的电压差与、输入电压VI和第1电源端子E1的电压VE1的电压差相比，超过Nch晶体管103的阈值电压Vtn时(VI-VO＞Vtn＞V0)，Nch晶体管103接通，Nch晶体管103的漏极和电流源121的连接点3的电压下降，Pch晶体管105接通。

这样一来，电流源123的电流I5通过接通状态的Pch晶体管105提供到Pch电流镜130的输入端(节点N2)。此时，Pch晶体管104为断开状态，Pch晶体管104的漏极和电流源122的连接点4的电压是第2电源端子E2的电压，Nch晶体管106变为断开状态。

此外，图10的输出电路中，在不接受电流控制电路120’的控制的普通的差动放大动作中，输入电压VI相对输出电压VO向第1电源端子E1(高压)一侧大幅度变化时，因Nch差动对的输出电流的变化(Nch晶体管111、112的漏极电流的减少及增加)，节点N1和N3的电位下降，产生基于输出放大级110的、输出端子2的充电作用。除了该差动放大动作以外，在电流控制电路120’中，当电流源123的电流I5提供到节点N2时，节点N2的电位上升，浮游电流源(154、155)的Pch晶体管154的栅极/源极间电压(绝对值)扩大。因此，电流I5通过Pch晶体管154提供到节点N4，Nch电流镜140的输入电流(Nch晶体管141的漏极电流)增加。此时，Nch晶体管141、142的通用栅极(节点N4)的电位上升，Nch电流镜140的输出电流(Nch晶体管142的漏极电流)增加。这样一来，对节点N3的放电作用增强，节点N3的电位进一步下降。并且，因节点N3的电位下降，浮游电流源(152、153)的Nch晶体管153的栅极/源极间电压扩大，流入到Nch晶体管153的漏极电流增加。这样一来，对节点N1的放电作用也增强，节点N1的电位也进一步下降。

并且，电流源123的电流I5提供到节点N2、节点N2的电位上升时，栅极共通连接到节点N2的Pch晶体管131、132的栅极/源极间电压(绝对值)减少，Pch电流镜130的输出电流(Pch晶体管132的漏极电流)减少。因此，节点N1的电位降低因Pch电流镜130的输出电流的减少而后延。

其结果促进了节点N1和N3的电位下降，输出放大级110的Pch晶体管101的栅极/源极间电压(绝对值)进一步扩大，输出放大级110的Nch晶体管102的栅极/源极间电压迅速减少，输出端子2的输出电压VO的上升变快。即，通过电流控制电路120’，电流源123的电流I5与从Pch电流镜130的输入端(节点N2)流入到浮游电流源(154、155)的电流(Pch电流镜130的输入侧的电流)结合，通过浮游电流源(154、155)，加算结合到Nch电流镜140的输入电流，从而加速输出端子2的充电动作，输出电压VO的上升变快。

此外，输出信号VO接近输入电压VI、其电压差变小到Nch晶体管103的阈值电压以下时，即输出电压VO和第1电源端子电压VE1的电压差与、输入电压VI和第1电源端子电压VE1的电压差相比，变小到Nch晶体管103的阈值电压Vtn以下时(VI-VO≤Vtn)，Nch晶体管103断开，连接点3的电压上升，Pch晶体管105断开，到节点N2的电流I5的供给停止，输出端子2的充电加速作用也停止。

之后转换到不接受电流控制电路120’的控制的普通的差动放大动作，进行输出端子2的充电动作，当输出电压VO达到输入电压VI时，变为输出稳定状态。

另一方面，当输入端子1的输入电压VI相对输出端子2的输出电压VO向第2电源端子E2(低压)一侧大幅度变化、Pch差动晶体管104的栅极/源极间电压的绝对值超过其阈值电压(绝对值)时，即输出电压VO和第2电源端子E2的电压VE2的电压差与、输入电压VI和第2电源端子E2的电压VE2的电压差相比，超过Pch晶体管104的阈值电压Vtp的绝对值时(VI-VO＜Vtp＜0，即|VI-VO|＞|Vtp|)，Pch晶体管104接通，连接点4的电压上升，Nch晶体管106接通。

这样一来，电流源124的电流I6(反向电流)从Nch电流镜130的输入端(节点N4)吸入到电流控制电路120’一侧。此时，Nch晶体管103断开，连接点3成为第1电源端子E1的电压，Pch晶体管105断开。

此外，图10的输出电路中，在不接受电流控制电路120’的控制的普通的差动放大动作中，输入电压VI相对输出电压VO向第2电源端子E2(低压)一侧大幅度变化时，因Nch差动对的输出电流的变化(Nch晶体管111、112的漏极电流的增加及减少)，节点N1和N3的电位上升，产生基于输出放大级110的输出端子2的放电作用。除了该差动放大动作，当电流控制电路120’的电流源124的电流I6从节点N4吸入时，节点N4的电位下降，浮游电流源(154、155)的Nch晶体管155的栅极/源极间电压扩大。因此，电流I6通过Nch晶体管155从节点N2吸入，Pch电流镜130的输入电流(Pch晶体管131的漏极电流)增加。此时，Pch晶体管131、132的通用栅极(节点N2)的电位下降，Pch电流镜130的输出电流(Pch晶体管132的漏极电流)增加。这样一来，对节点N1的充电作用增强，节点N1的电位进一步上升。并且，因节点N1的电位上升，浮游电流源(152、153)的Pch晶体管152的栅极/源极间电压扩大，流入到Pch晶体管152的漏极电流增加。这样一来，对节点N3的放电作用增强，节点N3的电位也进一步上升。

并且，电流源124的电流I6从节点N4吸入、节点N4的电位下降时，栅极共通连接到节点N4的Nch晶体管141、142的栅极/源极间电压减少，Nch电流镜140的输出电流(Nch晶体管142的漏极电流)减少。因此，节点N3的电位上升因Nch电流镜140的输出电流的减少而后延。

其结果促进了节点N1和N3的电位上升，输出放大级110的Pch晶体管101的栅极/源极间电压(绝对值)迅速减少，输出放大级110的Nch晶体管102的栅极/源极间电压进一步扩大，输出端子2的输出电压VO的下降变快。即，通过电流控制电路120’，电流源124的电流I6作为反向电流与从浮游电流源(154、155)流入到Nch电流镜140的输入端(节点N4)的电流(Nch晶体管140的输入侧的电流)结合，通过浮游电流源(154、155)，加算到Pch电流镜130的输入电流，从而加速输出端子2的放电动作，输出电压VO的下降变快。

此外，输出信号VO接近输入电压VI、其电压差(绝对值)变小到Pch晶体管104的阈值电压(绝对值)以下时，即输出电压VO和第2电源端子电压VE2的电压差与、输入电压VI和第2电源端子电压VE2的电压差相比，变小到Pch晶体管104的阈值电压Vtp的绝对值以下时(|VI-VO|≤|Vtp|)，Pch晶体管104断开，连接点4的电压下降，Nch晶体管106断开，来自节点N4的吸入电流I6停止，输出端子2的放电加速作用也停止。之后转换到以上说明的、不接受电流控制电路120’的控制的普通的差动放大动作，进行输出端子2的放电动作，当输出电压VO达到输入电压VI时，变为输出稳定状态。

通过上述内容，电流控制电路120’在输入电压VI和输出信号VO的电压差较大时动作，加速输出端子2的充电动作或放电动作，当输出电压VO接近输入电压VI时自动停止。此外，输入电压VI的变化较小、输入电压VI和输出信号VO的电压差为晶体管103或104的阈值电压(绝对值)以下时，电流控制电路120’不动作。并且和图1一样，电流控制电路120’动作期间的输出端子2的充电动作及放电动作与同时具有Nch差动对和Pch差动对的差动放大器的动作相同，因此易于实现充电时和放电时的输出电压波形的对称性。

此外，在图10的输出电路中，为确保返回连接构成中的输出稳定性，可设置相位补偿电容。在图10中，相位补偿电容例如可设置在输出放大级110的Pch晶体管101、102中的一个(节点N1或N3)或双方的栅极(节点N1及N3)和输出端子2之间。对应于相位补偿电容的连接，通过调整电流控制电路120’的电流源123、124的电流I5、I6，可实现相位补偿电容的迅速的充放电，也可实现充电时和放电时的输出电压波形的对称性。

并且，图10的输出电路可通过单一导电型构成差动输入级的差动对，从而减少元件个数，并减小电路面积。并且，即使减小空载电流(电流I1、I3、I4及输出放大级110的Pch晶体管101、102的电流)并抑制静耗电，也可通过电流控制电路120’的控制进行高速动作，可实现低耗电、高速驱动。

并且，对于提供到图10的输出电路的各电源端子的电源电压，可进行和图1相同的设定、变更。例如，可将图10的电路作为驱动图23(B)的OLED驱动器的输出范围的输出电路使用，或作为驱动图23(A)的LCD驱动器的输出范围的输出电路使用。电源电压的设定例的详情请参照图1的说明。并且，电流控制电路120’的第1、第2电源端子的设定例也和图1的电流控制电路120的情况一样。

(实施例11)

接着说明本发明的第11实施例。图11是表示本发明的第11实施例的输出电路的构成的图。图11的输出电路是将图10的电流镜130、140分别变更为和图2一样的低压共源共栅反向镜130’、140’的构成。电流控制电路和图10一样，具有电流控制电路120’，其通过第1浮游电流源电路150增加电流镜130’或140’的输入电流。对于电流镜130’、140’，对和图2相同的要素、元件附加同样的参照标记，对于电流控制电路120’，对和图10相同的要素、元件附加同样的参照标记。

以下说明图11的输出电路的动作。在图11的输出电路中，不接受电流控制电路120’的控制的普通的差动放大动作在输入电压VI相对于输出电压VO向第1电源端子E1(高压)一侧大幅度变化时，节点N1和N3的电位下降，产生基于输出放大级110的输出端子2的充电作用。并且，当输入电压VI相对于输出电压VO向第2电源端子E2(低压)一侧大幅度变化时，节点N1和N3的电位上升，产生基于输出放大级110的输出端子2的放电作用。此时的动作和图2的输出电路中的、不接受电流控制电路120的控制的普通的差动放大动作相同，详情参照图2的说明。

接着简单说明电流控制电路120’的动作。电流控制电路120’的动作起到对不接受电流控制电路120’的控制的普通的差动放大动作的追加的作用。电流控制电路120’的构成及详细动作和图10中说明的一样。即，电流控制电路120’在输入电压VI相对输出电压VO向第1电源端子E1(高压)一侧大幅度变化时，将电流源123的电流I5提供到Pch电流镜130的输入端(节点N2)。

此外，图11的输出电路中，在不接受电流控制电路120’的控制的普通的差动放大动作中，输入电压VI相对于输出电压VO向第1电源端子E1(高压)一侧大幅度变化时，因Nch差动对的输出电流的变化(Nch晶体管111、112的漏极电流的减少及增加)，节点N1和N3的电位下降，产生基于输出放大级110的、输出端子2的充电作用。除了该差动放大动作，通过电流控制电路120’使电流源123的电流I5提供到节点N2时，节点N2的电位上升，浮游电流源(154、155)的Pch晶体管154的栅极/源极间电压(绝对值)扩大。因此，电流I5通过Pch晶体管154提供到节点N4，Nch晶体管140’的输入电流(Nch晶体管141、143的漏极电流)增加。此时，Nch晶体管141、142的通用栅极(节点N4)的电位上升，Nch电流镜140’的输出电流(Nch晶体管142、144的漏极电流)增加。这样一来，对节点N3的放电作用加强，节点N3的电位进一步下降。并且，通过节点N3的电位下降，浮游电流源(152、153)的Nch晶体管153的栅极/源极间电压扩大，流入到Nch晶体管153的漏极电流增加。这样一来，对节点N1的放电作用增强，节点N1的电位也进一步降低。

并且，电流源123的电流I5提供到节点N2、节点N2的电压上升时，栅极共通连接到节点N2的Pch晶体管131、132的栅极/源极间电压(绝对值)减少，Pch晶体管131、132的漏极电流减少。因此，节点N1的电位下降通过Pch晶体管130’的输出电流(Pch晶体管131、132的漏极电流)的减少而后延。

其结果是，促进了节点N1和N3的电位下降，输出放大级110的Pch晶体管101的栅极/源极间电压(绝对值)进一步扩大，输出放大级110的Nch晶体管102的栅极/源极间电压迅速减少，输出端子2的输出电压VO的上升变快。即，通过电流控制电路120’，电流源123的电流I5与从Pch电流镜130’的输入端(节点N2)流入到浮游电流源(154、155)的电流(Pch晶体管130’的输入侧的电流)结合，通过浮游电流源(154、155)，加算到Nch电流镜140’的输入电流，从而加速输出端子2的充电动作，输出电压VO的上升变快。

另一方面，电流控制电路120’在输入电压VI相对于输出电压VO向第2电源端子E2(低压)一侧大幅度变化时，从Nch电流镜140’的输入端(节点N4)吸入电流源124的电流I6。

此外，图11的输出电路中，在不接受电流控制电路120’的控制的普通的差动放大动作中，输入电压VI相对于输出电压VO向第2电源端子E2(低压)一侧大幅度变化时，因Nch差动对的输出电流的变化(Nch晶体管111、112的漏极电流的增加及减少)，节点N1和N3的电位上升，产生基于输出放大级110的输出端子2的放电作用。除了该差动放大动作，通过电流控制电路120’使电流源124的电流I6从节点N4吸入时，节点N4的电压下降，浮游电流源(154、155)的Nch晶体管155的栅极/源极间电压扩大。因此，电流I6通过Nch晶体管155从节点N2吸入，Pch晶体管130’的输入电流(Pch晶体管131、133的漏极电流)增加。此时，Pch晶体管131、132的通用栅极(节点N2)的电位下降，Pch电流镜130’的输出电流(Nch晶体管142、144的漏极电流)增加。这样一来，对节点N1的充电作用加强，节点N1的电位进一步上升。并且，通过节点N1的电位上升，浮游电流源(152、153)的Pch晶体管152的栅极/源极间电压(绝对值)扩大，流入到Pch晶体管152的漏极电流增加。这样一来，对节点N3的充电作用增强，节点N3的电位进一步上升。

并且，电流源124的电流I6从节点N4吸入、节点N4的电位下降时，栅极共通连接到节点N4的Nch晶体管141、142的栅极/源极间电压减少，Nch电流镜140’的输出电流(Nch晶体管142、144的漏极电流)减少。因此，节点N3的电位上升通过Nch电流镜140’的输出电流的减少而后延。

其结果是，促进了节点N1和N3的电位上升，输出放大级110的Pch晶体管101的栅极/源极间电压(绝对值)迅速减少，输出放大级110的Nch晶体管102的栅极/源极间电压进一步扩大，输出端子2的输出电压VO的下降变快。即，通过电流控制电路120’，电流源124的电流I6作为反向电流与从浮游电流源(154、155)流入到Nch电流镜140’的输入端(节点N4)的电流(Nch晶体管140’的输入侧的电流)结合，通过浮游电流源(154、155)，加算到Pch电流镜130’的输入电流，从而加速输出端子2的放电动作，输出电压VO的下降变快。

此外，输出端子2充电时、放电时，输出信号VO均接近输入电压VI，其电压差变成比Nch晶体管103、Pch晶体管104的阈值电压(绝对值)小时，Nch晶体管103、Pch晶体管104断开，电流I5到节点N2的供给、或从节点N4的电流I6的吸入停止，输出端子2的充电或放电的加速作用也停止。之后，转换到不接受电流控制电路120的控制的普通的差动放大动作，输出电压VO达到输入电压VI时，变为输出稳定状态。

如上所述，在图11的输出电路中，电流控制电路120’在输入电压VI和输出信号VO的电压差较大时动作，加速输出端子2的充电动作或放电动作，当输出电压VO接近输入电压VI时自动停止。

此外，输入电压VI的变化较小、输入电压VI和输出信号VO的电压差为晶体管103或104的阈值电压(绝对值)以下时，电流控制电路120’不作用。并且和图10一样，电流控制电路120’动作期间的输出端子2的充电动作及放电动作与同时具有Nch差动对和Pch差动对的差动放大器的动作相同，因此易于实现充电时和放电时的输出电压波形的对称性。

此外，在图11的输出电路中，为确保返回连接构成中的输出稳定性，可设置相位补偿电容。在图11中，相位补偿电容例如可设置在Pch晶体管132、134的连接点(节点N5)和输出端子2之间，或Nch晶体管142、144的连接点(节点N7)和输出端子2之间的一方或双方上。或者也可设置在输出放大级110的Pch晶体管101、102中的一方(节点N1或N3)或双方的栅极(节点N1及N3)之间。对应于相位补偿电容的连接，通过调整电流控制电路120’的电流源123、124的电流I5、I6，可实现相位补偿电容的迅速的充放电，可实现充电时和放电时的输出电压波形的对称性。

并且，图11的输出电路可通过单一导电型构成差动输入级的差动对，从而减少元件个数，并减小电路面积。即使减小空载电流(电流I1、I3、I4及输出放大级110的Pch晶体管101、102的电流)并抑制静耗电，也可通过电流控制电路120’的控制进行高速动作，可实现低耗电、高速驱动。对于提供到各电源端子的电源电压，可进行和图1一样的设定或变更，参照图1中的说明。

(实施例12)

接着说明本发明的第12实施例。图12是表示本发明的第12实施例的输出电路的构成的图。并且在图12中，对和图11相同的要素、元件附加同样的参照标记。图12的输出电路是在图11的输出电路中变更了电流控制电路120’的连接目的地的构成。或者，图12的输出电路是在图3的输出电路中将电流控制电路120置换为电流控制电路120’的构成。在图12中，电流控制电路120’的电流源123通过Pch晶体管105与Pch电流镜130’的晶体管131、133的连接点(节点N6)连接，电流源124通过Nch晶体管106与Nch电流镜140’的晶体管141、143的连接点(节点N8)连接。其他构成和图11一样。

和图11一样，在图12中，在不接受电流控制电路120’的控制的普通的差动放大动作中，输入电压VI相对于输出电压VO向第1电源端子E1(高压)一侧大幅度变化时，节点N1和N3的电位下降，产生基于输出放大级110的输出端子2的充电作用。除了该差动放大动作，通过电流控制电路120’使电流源123的电流I5提供到节点N6时，节点N6的电位上升，Pch晶体管133的栅极/源极间电压扩大。因此，电流I5通过Pch晶体管133提供到节点N2，节点N2的电位上升。并且，通过节点N2的电位上升，浮游电流源(154、155)的Pch晶体管154的栅极/源极间电压(绝对值)扩大。这样一来，电流I5通过Pch晶体管154提供到节点N4，Nch电流镜140’的输入电流(Nch晶体管141、143的漏极电流)增加。即，电流I5向节点N6的供给起到和图11的电流I5向节点N2的供给相同的作用。因此，输出端子2的充电动作加速。

并且在图12中，在不接受电流控制电路120’的控制的普通的差动放大动作中，输入电压VI相对于输出电压VO向第2电源端子E2(低压)一侧大幅度变化时，节点N1和N3的电位上升，产生基于输出放大级110的输出端子2的放电作用。除了该差动放大动作，电流源124的电流I6从节点N8吸入时，节点N8的电位下降，Nch晶体管143的栅极/源极间电压扩大。因此，电流I6通过Nch晶体管143从节点N4吸入，节点N4的电位下降。并且，通过节点N4的电位下降，浮游电流源(154、155)的Nch晶体管155的栅极/源极间电压扩大。因此，电流I6通过Nch晶体管155从节点N2吸入，Pch电流镜130’的输入电流(Pch晶体管131、133的漏极电流)增加。即，来自节点N8的电流I6的吸入起到和图11的来自节点N4的电流I6的吸入相同的作用。因此，输出端子2的放电动作被加速。

因此，图12的输出电路和图11的作用相同，并和图11的特性相同。此外，图11和图12的输出电路中，来自电流控制电路120’的电流源123、124的电流I5、I6与电流镜130’、140’的输入侧电流结合的位置不同，但均从电流结合的位置借助浮游电流源(154、155)增加相反侧的电流镜的输入侧的电流，通过该作用，实现了输出端子2的充电动作及放电动作的加速。

(实施例13)

接着说明本发明的第13实施例。图13是表示本发明的第13实施例的输出电路的构成的图。并且在图13中，对和图10相同的要素、元件附加同样的参照标记。图13的输出电路是在图10的输出电路中，将Pch差动级作为第2差动级180追加，扩大了输入动态范围。此外，图13的输出电路是在图4的输出电路中将电流控制电路120置换为电流控制电路120’的构成。第2差动级180是和图4的差动级180相同的构成及连接，可参照图4的说明。

图13的输出电路是在同时具有Nch差动对及Pch差动对的构成中，附加了电流控制电路120’的输出电路。和图10的输出电路相比，没有基于元件个数减少的节省面积的效果，但通过具有电流控制电路120’，可实现输出端子2的充电动作及放电动作的高速化。并且，和图10一样，在保持负荷驱动速度的状态下，可抑制空载电流，降低静耗电。

此外，图13的输出电路的电流控制电路120’和图25的相关技术的控制电路90(晶体管93-1、93-2、电流源91、92及差动输入级50的晶体管65、66、辅助电流源53、54)中，追加电流的供给及吸入作用的连接目的地不同。图13的电流控制电路120’将追加电流(电流I5、I6)的连接目的地作为电流镜130、140的输入侧端子(节点N2、N4)。

(实施例14)

接着说明本发明的第14实施例。图14是表示本发明的第14实施例的输出电路的构成的图。并且在图14中，对和图11相同的要素、元件附加同样的参照标记。图14的输出电路是在图11的输出电路中，将Pch差动级作为第2差动级180追加，扩大了输入动态范围。此外，图14的输出电路是在图5的输出电路中将电流控制电路120置换为电流控制电路120’的构成。第2差动级180是和图5的差动级180相同的构成及连接，可参照图5的说明。

图14的输出电路是在同时具有Nch差动对及Pch差动对的构成中，附加了电流控制电路120’的输出电路。电流控制电路120’之外的构成参照专利文献2(特开平06-326529号公报)的图1。对应于专利文献2的图1的差动放大器，是将输出端子回归连接到反转输入端子的电压跟随器的构成。图13的输出电路和图11的输出电路相比，没有基于元件个数减少的节省面积的效果，但通过具有电流控制电路120’，可实现输出端子2的充电动作及放电动作的高速化。并且，和图11一样，在保持负荷驱动速度的状态下，可抑制空载电流，降低静耗电。电流控制电路120’将追加电流(电流I5、I6)的连接目的地作为电流镜130、140的输入侧端子(节点N2、N4)。

此外，作为本发明的第12实施例的变形例，可向图12的输出电路追加第2差动级180。此时，具有和图14的输出电路同样的性能。

(实施例15)

接着说明本发明的第15实施例。图15是表示本发明的第15实施例的输出电路的构成的图。并且在图15中，对和图10相同的要素、元件附加同样的参照标记。图15的输出电路是在图10的输出电路中，将第1差动级170置换为第2差动级180的构成。或者，图15的输出电路是在图6的输出电路中将电流控制电路120置换为电流控制电路120’的构成。第2差动级180和图6的差动级180的构成及连接相同，可参照图6的说明。

图15的输出电路仅是差动级的作用从Nch差动对的作用变为Pch差动对的作用，电流控制电路120’的作用和图10相同。因此，本实施例也具有和图10的输出电路同样的性能。

此外，对于图15的输出电路中的各电源端子的供给电压，可进行和图6相同的设定、变更。例如，可将图15的构成作为驱动图23(A)的LCD驱动器的负极输出范围的输出电路使用。电源电压的设定例的详细可参照图6的说明。

并且，作为图11、图12所示的第11、第12实施例的变形例，和图15的实施例一样，将第1差动级170置换为第2差动级180，可变更差动对的导电型。

(实施例16)

接着说明本发明的第16实施例。图16是表示本发明的第16实施例的输出电路的构成的图。并且在图16中，对和图11相同的要素、元件附加同样的参照标记。图16的输出电路是在图11的输出电路中部分变更了电流控制电路120’的构成。在图16的电流控制电路120’中，将图10的电流源121置换为二极管接法的Pch晶体管121，将电流源122置换为二极管接法的Nch晶体管122。并且，图16的输出电路是在图7的输出电路中将电流控制电路120置换为电流控制电路120’的构成。

在图16的电流控制电路120’中，负荷元件121在晶体管103断开时，使晶体管105的栅极(连接点3)向第1电源端子E1(高压)一侧变化，起到停止电流I5向电流镜140的输入侧电流加算的作用。并且，负荷元件122在晶体管104断开时，使晶体管106的栅极(连接点4)向第2电源端子E2(低压)一侧变化，起到停止电流I6向电流镜130的输入侧电流加算的作用。

图10的电流控制电路120’是将负荷元件121、122作为电流源的构成，但由图16的二极管接法的晶体管构成时，也可实现同样的作用。此时，二极管接法的晶体管121、122和晶体管105、106相比，分别构成为阈值电压(绝对值)变小。并且，虽未图示，也可由电阻元件构成负荷元件121、122。

并且在电流控制电路120’中，将负荷元件121、122从电流源变更为二极管接法的晶体管的构成，也可适用于图10～图15的输出电路的电流控制电路120’。

(实施例17)

接着说明本发明的第17实施例。图17是表示本发明的第17实施例的输出电路的构成的图。并且在图17中，对和图10相同的要素、元件附加同样的参照标记。图17的输出电路是在图10的输出电路中具有多个(N个)(170-1、170-2、…、170-N)同一导电型的差动级的构成。并且，图17的输出电路是在图8的输出电路中将电流控制电路120置换为电流控制电路120’的构成。多个(170-1、170-2、…、170-N)的差动级是和图8相同的构成，参照图8的说明。在图17的输出电路中，对N个输入电压VI-1、VI-2、…VI-N，作为输出端子2的输出电压VO可输出N个输入电压的平均电压VO＝((VI-1)+(VI-2)+…+(VI-N)/N)。

在图17的输出电路中，电流控制电路120’在输入电压VI-1和输出电压VO的电压差较大时动作，具有加速输出端子2的充电动作或放电动作的作用。此外，N个输入电压(VI_1、VI_2、…、VI_N)间的电压差优选比构成N个差动对的晶体管的阈值电压足够小。

和图17一样，在图11～图16的输出电路中，可变更为具有多个同一导电型的差动级的构成。

(实施例18)

接着说明本发明的第18实施例。图18是表示本发明的第18实施例的输出电路的构成的图。图18的输出电路是在图11的输出电路中删除Nch电流镜140’、而具有图10所示的Nch电流镜140的构成。Nch电流镜140’和Nch电流镜140具有同样的作用，可进行置换。此外，在图12的输出电路中，也可将Nch电流镜140’置换为图10的Nch电流镜140。但这种情况下，电流控制电路120’的电流源124的电流I6提供到节点N4。并且，对替代第1差动级170而仅具有第2差动级180、电流镜由低压共源共栅电流镜130’、140’构成的输出电路，可将Pch电流镜130’(图11、图12)置换为Pch电流镜(图10)。

(实施例19)

接着说明本发明的第19实施例。在本实施例中，对本发明涉及的输出电路进行电路模拟。图19及图20是表示作为本发明的第19实施例，电路模拟所使用的输出电路的构成的图。图19及图20的构成中，分别在图2及图11所示的输出电路中，相位补偿电容C1连接在Nch电流镜140’的Nch晶体管142、144的连接点(节点N7)和输出端子2之间。图19及图20中虽未图示，但相当于数据线的负荷电路连接到输出端子2(在电路模拟中，在连接了负荷电路的状态下进行模拟)。

图21是表示图19的输出电路中的输出端子2的输出波形图的模拟结果(过渡解析结果)的图。第1、第3电源端子E1、E3的电源电压是13.5V，第2、第4、第5电源端子E2、E4、E5的电源电压是0V。输入电压VI虽未图示，但通过1.5V-12V的跨步信号，在时刻t0从1.5V到12V、或从12V到1.5V变化。

图21的输出波形VO_1对应于输入电压VI从1.5V到12V的变化(上升)，输出波形VO_2对应于输入电压VI从12V到1.5V的变化(下降)。

输出波形VO_1、VO_2在时刻t0到时刻ta的期间，通过电流控制电路120的动作，其电压变化均加速，输出波形的倾角变大。时刻ta之后，电流控制电路120停止，转换并变化到普通的差动放大动作。此外，相对于输出波形VO_1、VO_2的振幅，电流控制电路120动作的电压范围(时间t0-ta的电压变动范围)主要取决于包括电流控制电路120的晶体管103、104的基板偏压效果的阈值电压的大小。如减小包括晶体管103、104的基板偏压效果的阈值电压，则电流控制电路120动作的电压范围变大，电压变化的加速期间也增大。

根据图21的输出波形VO_1、VO_2，确认了基于图19的电流控制电路120的输出端子2的充电动作及放电动作的加速效果。此外，对于图20的输出电路中的输出端子2的输出波形图的模拟结果(过渡解析结果)，通过电流控制电路120’的电流I5、I6的调整，可实现和图21的输出波形VO_1、VO_2基本同等的波形。因此，也确认了基于图20的电流控制电路120’的输出端子2的充电动作及放电动作的加速效果。

并且确认了，即使差动级由单一导电型构成、相位补偿电容C1也是非对称的连接时，也可实现输出端子2的充电时及放电时的波形对称性。

(实施例20)

图22是表示本发明的第20实施例的显示装置的数据驱动器的要部构成的图。参照图22，例如对应于图24(A)的数据驱动器980。参照图22，该数据驱动器的构成包括：移位寄存器801、数据寄存器/锁存器802、电平移位电路组(电平移位组)803、参照电压发生电路804、解码电路组805、输出电路组806。

输出电路组806的各输出电路可使用参照图1至图21说明的各实施例的输出电路。输出电路组806对应于输出数具有多个输出电路。

移位寄存器801根据起动脉冲和时钟信号CLK，决定数据锁存器的时序。数据寄存器/锁存器802根据由移位寄存器801决定的时序，将输入的影像数字数据扩展为各输出单位的数字数据信号，按照每个规定的输出数进行锁存，对应于控制信号，输出到电平移位电路组803。电平移位电路组803将数据寄存器/锁存器802输出的各输出单位的数字数据信号从低振幅信号电平变换为高振幅信号，输出到解码电路组805。解码电路组805按照每个输出，从通过参照电压发生电路804生成的参照电压组中，选择和电平变换的数字数据信号对应的参照电压。输出电路组806按照每个输出，输入通过解码电路组805对应的解码器所选择的一个或多个参照电压，放大输出和该参照电压对应的调制信号。输出电路组806的输出端子组连接到显示装置的数据线。移位寄存器801及数据寄存器/锁存器802是逻辑电路，一般由低压(例如0V～3.3V)构成，提供对应的电源电压。电平移位组803、解码电路组805及输出电路组806由一般情况下驱动显示元件所需的高压(例如0V(VSS)～18V(VDD))构成，被提供对应的电源电压。

参照图1至图21说明的各实施例的输出电路中，加速了与输出电路的输出端子连接的数据线的充电动作及放电动作，可实现充电时及放电时的波形对称性，进一步适于面积、耗电的减小，因此优选作为作为显示装置的数据驱动器的输出电路组806的各输出电路的构成。

根据本实施例，可实现一种低耗电、可高速驱动的数据驱动器、显示装置。

此外，将上述专利文献的公开内容通过援引加入到本说明书中。在本发明的所有公开(包括权利要求)范围内，可进一步根据其基本技术思想进行实施例或实施例的变更/调整。例如在本发明中使用的电流源也可以是向源极提供规定的电源，向栅极提供规定的偏压的晶体管。并且，在本发明的权利要求范围内，可对各种公开要素进行多种组合或选择。即，本发明当然包括根据权利要求在内的所有公开、技术思想只要是本领域技术人员就能够获得的各种变形、修正。

附记上述实施方式的全部或一部分(但不限于以下内容)。此外，权利要求范围的权利要求1-20对应于特愿2010-130848号的权利要求1-20(附记31-50)，权利要求21-40对应于特愿2010-130849号的权利要求1-20(附记51-70)。权利要求41是包括了权利要求1和权利要求21的权利要求(附记1)。

(附记1)

一种输出电路，具有差动输入级、输出放大级、电流控制电路、输入端子、输出端子、第1至第4电源端子，其特征在于，

上述差动输入级具有：

第1差动对，其具有差动输入上述输入端子的输入信号和上述输出端子的输出信号的晶体管对；

第1电流源，驱动上述第1差动对；

第1电流镜，包括连接在上述第1电源端子和第1及第2节点之间、接受上述第1差动对的输出电流的第1导电型的晶体管对；

第2电流镜，包括连接在上述第2电源端子和第3及第4节点之间的第2导电型的晶体管对；

第1浮游电流源电路，连接在上述第2节点和上述第4节点之间，上述第2节点连接了上述第1电流镜的输入，上述第4节点连接了上述第2电流镜的输入；以及

第2浮游电流源电路，连接在上述第1节点和上述第3节点之间，上述第1节点连接了上述第1电流镜的输出，上述第3节点连接了上述第2电流镜的输出，

上述输出放大级具有：

第1导电型的第1晶体管，连接在上述第3电源端子和上述输出端子之间，控制端子连接到上述第1节点；以及

第2导电型的第2晶体管，连接在上述第4电源端子和上述输出端子之间，控制端子连接到上述第3节点，

上述电流控制电路包括第1电路和第2电路中的至少一方，

上述第1电路，具有与上述第1电源端子连接的第2电流源，将上述输出端子的输出电压和上述第1电源端子的电压的电压差与上述输入端子的输入电压和上述第1电源端子的电压的电压差进行比较，根据是否大于提前确定的第1规定值，进行以下切换控制：使上述第2电流源激活，使来自上述第2电流源的电流与输入到上述第1浮游电流源电路的一侧的电流、或从上述第1浮游电流源电路输出的一侧的电流中的一方的电流结合；或使上述第2电流源不激活，

上述第2电路，具有连接在上述第2电源端子之间的第3电流源，将上述输出端子的输出电压和上述第2电源端子的电压的电压差与上述输入端子的输入电压和上述第2电源端子的电压的电压差进行比较，根据是否大于提前确定的第2规定值，进行以下切换控制：使上述第3电流源激活，使来自上述第3电流源的电流与输入到上述第1浮游电流源电路的一侧的电流、或从上述第1浮游电流源电路输出的一侧的电流中另一方的电流结合；或使上述第3电流源不激活。

(附记2)

根据附记1所述的输出电路，其特征在于，

在上述电流控制电路中，

上述第1电路，具有连接在上述第1电源端子和上述第2电流镜之间的上述第2电流源，将上述输出端子的输出电压和上述第1电源端子的电压的电压差与上述输入端子的输入电压和上述第1电源端子的电压的电压差进行比较，根据是否大于提前确定的第1规定值，进行以下切换控制：使上述第2电流源激活，使来自上述第2电流源的电流与上述第2电流镜的输入侧的电流结合；或使上述第2电流源不激活，

上述第2电路，具有连接在上述第2电源端子和上述第1电流镜之间的上述第3电流源，将上述输出端子的输出电压和上述第2电源端子的电压的电压差与上述输入端子的输入电压和上述第2电源端子的电压的电压差进行比较，根据是否大于提前确定的第2规定值，进行以下切换控制：使上述第3电流源激活，使来自上述第3电流源的电流与上述第1电流镜的输入侧的电流结合；或使上述第3电流源不激活。

(附记3)

根据附记2所述的输出电路，其特征在于，

在上述电流控制电路中，

上述第1电路，具有在上述第1电源端子和上述第2电流镜的输入侧的规定节点之间以串联方式连接的第2电流源和第1开关，

上述第1开关，将上述输出电压和上述第1电源端子的电压的电压差与上述输入电压和上述第1电源端子的电压的电压差进行比较，根据是否大于上述第1规定值，分别设定为接通和断开，

上述第2电路，具有在上述第2电源端子和上述第1电流镜的输入侧的规定节点之间以串联方式连接的第3电流源和第2开关，

上述第2开关，将上述输出电压和上述第2电源端子的电压的电压差与上述输入电压和上述第2电源端子的电压的电压差进行比较，根据是否大于上述第2规定值，分别设定为接通和断开。

(附记4)

根据附记2所述的输出电路，其特征在于，

在上述电流控制电路中，

上述第1电路具有：一端共通连接到上述第1电源端子的第1负荷元件及上述第2电流源；

第2导电型的第3晶体管，其具有连接到上述输出端子的第1端子、连接到上述第1负荷元件的另一端的第2端子、连接到上述输入端子的控制端子；以及

第1导电型的第4晶体管，其具有连接到上述第2电流源的另一端的第1端子、连接到上述第2电流镜的输入侧的提前确定的节点的第2端子、连接到上述第1负荷元件的另一端和上述第3晶体管的第2端子的连接点的控制端子，

上述第2电路具有：

一端共通连接到上述第2电源端子的第2负荷元件及上述第3电流源；

第1导电型的第5晶体管，其具有连接到上述输出端子的第1端子、连接到上述第2负荷元件的另一端的第2端子、连接到上述输入端子的控制端子；以及

第2导电型的第6晶体管，其具有连接到上述第3电流源的另一端的第1端子、连接到上述第1电流镜的输入侧的提前确定的节点的第2端子、连接到上述第2负荷元件的另一端和上述第5晶体管的第2端子的连接点的控制端子。

(附记5)

根据附记1至附记4的任意一项所述的输出电路，其特征在于，

上述第1电流镜作为上述第1导电型的晶体管对具有：第1导电型的第1级晶体管对，其第1端子共通连接到上述第1电源端子，控制端子之间连接；

第1导电型的第2级晶体管对，其第1端子分别连接到上述第1导电型的上述第1级晶体管对的第2端子，第2端子分别连接到上述第1节点和上述第2节点，控制端子之间连接，

与上述第2节点连接的上述第1导电型的上述第2级晶体管对的一方的晶体管的第2端子连接到第1导电型的上述第1级晶体管对的控制端子，

上述第1差动对的输出对分别连接到上述第1导电型的上述第1级晶体管对和上述第2级晶体管对的连接点对。

(附记6)

根据附记1至5的任意一项所述的输出电路，其特征在于，

上述第2电流镜作为上述第2导电型的晶体管对具有：第2导电型的第1级晶体管对，第1端子共通连接到上述第2电源端子，控制端子之间连接；

第2导电型的第2级晶体管对，第1端子分别连接到上述第2导电型的上述第1级晶体管对的第2端子，第2端子分别连接到上述第3节点和上述第4节点，控制端子之间连接，

与上述第4节点连接的上述第2导电型的上述第2级晶体管对的一个晶体管的第2端子连接到上述第2导电型的上述第1级晶体管对的控制端子。

(附记7)

根据附记1至4的任意一项所述的输出电路，其特征在于，上述差动输入级还具有：

第2差动对，具有与上述第1差动对相反导电型的晶体管对，其输入对共通连接到上述第1差动对的输入对，输出对分别连接到上述第2电流镜的输入侧和输出侧的规定节点；

第4电流源，驱动上述第2差动对。

(附记8)

根据附记7所述的输出电路，其特征在于，

上述第1电流镜作为上述第1导电型的晶体管对具有：第1导电型的第1级晶体管对，第1端子共通连接到上述第1电源端子，控制端子之间连接；

第1导电型的第2级晶体管对，第1端子分别连接到上述第1导电型的上述第1级晶体管对的第2端子，第2端子分别连接到上述第1节点和上述第2节点，控制端子之间连接，

上述第1差动对的输出对分别连接到上述第1导电型的上述第1级晶体管对和上述第2级晶体管对的连接点对，

与上述第4节点连接的上述第2导电型的上述第2级晶体管对的一方的晶体管的第2端子连接到上述第2导电型的上述第1级晶体管对的控制端子，

上述第2差动对的输出对分别连接到上述第2导电型的上述第1级晶体管对和上述第2级晶体管对的连接点对。

(附记9)

根据附记4至8的任意一项所述的输出电路，其特征在于，

上述第1导电型的第4晶体管的第2端子连接到连接上述第2电流镜的输入的上述第4节点，

上述第2导电型的第6晶体管的第2端子连接到连接上述第1电流镜的输入的上述第2节点。

(附记10)

根据附记6或8所述的输出电路，其特征在于，上述第1导电型的第4晶体管的第2端子连接到与上述第4节点连接的第2导电型的上述第2级晶体管对的一方的晶体管的第1端子。

(附记11)

根据附记5或8所述的输出电路，其特征在于，上述第2导电型的第6晶体管的第2端子连接到与上述第2节点连接的第1导电型的上述第2级晶体管对的一方的晶体管的第1端子。

(附记12)

根据附记1或2所述的输出电路，其特征在于，

上述第1浮游电流源电路具有电流源，

上述第2浮游电流源电路具有：第1导电型的晶体管，其连接在上述第1节点和上述第3节点之间，由控制端子接受第1偏压；

第2导电型的晶体管，其连接在上述第1节点和上述第3节点之间，由控制端子接受第2偏压。

(附记13)

根据附记1所述的输出电路，其特征在于，

在上述电流控制电路中，

上述第1电路，具有连接在上述第1电源端子和上述第1电流镜之间的上述第2电流源，将上述输出端子的输出电压和上述第1电源端子的电压的电压差与上述输入端子的输入电压和上述第1电源端子的电压的电压差进行比较，根据是否大于提前确定的第1规定值，进行以下切换控制：使上述第2电流源激活，使来自上述第2电流源的电流与上述第1电流镜的输入侧的电流结合；或使上述第2电流源不激活，

上述第2电路，具有连接在上述第2电源端子和上述第2电流镜之间的上述第3电流源，将上述输出端子的输出电压和上述第2电源端子的电压的电压差与上述输入端子的输入电压和上述第2电源端子的电压的电压差进行比较，根据是否大于提前确定的第2规定值，进行以下切换控制：使上述第3电流源激活，使来自上述第3电流源的电流与上述第2电流镜的输入侧的电流结合；或使上述第3电流源不激活。

(附记14)

根据附记13所述的输出电路，其特征在于，

在上述电流控制电路中，

上述第1电路，具有在上述第1电源端子和上述第1电流镜的输入侧的规定节点之间以串联方式连接的第2电流源和第1开关，

上述第2电路，具有在上述第2电源端子和上述第2电流镜的输入侧的规定节点之间以串联方式连接的第3电流源和第2开关，

(附记15)

根据附记13所述的输出电路，其特征在于，

在上述电流控制电路中，

第2导电型的第3晶体管，其具有连接到上述输出端子的第1端子、连接到上述第1负荷元件的另一端的第2端子、连接到上述输入端子的控制端子；

第1导电型的第4晶体管，其具有连接到上述第2电流源的另一端的第1端子、连接到上述第1电流镜的输入侧的提前确定的节点的第2端子、连接到上述第1负荷元件的另一端和上述第3晶体管的第2端子的连接点的控制端子，

上述第2电路具有：一端共通连接到上述第2电源端子的上述第2负荷元件及上述第3电流源；

第1导电型的第5晶体管，其具有连接到上述输出端子的第1端子、连接到上述第2负荷元件的另一端的第2端子、连接到上述输入端子的控制端子；

第2导电型的第6晶体管，其具有连接到上述第3电流源的另一端的第1端子、连接到上述第2电流镜的输入侧的提前确定的节点的第2端子、连接到上述第2负荷元件的另一端和上述第5晶体管的第2端子的连接点的控制端子。

(附记16)

根据附记13至附记15的任意一项所述的输出电路，其特征在于，

第1导电型的第2级晶体管对，第1端子分别连接到第1导电型的上述第1级晶体管对的第2端子，第2端子分别连接到上述第1节点和上述第2节点，控制端子之间连接，

(附记17)

根据附记13至16的任意一项所述的输出电路，其特征在于，

与上述第4节点连接的上述第2导电型的上述第2级晶体管对的一方的晶体管的第2端子连接到上述第2导电型的上述第1级晶体管对的控制端子。

(附记18)

根据附记13至15所述的输出电路，其特征在于，上述差动输入级还具有：

第4电流源，驱动上述第2差动对。

(附记19)

根据附记18所述的输出电路，其特征在于，

与上述第2节点连接的第1导电型的上述第2级晶体管对的一方的晶体管的第2端子连接到第1导电型的上述第1级晶体管对的控制端子，

上述第1差动对的输出对分别连接到第1导电型的上述第1级晶体管对和上述第2级晶体管对的连接点对，

与上述第4节点连接的上述第2导电型的上述第2级晶体管对的一个晶体管的第2端子连接到上述第2导电型的上述第1级晶体管对的控制端子，

上述第2差动对的输出对分别连接到第2导电型的上述第1级晶体管对和上述第2级晶体管对的连接点对。

(附记20)

根据附记15至19的任意一项所述的输出电路，其特征在于，

上述第1导电型的第4晶体管的第2端子连接到上述第1电流镜的输入连接的上述第2节点，

上述第2导电型的第6晶体管的第2端子连接到上述第2电流镜的输入连接的上述第4节点。

(附记21)

根据附记16或19所述的输出电路，其特征在于，上述第1导电型的第4晶体管的第2端子连接到与上述第2节点连接的第1导电型的上述第2级晶体管对的一方的晶体管的第1端子。

(附记22)

根据附记17或19所述的输出电路，其特征在于，上述第2导电型的第6晶体管的第2端子连接到与上述第4节点连接的第2导电型的上述第2级晶体管对的一方的晶体管的第1端子。

(附记23)

根据附记4或14所述的输出电路，其特征在于，上述第1及第2负荷元件分别包括电流源。

(附记24)

根据附记4或14所述的输出电路，其特征在于，上述第1及第2负荷元件分别包括二极管。

(附记25)

根据附记4或14所述的输出电路，其特征在于，上述第1及第2负荷元件分别包括电阻元件。

(附记26)

根据附记4或14所述的输出电路，其特征在于，

除了上述输入端子外，还具有N-1个(其中N是2以上的整数)的输入端子，

上述差动输入级除了上述第1差动对及上述第1电流源外，还具有：与上述第1差动对同一极性的N-1个差动对，其输出对与上述第1差动对共通连接；

N-1个电流源，分别驱动上述N-1个差动对，

上述第1差动对的输入对的一方连接到上述输入端子，

上述N-1个差动对的输入对的一方分别连接到上述N-1个输入端子，

上述N-1个差动对的输入对的另一方与上述第1差动对的输入对的另一方共通地连接到上述输出端子。

(附记27)

根据附记1、2、7、13、15、18、26的任意一项所述的输出电路，其特征在于，上述第1差动对的晶体管对是第1导电型。

(附记28)

根据附记1、2、7、13、15、18、26的任意一项所述的输出电路，其特征在于，上述第1差动对的晶体管对是第2导电型。

(附记29)

根据附记13或15所述的输出电路，其特征在于，

上述第1浮游电流源电路具有第1导电型的晶体管及第2导电型的晶体管，其并联连接在上述第2节点和上述第4节点之间，由控制端子分别接受第1偏压和第2偏压，

上述第2浮游电流源电路具有第1导电型的晶体管及第2导电型的晶体管，其并联连接在上述第1节点和上述第3节点之间，由控制端子分别接受第3偏压和第4偏压。

(附记30)

一种数据驱动器，或具有该数据驱动器的显示装置，该数据驱动器具有：

解码器，接受参照电压，解码输入的影像数据，输出和上述影像数据对应的电压；

附记1至28的任意一项所述的输出电路，由输入端子接受上述解码器的输出电压，输出端子连接到数据线。

(附记31)

上述差动输入级具有：第1差动对，其具有差动输入上述输入端子的输入电压和上述输出端子的输出电压的晶体管对；

第1电流源，驱动上述第1差动对；

第1浮游电流源电路，连接在第2节点和第4节点之间，上述第2节点连接了上述第1电流镜的输入，上述第4节点连接了上述第2电流镜的输入；

第2浮游电流源电路，连接在第1节点和第3节点之间，上述第1节点连接了上述第1电流镜的输出，上述第3节点连接了上述第2电流镜的输出，

上述输出放大级具有：第1导电型的第1晶体管，连接在上述第3电源端子和上述输出端子之间，控制端子连接到上述第1节点；

上述电流控制电路包括第1电路和第2电路中的至少一方，

上述第1电路，具有连接在上述第1电源端子和上述第2电流镜之间的第2电流源，比较上述输入端子的输入电压和上述输出端子的输出电压，根据上述输入电压是否比上述输出电压高提前确定的第1规定值以上，进行以下切换控制：使上述第2电流源激活，使来自上述第2电流源的电流与上述第2电流镜的输入侧的电流结合；或使上述第2电流源不激活，

上述第2电路，具有连接在上述第2电源端子和上述第1电流镜之间的第3电流源，比较上述输入端子的输入电压和上述输出端子的输出电压，根据上述输入电压是否比上述输出电压低提前确定的第2规定值以上，进行以下切换控制：使上述第3电流源激活，使来自上述第3电流源的电流与上述第1电流镜的输入侧的电流结合；或使上述第3电流源不激活。

(附记32)

根据附记31所述的输出电路，其特征在于，

在上述电流控制电路中，

上述第1开关根据上述输入电压是否比上述输出电压高上述第1规定值以上，分别设定为接通和断开，

上述第2开关根据上述输入电压是否比上述输出电压低上述第2规定值以上，分别设定为接通和断开。

(附记33)

根据附记31所述的输出电路，其特征在于，

在上述电流控制电路中，

上述第1电路具有：一端共通连接到上述第1电源端子的上述第1负荷元件及上述第2电流源；

(附记34)

上述差动输入级具有：第1差动对，其具有差动输入上述输入端子的输入信号和上述输出端子的输出信号的晶体管对；

第1电流源，驱动上述第1差动对；

第2导电型的第2晶体管，连接在上述输出端子和上述第4电源端子之间，控制端子连接到上述第3节点，

上述电流控制电路包括：一端共通连接到上述第1电源端子的上述第1负荷元件及第2电流源；

第1导电型的第4晶体管，其具有连接到上述第2电流源的另一端的第1端子、连接到上述第2电流镜的输入侧的提前确定的节点的第2端子、连接到上述第1负荷元件的另一端和上述第3晶体管的第2端子的连接点的控制端子；

一端共通连接到上述第2电源端子的上述第2负荷元件及上述第3电流源；

(附记35)

根据附记31至34的任意一项所述的输出电路，其特征在于，

(附记36)

根据附记31至35的任意一项所述的输出电路，其特征在于，

(附记37)

根据附记31至34的任意一项所述的输出电路，其特征在于，上述差动输入级还具有：

第4电流源，驱动上述第2差动对。

(附记38)

根据附记37所述的输出电路，其特征在于，

与上述第2节点连接的上述第1导电型的上述第2级晶体管对的一个晶体管的第2端子连接到第1导电型的上述第1级晶体管对的控制端子，

与上述第4节点连接的上述第2导电型的上述第2级晶体管对的一方晶体管的第2端子连接到上述第2导电型的上述第1级晶体管对的控制端子，

(附记39)

根据附记33至38的任意一项所述的输出电路，其特征在于，

(附记40)

根据附记36或38所述的输出电路，其特征在于，上述第1导电型的第4晶体管的第2端子连接到与上述第4节点连接的第2导电型的上述第2级晶体管对的一方的晶体管的第1端子。

(附记41)

根据附记35或38所述的输出电路，其特征在于，上述第2导电型的第6晶体管的第2端子连接到与上述第2节点连接的第1导电型的上述第2级晶体管对的一方的晶体管的第1端子。

(附记42)

根据附记33或34所述的输出电路，其特征在于，上述第1及第2负荷元件分别包括电流源。

(附记43)

根据附记33或34所述的输出电路，其特征在于，上述第1及第2负荷元件分别包括二极管。

(附记44)

根据附记33或34所述的输出电路，其特征在于，上述第1及第2负荷元件分别包括电阻元件。

(附记45)

根据附记31或34所述的输出电路，其特征在于，

N-1个电流源，分别驱动上述N-1个差动对，

上述第1差动对的输入对的一方连接到上述输入端子，

上述N-1个差动对的输入对的另一方与上述第1差动对的输入对的另一方一并共通地连接到上述输出端子。

(附记46)

根据附记31、34、37、45的任意一项所述的输出电路，其特征在于，上述第1差动对的晶体管对是第1导电型。

(附记47)

根据附记31、34、37、45的任意一项所述的输出电路，其特征在于，上述第1差动对的晶体管对是第2导电型。

(附记48)

.根据附记31或34所述的输出电路，其特征在于，

上述第1浮游电流源电路具有电流源，

上述第2浮游电流源电路具有：第1导电型的晶体管，连接在上述第1节点和上述第3节点之间，由控制端子接受第1偏压；

第2导电型的晶体管，连接在上述第1节点和上述第3节点之间，由控制端子接受第2偏压。

(附记49)

一种数据驱动器，具有：

附记31至48的任意一项所述的输出电路，由输入端子接受上述解码器的输出电压，输出端子连接到数据线。

(附记50)

一种显示装置，具有附记49所述的数据驱动器。

(附记51)

第1电流源，驱动上述第1差动对；

上述电流控制电路包括第1电路和第2电路中的至少一方，

上述第1电路，具有连接在上述第1电源端子和上述第1电流镜之间的第2电流源，比较上述输入端子的输入电压和上述输出端子的输出电压，根据上述输入电压是否比上述输出电压高提前确定的第1规定值以上，进行以下切换控制：使上述第2电流源激活，使来自上述第2电流源的电流与上述第1电流镜的输入侧的电流结合；或使上述第2电流源不激活，

上述第2电路，具有连接在上述第2电源端子和上述第2电流镜之间的第3电流源，比较上述输入端子的输入电压和上述输出端子的输出电压，根据上述输入电压是否比上述输出电压低提前确定的第2规定值以上，进行以下切换控制：使上述第3电流源激活，使来自上述第3电流源的电流与上述第2电流镜的输入侧的电流结合；或使上述第3电流源不激活。

(附记52)

根据附记51所述的输出电路，其特征在于，

在上述电流控制电路中，上述第1电路，具有在上述第1电源端子和上述第1电流镜的输入侧的规定节点之间以串联方式连接的上述第2电流源和第1开关，

上述第2电路，具有在上述第2电源端子和上述第2电流镜的输入侧的规定节点之间以串联方式连接的上述第3电流源和第2开关，

(附记53)

根据附记51所述的输出电路，其特征在于，

在上述电流控制电路中，

(附记54)

第1电流源，驱动上述第1差动对；

第1导电型的第4晶体管，其具有连接到上述第2电流源的另一端的第1端子、连接到上述第1电流镜的输入侧的提前确定的节点的第2端子、连接到上述第1负荷元件的另一端和上述第3晶体管的第2端子的连接点的控制端子；

(附记55)

根据附记51至54的任意一项所述的输出电路，其特征在于，

上述第1差动对的输出对分别连接到第1导电型的上述第1级晶体管对和上述第2级晶体管对的连接点对。

(附记56)

根据附记51至55的任意一项所述的输出电路，其特征在于，

(附记57)

根据附记51至54的任意一项所述的输出电路，其特征在于，上述差动输入级还具有：

第4电流源，驱动上述第2差动对。

(附记58)

根据附记57所述的输出电路，其特征在于，

第2导电型的第2级晶体管对，第1端子分别连接到第2导电型的上述第1级晶体管对的第2端子，第2端子分别连接到上述第3节点和上述第4节点，控制端子之间连接，

与上述第4节点连接的第2导电型的上述第2级晶体管对的一方的晶体管的第2端子连接到第2导电型的上述第1级晶体管对的控制端子，

(附记59)

根据附记53至57的任意一项所述的输出电路，其特征在于，

上述第1导电型的第4晶体管的第2端子连接到连接上述第1电流镜的输入的上述第2节点，

上述第2导电型的第6晶体管的第2端子连接到连接上述第2电流镜的输入的上述第4节点。

(附记60)

根据附记55或58所述的输出电路，其特征在于，上述第1导电型的第4晶体管的第2端子连接到与上述第2节点连接的第1导电型的上述第2级晶体管对的一方的晶体管的第1端子。

(附记61)

根据附记56或58所述的输出电路，其特征在于，上述第2导电型的第6晶体管的第2端子连接到与上述第4节点连接的第2导电型的上述第2级晶体管对的一方的晶体管的第1端子。

(附记62)

根据附记53或54所述的输出电路，其特征在于，上述第1及第2负荷元件分别包括电流源。

(附记63)

根据附记53或54所述的输出电路，其特征在于，上述第1及第2负荷元件分别包括二极管。

(附记64)

根据附记53或54所述的输出电路，其特征在于，上述第1及第2负荷元件分别包括电阻元件。

(附记65)

根据附记51或54所述的输出电路，其特征在于，

N-1个电流源，分别驱动上述N-1个差动对，

上述第1差动对的输入对的一方连接到上述输入端子，

(附记66)

根据附记51、54、57、65的任意一项所述的输出电路，其特征在于，上述第1差动对的晶体管对是第1导电型。

(附记67)

根据附记51、54、57、65的任意一项所述的输出电路，其特征在于，上述第1差动对的晶体管对是第2导电型。

(附记68)

根据附记51或54所述的输出电路，其特征在于，

(附记69)

一种数据驱动器，具有：

附记51至68的任意一项所述的输出电路，由输入端子接受上述解码器的输出电压，输出端子连接到数据线。

(附记70)

一种显示装置，具有附记69所述的数据驱动器。

Claims

1.一种输出电路，具有差动输入级、输出放大级、电流控制电路、输入端子、输出端子、第1至第4电源端子，其特征在于，

第1电流源，驱动上述第1差动对；

第1浮游电流源电路，连接在上述第2节点和上述第4节点之间，其中上述第2节点连接了上述第1电流镜的输入，上述第4节点连接了上述第2电流镜的输入；以及

第2浮游电流源电路，连接在上述第1节点和上述第3节点之间，其中上述第1节点连接了上述第1电流镜的输出，上述第3节点连接了上述第2电流镜的输出，

上述输出放大级具有：

上述电流控制电路包括第1电路和第2电路中的至少一方，

上述第1电路，具有与上述第1电源端子连接的第2电流源，将上述输出端子的输出电压和上述第1电源端子的电压的电压差、与上述输入端子的输入电压和上述第1电源端子的电压的电压差进行比较，根据是否大于提前确定的第1规定值，进行以下切换控制：使上述第2电流源激活，使来自上述第2电流源的电流与输入到上述第1浮游电流源电路的一侧的电流、或从上述第1浮游电流源电路输出的一侧的电流的一方的电流结合；或使上述第2电流源不激活，

上述第2电路，具有与上述第2电源端子连接的第3电流源，将上述输出端子的输出电压和上述第2电源端子的电压的电压差、与上述输入端子的输入电压和上述第2电源端子的电压的电压差进行比较，根据是否大于提前确定的第2规定值，进行以下切换控制：使上述第3电流源激活，使来自上述第3电流源的电流与输入到上述第1浮游电流源电路的一侧的电流、或从上述第1浮游电流源电路输出的一侧的电流的另一方的电流结合；或使上述第3电流源不激活。

2.根据权利要求1所述的输出电路，其特征在于，

在上述电流控制电路中，

3.根据权利要求2所述的输出电路，其特征在于，

在上述电流控制电路中，

上述第1电路，具有在上述第1电源端子和上述第2电流镜的输入侧的规定节点之间以串联方式连接的上述第2电流源和第1开关，

上述第2电路，具有在上述第2电源端子和上述第1电流镜的输入侧的规定节点之间以串联方式连接的上述第3电流源和第2开关，

4.根据权利要求2所述的输出电路，其特征在于，

在上述电流控制电路中，

上述第2电路具有：一端共通连接到上述第2电源端子的第2负荷元件及上述第3电流源；

5.根据权利要求1所述的输出电路，其特征在于，

上述第1电流镜作为上述第1导电型的晶体管对，具有：

第1导电型的第1级晶体管对，其第1端子共通连接到上述第1电源端子，控制端子之间连接；以及

6.根据权利要求1所述的输出电路，其特征在于，

上述第2电流镜作为上述第2导电型的晶体管对，具有：

第2导电型的第1级晶体管对，其第1端子共通连接到上述第2电源端子，控制端子之间连接；以及

第2导电型的第2级晶体管对，其第1端子分别连接到上述第2导电型的上述第1级晶体管对的第2端子，第2端子分别连接到上述第3节点和上述第4节点，控制端子之间连接，

7.根据权利要求1所述的输出电路，其特征在于，

上述差动输入级还具有：

第2差动对，具有与上述第1差动对相反导电型的晶体管对，其输入对共通连接到上述第1差动对的输入对，输出对分别连接到上述第2电流镜的输入侧和输出侧的规定节点；以及

第4电流源，驱动上述第2差动对。

8.根据权利要求7所述的输出电路，其特征在于，

上述第1电流镜作为上述第1导电型的晶体管对，具有：

第1导电型的第2级晶体管对，其第1端子分别连接到上述第1导电型的上述第1级晶体管对的第2端子，其第2端子分别连接到上述第1节点和上述第2节点，控制端子之间连接，

上述第2电流镜作为上述第2导电型的晶体管对，具有：

9.根据权利要求4所述的输出电路，其特征在于，

10.根据权利要求6所述的输出电路，其特征在于，上述第1导电型的第4晶体管的第2端子连接到与上述第4节点连接的第2导电型的上述第2级晶体管对的一方的晶体管的第1端子。

11.根据权利要求5所述的输出电路，其特征在于，上述第2导电型的第6晶体管的第2端子连接到与上述第2节点连接的第1导电型的上述第2级晶体管对的一方的晶体管的第1端子。

12.根据权利要求1所述的输出电路，其特征在于，

上述第1浮游电流源电路具有电流源，

上述第2浮游电流源电路具有：第1导电型的晶体管，其连接在上述第1节点和上述第3节点之间，由控制端子接受第1偏压；和

13.根据权利要求1所述的输出电路，其特征在于，

在上述电流控制电路中，

14.根据权利要求13所述的输出电路，其特征在于，

在上述电流控制电路中，

上述第1电路，具有在上述第1电源端子和上述第1电流镜的输入侧的规定节点之间以串联方式连接的上述第2电流源和第1开关，

15.根据权利要求13所述的输出电路，其特征在于，

在上述电流控制电路中，

上述第1电路具有：

一端共通连接到上述第1电源端子的第1负荷元件及上述第2电流源；

上述第2电路具有：

16.根据权利要求13所述的输出电路，其特征在于，

上述第1电流镜作为上述第1导电型的晶体管对，具有：

17.根据权利要求13所述的输出电路，其特征在于，

上述第2电流镜作为上述第2导电型的晶体管对，具有：

第2导电型的第2级晶体管对，其第1端子分别连接到上述第2导电型的上述第1级晶体管对的第2端子，其第2端子分别连接到上述第3节点和上述第4节点，控制端子之间连接，

18.根据权利要求13所述的输出电路，其特征在于，

上述差动输入级还具有：

第4电流源，驱动上述第2差动对。

19.根据权利要求18所述的输出电路，其特征在于，

上述第1电流镜作为上述第1导电型的晶体管对，具有：

上述第2电流镜作为上述第2导电型的晶体管对，具有：第2导电型的第1级晶体管对，其第1端子共通连接到上述第2电源端子，控制端子之间连接；以及

与上述第4节点连接的第2导电型的上述第2级晶体管对的一方的晶体管的第2端子连接到上述第2导电型的上述第1级晶体管对的控制端子，

20.根据权利要求15所述的输出电路，其特征在于，

21.根据权利要求16所述的输出电路，其特征在于，

上述第1导电型的第4晶体管的第2端子连接到与上述第2节点连接的第1导电型的上述第2级晶体管对的一方的晶体管的第1端子。

22.根据权利要求17所述的输出电路，其特征在于，

上述第2导电型的第6晶体管的第2端子连接到与上述第4节点连接的第2导电型的上述第2级晶体管对的一方的晶体管的第1端子。

23.根据权利要求4所述的输出电路，其特征在于，

上述第1及第2负荷元件分别包括电流源。

24.根据权利要求4所述的输出电路，其特征在于，

上述第1及第2负荷元件分别包括二极管。

25.根据权利要求4所述的输出电路，其特征在于，

上述第1及第2负荷元件分别包括电阻元件。

26.根据权利要求4所述的输出电路，其特征在于，

除了上述输入端子外，还具有N－1个的输入端子，其中N是2以上的整数，

上述差动输入级除了上述第1差动对及上述第1电流源外，还具有：与上述第1差动对同一导电型的N－1个差动对，其输出对和上述第1差动对共通连接；以及

N－1个电流源，分别驱动上述N－1个差动对，

上述第1差动对的输入对的一方连接到上述输入端子，

上述N－1个差动对的输入对的一方分别连接到上述N－1个输入端子，

上述N－1个差动对的输入对的另一方与上述第1差动对的输入对的另一方共通地连接到上述输出端子。

27.一种输出电路，具有差动输入级、输出放大级、电流控制电路、输入端子、输出端子、第1至第4电源端子，其特征在于，

第1电流源，驱动上述第1差动对；

上述输出放大级具有：

上述电流控制电路包括：

一端共通连接到上述第1电源端子的第1负荷元件及第2电流源；

28.一种输出电路，具有差动输入级、输出放大级、电流控制电路、输入端子、输出端子、第1至第4电源端子，其特征在于，

上述差动输入级具有：

第1电流源，驱动上述第1差动对；

上述输出放大级具有：

上述电流控制电路包括：

29.根据权利要求13所述的输出电路，其特征在于，

上述第1浮游电流源电路具有第1导电型的晶体管及第2导电型的晶体管，其并联连接在上述第2节点和上述第4节点之间，控制端子分别接受第1偏压和第2偏压，

上述第2浮游电流源电路具有第1导电型的晶体管及第2导电型的晶体管，其并联连接在上述第1节点和上述第3节点之间，控制端子分别接受第3偏压和第4偏压。

30.一种数据驱动器，具有：

权利要求1所述的输出电路，其由输入端子接受从上述解码器输出的上述电压，输出端子连接到数据线。

31.一种显示装置，具有权利要求30所述的数据驱动器。