CN102420142A - 一种优化高压ldmos器件源漏穿通性能的方法 - Google Patents
一种优化高压ldmos器件源漏穿通性能的方法 Download PDFInfo
- Publication number
- CN102420142A CN102420142A CN2011101507429A CN201110150742A CN102420142A CN 102420142 A CN102420142 A CN 102420142A CN 2011101507429 A CN2011101507429 A CN 2011101507429A CN 201110150742 A CN201110150742 A CN 201110150742A CN 102420142 A CN102420142 A CN 102420142A
- Authority
- CN
- China
- Prior art keywords
- trap
- region
- drift region
- substrate
- silicon dioxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供一种优化高压LDMOS器件源漏穿通性能的方法，在基板上覆盖一光刻胶层，在光刻胶层上开一开口，在开口中露出基板，从开口处注入氧离子；除去基板上覆盖的光刻胶层，对基板进行高温退火处理，在开口下的基板中的离子注入区域形成二氧化硅隔离区；对基板注入离子，形成P阱和邻近并接触P阱的N-漂移区，二氧化硅隔离区位于P阱区域内。本发明通过在LDMOS器件源漏之间容易穿通地方注入离子的方式，注入一定浓度的氧离子，注入后再经过高温退火处理形成二氧化硅隔离区，利用二氧化硅的特点来提高LDMOS器件的源漏穿通电压。
Description
技术领域
本发明涉及一种半导体制造领域中的高压LDMOS器件，尤其涉及一种优化高压LDMOS器件源漏穿通性能的方法。
背景技术
高压LDMOS（Lateral Double-Diffused MOS Transistors，横向双扩散金属氧化物半导体晶体管）器件被广泛地使用在各种芯片中。LDMOS器件具有工作电压高和工艺简单的特点，其工艺易于CMOS工艺兼容。
在中国专利CN101783295A中披露了一种高压LDMOS器件及其制造方法，其制造包括：在P型衬低中进行阱注入以形成N阱和P阱，在P阱中淀积有源区隔离层，并刻蚀所述P阱以在有源区形成有源区沟槽。去除有源区隔离层，在有源区沟槽中填入绝缘物。以第一掺杂剂量和第一掺杂能量对有源区进行N型杂质离子注入，以第二掺杂剂量和第二掺杂能量对有源区进行N型杂质离子注入以形成漂移区。淀积并刻蚀高压栅隔离层以形成高压栅区。在高压栅区生长高压栅氧化层，去除高压栅隔离，在高压栅氧化层上方淀积并刻蚀多晶硅以形成栅。
在中国专利CN101969074A中披露一种高压LDMOS器件，该LDMOS器件包括衬底、位于衬底之上的外延层，位于外延层之上的漂移区，位于LDMOS器件两端的漏区和源区。其中在衬底和外延层的交界面上紧贴漂移区的下表面具有交替排列的至少一对n型半导体区和p型半导体区，n型半导体区和p型半导体区紧贴排列相互形成横向的PN结，同时p型半导体区与漂移区形成纵向的PN结。
在LDMOS结构中，由于N漂移区的结深很深，由漏极而造成很严重的感应势垒降低效应（Drain induction barrier lower，DIBL），这就非常容易引起器件的源漏穿通，使得器件不容易控制。提高器件源漏之间的穿通电压常用增加器件的栅长及提高P阱掺杂浓度。但在提高LDMOS源漏穿通电压同时，也会产生不好的影响，如增加芯片的面积、影响节电容和节漏电流之类的问题。随着半导体技术的发展，如果能解决提高源漏之间穿通电压的问题，则将加快LDMOS器件的应用和发展。
发明内容
本发明目的在于提供一种优化高压LDMOS器件源漏穿通性能的方法，可以有效的提高源漏之间穿通电压，也避免了增加芯片的面积和对节电容的影响。
为了实现上述的目的提供一种高压LDMOS器件优化源漏穿通性能的方法，其特征在于：在基板上覆盖一光刻胶层，在光刻胶层上开一开口，在开口中露出基板，从开口处注入离子形成不接触基板表面的离子注入区域；除去基板上覆盖的光刻胶层，对基板进行高温退火处理，在开口下的基板中的离子注入区域形成二氧化硅隔离区；在基板中分别注入P型和N型的离子，分别形成P阱和邻近并接触P阱的N-漂移区，二氧化硅隔离区位于P阱区域内；在P阱和N-漂移区内分别进行N型离子注入以形成N型重掺杂区，N-漂移区内设置的N型重掺杂区和N-漂移区构成LDMOS器件的漏极区，P阱内形成的N型重掺杂区构成LDMOS器件的源极区；其中，植入P阱内N型重掺杂区时使二氧化硅隔离区所在的位置处于P阱内N型重掺杂区与N-漂移区之间；在P阱内N型重掺杂区和N-漂移区之间的P阱区域的上方生成栅氧化层和多晶硅栅极。
本发明提供一种高压LDMOS器件优化源漏穿通性能的方法中，在源漏之间容易穿通的地方引入二氧化硅，从而提高器件源漏之间的穿通电压。对开口中注入氧离子，将基板中的硅部分转化成二氧化硅。注入的氧离子浓度优选为1×1018~3×1018/cm2。
在上面提到的高温退火处理过程包括以下：先将基板升温至900~1100℃，并维持该温度0.5~2小时，之后继续升温至1200~1300℃，待形成二氧化硅隔离区后冷却至室温。通过高温退火，修复由于之前氧离子注入基板而造成的损伤，并使得之前形成的二氧化硅转化成二氧化硅隔离区。优选，在高温退火过程中先将基板退火温度升高至1000℃，并维持该温度1小时，后将基板退火温度调高至1200℃，维持该温度3小时。
本发明另一个目的在于提供一种由上述方法制作的LDMOS器件，该器件包括：在P型基板中设置N-漂移区，在N-漂移区边上设置P阱，在靠近N-漂移区的P阱内设置二氧化硅隔离区，所述N-漂移区内设置的N型重掺杂区和N-漂移区构成漏极区，在P阱内形成有N型重掺杂区的源极区；并且在P阱内设置的N型重掺杂区和N-漂移区之间的P阱区域的上方设置有栅氧化层和多晶硅栅极，位于源极区与N漂移区之间的二氧化硅隔离区用于提高器件源漏之间的穿通电压。
本发明提供的高压LDMOS器件优化源漏穿通性能的方法能有效的提高源漏之间穿通电压，减少出现漏极感应势垒降低效应，使得器件容易受到控制。
附图说明
图1是本发明优化源漏穿通性能方法中对基板进行氧离子注入示意图。
图2是本发明优化源漏穿通性能方法中基板中形成二氧化硅隔离区示意图。
图3是本发明优化源漏穿通性能方法中形成P阱和N-漂移区的示意图。
图4是本发明通过优化源漏穿通性能方法制造的高压LDMOS器件的结构示意图。
具体实施方式
本发明提供一种优化高压LDMOS器件源漏穿通性能的方法。
在基板上覆盖一光刻胶层，在光刻胶层上开一开口，在开口中露出基板，从开口处注入离子形成不接触基板表面的离子注入区域；除去基板上覆盖的光刻胶层，对基板进行高温退火处理，在开口下的基板中的离子注入区域形成二氧化硅隔离区；对基板注入离子，形成P阱和邻近并接触P阱的N-漂移区，二氧化硅隔离区位于P阱区域内（此时二氧化硅隔离区在P阱中具有一个深度也即不接触P阱的表面）。之后在P阱和N-漂移区内分别进行离子注入形成N型重掺杂区，N-漂移区内设置的N型重掺杂区和N-漂移区构成LDMOS器件的漏极区，P阱内形成的N型重掺杂区构成源极区；其中，植入P阱内N型重掺杂区时使得二氧化硅隔离区所在的位置处于P阱内N型重掺杂区与N-漂移区之间（但不接触P阱、N-漂移区）；在P阱内N型重掺杂区和N-漂移区之间的P阱区域的上方生成栅氧化层和多晶硅栅极。
之后按照LDMOS器件通常的制备流程进行后续的制备工艺以完成LDMOS器件的制备，由于该后续的制备流程已为本领域的技术人员所熟知，所以不再赘述。
通常会采用增加器件的栅长及提高P阱的掺杂浓度方式来提高LDMOS源漏穿通电压, 但这势必会带来不好的影响，如需要增加芯片面积、影响节电容和节漏电流。本发明的重点在于在LDMOS器件的沟道区域中形成一二氧化硅隔离区，该二氧化硅隔离区位于源极区和漏极区之间用于提高器件源漏之间的穿通电压。在通常的LDMOS器件结构中，由于N漂移区的结深很深，漏极感应势垒降低效应很严重，非常容易引起器件的源漏穿通，使得器件不容易控制，而本发明所提供的二氧化硅隔离区则很好的克服了上述问题。
为提高LDMOS器件耐压性能，在有源区到漏区之间设有一个高阻层，称为漂移区（drift，又称轻掺杂漏区）。在器件源漏之间容易穿通的漂移区通过离子注入方式将二氧化硅引入其中，形成的二氧化硅隔离区可承受高电压。
下面对通过具体的实施例对本发明高压LDMOS器件优化源漏穿通性能的方法做进一步详细说明，以便更好理解本发明，但下述实施例并不限制本发明范围。
在一种实施方式中：
如图1所示，先在基板1上覆盖一光刻胶层3，在光刻胶层3上进行光刻工艺形成一开口，在开口的底部露出基板1。从露出基板的开口处注入浓度为1×1018/cm2的氧离子，氧离子进入基板后将开口下方基板中离子注入区域在后续的高温退火处理后转化成二氧化硅2，其中离子注入区域在P型基板中具有一定的深度。如图2所示，除去基板上覆盖的光刻胶层3后，对基板1进行高温退火处理，修复由于之前注入氧离子而对基板造成损失。将基板先升温至1000℃，并维持该温度1个小时；之后继续升温至1200℃，维持该温度3小时，形成二氧化硅隔离区后冷却至室温。在基板中的离子注入区域形成二氧化硅隔离区。如图3所示，对基板再次注入离子，从而形成P阱和N-漂移区，之前形成的二氧化硅隔离区位于P阱区域内，并且二氧化硅隔离区离P阱的表面有一定的距离，也即二氧化硅隔离区并不接触P阱的表面，以在P阱中栅极的下方形成电流通道。
之后按照LDMOS器件的公知的制程将基板加工成所需高压LDMOS器件，器件结构如图4所示。
高压LDMOS器件的结构包括：在P型基板中设置N-漂移区5，在N-漂移区5边上设置接触N-漂移区5的P阱区4，在靠近N-漂移区5的P阱区4内设置二氧化硅隔离区2。P阱区4内设置的N+掺杂源极区接触源极金属铝。栅极氧化层形成在P阱区4内设置的N+掺杂源极区和漏极漂流区5之间的P阱区4的顶面上。因此，通过栅极7及栅极氧化层下方的本体区内形成的通道，栅极7控制源极区和漏极漂流区之间的电流，起一个横向MOS器件的作用。漏极漂移区5生成在场氧化物6下方，被BPSG层覆盖，也可选用钝化层覆盖。穿过钝化层和BPSG层，刻蚀漏极接头开口，使顶部漏极金属铝通过接头N-漂移区5内的N+掺杂区接触漏极N-漂移区5，降低接触电阻。如图4所示，在台阶形状的栅极7下方的栅氧化物和场氧化物6可以通过不同的方法形成。这些方法包括生长或沉积氧化物，从通道区或利用氧化物沉积工艺的LOCOS类型刻蚀。台阶形状的栅极7具有一个较长的栅极长度，台阶形状的栅极7为电流在通道及栅极氧化物和场氧化物6下方的漏极之间的流动，提供必要的连接，降低栅漏电容。
在另一种实施方式中：
如图1所示，先在基板1上覆盖一光刻胶层3，在光刻胶层3上进行光刻工艺形成一开口，在开口的底部露出基板1。从露出基板的开口处注入浓度为3×1018/cm2的氧离子，氧离子进入基板后将开口下方基板中离子注入区域在后续的高温退火处理后转化成二氧化硅2，其中离子注入区域在P型基板中具有一定的深度。如图2所示，除去基板上覆盖的光刻胶层3后，对基板1进行高温退火处理，修复由于之前注入氧离子而对基板造成损失。将基板先升温至900℃，并维持该温度1.5个小时；之后继续升温至1300℃，维持该温度2.5小时，形成二氧化硅隔离区后冷却至室温。在基板中的离子注入区域形成二氧化硅隔离区。如图3所示，对基板再次注入离子，从而形成P阱和N-漂移区，之前形成的二氧化硅隔离区位于P阱区域内，并且二氧化硅隔离区离P阱的表面有一定的距离，也即二氧化硅隔离区并不接触P阱的表面，以在P阱中栅极的下方形成电流通道。。
之后按照LDMOS器件的公知的制程将基板加工成所需高压LDMOS器件，器件结构如图4所示。
高压LDMOS器件的结构包括：在P型基板中设置N-漂移区5，在N-漂移区5边上设置接触N-漂移区5的P阱区4，在靠近N-漂移区5的P阱区4内设置二氧化硅隔离区2。P阱区4内设置的N+掺杂源极区接触源极金属铝。栅极氧化层形成在P阱区4内设置的N+掺杂源极区和漏极漂流区5之间的P阱区4的顶面上。因此，通过栅极7及栅极氧化层下方的本体区内形成的通道，栅极7控制源极区和漏极漂流区之间的电流，起一个横向MOS器件的作用。漏极漂移区5生成在场氧化物6下方，被BPSG层覆盖，也可选用钝化层覆盖。穿过钝化层和BPSG层，刻蚀漏极接头开口，使顶部漏极金属铝通过接头N-漂移区5内的N+掺杂区接触漏极N-漂移区5，降低接触电阻。如图4所示，在台阶形状的栅极7下方的栅氧化物和场氧化物6可以通过不同的方法形成。这些方法包括生长或沉积氧化物，从通道区或利用氧化物沉积工艺的LOCOS类型刻蚀。台阶形状的栅极7具有一个较长的栅极长度，台阶形状的栅极7为电流在通道及栅极氧化物和场氧化物6下方的漏极之间的流动，提供必要的连接，降低栅漏电容。顶部漏极金属铝或漏极互连线通过N-漂移区内的接头N+掺杂区能较好的电接触N-漂移区，降低接触电阻。
将上述实施例制得的高压LDMOS器件做相应的测试，与常规的LDMOS器件相比具有高穿通电压。
本发明通过在LDMOS器件源漏之间容易穿通地方注入离子的方式，注入一定浓度的氧离子，注入后再经过高温退火处理形成二氧化硅隔离区，利用二氧化硅的特点来提高LDMOS器件的源漏穿通电压。
以上对本发明的具体实施例进行了详细描述，但其只是作为范例，本发明并不限制于以上描述的具体实施例。对于本领域技术人员而言，任何对本发明进行的等同修改和替代也都在本发明的范畴之中。因此，在不脱离本发明的精神和范围下所作的均等变换和修改，都应涵盖在本发明的范围内。
Claims (8)
1.一种优化高压LDMOS器件源漏穿通性能的方法，其特征在于：
在基板上覆盖一光刻胶层，在光刻胶层上开一开口，在开口中露出基板，从开口处注入氧离子；
除去基板上覆盖的光刻胶层，对基板进行高温退火处理，在开口下的基板中的离子注入区域形成二氧化硅隔离区；
在基板中分别注入P型和N型的离子，分别形成P阱和邻近并接触P阱的N-漂移区，二氧化硅隔离区位于P阱区域内；
在P阱和N-漂移区内分别进行N型离子注入以形成N型重掺杂区，N-漂移区内设置的N型重掺杂区和N-漂移区构成LDMOS器件的漏极区，P阱内形成的N型重掺杂区构成LDMOS器件的源极区；其中，植入P阱内N型重掺杂区时使二氧化硅隔离区所在的位置处于P阱内N型重掺杂区与N-漂移区之间；
在P阱内N型重掺杂区和N-漂移区之间的P阱区域的上方生成栅氧化层和多晶硅栅极。
2.根据权利要求1所述的方法，其特征在于：所述注入的氧离子浓度为1×1018/cm2~3×1018/cm2。
3.根据权利要求1所述的方法，其特征在于：所述高温退火处理是先将基板升温至900~1000℃，并维持该温度；之后继续升温至1200~1300℃，待形成二氧化硅隔离区后冷却至室温。
4.根据权利要求3所述的方法，其特征在于：所述高温退火处理中退火温度升至900-1000℃后，维持该温度0.5~2小时。
5.根据权利要求3所述的方法，其特征在于：所述高温退火处理中退火温度升至1200-1300℃后，维持该温度0.5~4小时。
6.根据权利要求3所述的方法，其特征在于：所述高温退火处理中退火温度升至1000℃后，维持该温度1小时。
7.根据权利要求3所述的方法，其特征在于：所述高温退火处理中退火温度升至1200℃后，维持该温度3小时。
8.一种高压LDMOS器件，其特征在于，包括：
在P型基板中设置N-漂移区，在N-漂移区边上设置P阱，在靠近N-漂移区的P阱内设置二氧化硅隔离区，所述N-漂移区内设置的N型重掺杂区和N-漂移区构成漏极区，在P阱内形成有N型重掺杂区的源极区；并且在P阱内设置的N型重掺杂区和N-漂移区之间的P阱区域的上方设置有栅氧化层和多晶硅栅极，位于源极区与N漂移区之间的二氧化硅隔离区用于提高器件源漏之间的穿通电压。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2011101507429A CN102420142A (zh) | 2011-06-07 | 2011-06-07 | 一种优化高压ldmos器件源漏穿通性能的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2011101507429A CN102420142A (zh) | 2011-06-07 | 2011-06-07 | 一种优化高压ldmos器件源漏穿通性能的方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN102420142A true CN102420142A (zh) | 2012-04-18 |
Family
ID=45944486
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2011101507429A Pending CN102420142A (zh) | 2011-06-07 | 2011-06-07 | 一种优化高压ldmos器件源漏穿通性能的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102420142A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107431043A (zh) * | 2015-03-26 | 2017-12-01 | 高通股份有限公司 | 选择性模拟和射频性能修改 |
| US10541328B2 (en) | 2016-03-11 | 2020-01-21 | Mediatek Inc. | Semiconductor device capable of high-voltage operation |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6200836B1 (en) * | 1999-08-06 | 2001-03-13 | Taiwan Semiconductor Manufacturing Company | Using oxide junction to cut off sub-threshold leakage in CMOS devices |
| US6506641B1 (en) * | 2000-08-17 | 2003-01-14 | Agere Systems Inc. | Use of selective oxidation to improve LDMOS power transistors |
| US20060017102A1 (en) * | 2004-07-22 | 2006-01-26 | Macronix International Co., Ltd. | LDMOS device and method of fabrication |
| CN101246837A (zh) * | 2007-02-13 | 2008-08-20 | 中芯国际集成电路制造(上海)有限公司 | 半导体隔离结构及其形成方法 |
| CN101257047A (zh) * | 2008-04-03 | 2008-09-03 | 北京大学 | 一种耐高压的横向双扩散mos晶体管 |
| CN101540339A (zh) * | 2009-05-05 | 2009-09-23 | 浙江大学 | 高边nldmos结构 |
| CN101969074A (zh) * | 2010-10-28 | 2011-02-09 | 电子科技大学 | 一种高压ldmos器件 |
-
2011
- 2011-06-07 CN CN2011101507429A patent/CN102420142A/zh active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6200836B1 (en) * | 1999-08-06 | 2001-03-13 | Taiwan Semiconductor Manufacturing Company | Using oxide junction to cut off sub-threshold leakage in CMOS devices |
| US6506641B1 (en) * | 2000-08-17 | 2003-01-14 | Agere Systems Inc. | Use of selective oxidation to improve LDMOS power transistors |
| US20060017102A1 (en) * | 2004-07-22 | 2006-01-26 | Macronix International Co., Ltd. | LDMOS device and method of fabrication |
| CN101246837A (zh) * | 2007-02-13 | 2008-08-20 | 中芯国际集成电路制造(上海)有限公司 | 半导体隔离结构及其形成方法 |
| CN101257047A (zh) * | 2008-04-03 | 2008-09-03 | 北京大学 | 一种耐高压的横向双扩散mos晶体管 |
| CN101540339A (zh) * | 2009-05-05 | 2009-09-23 | 浙江大学 | 高边nldmos结构 |
| CN101969074A (zh) * | 2010-10-28 | 2011-02-09 | 电子科技大学 | 一种高压ldmos器件 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107431043A (zh) * | 2015-03-26 | 2017-12-01 | 高通股份有限公司 | 选择性模拟和射频性能修改 |
| US10541328B2 (en) | 2016-03-11 | 2020-01-21 | Mediatek Inc. | Semiconductor device capable of high-voltage operation |
| US10879389B2 (en) | 2016-03-11 | 2020-12-29 | Mediatek Inc | Semiconductor device capable of high-voltage operation |
| CN107180869B (zh) * | 2016-03-11 | 2021-02-19 | 联发科技股份有限公司 | 半导体器件及其形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102760769B (zh) | 用于横向双扩散金属氧化物半导体场效应晶体管的直通硅通孔处理技术 | |
| CN101916728B (zh) | 可完全消除衬底辅助耗尽效应的soi超结ldmos结构的制作工艺 | |
| US7898026B2 (en) | LDMOS with double LDD and trenched drain | |
| CN102386211B (zh) | Ldmos器件及其制造方法 | |
| CN101740392B (zh) | Ldmos晶体管、半导体器件及其制造方法 | |
| US20130224919A1 (en) | Method for making gate-oxide with step-graded thickness in trenched dmos device for reduced gate-to-drain capacitance | |
| CN102005452A (zh) | 高电压半导体器件中的集成肖特基二极管 | |
| CN101043053B (zh) | 具有改善性能的功率半导体器件和方法 | |
| TWI493718B (zh) | 頂部汲極橫向擴散金屬氧化物半導體、半導體功率元件及其製備方法 | |
| CN101840934A (zh) | 底部漏极ldmos功率mosfet的结构及制备方法 | |
| WO2004061975A1 (en) | Trench mis device having implanted drain-drift region and thick bottom oxide and process for manufacturing the same | |
| CN102044563A (zh) | Ldmos器件及其制造方法 | |
| CN102270663A (zh) | 具有超结结构的平面型功率mosfet器件及其制造方法 | |
| CN101207125B (zh) | 半导体器件及其制造方法 | |
| JP5048214B2 (ja) | 低閾値電圧を有する短チャンネルトレンチパワーｍｏｓｆｅｔ | |
| CN102130000B (zh) | 沟槽型双层栅mos器件的制备方法 | |
| CN106876453A (zh) | 沟槽栅igbt及制作方法 | |
| CN105070756A (zh) | 超高压ldmos器件结构 | |
| CN104377244A (zh) | 一种降低ldmos导通电阻的器件结构 | |
| CN105679820A (zh) | Jfet及其制造方法 | |
| JP2008078397A (ja) | 絶縁ゲート型半導体装置の製造方法 | |
| JP2007294759A (ja) | 半導体装置およびその製造方法 | |
| CN102104068A (zh) | 功率mos晶体管的结构及其制备方法 | |
| CN102157384B (zh) | 晶体管的制造方法 | |
| CN202205755U (zh) | 具有超结结构的平面型功率mosfet器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C12 | Rejection of a patent application after its publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20120418 |