CN105679820A - Jfet及其制造方法 - Google Patents

Jfet及其制造方法 Download PDF

Info

Publication number
CN105679820A
CN105679820A CN201610148098.4A CN201610148098A CN105679820A CN 105679820 A CN105679820 A CN 105679820A CN 201610148098 A CN201610148098 A CN 201610148098A CN 105679820 A CN105679820 A CN 105679820A
Authority
CN
China
Prior art keywords
jfet
ldmos
region
channel region
conduction type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610148098.4A
Other languages
English (en)
Other versions
CN105679820B (zh
Inventor
钱文生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201610148098.4A priority Critical patent/CN105679820B/zh
Publication of CN105679820A publication Critical patent/CN105679820A/zh
Application granted granted Critical
Publication of CN105679820B publication Critical patent/CN105679820B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1058—Channel region of field-effect devices of field-effect transistors with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66893—Unipolar field-effect transistors with a PN junction gate, i.e. JFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种JFET，JFET集成于LDMOS中，JFET的栅极区由LDMOS的沟道区加上形成于LDMOS的沟道区的第一侧外部的阱区组成；形成于JFET的漂移区中的埋层和JFET的栅极区呈包围式结构；JFET的源区形成于包围式结构的表面。包围式结构的底部具有埋层缺口，在埋层缺口处形成JFET的沟道区，JFET的沟道区的沟道开启和关闭通过埋层对沟道区进行横向耗尽实现。本发明还公开了一种JFET的制造方法。本发明能实现对沟道的横向夹断、从而能消除衬底掺杂浓度对JFET性能的影响，还能实现夹断电压的精确控制和提高器件的稳定性。

Description

JFET及其制造方法
技术领域
本发明涉及半导体集成电路制造领域，特别是涉及一种结型场效应晶体管(JFET)。本发明还涉及一种JFET的制造方法。
背景技术
JFET是采用PN结作为器件的栅控制沟道的开通和截止，当栅上加PN结负偏压，PN结两边耗尽，当沟道被完全耗尽，器件处于沟道夹断状态，器件截止。反之，器件导通。
超高压结型场效应晶体管需要漏端能承受高压，通常利用高压横向扩散场效应晶体管(LDMOS)的漂移区作为JFET的漂移区承受高压，高压LDMOS的沟道作为JFET的栅，这样既能制作出超高压JFET，又能与高压LDMOS共享光刻版，节约工艺成本。
JFET在沟道夹断时(以N型JFET为例)，需要在源极加正电压或者在栅极加负电压，使得N型沟道区域全部耗尽，以阻止源漏间的开启，使沟道夹断。耗尽N型沟道的P型区域有两部分：一是P型栅极部分，一是P型衬底部分。其中P型衬底参与耗尽的贡献占主导，因此P型衬底的掺杂浓度会显著改变JFET的夹断电压和导通电流。
超高压JFET都采用超高阻衬底，掺杂浓度很低，使得衬底的电阻率变化很大，从而造成JFET的性能不稳定。
发明内容
本发明所要解决的技术问题是提供一种JFET，能实现对沟道的横向夹断、从而能消除衬底掺杂浓度对JFET性能的影响，还能实现夹断电压的精确控制和提高器件的稳定性。为此，本发明还提供一种JFET的制造方法。
为解决上述技术问题，本发明提供的JFET集成于LDMOS中，所述JFET的漂移区和所述LDMOS的漂移区共用且为第一导电类型掺杂，所述JFET的漏区和所述LDMOS的漏区共用且为第一导电类型掺杂。
所述LDMOS的沟道区由第二导电类型阱区组成。
所述LDMOS的沟道区的第二侧为靠近所述漏区的一侧，所述LDMOS的沟道区的第一侧位于远离所述LDMOS的漏区的一侧；所述JFET的漂移区沿着所述LDMOS的沟道区的第二侧到第一侧的方向上从所述漏区端延伸到所述LDMOS的沟道区的第一侧外部。
所述JFET的栅极区由所述LDMOS的沟道区加上形成于所述LDMOS的沟道区的第一侧外部的所述JFET的漂移区中的第二导电类型阱区组成。
在所述JFET的漂移区中形成有第二导电类型掺杂的埋层。
所述埋层的位于所述LDMOS的沟道区的第二侧到所述漏区之间的部分用于降低所述LDMOS的漂移区的表面电场，提高所述LDMOS的击穿电压并降低导通电阻。
所述埋层还包括延伸到所述LDMOS的沟道区的第一侧外部的部分，在所述LDMOS的沟道区的第一侧外部，所述埋层和所述JFET的栅极区呈包围式结构。
所述包围式结构中的所述JFET的漂移区表面形成有由第一导电类型重掺杂区组成的所述JFET的源区。
所述包围式结构的底部具有埋层缺口，在所述埋层缺口处形成所述JFET的沟道区，所述JFET的沟道区的沟道开启和关闭通过所述埋层对所述沟道区进行横向耗尽实现。
进一步的改进是，通过调节所述埋层缺口的横向尺寸调节所述JFET的夹断电压，所述埋层缺口的横向尺寸越大，所述JFET的夹断电压越大。
进一步的改进是，所述包围式结构位置处的所述埋层和所述JFET的栅极区充分交叠使所述JFET的沟道区耗尽时所述JFET被完全夹断。
进一步的改进是，所述埋层通过光刻加离子注入实现，所述埋层缺口由光刻工艺定义。
进一步的改进是，所述漂移区由深阱组成。
进一步的改进是，所述漂移区由外延层组成。
进一步的改进是，在所述LDMOS的沟道区表面依次形成有栅介质层和多晶硅栅，被所述多晶硅栅覆盖的所述沟道区表面用于形成所述LDMOS的沟道。
所述LDMOS的源区由形成于所述LDMOS的沟道区表面第一导电类型重掺杂区组成，所述LDMOS的源区和所述多晶硅栅的第一侧自对准。
所述LDMOS的漏区由第一导电类型重掺杂区组成，所述LDMOS的漏区位于所述多晶硅栅的第二侧外部。
在所述JFET的栅极区表面形成有由第二导电类型重掺杂区组成的栅极引出区。
所述LDMOS的漏区通过接触孔连接到由正面金属层形成的所述LDMOS和所述JFET共用的漏极。
所述LDMOS的源区通过接触孔连接到由正面金属层形成的所述LDMOS的源极。
所述JFET的栅极引出区也通过接触孔连接到所述LDMOS的源极，所述LDMOS的源极作为所述JFET的栅极。
所述JFET的源区通过接触孔连接到由正面金属层形成的所述JFET的源极。
所述多晶硅栅通过接触孔连接到由正面金属层形成的所述LDMOS的栅极。
进一步的改进是，所述JFET还包括：
场氧化层，位于所述LDMOS的沟道区和所述漏区之间的所述漂移区上方，所述场氧化层的第二侧和所述漏区横向接触，所述场氧化层的第一侧和所述LDMOS的沟道区相隔一段距离；所述多晶硅栅延伸到所述场氧化层上方。
进一步的改进是，所述场氧化层为局部场氧化层或浅沟槽场氧化层。
进一步的改进是，在所述场氧化层的靠近所述LDMOS的漏区侧的表面形成有多晶硅场板，所述多晶硅场板通过接触孔连接到由正面金属层形成的漏极。
进一步的改进是，所述LDMOS和所述JFET都为N型器件，第一导电类型为N型，第二导电类型为P型。
进一步的改进是，所述LDMOS和所述JFET都为P型器件，第一导电类型为P型，第二导电类型为N型。
为解决上述技术问题，本发明提供的JFET的制造方法的JFET集成于LDMOS中，包括如下步骤：
步骤一、在第二导电类型半导体衬底中形成所述JFET和所述LDMOS共用的第一导电类型掺杂的漂移区。
步骤二、采用光刻加离子注入工艺形成第二导电类型阱区。
所述LDMOS的沟道区由第二导电类型阱区组成。
所述LDMOS的沟道区的第二侧为靠近所述漏区的一侧，所述LDMOS的沟道区的第一侧位于远离所述LDMOS的漏区的一侧；所述JFET的漂移区沿着所述LDMOS的沟道区的第二侧到第一侧的方向上从所述漏区端延伸到所述LDMOS的沟道区的第一侧外部。
所述JFET的栅极区由所述LDMOS的沟道区加上形成于所述LDMOS的沟道区的第一侧外部的所述JFET的漂移区中的第二导电类型阱区组成。
步骤三、采用光刻加离子注入工艺在所述JFET的漂移区中形成第二导电类型掺杂的埋层。
所述埋层的位于所述LDMOS的沟道区的第二侧到所述漏区之间的部分用于降低所述LDMOS的漂移区的表面电场，提高所述LDMOS的击穿电压并降低导通电阻。
所述埋层还包括延伸到所述LDMOS的沟道区的第一侧外部的部分，在所述LDMOS的沟道区的第一侧外部，所述埋层和所述JFET的栅极区呈包围式结构。
所述包围式结构的底部具有埋层缺口，在所述埋层缺口处形成所述JFET的沟道区，所述JFET的沟道区的沟道开启和关闭通过所述埋层对所述沟道区进行横向耗尽实现。
步骤四、进行第一导电类型重掺杂注入形成所述JFET的源区和漏区。
所述JFET的源区由形成于所述包围式结构中的所述JFET的漂移区表面的第一导电类型掺杂区组成；所述JFET和所述LDMOS共用漏区。
进一步的改进是，通过调节所述埋层缺口的横向尺寸调节所述JFET的夹断电压，所述埋层缺口的横向尺寸越大，所述JFET的夹断电压越大。
进一步的改进是，所述包围式结构位置处的所述埋层和所述JFET的栅极区充分交叠使所述JFET的沟道区耗尽时所述JFET被完全夹断。
进一步的改进是，步骤一中所述漂移区采用深阱工艺形成。
进一步的改进是，步骤一中所述漂移区采用外延生长工艺形成。
进一步的改进是，在步骤三完成之后、步骤四之前还包括步骤：
形成场氧化层，所述场氧化层位于所述LDMOS的沟道区和所述漏区之间的所述漂移区上方，所述场氧化层的第二侧和所述漏区横向接触，所述场氧化层的第一侧和所述LDMOS的沟道区相隔一段距离。
形成栅介质层和多晶硅栅，所述多晶硅栅在横向上从所述LDMOS的沟道区表面向所述漏区方向延伸到所述LDMOS的漂移区上方，被所述多晶硅栅覆盖的所述LDMOS的沟道区表面用于形成沟道，所述多晶硅栅的第一侧面位于所述沟道区上方、第二侧面位于所述LDMOS的漂移区顶部的所述场氧化层上方。
步骤四的第一导电类型重掺杂注入同时形成所述LDMOS的源区，所述LDMOS的源区形成于所述LDMOS的沟道区表面且所述LDMOS的源区和所述多晶硅栅的第一侧自对准；所述LDMOS的漏区位于所述多晶硅栅的第二侧外部。
步骤四之后还包括：
步骤五、进行第二导电类型重掺杂注入在所述JFET的栅极区表面形成栅极引出区。
进一步的改进是，所述场氧化层采用局部场氧化工艺制作或采用浅沟槽场氧化工艺制作。
进一步的改进是，步骤五之后还包括步骤：
形成层间膜；
形成穿过所述层间膜的接触孔；
形成正面金属层，对所述正面金属层金属光刻刻蚀形成漏极、所述LDMOS的源极、所述LDMOS的栅极和所述JFET的源极；所述LDMOS的漏区通过接触孔连接到所述LDMOS和所述JFET共用的漏极；所述LDMOS的源区通过接触孔连接到所述LDMOS的源极；所述JFET的栅极引出区也通过接触孔连接到所述LDMOS的源极，所述LDMOS的源极作为所述JFET的栅极；所述JFET的源区通过接触孔连接到所述JFET的源极，所述多晶硅栅通过接触孔连接到所述LDMOS的栅极。
进一步的改进是，所述多晶硅栅的第二侧延伸到所述场氧化层表面。
进一步的改进是，在形成所述多晶硅栅的同时在所述场氧化层的靠近所述LDMOS的漏区侧的表面形成多晶硅场板，所述多晶硅场板通过接触孔连接到由正面金属层形成的漏极。
本发明通过JFET的源端区域由阱区形成的JFET的栅极区和在漂移区中形成的埋层包围形成，JFET的源区形成于包围式结构的表面，而JFET的沟道区则通过包围式结构的底部的埋层缺口实现，JFET的沟道区的沟道开启和关闭通过埋层对沟道区进行横向耗尽实现，所以本发明能实现对沟道的横向夹断；由于这种横向夹断和衬底无关，所以能能消除衬底掺杂浓度对JFET性能的影响。
本发明的JFET的沟道区的横向宽度完全由埋层缺口实现的，埋层缺口能够通过光刻工艺进行控制，而通过调节埋层缺口的横向尺寸调节能JFET的夹断电压，埋层缺口的横向尺寸越大，JFET的夹断电压越大，所以本发明能实现夹断电压的精确控制和提高器件的稳定性。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是现有JFET的结构示意图；
图2是图1所示的现有JFET的沟道区耗尽时的仿真图；
图3是本发明实施例JFET的结构示意图。
具体实施方式
如图1所示，是现有JFET的结构示意图；JFET集成在LDMOS中，以N型器件为例，在P型半导体衬底如P型硅衬底101中形成有N型深阱102，在形成有N型深阱102的P型硅衬底101表面形成有场氧化层103。P型阱区104形成有N型深阱102中，P型阱区104同时作为LDMOS的沟道区和JFET的栅极区；在场氧化层103的底部的N型深阱102的表面形成有PTOP层105。JFET和LDMOS共用的N+掺杂的漏区108形成于N型深阱102的表面，JFET和LDMOS共用的漂移区由漏区108和P型阱区104之间的N型深阱102组成，其中PTOP层105用于降低LDMOS的漂移区的表面电场。P型阱区104正下方的N型深阱102组成JFET的沟道区，如虚线框106所示。
JFET的源区111由形成于N型深阱102的表面的N+区组成；栅介质层如栅氧化层和多晶硅栅107形成于P型阱区104的表面并延伸到场氧化层103的表面上。LDMOS的源区109由形成于P型阱区104表面的N+区组成，沟道引出区110由形成于P型阱区104表面的P+区组成；在N型深阱102外的P型硅衬底101表面形成有由P+区组成的衬底引出区112。
层间膜覆盖在器件的正面，在接触孔113穿过层间膜实现底部掺杂区和正面金属层114的连接，正面金属层114图形化后形成电极结构。其中，漏区108通过接触孔113引出JFET和LDMOS共用的漏极，同时，形成于场氧化层103表面的多晶硅场板107a也通过接触孔113连接到漏极；多晶硅栅107通过接触孔113连接到LDMOS的栅极；LDMOS的源区109和沟道引出区110分别通过接触孔113连接到LDMOS的源极，LDMOS的源极同时作为JFET的栅极；JFET的源区111通过接触孔113连接到JFET的源极；衬底引出区112通过接触孔113连接到衬底电极。
如图2所示，是图1所示的现有JFET的沟道区耗尽时的仿真图；标记301对应于P型半导体衬底101和N型深阱102之间的界面，虚线框302对应于JFET的沟道区耗尽区域，虚线框303表示P型半导体衬底101对JFET的沟道区进行耗尽时整个JFET的沟道区和底部的P型半导体衬底101形成的耗尽区域，由图3可知，虚线框302和303所对应的耗尽区域容易受到P型半导体衬底101的影响，P型半导体衬底101的掺杂浓度的波动会对对JFET的沟道区的耗尽产生的波动。
如图3所示，是本发明实施例JFET的结构示意图，本发明实施例以N型JFET为例进行说明，LDMOS也为N型LDMOS，N型为N型，P型为P型，本发明实施例JFET集成于LDMOS中，所述JFET的漂移区2和所述LDMOS的漂移区2共用且为N型掺杂，所述JFET的漏区8和所述LDMOS的漏区8共用且为N型掺杂。
本发明实施例中，所述漂移区2由形成于P型半导体衬底如硅衬底1中深阱组成；在其它实施例中，所述漂移区2也能为由外延层组成。
所述LDMOS的沟道区4a由P型阱区组成。
所述LDMOS的沟道区4a的第二侧为靠近所述漏区8的一侧，所述LDMOS的沟道区4a的第一侧位于远离所述LDMOS的漏区8的一侧；所述JFET的漂移区2沿着所述LDMOS的沟道区4a的第二侧到第一侧的方向上从所述漏区8端延伸到所述LDMOS的沟道区4a的第一侧外部。
所述JFET的栅极区由所述LDMOS的沟道区4a加上形成于所述LDMOS的沟道区4a的第一侧外部的所述JFET的漂移区2中的P型阱区4b组成，即JFET的栅极区由P型阱区4a和4b组成。
在所述JFET的漂移区2中形成有P型掺杂的埋层5。
所述埋层5的位于所述LDMOS的沟道区4a的第二侧到所述漏区8之间的部分用于降低所述LDMOS的漂移区2的表面电场，提高所述LDMOS的击穿电压并降低导通电阻。
所述埋层5还包括延伸到所述LDMOS的沟道区4a的第一侧外部的部分，在所述LDMOS的沟道区4a的第一侧外部，所述埋层5和所述JFET的栅极区4a和4b呈包围式结构。
所述包围式结构中的所述JFET的漂移区2表面形成有由N型重掺杂区组成的所述JFET的源区9。
所述包围式结构的底部具有埋层缺口，在所述埋层缺口处形成所述JFET的沟道区，所述JFET的沟道区的沟道开启和关闭通过所述埋层5对所述沟道区进行横向耗尽实现。所述埋层缺口和所述JFET的沟道区的位置如虚线框201所示。
通过调节所述埋层缺口的横向尺寸调节所述JFET的夹断电压，所述埋层缺口的横向尺寸越大，所述JFET的夹断电压越大。
所述包围式结构位置处的所述埋层5和所述JFET的栅极区充分交叠使所述JFET的沟道区耗尽时所述JFET被完全夹断。
所述埋层5通过光刻加离子注入实现，所述埋层缺口由光刻工艺定义。
本发明实施例JFET还包括：
在所述LDMOS的沟道区4a表面依次形成有栅介质层如栅介质层和多晶硅栅6，被所述多晶硅栅6覆盖的所述沟道区表面用于形成所述LDMOS的沟道。
所述LDMOS的源区7由形成于所述LDMOS的沟道区4a表面N型重掺杂区组成，所述LDMOS的源区7和所述多晶硅栅6的第一侧自对准。
所述LDMOS的漏区8由N型重掺杂区组成，所述LDMOS的漏区8位于所述多晶硅栅6的第二侧外部。
在所述JFET的栅极区表面形成有由P型重掺杂区组成的栅极引出区10a和10b，其中栅极引出区10a为形成于所述栅极区4a中部分，而栅极引出区10b为形成于所述栅极区4b中部分，栅极引出区10a和10b采用相同工艺形成。
所述LDMOS的漏区8通过接触孔11连接到由正面金属层12形成的所述LDMOS和所述JFET共用的漏极。
所述LDMOS的源区7通过接触孔11连接到由正面金属层12形成的所述LDMOS的源极。
所述JFET的栅极引出区10a和10b也通过接触孔11连接到所述LDMOS的源极，所述LDMOS的源极作为所述JFET的栅极。
所述JFET的源区9通过接触孔11连接到由正面金属层12形成的所述JFET的源极。
所述多晶硅栅6通过接触孔11连接到由正面金属层12形成的所述LDMOS的栅极。
场氧化层3，位于所述LDMOS的沟道区4a和所述漏区8之间的所述漂移区2上方，所述场氧化层3的第二侧和所述漏区8横向接触，所述场氧化层3的第一侧和所述LDMOS的沟道区4a相隔一段距离；所述多晶硅栅6延伸到所述场氧化层3上方。所述场氧化层3为局部场氧化层或浅沟槽场氧化层。
在所述场氧化层3的靠近所述LDMOS的漏区8侧的表面形成有多晶硅场板6a，所述多晶硅场板6a通过接触孔11连接到由正面金属层12形成的漏极。
由图3所示可知，本发明实施例通过在JFET的源端区域由阱区4a和4b形成的JFET的栅极区和在漂移区中形成的埋层5包围形成，JFET的源区9形成于包围式结构的表面，而JFET的沟道区则通过包围式结构的底部的埋层缺口实现如虚线框201所示，JFET的沟道区的沟道开启和关闭通过埋层5对沟道区进行横向耗尽实现，所以本发明实施例能实现对沟道的横向夹断；由于这种横向夹断和衬底无关，所以能能消除衬底掺杂浓度对JFET性能的影响。
本发明实施例的JFET的沟道区的横向宽度完全由埋层缺口实现的，埋层缺口能够通过光刻工艺进行控制，而通过调节埋层缺口的横向尺寸调节能JFET的夹断电压，埋层缺口的横向尺寸越大，JFET的夹断电压越大，所以本发明实施例能实现夹断电压的精确控制和提高器件的稳定性。
本发明实施例中以N型器件为例进行说明，将第一导电类型换为P型，第二导电类型换为N型就得到P型JFET所对应的实施例方法，本文中对P型器件不再做详细的说明。
如图3所示，本发明实施例方法以N型JFET为例进行说明，LDMOS也为N型LDMOS，N型为N型，P型为P型，本发明实施例JFET的制造方法的JFET集成于LDMOS中，包括如下步骤：
步骤一、在P型半导体衬底如硅衬底1中形成所述JFET和所述LDMOS共用的N型掺杂的漂移区2。
本发明实施例中，所述漂移区2采用深阱工艺形成。在其它实施例中也能为：所述漂移区2采用外延生长工艺形成。
步骤二、采用光刻加离子注入工艺形成P型阱区4a和4b。
所述LDMOS的沟道区4a由P型阱区组成。
所述LDMOS的沟道区4a的第二侧为靠近所述漏区8的一侧，所述LDMOS的沟道区4a的第一侧位于远离所述LDMOS的漏区8的一侧；所述JFET的漂移区2沿着所述LDMOS的沟道区4a的第二侧到第一侧的方向上从所述漏区8端延伸到所述LDMOS的沟道区4a的第一侧外部。
所述JFET的栅极区由所述LDMOS的沟道区4a加上形成于所述LDMOS的沟道区4a的第一侧外部的所述JFET的漂移区2中的P型阱区4b组成。
步骤三、采用光刻加离子注入工艺在所述JFET的漂移区2中形成P型掺杂的埋层5。
所述埋层5的位于所述LDMOS的沟道区4a的第二侧到所述漏区8之间的部分用于降低所述LDMOS的漂移区2的表面电场，提高所述LDMOS的击穿电压并降低导通电阻。
所述埋层5还包括延伸到所述LDMOS的沟道区4a的第一侧外部的部分，在所述LDMOS的沟道区4a的第一侧外部，所述埋层5和所述JFET的栅极区呈包围式结构。
所述包围式结构的底部具有埋层缺口，在所述埋层缺口处形成所述JFET的沟道区，所述JFET的沟道区的沟道开启和关闭通过所述埋层5对所述沟道区进行横向耗尽实现。
本发明实施例中，通过调节所述埋层缺口的横向尺寸调节所述JFET的夹断电压，所述埋层缺口的横向尺寸越大，所述JFET的夹断电压越大。
所述包围式结构位置处的所述埋层5和所述JFET的栅极区充分交叠使所述JFET的沟道区耗尽时所述JFET被完全夹断。
之后包括如下步骤：
形成场氧化层3，所述场氧化层3位于所述LDMOS的沟道区4a和漏区8之间的所述漂移区2上方，所述场氧化层3的第一侧和所述LDMOS的沟道区4a相隔一段距离。所述场氧化层3采用局部场氧化工艺制作或采用浅沟槽场氧化工艺制作。
形成栅介质层如栅氧化层和多晶硅栅6，所述多晶硅栅6在横向上从所述LDMOS的沟道区4a表面向所述漏区8方向延伸到所述LDMOS的漂移区2上方，被所述多晶硅栅6覆盖的所述LDMOS的沟道区4a表面用于形成沟道，所述多晶硅栅6的第一侧面位于所述沟道区上方、第二侧面位于所述LDMOS的漂移区2顶部的所述场氧化层3上方。
所述多晶硅栅6的第二侧延伸到所述场氧化层3表面。在形成所述多晶硅栅6的同时在所述场氧化层3的靠近所述LDMOS的漏区8侧的表面形成多晶硅场板6a。
步骤四、进行N型重掺杂注入形成所述JFET的源区9、漏区8和所述LDMOS的源区7。
所述LDMOS的源区7形成于所述LDMOS的沟道区4a表面且所述LDMOS的源区7和所述多晶硅栅6的第一侧自对准。
所述LDMOS的漏区8位于所述多晶硅栅6的第二侧外部且所述场氧化层3的第二侧和所述漏区8横向接触，所述JFET和所述LDMOS共用漏区8。
所述JFET的源区9由形成于所述包围式结构中的所述JFET的漂移区2表面的N型掺杂区组成。
步骤五、进行P型重掺杂注入在所述JFET的栅极区表面形成栅极引出区10a和10b。
形成层间膜。
形成穿过所述层间膜的接触孔11。
形成正面金属层12，对所述正面金属层12金属光刻刻蚀形成漏极、所述LDMOS的源极、所述LDMOS的栅极和所述JFET的源极；所述LDMOS的漏区8通过接触孔11连接到所述LDMOS和所述JFET共用的漏极；所述LDMOS的源区7通过接触孔11连接到所述LDMOS的源极；所述JFET的栅极引出区10a和10b也通过接触孔11连接到所述LDMOS的源极，所述LDMOS的源极作为所述JFET的栅极；所述JFET的源区9通过接触孔11连接到所述JFET的源极，所述多晶硅栅6通过接触孔11连接到所述LDMOS的栅极。所述多晶硅场板6a通过接触孔11连接到由正面金属层12形成的漏极。
本发明实施例方法中以N型器件为例进行说明，将第一导电类型换为P型，第二导电类型换为N型就得到P型JFET所对应的实施例方法，本文中对P型器件的制造方法不再做详细的说明。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (24)

1.一种JFET，其特征在于：JFET集成于LDMOS中，所述JFET的漂移区和所述LDMOS的漂移区共用且为第一导电类型掺杂，所述JFET的漏区和所述LDMOS的漏区共用且为第一导电类型掺杂；
所述LDMOS的沟道区由第二导电类型阱区组成；
所述LDMOS的沟道区的第二侧为靠近所述漏区的一侧，所述LDMOS的沟道区的第一侧位于远离所述LDMOS的漏区的一侧；所述JFET的漂移区沿着所述LDMOS的沟道区的第二侧到第一侧的方向上从所述漏区端延伸到所述LDMOS的沟道区的第一侧外部；
所述JFET的栅极区由所述LDMOS的沟道区加上形成于所述LDMOS的沟道区的第一侧外部的所述JFET的漂移区中的第二导电类型阱区组成；
在所述JFET的漂移区中形成有第二导电类型掺杂的埋层；
所述埋层的位于所述LDMOS的沟道区的第二侧到所述漏区之间的部分用于降低所述LDMOS的漂移区的表面电场，提高所述LDMOS的击穿电压并降低导通电阻；
所述埋层还包括延伸到所述LDMOS的沟道区的第一侧外部的部分，在所述LDMOS的沟道区的第一侧外部，所述埋层和所述JFET的栅极区呈包围式结构；
所述包围式结构中的所述JFET的漂移区表面形成有由第一导电类型重掺杂区组成的所述JFET的源区；
所述包围式结构的底部具有埋层缺口，在所述埋层缺口处形成所述JFET的沟道区，所述JFET的沟道区的沟道开启和关闭通过所述埋层对所述沟道区进行横向耗尽实现。
2.如权利要求1所述的JFET，其特征在于：通过调节所述埋层缺口的横向尺寸调节所述JFET的夹断电压，所述埋层缺口的横向尺寸越大，所述JFET的夹断电压越大。
3.如权利要求1所述的JFET，其特征在于：所述包围式结构位置处的所述埋层和所述JFET的栅极区充分交叠使所述JFET的沟道区耗尽时所述JFET被完全夹断。
4.如权利要求1所述的JFET，其特征在于：所述埋层通过光刻加离子注入实现，所述埋层缺口由光刻工艺定义。
5.如权利要求1所述的JFET，其特征在于：所述漂移区由深阱组成。
6.如权利要求1所述的JFET，其特征在于：所述漂移区由外延层组成。
7.如权利要求1所述的JFET，其特征在于：在所述LDMOS的沟道区表面依次形成有栅介质层和多晶硅栅，被所述多晶硅栅覆盖的所述沟道区表面用于形成所述LDMOS的沟道；
所述LDMOS的源区由形成于所述LDMOS的沟道区表面第一导电类型重掺杂区组成，所述LDMOS的源区和所述多晶硅栅的第一侧自对准；
所述LDMOS的漏区由第一导电类型重掺杂区组成，所述LDMOS的漏区位于所述多晶硅栅的第二侧外部；
在所述JFET的栅极区表面形成有由第二导电类型重掺杂区组成的栅极引出区；
所述LDMOS的漏区通过接触孔连接到由正面金属层形成的所述LDMOS和所述JFET共用的漏极；
所述LDMOS的源区通过接触孔连接到由正面金属层形成的所述LDMOS的源极；
所述JFET的栅极引出区也通过接触孔连接到所述LDMOS的源极，所述LDMOS的源极作为所述JFET的栅极；
所述JFET的源区通过接触孔连接到由正面金属层形成的所述JFET的源极；
所述多晶硅栅通过接触孔连接到由正面金属层形成的所述LDMOS的栅极。
8.如权利要求7所述的JFET，其特征在于：所述JFET还包括：
场氧化层，位于所述LDMOS的沟道区和所述漏区之间的所述漂移区上方，所述场氧化层的第二侧和所述漏区横向接触，所述场氧化层的第一侧和所述LDMOS的沟道区相隔一段距离；所述多晶硅栅延伸到所述场氧化层上方。
9.如权利要求8所述的JFET，其特征在于：所述场氧化层为局部场氧化层或浅沟槽场氧化层。
10.如权利要求8所述的JFET，其特征在于：在所述场氧化层的靠近所述LDMOS的漏区侧的表面形成有多晶硅场板，所述多晶硅场板通过接触孔连接到由正面金属层形成的漏极。
11.如权利要求1至10中任一权利要求所述的JFET，其特征在于：所述LDMOS和所述JFET都为N型器件，第一导电类型为N型，第二导电类型为P型。
12.如权利要求1至10中任一权利要求所述的JFET，其特征在于：所述LDMOS和所述JFET都为P型器件，第一导电类型为P型，第二导电类型为N型。
13.一种JFET的制造方法，其特征在于，JFET集成于LDMOS中，包括如下步骤：
步骤一、在第二导电类型半导体衬底中形成所述JFET和所述LDMOS共用的第一导电类型掺杂的漂移区；
步骤二、采用光刻加离子注入工艺形成第二导电类型阱区；
所述LDMOS的沟道区由第二导电类型阱区组成；
所述LDMOS的沟道区的第二侧为靠近所述漏区的一侧，所述LDMOS的沟道区的第一侧位于远离所述LDMOS的漏区的一侧；所述JFET的漂移区沿着所述LDMOS的沟道区的第二侧到第一侧的方向上从所述漏区端延伸到所述LDMOS的沟道区的第一侧外部；
所述JFET的栅极区由所述LDMOS的沟道区加上形成于所述LDMOS的沟道区的第一侧外部的所述JFET的漂移区中的第二导电类型阱区组成；
步骤三、采用光刻加离子注入工艺在所述JFET的漂移区中形成第二导电类型掺杂的埋层；
所述埋层的位于所述LDMOS的沟道区的第二侧到所述漏区之间的部分用于降低所述LDMOS的漂移区的表面电场，提高所述LDMOS的击穿电压并降低导通电阻；
所述埋层还包括延伸到所述LDMOS的沟道区的第一侧外部的部分，在所述LDMOS的沟道区的第一侧外部，所述埋层和所述JFET的栅极区呈包围式结构；
所述包围式结构的底部具有埋层缺口，在所述埋层缺口处形成所述JFET的沟道区，所述JFET的沟道区的沟道开启和关闭通过所述埋层对所述沟道区进行横向耗尽实现；
步骤四、进行第一导电类型重掺杂注入形成所述JFET的源区和漏区；
所述JFET的源区由形成于所述包围式结构中的所述JFET的漂移区表面的第一导电类型掺杂区组成；所述JFET和所述LDMOS共用漏区。
14.如权利要求13所述的JFET的制造方法，其特征在于：通过调节所述埋层缺口的横向尺寸调节所述JFET的夹断电压，所述埋层缺口的横向尺寸越大，所述JFET的夹断电压越大。
15.如权利要求13所述的JFET的制造方法，其特征在于：所述包围式结构位置处的所述埋层和所述JFET的栅极区充分交叠使所述JFET的沟道区耗尽时所述JFET被完全夹断。
16.如权利要求13所述的JFET的制造方法，其特征在于：步骤一中所述漂移区采用深阱工艺形成。
17.如权利要求13所述的JFET的制造方法，其特征在于：步骤一中所述漂移区采用外延生长工艺形成。
18.如权利要求13所述的JFET的制造方法，其特征在于：在步骤三完成之后、步骤四之前还包括步骤：
形成场氧化层，所述场氧化层位于所述LDMOS的沟道区和所述漏区之间的所述漂移区上方，所述场氧化层的第二侧和所述漏区横向接触，所述场氧化层的第一侧和所述LDMOS的沟道区相隔一段距离；
形成栅介质层和多晶硅栅，所述多晶硅栅在横向上从所述LDMOS的沟道区表面向所述漏区方向延伸到所述LDMOS的漂移区上方，被所述多晶硅栅覆盖的所述LDMOS的沟道区表面用于形成沟道，所述多晶硅栅的第一侧面位于所述沟道区上方、第二侧面位于所述LDMOS的漂移区顶部的所述场氧化层上方；
步骤四的第一导电类型重掺杂注入同时形成所述LDMOS的源区，所述LDMOS的源区形成于所述LDMOS的沟道区表面且所述LDMOS的源区和所述多晶硅栅的第一侧自对准；所述LDMOS的漏区位于所述多晶硅栅的第二侧外部；
步骤四之后还包括：
步骤五、进行第二导电类型重掺杂注入在所述JFET的栅极区表面形成栅极引出区。
19.如权利要求18所述的JFET的制造方法，其特征在于：所述场氧化层采用局部场氧化工艺制作或采用浅沟槽场氧化工艺制作。
20.如权利要求18所述的JFET的制造方法，其特征在于：步骤五之后还包括步骤：
形成层间膜；
形成穿过所述层间膜的接触孔；
形成正面金属层，对所述正面金属层金属光刻刻蚀形成漏极、所述LDMOS的源极、所述LDMOS的栅极和所述JFET的源极；所述LDMOS的漏区通过接触孔连接到所述LDMOS和所述JFET共用的漏极；所述LDMOS的源区通过接触孔连接到所述LDMOS的源极；所述JFET的栅极引出区也通过接触孔连接到所述LDMOS的源极，所述LDMOS的源极作为所述JFET的栅极；所述JFET的源区通过接触孔连接到所述JFET的源极，所述多晶硅栅通过接触孔连接到所述LDMOS的栅极。
21.如权利要求18所述的JFET的制造方法，其特征在于：所述多晶硅栅的第二侧延伸到所述场氧化层表面。
22.如权利要求18所述的JFET的制造方法，其特征在于：在形成所述多晶硅栅的同时在所述场氧化层的靠近所述LDMOS的漏区侧的表面形成多晶硅场板，所述多晶硅场板通过接触孔连接到由正面金属层形成的漏极。
23.如权利要求13至22中任一权利要求所述的JFET的制造方法，其特征在于：所述LDMOS和所述JFET都为N型器件，第一导电类型为N型，第二导电类型为P型。
24.如权利要求13至22中任一权利要求所述的JFET的制造方法，其特征在于：所述LDMOS和所述JFET都为P型器件，第一导电类型为P型，第二导电类型为N型。
CN201610148098.4A 2016-03-16 2016-03-16 Jfet及其制造方法 Active CN105679820B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610148098.4A CN105679820B (zh) 2016-03-16 2016-03-16 Jfet及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610148098.4A CN105679820B (zh) 2016-03-16 2016-03-16 Jfet及其制造方法

Publications (2)

Publication Number Publication Date
CN105679820A true CN105679820A (zh) 2016-06-15
CN105679820B CN105679820B (zh) 2018-08-21

Family

ID=56310665

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610148098.4A Active CN105679820B (zh) 2016-03-16 2016-03-16 Jfet及其制造方法

Country Status (1)

Country Link
CN (1) CN105679820B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018040973A1 (zh) * 2016-08-31 2018-03-08 无锡华润上华科技有限公司 集成有耗尽型结型场效应晶体管的器件及其制造方法
CN108962890A (zh) * 2018-07-27 2018-12-07 深圳市南硕明泰科技有限公司 集成半导体器件
CN109427913A (zh) * 2017-08-29 2019-03-05 新唐科技股份有限公司 半导体装置及其制造方法
CN110739349A (zh) * 2019-10-22 2020-01-31 深圳第三代半导体研究院 一种碳化硅横向jfet器件及其制备方法
CN111180509A (zh) * 2019-12-31 2020-05-19 杰华特微电子（杭州）有限公司 一种结型场效应管及其静电放电结构
CN113948571A (zh) * 2021-10-18 2022-01-18 上海华虹宏力半导体制造有限公司 半导体结构及其形成方法
CN116072709A (zh) * 2023-03-09 2023-05-05 中芯先锋集成电路制造(绍兴)有限公司 结型场效应晶体管及其制造方法、芯片

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120001240A1 (en) * 2010-06-30 2012-01-05 Ipgoal Microelectronics (Sichuan) Co., Ltd. Junction field effect transistor structure
CN103094124A (zh) * 2011-11-04 2013-05-08 上海华虹Nec电子有限公司 高压结型场效应管的结构及制造方法
CN103178093A (zh) * 2011-12-26 2013-06-26 上海华虹Nec电子有限公司 高压结型场效应晶体管的结构及制备方法
CN103681777A (zh) * 2012-08-31 2014-03-26 上海华虹宏力半导体制造有限公司 面结型场效应管
US20150311280A1 (en) * 2012-11-28 2015-10-29 Shenzhen Sunmoon Microelectronics Co., Ltd. A high voltage device with composite structure and a starting circuit
WO2016000600A1 (zh) * 2014-06-30 2016-01-07 无锡华润上华半导体有限公司 结型场效应晶体管及其制造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120001240A1 (en) * 2010-06-30 2012-01-05 Ipgoal Microelectronics (Sichuan) Co., Ltd. Junction field effect transistor structure
CN103094124A (zh) * 2011-11-04 2013-05-08 上海华虹Nec电子有限公司 高压结型场效应管的结构及制造方法
CN103178093A (zh) * 2011-12-26 2013-06-26 上海华虹Nec电子有限公司 高压结型场效应晶体管的结构及制备方法
CN103681777A (zh) * 2012-08-31 2014-03-26 上海华虹宏力半导体制造有限公司 面结型场效应管
US20150311280A1 (en) * 2012-11-28 2015-10-29 Shenzhen Sunmoon Microelectronics Co., Ltd. A high voltage device with composite structure and a starting circuit
WO2016000600A1 (zh) * 2014-06-30 2016-01-07 无锡华润上华半导体有限公司 结型场效应晶体管及其制造方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018040973A1 (zh) * 2016-08-31 2018-03-08 无锡华润上华科技有限公司 集成有耗尽型结型场效应晶体管的器件及其制造方法
US10867995B2 (en) 2016-08-31 2020-12-15 Csmc Technologies Fab2 Co., Ltd. Device integrated with depletion-mode junction fielf-effect transistor and method for manufacturing the same
CN109427913A (zh) * 2017-08-29 2019-03-05 新唐科技股份有限公司 半导体装置及其制造方法
CN108962890A (zh) * 2018-07-27 2018-12-07 深圳市南硕明泰科技有限公司 集成半导体器件
CN108962890B (zh) * 2018-07-27 2021-07-30 深圳市南硕明泰科技有限公司 集成半导体器件
CN110739349A (zh) * 2019-10-22 2020-01-31 深圳第三代半导体研究院 一种碳化硅横向jfet器件及其制备方法
CN111180509A (zh) * 2019-12-31 2020-05-19 杰华特微电子（杭州）有限公司 一种结型场效应管及其静电放电结构
CN111180509B (zh) * 2019-12-31 2022-08-23 杰华特微电子股份有限公司 一种结型场效应管及其静电放电结构
CN113948571A (zh) * 2021-10-18 2022-01-18 上海华虹宏力半导体制造有限公司 半导体结构及其形成方法
CN113948571B (zh) * 2021-10-18 2023-08-25 上海华虹宏力半导体制造有限公司 半导体结构及其形成方法
CN116072709A (zh) * 2023-03-09 2023-05-05 中芯先锋集成电路制造(绍兴)有限公司 结型场效应晶体管及其制造方法、芯片

Also Published As

Publication number Publication date
CN105679820B (zh) 2018-08-21

Similar Documents

Publication Publication Date Title
CN105679820A (zh) Jfet及其制造方法
US9054075B2 (en) Strip-shaped gate tunneling field effect transistor with double-diffusion and a preparation method thereof
US9698248B2 (en) Power MOS transistor and manufacturing method therefor
WO2017211105A1 (zh) 一种超结器件、芯片及其制造方法
KR100592749B1 (ko) 실리콘과 실리콘 게르마늄 이종 구조를 가지는 고전압전계효과 트랜지스터 및 그 제조 방법
KR20100064263A (ko) 반도체 소자 및 이의 제조 방법
CN105810680B (zh) Jfet及其制造方法
CN105070759A (zh) Nldmos器件及其制造方法
US8981421B2 (en) Strip-shaped gate-modulated tunneling field effect transistor and a preparation method thereof
CN104518034A (zh) Jfet器件及其制造方法
US9484437B2 (en) Lateral double diffused metal oxide semiconductor device and manufacturing method thereof
CN102623495A (zh) 一种多掺杂口袋结构的隧穿场效应晶体管及其制备方法
US20200235237A1 (en) Ldmos device and method for manufacturing same
KR20000051294A (ko) 전기적 특성이 향상된 디모스 전계 효과 트랜지스터 및 그 제조 방법
CN109273364B (zh) 一种半导体结构及其形成方法
US20230178652A1 (en) Transistors with dual wells
JP6651957B2 (ja) 半導体装置およびその製造方法
CN203707141U (zh) 集成梳状栅纵向沟道soi ldmos单元
US9105721B2 (en) Semiconductor device and manufacturing method thereof
CN104409500A (zh) 射频ldmos及其制作方法
KR20190124894A (ko) 반도체 소자 및 그 제조 방법
US20120286361A1 (en) High Voltage Device and Manufacturing Method Thereof
US10811494B2 (en) Method and assembly for mitigating short channel effects in silicon carbide MOSFET devices
CN103762241B (zh) 一种梳状栅纵向沟道soi ldmos单元
US20200044022A1 (en) High voltage device and manufacturing method thereof

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant