CN110911395A - 双面散热igbt模块 - Google Patents

双面散热igbt模块 Download PDF

Info

Publication number
CN110911395A
CN110911395A CN201811082495.1A CN201811082495A CN110911395A CN 110911395 A CN110911395 A CN 110911395A CN 201811082495 A CN201811082495 A CN 201811082495A CN 110911395 A CN110911395 A CN 110911395A
Authority
CN
China
Prior art keywords
chip
igbt
heat dissipation
double
electrically connected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811082495.1A
Other languages
English (en)
Inventor
徐凝华
冯加云
姚卫刚
曾雄
李亮星
韩星尧
彭勇殿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhuzhou CRRC Times Semiconductor Co Ltd
Original Assignee
Zhuzhou CRRC Times Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhuzhou CRRC Times Electric Co Ltd filed Critical Zhuzhou CRRC Times Electric Co Ltd
Priority to CN201811082495.1A priority Critical patent/CN110911395A/zh
Publication of CN110911395A publication Critical patent/CN110911395A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明涉及一种双面散热IGBT模块，包括双面覆铜的上、下衬板、电连接在衬板上的多个半导体功率芯片及端子，所述半导体功率芯片包括第一IGBT芯片及第一FRD芯片，所述第一IGBT芯片和第一FRD芯片分别电连接在端子的上、下两侧构成堆叠式结构。本发明的IGBT模块结构，将双面可焊接的IGBT芯片和FRD芯片焊接在端子上下两侧，组成堆叠式结构，模块顶部和底部均可同时进行冷却，且芯片之间无键合线，采用端子直接连接，从而减小模块结构尺寸，降低模块热阻，提高了模块可靠性。

Description

双面散热IGBT模块
技术领域
本发明涉及散热技术领域，尤其涉及一种双面散热的IGBT模块。
背景技术
由于IGBT模块输入阻抗大，驱动功率小，控制电路简单，开关损耗小，通断速度快，工作频率高等特点，广泛应用于交通、新能源等领域。目前，常用的焊接式IGBT模块，普遍采用的是如图1所示结构，即IGBT芯片的集电极和FRD芯片的阴极通过焊料焊接在衬板上，每个IGBT芯片发射极和FRD的阳极通过多根引线键合方式进行互连，衬板通过焊料焊接在基板或散热板上，实现背面冷却。这种结构模块采用的是单面冷却方式，散热能力低，热阻大，且随着芯片的数量增加，模块的尺寸随之增大，同时芯片之间采用键合线联接，单个IGBT模块中存在成百上千个键合点，单个键合点脱落，直接影响模块的可靠性。
随着应用领域对IGBT模块尺寸、散热以及可靠性要求不断提高，该类结构模块越来越无法满足要求，因此需要提出一种新的IGBT结构模块，以满足更高地应用要求。
发明内容
为了解决上述技术问题，本发明提供了一种可以减小模块尺寸、降低模块热阻和提高模块可靠性的双面散热IGBT模块。
本发明的双面散热IGBT模块，包括双面覆铜的上、下衬板、电连接在衬板上的多个半导体功率芯片及端子，所述半导体功率芯片包括第一IGBT芯片及第一FRD芯片，所述第一IGBT芯片和第一FRD芯片分别封装在端子的上、下两侧构成堆叠式结构。
在一个实施方式中，在上衬板和下衬板之间设置有第一垫片，所述上衬板和下衬板通过第一垫片互连。
在一个实施方式中，所述端子包括发射极端子，所述第一FRD芯片阳极电连接在发射极端子的顶侧，第一FRD芯片阴极电连接在上衬板上，所述第一IGBT芯片的发射极端电连接在发射极端子的底侧，第一IGBT芯片的集电极电连接在下衬板上。
在一个实施方式中，所述第一IGBT芯片和第一FRD芯片之间还设置有若干第二FRD芯片和第二IGBT芯片，FRD芯片和IGBT芯片交替设置，第二FRD芯片的阳极电连接在发射极端子的顶侧，阴极电连接在第一垫片上，第二IGBT芯片的发射极端电连接在发射极端子的底侧，IGBT芯片的集电极电连接在第一垫片上。
优选的，所述发射极端子的热膨胀系数与所述半导体功率芯片的热膨胀系数相匹配。优选的，所述发射极端子可以选用纯铜或铜钼合金材料。
在一个实施方式中，所述端子包括引出端子，所述第一FRD芯片阳极电连接在引出端子或下衬板上，第一FRD芯片的阴极电连接在上衬板或引出端子上，所述第一IGBT芯片的集电极电连接在下衬板或引出端子上，第一IGBT芯片的发射极电连接在引出端子或上衬板上。
优选的，位于同一衬板上的相邻第一FRD芯片与第一IGBT芯片之间的覆铜层相互之间不接触，所述双面散热IGBT模块为半桥电路或三相全桥电路。
优选的，所述双面散热IGBT模块的芯片数量和芯片列数能够根据实际模块功率、散热能力、体积需要进行调整。
在一个实施方式中，所述上衬板和下衬板之间还设置有第二垫片，上衬板和下衬板分别通过第二垫片与所述引出端子连接。
优选的，所述上衬板和下衬板分别与外部散热器相连接，在模块工作时实现双面散热。
与现有技术相比，本发明的双面散热的IGBT模块，具有以下优点：
该双面散热IGBT模块相对于一般结构模块，将IGBT芯片和FRD芯片分别电连接在端子两侧，采用堆叠式封装结构，能够有效地减小模块占用体积，降低模块热阻；模块顶部和底部均可与外部散热器相连，可同时进行冷却，且芯片之间的互连不是通过引线，而是通过端子直接电连接互连，可有效地避免因键合点失效导致模块可靠性降低，提高模块的可靠性。
上述技术特征可以各种适合的方式组合或由等效的技术特征来替代，只要能达到本发明的目的。
附图说明
在下文中将基于仅为非限定性的实施例并参考附图来对本发明进行更详细的描述。其中：
图1是现有技术中普通模块结构图。
图2是本发明的实施例1的双面散热IGBT模块结构图。
图3是图2所示的双面散热IGBT模块的电路图。
图4是本发明的实施例2的双面散热IGBT模块结构图。
图5是图4所示的双面散热IGBT模块的电路图。
图6是本发明的实施例3的双面散热IGBT模块结构图。
图7是图6所示的双面散热IGBT模块的电路图。
图8是本发明的实施例4的双面散热IGBT模块的电路图。
在图中，相同的构件由相同的附图标记标示。附图并未按照实际的比例绘制。
图中，附图标记为：
1、上衬板上覆铜层；2、上衬板；3；上衬板下覆铜层；4、下衬板上覆铜层；5、下衬板；6、下衬板下覆铜层；7、第一FRD芯片；8、第一IGBT芯片；9、第二FRD芯片；10、第二IGBT芯片；11、发射极端子；12、第一垫片；13、引出端子；14、第二垫片。
具体实施方式
以下将结合说明书附图和具体实施例对本发明做进一步详细说明。需要说明的是，只要不构成冲突，本发明中的各个实施例以及各实施例中的各个特征可以相互结合，所形成的技术方案均在本发明的保护范围之内。
实施例1
如图2所示，本发明的双面散热IGBT模块，包括双面覆铜的上衬板2、下衬板5、电连接在上、下衬板上IGBT芯片及FRD芯片，第一IGBT芯片8和第一FRD芯片7分别封装在发射极端子11的上、下两侧，组成堆叠式结构。在上衬板下覆铜层3和下衬板上覆铜层4之间设置有第一垫片12，上衬板下覆铜层3和下衬板上覆铜层4通过第一垫片12互连，第一垫片12为导热导电垫片。
第一FRD芯片7的阳极通过焊层焊接在发射极端子11的顶侧，阴极通过焊层焊接在上衬板下覆铜层3上，第一IGBT芯片8的发射极端焊接在发射极端子11的底侧，集电极通过焊层焊接在下衬板上覆铜层4上。
在本实施例中，IGBT芯片和FRD芯片是通过焊层焊接在衬板和发射极端子上，除此还可以采用银烧结等工艺封装，但不限于这两种方式。
其中，发射极端子10的一端留有便于与门极连接的空间。
上衬板上覆铜层1和下衬板下覆铜层6均可与外部散热器连接，工作时可实现双面散热。发射极端子11的热膨胀系数需要与IGBT芯片和FRD芯片的热膨胀系数相匹配，优选的，发射极端子11可选用纯铜或铜钼合金材料。
本实施例中的双面散热IGBT模块的电路图如图3所示，其中，C表示IGBT芯片集电极或FRD芯片阴极，E表示IGBT芯片发射极或FRD芯片阳极，G为IGBT芯片的门极。
该模块相对于现有技术中一般结构模块，将IGBT芯片和FRD芯片进行堆叠式封装，模块体积比普通模块减小了约1/2，可以有效地减小模块的占用体积；且芯片之间的互连不是通过引线，而是直接通过端子焊接互连，可有效地避免因键合点失效导致模块可靠性降低。
实施例2
如图4所示，在实施例1的基础上，本发明的双面散热IGBT模块，包括双面覆铜的上、下衬板、电连接在上、下衬板上的IGBT芯片及FRD芯片，第一IGBT芯片8和第一FRD芯片7分别封装在发射极端子11的上、下两侧，组成堆叠式结构。在上衬板下覆铜层3和下衬板上覆铜层4之间设置有第一垫片12，上衬板下覆铜层3和下衬板上覆铜层4通过第一垫片12实现互连。
第一FRD芯片7的阳极通过焊层焊接在发射极端子11的顶侧，阴极通过焊层焊接在上衬板下覆铜层3上，第一IGBT芯片8的发射极端焊接在发射极端子11的底侧，集电极通过焊层焊接在下衬板上覆铜层4上。
在第一FRD芯片7和第一IGBT芯片8之间还设置有若干第二FRD芯片9和第二IGBT芯片10，其中，第二FRD芯片9阳极通过焊层焊接在发射极端子11的顶侧，阴极通过焊层焊接在第一垫片12上，第二IGBT芯片10的发射极端电连接在发射极端子11的底侧，第二IGBT芯片10的集电极电连接在第一垫片12上。
本实施例中的双面散热IGBT模块电路图如图5所示。该实施例模块也可以根据实际的如模块功率、功率芯片数量、散热效果或模块体积等需要，进行纵向叠加芯片数量，以及横向扩增芯片列数变化。
实施例3
如图6所示，在实施例1的基础上，FRD芯片与IGBT芯片交替设置，第一FRD芯片7阳极通过焊层焊接在引出端子13上，第一FRD芯片7的阴极通过焊层焊接在上衬板下覆铜层3上，第一IGBT芯片8的集电极通过焊层焊接在下衬板上覆铜层4上，第一IGBT芯片8的发射极通过焊层焊接在引出端子13上；第二FRD芯片9阳极通过焊层焊接在下衬板上覆铜层4上，阴极通过焊层焊接在引出端子13上，第二IGBT芯片10的集电极通过焊层焊接在引出端子13上，发射极通过焊层焊接在上衬板下覆铜层3上。上衬板3和下衬板5之间还设置有第二垫片14，上衬板3、下衬板5分别通过第二垫片14与引出端子13连接，第二垫片14也为导热导电垫片。
本实施例中，位于同一衬板上的FRD芯片与IGBT芯片之间的覆铜层相互之间不接触，该电路为半桥电路，其电路图如图7所示，其中，C表示IGBT芯片集电极或FRD芯片阴极，E表示IGBT芯片发射极或FRD芯片阳极，G为IGBT芯片的门极。
本实施例中，FRD芯片与IGBT芯片是通过焊层焊接在衬板和引出端子上，除此还可以采用银烧结等工艺封装，但不仅限于这两种方式。
实施例4
在实施例3的基础上，还可以通过调整第二垫片14以及引出端子13，将半桥电路扩展为三相全桥电路。图8为本模块变化后的三相全桥电路图。
另外，本发明的双面散热IGBT模块可以根据实际的如模块功率、功率芯片数量、散热效果或模块体积等需要，进行纵向叠加芯片数量，以及横向扩增芯片列数变化。其上、下衬板的覆铜层图案也根据实际需要进行变更。其功率半导体芯片也可以采用其他更高功率密度芯片的代替。
至此，本领域技术人员应该认识到，虽然已经参考优选实施例对本发明进行了描述，但在不脱离本发明的范围的情况下，可以对其进行各种改进并且可以用等效物替换其中的部件。尤其是，只要不存在冲突，各个实施例中所提到的各项技术特征均可以任意方式组合起来。本发明并不局限于文中公开的特定实施例，而是包括落入权利要求的范围内的所有技术方案。

Claims (10)

1.一种双面散热IGBT模块，包括双面覆铜的上、下衬板、电连接在衬板上的多个半导体功率芯片及端子，其特征在于，所述半导体功率芯片包括第一IGBT芯片及第一FRD芯片，所述第一IGBT芯片和第一FRD芯片分别电连接在端子的上、下两侧构成堆叠式结构。
2.根据权利要求1所述的双面散热IGBT模块，其特征在于，在上衬板和下衬板之间设置有第一垫片，所述上衬板和下衬板通过第一垫片互连。
3.根据权利要求1或2所述的双面散热IGBT模块，其特征在于，所述端子包括发射极端子，所述第一FRD芯片阳极电连接在发射极端子的顶侧，第一FRD芯片阴极电连接在上衬板上，所述第一IGBT芯片的发射极端电连接在发射极端子的底侧，第一IGBT芯片的集电极电连接在下衬板上。
4.根据权利要求3所述的双面散热IGBT模块，其特征在于，所述第一IGBT芯片和第一FRD芯片之间还设置有若干第二FRD芯片和第二IGBT芯片，其中，FRD芯片和IGBT芯片交替设置，第二FRD芯片的阳极电连接在发射极端子的顶侧，阴极电连接在第一垫片上，第二IGBT芯片的发射极端电连接在发射极端子的底侧，第二IGBT芯片的集电极电连接在第一垫片上。
5.根据权利要求3或4所述的双面散热IGBT模块，其特征在于，所述发射极端子的热膨胀系数与所述半导体功率芯片的热膨胀系数相匹配。
6.根据权利要求1或2所述的双面散热IGBT模块，其特征在于，所述端子包括引出端子，所述第一FRD芯片阳极电连接在引出端子或下衬板上，第一FRD芯片的阴极电连接在上衬板或引出端子上，所述第一IGBT芯片的集电极电连接在下衬板或引出端子上，第一IGBT芯片的发射极电连接在引出端子或上衬板上。
7.根据权利要求6所述的双面散热IGBT模块，其特征在于，位于同一衬板上的相邻第一FRD芯片与第一IGBT芯片之间的覆铜层相互之间不接触。
8.根据权利要求7所述的双面散热IGBT模块，其特征在于，所述双面散热IGBT模块为半桥电路或三相全桥电路。
9.根据权利要求6所述的双面散热IGBT模块，其特征在于，所述上衬板和下衬板之间还设置有第二垫片，上衬板和下衬板分别通过第二垫片与所述引出端子连接。
10.根据权利要求1或2所述的双面散热IGBT模块，其特征在于，所述上衬板和下衬板分别与外部散热器相连接。
CN201811082495.1A 2018-09-17 2018-09-17 双面散热igbt模块 Pending CN110911395A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811082495.1A CN110911395A (zh) 2018-09-17 2018-09-17 双面散热igbt模块

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811082495.1A CN110911395A (zh) 2018-09-17 2018-09-17 双面散热igbt模块

Publications (1)

Publication Number Publication Date
CN110911395A true CN110911395A (zh) 2020-03-24

Family

ID=69813120

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811082495.1A Pending CN110911395A (zh) 2018-09-17 2018-09-17 双面散热igbt模块

Country Status (1)

Country Link
CN (1) CN110911395A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115799247A (zh) * 2023-02-08 2023-03-14 广东仁懋电子有限公司 一种igbt器件及igbt模块
CN116913792A (zh) * 2023-07-21 2023-10-20 上海林众电子科技有限公司 一种双面散热封装模块及制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103413797A (zh) * 2013-07-29 2013-11-27 中国科学院电工研究所 一种三维结构单元组装的功率半导体模块
CN105070695A (zh) * 2015-08-14 2015-11-18 株洲南车时代电气股份有限公司 双面散热电动汽车功率模块
CN107170714A (zh) * 2017-06-14 2017-09-15 扬州国扬电子有限公司 一种低寄生电感功率模块及双面散热低寄生电感功率模块

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103413797A (zh) * 2013-07-29 2013-11-27 中国科学院电工研究所 一种三维结构单元组装的功率半导体模块
CN105070695A (zh) * 2015-08-14 2015-11-18 株洲南车时代电气股份有限公司 双面散热电动汽车功率模块
CN107170714A (zh) * 2017-06-14 2017-09-15 扬州国扬电子有限公司 一种低寄生电感功率模块及双面散热低寄生电感功率模块

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115799247A (zh) * 2023-02-08 2023-03-14 广东仁懋电子有限公司 一种igbt器件及igbt模块
CN116913792A (zh) * 2023-07-21 2023-10-20 上海林众电子科技有限公司 一种双面散热封装模块及制作方法
CN116913792B (zh) * 2023-07-21 2024-03-22 上海林众电子科技有限公司 一种双面散热封装模块及制作方法

Similar Documents

Publication Publication Date Title
US10943845B2 (en) Three-dimensional packaging structure and packaging method of power devices
CN102664177B (zh) 一种双面冷却的功率半导体模块
CN111540730A (zh) 基于导电金属夹扣互连的多芯片宽禁带功率模块封装结构
CN109817612B (zh) 一种改善焊接型碳化硅功率模块电热性能的封装结构
CN102693969A (zh) 一种igbt功率模块
CN110911395A (zh) 双面散热igbt模块
WO2022127060A1 (zh) 一种功率器件封装结构及电力电子设备
CN112701111A (zh) 一种三电平电路碳化硅功率模块
JP2000049281A (ja) 半導体装置
CN203607394U (zh) 功率集成模块
CN110634817B (zh) 一种由igbt和mosfet构成的混合功率模块的封装结构
CN218123406U (zh) 功率器件及功率设备
CN116666370A (zh) 一种功率模块及其制备方法
CN104701268A (zh) 智能功率模块
CN103367305A (zh) 一种用于igbt器件的电连接结构
CN217822755U (zh) 采用石墨铜垫块的双面散热模块的封装结构和电动汽车
CN114664810A (zh) 一种基于旁路铜柱散热的宽禁带功率半导体模块
CN113053850A (zh) 功率模块封装结构
CN113035847A (zh) 一种功率半导体模块低电感封装结构及封装方法
CN112271164A (zh) 一种低电感碳化硅模块
CN211879386U (zh) 一种igbt模块用的dbc结构
CN113764386B (zh) 多单元功率集成模块的低寄生叠装结构及封装工艺
CN213816144U (zh) 一种igbt功率模块
CN214477399U (zh) 无引线键合的双面散热igbt模块
CN220985918U (zh) 一种dbc板结构及大功率开关模块

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20200927

Address after: 412001 Room 309, floor 3, semiconductor third line office building, Tianxin hi tech park, Shifeng District, Zhuzhou City, Hunan Province

Applicant after: Zhuzhou CRRC times Semiconductor Co.,Ltd.

Address before: The age of 412001 in Hunan Province, Zhuzhou Shifeng District Road No. 169

Applicant before: ZHUZHOU CRRC TIMES ELECTRIC Co.,Ltd.

TA01 Transfer of patent application right
RJ01 Rejection of invention patent application after publication

Application publication date: 20200324

RJ01 Rejection of invention patent application after publication