CN102231386A - 沟槽式场效应晶体管势垒肖特基器件及其制备方法 - Google Patents

沟槽式场效应晶体管势垒肖特基器件及其制备方法 Download PDF

Info

Publication number
CN102231386A
CN102231386A CN2011101764894A CN201110176489A CN102231386A CN 102231386 A CN102231386 A CN 102231386A CN 2011101764894 A CN2011101764894 A CN 2011101764894A CN 201110176489 A CN201110176489 A CN 201110176489A CN 102231386 A CN102231386 A CN 102231386A
Authority
CN
China
Prior art keywords
effect transistor
field effect
groove
semiconductor region
barrier schottky
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011101764894A
Other languages
English (en)
Inventor
王健
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN2011101764894A priority Critical patent/CN102231386A/zh
Publication of CN102231386A publication Critical patent/CN102231386A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

本发明涉及一种沟槽式场效应晶体管势垒肖特基器件，包括第一导电类型的半导体区；形成于半导体区的多个沟槽，沟槽内设置场效晶体管的栅极；形成于相邻两个沟槽之间的第二导电类型的两个本体区，两个本体区之间为第一导电类型的半导体区；第一导电类型的两个源区，每个源区形成于本体区的上方；凹槽，凹槽形成于两个源区之间，并延伸至两个本体区之间的半导体区，凹槽内填充金属层，金属层与两个本体区之间的半导体区形成肖特基结构；欧姆接触区，欧姆接触区形成于凹槽的两侧，且形成于本体区和源区的交界处。本发明的肖特基器件为高密度肖特基器件，本发明的方法制备工艺简单，成本低。

Description

沟槽式场效应晶体管势垒肖特基器件及其制备方法
技术领域
本发明涉及一种高密度的肖特基器件，尤其涉及一种沟槽式场效应晶体管势垒肖特基(Trench MOSFET Barrier Schottky，TMBS)器件及其制备方法。
背景技术
在当前的功率器件制作工艺中，通常将势垒肖特基结构和沟槽式场效应晶体管封装在一起，来提高器件的符合速度，从而提高功率器件的开关特性。请参阅图1，图1是一种现有技术的沟槽式场效应晶体管势垒肖特基器件的剖面结构示意图。所述沟槽式场效应晶体管势垒肖特基器件包括形成于衬底11上的沟槽式场效应晶体管13和TMBS结构14，所述TMBS结构14设置于相邻的两个沟槽式场效应晶体管13之间。所述衬底11的底部设置有所述场效应晶体管13的漏极(Drain)12。
所述沟槽式场效应晶体管13包括延伸至所述衬底11的沟槽131，所述沟槽131中形成有所述场效应晶体管13的栅极，所述沟槽131与所述TMBS结构14之间形成有本体区(Body)132，形成于所述本体区132上的源区134。所述源区134内设置有凹槽135，所述凹槽135的底部附近为欧姆接触区133，所述欧姆接触区133用来把本体区132引出。通常，所述本体区132为P-型半导体区，所述欧姆接触区133所述为P+型半导体区，所述源区134为N+型半导体区。
所述TMBS结构14包括多个TMBS沟槽141，相邻两个TMBS沟槽141之间的衬底11形成TMBS台面(Mesa)结构142，所述TMBS台面结构142的顶端设置有肖特基接触(TMBS Contact)143。所述沟槽式场效应晶体管势垒肖特基器件还包括用于实现互联的金属线和钝化层(Passivation)。
图1所示的沟槽式场效应晶体管势垒肖特基器件需要如下8道掩膜(Mask)工艺：第一道掩膜工艺，形成场效应晶体管13的沟槽131；第二道掩膜工艺，形成TMBS沟槽141；第三道掩膜工艺，形成本体区132；第四道掩膜工艺，形成源区134；第五道掩膜工艺，形成欧姆接触区；第六道掩膜工艺，形成肖特基接触143；第七道掩膜工艺，形成互联金属线；第八道掩膜工艺，形成钝化层。然而，现有技术的沟槽式场效应晶体管势垒肖特基器件的制备方法需要8道掩膜，制作工艺复杂；且设置有单独的TMBS结构14区域，占用的晶圆面积大，成本高。
发明内容
本发明的目的在于提供一种高密度沟槽式场效应晶体管势垒肖特基器件。
本发明的另一目的在于提供上述沟槽式场效应晶体管势垒肖特基器件的制备方法。
一种沟槽式场效应晶体管势垒肖特基器件，包括：第一导电类型的半导体区；形成于所述半导体区的多个沟槽，所述沟槽内设置所述场效晶体管的栅极；形成于相邻两个沟槽之间的第二导电类型的两个本体区，所述两个本体区之间为所述第一导电类型的半导体区；第一导电类型的两个源区，每个所述源区形成于所述本体区的上方；凹槽，所述凹槽形成于所述两个源区之间，并延伸至所述两个本体区之间的所述半导体区，所述凹槽内填充金属层，所述金属层与所述两个本体区之间的所述半导体区形成肖特基结构；第二导电类型的欧姆接触区，所述欧姆接触区形成于所述凹槽的两侧，且形成于所述本体区和所述源区的交界处。
上述沟槽式场效应晶体管势垒肖特基器件优选的一种技术方案，所述半导体区为N型半导体区；所述本体区为P-型半导体区；所述源区为N+型半导体区；所述欧姆接触区为P+型半导体区。
一种沟槽式场效应晶体管势垒肖特基器件的制备方法，包括如下步骤：在第一导电类型的半导体区形成多个沟槽；相邻两个沟槽之间形成光阻层，对所述半导体区进行体注入，相邻两个沟槽之间形成第二导电类型的两个本体区；在所述本体区的上方形成两个第一导电类型的源区；在两个源区之间形成凹槽，所述凹槽延伸至所述两个本体区之间的所述半导体区；利用所述凹槽，旋转离子注入角度，在所述凹槽的两侧、所述本体区和所述源区的交界处形成欧姆接触区；在所述凹槽内形成金属层，所述金属层与所述两个本体区之间的所述半导体区形成肖特基结构。
上述方法优选的一种技术方案，所述半导体区为N型半导体区；所述本体区为P-型半导体区；所述源区为N+型半导体区；所述欧姆接触区为P+型半导体区。
与现有技术相比，本发明的沟槽式场效应晶体管势垒肖特基器件将肖特基设置于沟槽式场效应晶体管的主动区，从而避免了现有技术中的TMBS结构占用的额外面积，从而减小器件占用的晶圆面积，实现高密度的肖特基器件。本发明的沟槽式场效应晶体管势垒肖特基器件的制备方法，通过改变本体区掩膜图案，并在两个沟槽之间设置光阻层，旋转离子注入角度，将肖特基设置于沟槽式场效应晶体管的主动区，可以省去两道掩膜掩膜步骤，制备方法工艺简单、成本低。
附图说明
图1是一种现有技术的沟槽式场效应晶体管势垒肖特基器件的剖面结构示意图。
图2是本发明的沟槽式场效应晶体管势垒肖特基器件的剖面结构示意图。
图3是本发明的沟槽式场效应晶体管势垒肖特基器件的制备方法的流程图。
图4到图5是本发明的制备方法形成本体区的步骤的示意图。
图6是本发明的制备方法形成肖特基接触区的步骤的示意图。
具体实施方式
本发明的沟槽式场效应晶体管势垒肖特基器件将肖特基设置于沟槽式场效应晶体管的主动区(active area)，从而减小了器件占用晶圆的面积，且本发明的制备方法可以省略两道掩膜步骤，制备工艺简单、成本低。为使本发明的目的、技术方案和优点更加清楚，下面结合附图对本发明作进一步的详细描述。
请参阅图2，图2是本发明的沟槽式场效应晶体管势垒肖特基器件的剖面结构示意图。所述沟槽式场效应晶体管势垒肖特基器件包括第一导电类型的半导体区31，所述半导体区31形成于衬底上。优选的，所述半导体区31为N型半导体区31。所述半导体区31上形成有多个沟槽331，所述沟槽331内设置所述场效晶体管的栅极，所述栅极和所述沟槽之间设置栅氧化层。
相邻两个沟槽331之间形成有第二导电类型的两个本体区332，所述两个本体区332之间为所述第一导电类型的半导体区31，即在形成所述本体区332前，在相邻两个沟槽331之间形成光阻(Photo Resistor，PR)层，被所述光阻层覆盖的半导体区31不会被离子注入，从而在相邻两个沟槽331之间形成两个本体区332，优选的，所述本体区332为P-型半导体区。
每个所述本体区332的上方形成第一导电类型的源区334，优选的，所述源区334为N+型半导体区。所述两个源区334之间形成有凹槽338，所述凹槽338延伸至所述两个本体区332之间的所述半导体区31。所述凹槽338的两侧、所述本体区332和所述源区334的交界处形成有欧姆接触区337，优选的，所述欧姆接触区337为P+型的半导体区，利用所述凹槽338，旋转离子注入角度，即可形成所述欧姆接触区337。所述凹槽338内填充金属层，所述金属层与所述两个本体区332之间的所述半导体区31形成肖特基结构。
请参阅图3，图3是本发明的沟槽式场效应晶体管势垒肖特基器件的制备方法的流程图。本发明的沟槽式场效应晶体管势垒肖特基器件的制备方法包括如下步骤：
在第一导电类型的半导体区31形成多个沟槽331，所述半导体区31形成于衬底上，优选的，所述半导体区31为N型半导体区31。所述沟槽331用于设置所述场效晶体管的栅极。
在相邻两个沟槽331之间的半导体区31的表面形成光阻层339，如图4所示，所述光阻层339可以与所述本体区332注入过程中的其他光阻层同步形成。以所述光阻层339为掩膜，对所述半导体区31进行离子注入，形成所述本体区332。由于所述光阻层339的存在，被所述光阻层339覆盖的半导体区31不会被离子注入，因此在相邻两个沟槽331之间形成两个本体区332，如图5所示。优选的，所述本体区332为P-型半导体区。
在所述本体区332的上方形成两个第一导电类型的源区334，优选的，所述源区334为N+型半导体区。
在两个源区334之间形成凹槽338，所述凹槽338延伸至所述两个本体区332之间的所述半导体区31。
利用所述凹槽338，旋转离子注入角度，对所述本体区332和源区334进行离子注入，从而在所述凹槽338的两侧、所述本体区332和所述源区334的交界处形成欧姆接触区，如图6所示。
在所述凹槽338内形成金属层，所述金属层与所述两个本体区332之间的所述半导体区31形成肖特基结构。所述金属层可以与场效应晶体管的源极接触电极同步形成。
本发明的沟槽式场效应晶体管势垒肖特基器件的制备方法还包括形成钝化层的步骤，这些步骤与现有技术相同，在此不再赘述。
与现有技术的方法相比，本发明的沟槽式场效应晶体管势垒肖特基器件将肖特基设置于沟槽式场效应晶体管的主动区，从而避免了现有技术中的TMBS结构占用的额外面积，进而减小器件占用的晶圆面积，实现高密度的肖特基器件。本发明的沟槽式场效应晶体管势垒肖特基器件的制备方法，通过改变本体区掩膜图案，在两个沟槽之间设置光阻层，旋转离子注入角度，将肖特基设置于沟槽式场效应晶体管的主动区，可以省去两道掩膜掩膜步骤(肖特基沟槽掩膜步骤和肖特基结构的金属层的掩膜步骤)，本发明的制备方法工艺简单、成本低。
在不偏离本发明的精神和范围的情况下还可以构成许多有很大差别的实施例。应当理解，除了如所附的权利要求所限定的，本发明并不限于在说明书中所述的具体实施例。

Claims (10)

1.一种沟槽式场效应晶体管势垒肖特基器件，其特征在于，包括：
第一导电类型的半导体区；
形成于所述半导体区的多个沟槽，所述沟槽内设置所述场效晶体管的栅极；
形成于相邻两个沟槽之间的第二导电类型的两个本体区，所述两个本体区之间为所述第一导电类型的半导体区；
第一导电类型的两个源区，每个所述源区形成于所述本体区的上方；
凹槽，所述凹槽形成于所述两个源区之间，并延伸至所述两个本体区之间的所述半导体区，所述凹槽内填充金属层，所述金属层与所述两个本体区之间的所述半导体区形成肖特基结构；
第二导电类型的欧姆接触区，所述欧姆基接触区形成于所述凹槽的两侧，且形成于所述本体区和所述源区的交界处。
2.如权利要求1所述的沟槽式场效应晶体管势垒肖特基器件，其特征在于，所述半导体区为N型半导体区。
3.如权利要求1所述的沟槽式场效应晶体管势垒肖特基器件，其特征在于，所述本体区为P-型半导体区。
4.如权利要求1所述的沟槽式场效应晶体管势垒肖特基器件，其特征在于，所述源区为N+型半导体区。
5.如权利要求1所述的沟槽式场效应晶体管势垒肖特基器件，其特征在于，所述欧姆接触区为P+型半导体区。
6.一种沟槽式场效应晶体管势垒肖特基器件的制备方法，其特征在于，包括如下步骤：
在第一导电类型的半导体区形成多个沟槽；
相邻两个沟槽之间形成光阻层，对所述半导体区进行体注入，相邻两个沟槽之间形成第二导电类型的两个本体区；
在所述本体区的上方形成两个第一导电类型的源区；
在两个源区之间形成凹槽，所述凹槽延伸至所述两个本体区之间的所述半导体区；
利用所述凹槽，旋转离子注入角度，在所述凹槽的两侧、所述本体区和所述源区的交界处形成欧姆接触区；
在所述凹槽内形成金属层，所述金属层与所述两个本体区之间的所述半导体区形成肖特基结构。
7.如权利要求6所述的沟槽式场效应晶体管势垒肖特基器件的制备方法，其特征在于，所述半导体区为N型半导体区。
8.如权利要求6所述的沟槽式场效应晶体管势垒肖特基器件的制备方法，其特征在于，所述本体区为P-型半导体区。
9.如权利要求6所述的沟槽式场效应晶体管势垒肖特基器件的制备方法，其特征在于，所述源区为N+型半导体区。
10.如权利要求6所述的沟槽式场效应晶体管势垒肖特基器件的制备方法，其特征在于，所述欧姆接触区为P+型半导体区。
CN2011101764894A 2011-06-28 2011-06-28 沟槽式场效应晶体管势垒肖特基器件及其制备方法 Pending CN102231386A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2011101764894A CN102231386A (zh) 2011-06-28 2011-06-28 沟槽式场效应晶体管势垒肖特基器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2011101764894A CN102231386A (zh) 2011-06-28 2011-06-28 沟槽式场效应晶体管势垒肖特基器件及其制备方法

Publications (1)

Publication Number Publication Date
CN102231386A true CN102231386A (zh) 2011-11-02

Family

ID=44843939

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011101764894A Pending CN102231386A (zh) 2011-06-28 2011-06-28 沟槽式场效应晶体管势垒肖特基器件及其制备方法

Country Status (1)

Country Link
CN (1) CN102231386A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104425569A (zh) * 2013-09-11 2015-03-18 英飞凌科技股份有限公司 半导体器件、结型场效应晶体管和垂直场效应晶体管
CN107134478A (zh) * 2017-03-22 2017-09-05 深圳深爱半导体股份有限公司 功率半导体器件及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090065814A1 (en) * 2005-02-11 2009-03-12 Alpha & Omega Semiconductor Limited MOS device with schottky barrier controlling layer
CN101853852A (zh) * 2010-04-29 2010-10-06 苏州硅能半导体科技股份有限公司 单胞中集成肖特基二极管的沟槽mos器件及制造方法
CN102104026A (zh) * 2009-12-18 2011-06-22 上海华虹Nec电子有限公司 集成有肖特基二极管的功率mos晶体管器件的制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090065814A1 (en) * 2005-02-11 2009-03-12 Alpha & Omega Semiconductor Limited MOS device with schottky barrier controlling layer
CN102104026A (zh) * 2009-12-18 2011-06-22 上海华虹Nec电子有限公司 集成有肖特基二极管的功率mos晶体管器件的制造方法
CN101853852A (zh) * 2010-04-29 2010-10-06 苏州硅能半导体科技股份有限公司 单胞中集成肖特基二极管的沟槽mos器件及制造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104425569A (zh) * 2013-09-11 2015-03-18 英飞凌科技股份有限公司 半导体器件、结型场效应晶体管和垂直场效应晶体管
CN104425569B (zh) * 2013-09-11 2018-02-23 英飞凌科技股份有限公司 半导体器件、结型场效应晶体管和垂直场效应晶体管
CN107134478A (zh) * 2017-03-22 2017-09-05 深圳深爱半导体股份有限公司 功率半导体器件及其制造方法

Similar Documents

Publication Publication Date Title
CN103187438B (zh) 鳍式bjt
CN103489913A (zh) 半导体装置及其制造方法
US8242537B2 (en) IGBT with fast reverse recovery time rectifier and manufacturing method thereof
JP2010135791A (ja) 半導体素子及びその製造方法
CN102610643A (zh) 沟槽金属氧化物半导体场效应晶体管器件
CN111602250A (zh) 具有用于场截止和反向传导的三维背侧结构的igbt器件
US20190259669A1 (en) Device integrated with junction field effect transistor and method for manufacturing the same
CN102723353B (zh) 高压功率ldmos器件及其制造方法
CN102456688B (zh) 具有不同器件外延层的集成电路技术
JP6770177B2 (ja) デプレッションモード接合電界効果トランジスタと統合されたデバイスおよび該デバイスを製造するための方法
CN108598151B (zh) 能提高耐压能力的半导体器件终端结构及其制造方法
CN103199018B (zh) 场阻断型半导体器件的制造方法和器件结构
CN108389895B (zh) 基于超结的集成功率器件及其制造方法
CN103779415A (zh) 平面型功率mos器件及其制造方法
CN103531620B (zh) 一种基于n型注入层的igbt芯片及其制造方法
GB2607292A (en) Semiconductor device
CN103117309A (zh) 一种横向功率器件结构及其制备方法
TW201423868A (zh) 用於半導體元件之超接面結構及其製程
CN104201203B (zh) 高耐压ldmos器件及其制造方法
CN102231386A (zh) 沟槽式场效应晶体管势垒肖特基器件及其制备方法
CN104282689A (zh) 嵌入frd的igbt器件及制造方法
CN106941122B (zh) 半导体装置及其制造方法
CN211017082U (zh) 一种超结型mosfet器件
CN112908851B (zh) 半导体功率器件的制造方法
CN113782586A (zh) 一种多通道超结igbt器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HONGLI SEMICONDUCTOR MANUFACTURE CO LTD, SHANGHAI

Effective date: 20140425

C10 Entry into substantive examination
C41 Transfer of patent application or patent right or utility model
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20140425

Address after: 201203 Shanghai Zhangjiang hi tech park Zuchongzhi Road No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201203 Shanghai Guo Shou Jing Road, Pudong New Area Zhangjiang hi tech Park No. 818

Applicant before: Hongli Semiconductor Manufacture Co., Ltd., Shanghai

C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20111102