CN102177657A - 具有减小的功率损失的流水线转换器的基于相关度背景校准 - Google Patents

具有减小的功率损失的流水线转换器的基于相关度背景校准 Download PDF

Info

Publication number
CN102177657A
CN102177657A CN2009801403651A CN200980140365A CN102177657A CN 102177657 A CN102177657 A CN 102177657A CN 2009801403651 A CN2009801403651 A CN 2009801403651A CN 200980140365 A CN200980140365 A CN 200980140365A CN 102177657 A CN102177657 A CN 102177657A
Authority
CN
China
Prior art keywords
analog
digital converter
signal
digital
electric capacity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2009801403651A
Other languages
English (en)
Other versions
CN102177657B (zh
Inventor
A·M·A·阿里
A·S·摩根
S·G·巴兹利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Analog Devices Inc
Original Assignee
Analog Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Analog Devices Inc filed Critical Analog Devices Inc
Publication of CN102177657A publication Critical patent/CN102177657A/zh
Application granted granted Critical
Publication of CN102177657B publication Critical patent/CN102177657B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0634—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
    • H03M1/0656—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal
    • H03M1/066—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by continuously permuting the elements used, i.e. dynamic element matching
    • H03M1/0663—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by continuously permuting the elements used, i.e. dynamic element matching using clocked averaging
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0634—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
    • H03M1/0656—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal
    • H03M1/066—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by continuously permuting the elements used, i.e. dynamic element matching
    • H03M1/0673—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by continuously permuting the elements used, i.e. dynamic element matching using random selection of the elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H03M1/1014—Calibration at one point of the transfer characteristic, i.e. by adjusting a single reference value, e.g. bias or gain error
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0614—Continuously compensating for, or preventing, undesired influence of physical parameters of harmonic distortion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0634—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
    • H03M1/0636—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the amplitude domain
    • H03M1/0639—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the amplitude domain using dither, e.g. using triangular or sawtooth waveforms
    • H03M1/0641—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the amplitude domain using dither, e.g. using triangular or sawtooth waveforms the dither being a random signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
    • H03M1/16—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps
    • H03M1/164—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps the steps being performed sequentially in series-connected stages

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

用于流水线转换器的基于相关度背景校准的装置和方法，具有减小的功率损失。流水线模数转换器(ADC)使用随机或伪随机信号以减小子转换级的量化误差。在ADC内的级包括具有并联的多条电容支路的注入电路。非全部的支路可以在给定的ADC时钟周期期间起作用。这允许在工作之前使用大幅度信号准确地调整在ADC内的子转换级。同时，保持在工作期间将较小幅度的随机或伪随机信号注入该子转换级中的能力，节省了有价值的动态范围和功率。各个电容支路通过随机或顺次序的方式循环，使得该量化器随时间出现与该量化器最初被调整时相同的平均增益误差。

Description

具有减小的功率损失的流水线转换器的基于相关度背景校准
技术领域
本发明一般涉及模数转换器(ADC)电路，更具体地说，涉及流水线ADC电路的校准。
背景技术
模数转换器(ADC)和它们的相对物-数模转换器(DAC)是电子***的重要种类。它们在电路中无所不在，能够应用于从自动***至高级的通信***。它们的名称正好表达了，ADC接收连续的模拟信号并且将它转换成离散的数字信号。DAC进行相反的工作。优良的ADC将模拟信号数字再生，同时保持原始信号的完整性并且将信息损失限制到可接受的水平。
业已利用一些不同的设计方法来实现ADC电路，例如，闪速转换器、单斜率及双斜率积分转换器，以及追踪转换器。这些设计中的每一个设计均提供了较其他设计优胜的不同优点。ADC的一些重要特征包括分辨率、转换速率或速度，以及阶跃恢复。分辨率是由转换器输出的二进制比特的数量。速度是对转换器能够多快地输出新的二进制数的测量。在离散时间***和数字信号处理中，术语“带宽”与采样速率关联，以及该术语经常用于描述这样的***的速度。阶跃恢复是对转换器能够多快地响应于输入信号中大的、突然的跳跃而起作用的测量。
一种称为闪速转换器的ADC形成为一连串的比较器，每一个比较器具有关联的基准电压。输入信号不断地与一连串渐增的基准电压进行比较。对于任何给定的输入电压来说，相应的比较器组将输出一个信号，然后将该信号馈入优先权编码电路中，产生二进制输出。闪速转换器通常以高速(高带宽)进行工作且有优良的阶跃恢复，但具有相对差的分辨率。
单斜率及双斜率ADC使用被配置作为积分器的运算放大器电路来产生作为基准信号的锯齿波形。通过精确时钟的数字计数器测量该基准信号超过该输入信号所需的时间量。积分转换器具有优良的分辨率但一般较其他设计慢。
第三种ADC是追踪的类型。追踪转换器使用DAC和上/下计数器来产生数字信号。该计数器不断地时钟计时并且将它的输出馈入DAC中。然后将DAC的模拟输出反馈并且使用比较器与输入信号进行比较。比较器提供导致计数器在“顺数”或“倒数”的模式中工作所需要的高/低信号，允许计数器以离散台阶的方式追踪该输入信号。追踪ADC具有可接受的分辨率和高带宽但阶跃恢复差。
另一种流行的实施方案是称为流水线ADC的多层架构(multi-tiered architecture)。流水线ADC使用两个或多个子转换步骤。首先进行粗略的转换以产生最高有效位(MSB)。然后，在数字信号和原始模拟输入之间进行比较。这两个信号之间的差别称为残数(residue)，然后对残数进行较精细水平的转换以获得最低有效位(LSB)。接着将该粗略的转换及细微的转换用编码器结合。
在一些ADC中，使用了抖动(dither)来改进性能。抖动是在完成转换之前加到输入中的相对小的随机信号。抖动被设计成导致LSB的状态在高与低之间振荡。这允许该***能够处理较低水平信号，而不是仅仅将在这些较低水平的信号切除。因而，在付出小量噪声的情况下使ADC可以转换的信号范围延伸。由噪声产生的量化误差被分散在多个时钟周期上，导致原始信号随时间的准确表示。
用于校准流水线ADC的技术是在本技术领域中已知的。这些已知的技术中有一些技术用于对由电容失配及运算放大器的有限增益所引起的误差进行校正。在一些现有技术中，该误差通常主要是由于相对低的工作速度所引起的电容失配。那些技术中有一些技术包括将与输入信号不相关的抖动注入MDAC中(见E.J.Siragusa和I.Galton的“用于流水线模数转换器的增益误差校正技术”，《电子学快报》(Electronics Letters)，第36期，第540-544页，1996年7月；J.Ming和S.H.Lewis的“一种设有背景校准的8b 80M取样/秒流水线模数转换器”，IEEE ISSCC，第42-43页，2000年)。该抖动信号将相同的误差当作为输入信号，并且因为抖动信号与输入信号不相关，可以透过将该抖动关联起来使该抖动被数字化地分开。这可以用数字相关器(见Siragusa等人的上述文章)或使用LMS算法(见Ming等人的上述文章)完成。
已知的抖动技术的一个缺点在于该抖动信号消耗了***子部件即数模转换器(DAC)的动态范围的一部分，该DAC用于流水线ADC的不同级内。通常，抖动信号的大小是校正范围的大小的约一半，导致引进抖动的DAC有约百分之五十的功率损失(见Siragusa等人、Ming等人的上述文章)。这使抖动校准技术不希望用于纳米CMOS技术，因为在纳米CMOS技术中动态范围是很受重视的东西。
发明内容
按照本发明的一个实施方案的提供响应于输入信号的输出信号的子转换级包括被连接为接收输入信号的量化器，以及被连接为将随机信号注入所述量化器中的随机序列数模转换器(RSDAC)。该RSDAC包括多条并联排列的电容支路，其中各自的电容支路在量化器的时钟周期期间起作用。
按照本发明的一个实施方案的被连接为提供响应于模拟输入信号的数字输出信号的流水线模数转换器(ADC)包括一连串的子转换级。该一连串的子转换级被连接为使输入信号的各个部分数字化。至少一个该子转换级包括被连接为提供响应于级输入信号的量化信号的量化器。一个随机序列发生器被连接为产生随机数字信号。数模转换器(DAC)被连接为响应于该随机数字信号对量化器提供随机模拟信号。该DAC具有多条并联连接的电容支路，其中各自的电容支路在量化器的时钟周期期间起作用。
按照本发明的一种将具有一连串子转换级的流水线ADC校准的方法，其中至少一个该子转换级具有以并联结合的方式连接的多个注入电容，该方法包括用已知的基准信号调整该多个注入电容。选择至少一个该注入电容以在该子转换级的第一时钟周期期间起作用。使用至少一个业已被选择用来起作用的注入电容将随机信号注入该子转换级中。循环所述注入电容，使得至少一个该注入电容被选择在随后的时钟周期期间进行工作。
按照本发明的一个实施方案的提供响应于模拟输入信号的数字输出信号的ADC包括一连串以流水线构型排列的子转换级。该一连串的子转换级被连接为将输入信号的各个部分数字化。还包括被连接为将随机信号注入至少一个该级中的注入电路。该注入电路具有多个并联排列的注入电容。
按照本发明的一种用于校准ADC电路的方法，该ADC电路具有多个用于将随机信号注入该ADC电路中的注入电容，该方法包括通过在注入电容两端引进已知的电压来调整该注入电容，并且测量该ADC电路的输出。对任何输出增益误差进行校正。使该ADC电路工作，使得至少一个注入电容在每个ADC时钟周期期间起作用。
按照本发明的另一个实施方案的被连接为提供响应于模拟输入信号的数字输出信号的流水线ADC包括一连串的子转换级。该一连串的子转换级被连接为将输入信号的各个部分数字化。至少一个该子转换级包括被连接为接收输入信号的量化器以及被连接为将随机信号注入上述量化器中的随机序列数模转换器(RSDAC)。所述RSDAC包括多个并联排列的注入电容，其中各自的注入电容在量化器的时钟周期期间起作用。
附图说明
图1为本发明一个实施方案的流水线ADC的框图，图中示出了子转换级的部分放大图。
图2为本发明一个替代的实施方案的ADC子电路的示意图；
图3为本发明一个实施方案的ADC子电路的电路示意图；
图4为本发明一个实施方案的注入电路的电路示意图；
图5为本发明另一个实施方案的注入电路的电路示意图；
图6为ADC子电路一个实施方案的信号电容的实施方案的电路示意图；以及
图7为表示本发明一个实施方案的ADC子转换级的框图。
具体实施方式
本发明提供了一种新颖的ADC设计，其设有允许高效动态校准的元件。本发明还提供了新颖的用于校准ADC的方法。该新的设计和方法特别适用于流水线ADC。流水线ADC是流行的实施方案，其使用多个子转换级将模拟信号逐渐地数字化。在第一级中对输入信号进行粗略的转换，而在随后的级中完成较精细的转换。将已转换的信号再结合以产生原始模拟信号的准确数字表示。数字信号易于操作和处理，并且允许将真实世界的模拟信号与数字***连接。
在流水线ADC的架构中，不同的子转换级必须紧密地校准以防止误差诸如级间(inter-stage)增益误差传送通过随后的级。因为有多个高增益的级，即使一个小的误差也可以在***的较后级中被放大到无法处理的水平。一种用于校准级间增益误差的已知方法是引进随机或伪随机信号(在一些文章中称为抖动)。为了本说明书的目的，虽然没有明确地说明，随机信号还可包括伪随机信号。如将在以下作更详细说明，本发明的实施方式使用随机信号对各个子转换级进行校准。将随机信号注入该***有以下缺点；其必须使用***的一些功率和动态范围来容纳额外的信号，因而使用于转换输入信号的可用功率和动态范围减小。
如在权利要求中的具体表达，本发明允许当随机信号被关联出之后在没有牺牲输出信号的准确度的情况下将细小的随机信号注入量化器中。最初，在一个实施方案中，需要通过调整电容来对***进行校准。该校准应当非常准确，以致于可以使用小的注入电容在工作期间注入小的随机信号，保留动态范围和功率并且减小误差。为了准确地对***进行校准，应当注入需要大电容量的大的不相关随机信号，因为基准信号保持恒定。如果***被准确地校准，则可以充分地得知，对于随机信号，即使使用了小的注入电容，也有可能在***正常工作期间精确地减去已注入的随机信号。本发明的实施方案在校准期间使用较小电容元件的结合共同注入较大的随机信号。然后，在正常工作期间，电容的子集在给定的时钟周期期间进行工作，改善了***的性能。
在一个实施方案中，注入电路包括多条以并联构型排列的电容支路。这些电容支路可以包括包含许多不同装置的电容网络，或者每一条支路均可包括单只注入电容。该注入电容可以远远小于在量化器的元件中使用的电容(例如，在DAC元件中使用的信号电容)。该并联构型允许使全部注入电容作为单只的大电容量以被调整。如上所述，这是理想的，因为使用较大的信号对大电容量进行准确调整是较容易的。
然而，当***进行工作时，并非全部电容支路均在单个时钟周期期间都起作用。根据所需要的随机信号的幅度，该***可操作单条电容支路或者电容支路的子集。在一个时钟周期完成之后，另一条电容支路或电容支路的结合被选择用于下一个时钟周期。用非全部的电容支路注入随机信号减小了随机信号的幅度、节省了功率并且保留了输入信号所需要的动态范围。因为电容支路在工作期间循环，与个别电容支路关联的误差通过平均被去除，以密切接近用于全部电容支路的结合的误差值。因而，随着时间的过去，平均误差值与业已被调整的电路的误差值紧密匹配。
该算法可以使用LMS算法来运算该输入和随机信号的解相关，例如：
Gen+1＝Gen-μ*Vd*[Vd*Gen-Vs]
其中Ge是估计的增益，Vd是理想的抖动(随机信号)，Vs是信号(输入+抖动)，以及μ是该算法的步长。
在另一个实施方案中，可以使用多个子电容在DAC元件(或者是在其他实施方案中的闪速转换器)中建立较大信号电容。该信号子电容的尺寸应当与单元注入电容的尺寸相同。以注入电容在工作期间循环的相同方式，信号子电容也可透过循环来减小与信号电容失配相关联的误差。在这样的实施方案中，可以免去对信号电容进行工厂校准，因为电容失配误差将经过几个工作周期后被平均掉。
图1示出了按照本发明的流水线ADC的一个实施方案。流水线ADC的工作和基本结构是本技术领域已知的，并且因此仅仅在本文中作简单叙述。流水线ADC 100具有多个子转换级(级1-n)。虽然该级以线性构型表示，流水线ADC通常具有层式架构(tiered architecture)。在图1中，级i表示一中间的级，图中示出了级i的一部分被放大以便查考。
在子转换级1引进模拟输入信号。该输入信号传送通过ADC 100，其中该信号的不同部分在每一个级被数字化。在级i引进表示原始信号的一部分的模拟信号。在这点将子转换级输入信号输入两个元件中。将该级输入信号馈入量化电路104中，该量化电路输出该信号的量化形式，然后将该信号的量化形式输入加法器102中。还将该级输入信号馈入加法器102中，用于与量化电路104的输出进行比较。
量化电路104可以具有几个不同的构型。图1所示的量化电路的一个实施方案包括模数转换器(ADC)106及乘法数模转换器(MDAC)108。将子转换级输入信号的第二部分引进到将该信号转换成数字形式的ADC 106。这数字信号表示原始模拟输入信号的一部分并且被发送到编码器，作为用于该级的最高有效位信息。MDAC108将该数字信号转回量化模拟形式，以致于它可以在加法器102被减去。加法器102接收该级输入信号以及该量化信号的反转形式(inverted version)。因而，加法器102从该级输入信号减去该量化信号，产生残留信号(residue signal)。该残留信号在放大器110被放大并且被传递到随后的级进行更精细的转换。
将随机信号注入量化电路104中。如上所述，随机信号提供噪声，该噪声具有使量化误差随机化及防止可以导致谐波畸变的重复误差模式等作用。
图2示出了按照本发明的ADC 100的子电路200的替代实施方案。可以将随机信号于MDAC 108或者ADC 106引进量化电路104中(如图中的虚线连接所示)。该随机信号由注入电路202供给。注入电路202的一个实施方案包括随机数发生器(RNG)204和DAC 206的结合。在另一个实施方案中，伪随机数发生器(PRNG)可以用于代替RNG 204。
图3示出了按照本发明的ADC 100的子电路300的实施方案。在这特定的实施方案中，注入电路302与量化元件104的MDAC 304连接(均未在图3中显示)。MDAC 304包括多个信号电容CS1-CS8。这实施方案具有八个信号电容；因而，能够进行3-比特(3-bit)转换。根据该级所需要转换的比特数量，可以在MDAC 304中使用更多或较少信号电容。每一个信号电容均具有关联的开关，将该开关闭合以使该电容与输入信号连接。可以调节反馈电容Cf来改变MDAC 304的增益。放大器306将节点308的信号放大并且输出量化模拟信号Vout。将Vout馈入加法器102中(如图2所示)。输入信号Vin来自量化电路104的ADC元件106的输出。
这特定的实施方案以两个阶段操作：输入阶段和增益阶段。在输入阶段期间，Vin使用已知的方法和电路对不同信号电容充电。来自量化电路104的ADC元件106的数字基准电压DVref确定每一个信号电容是否充电至高数值或者低数值。在增益阶段期间，放大器306将节点308的信号放大。这包括来自信号电容的信号以及来自注入电路302的随机信号。
在这实施方案中，注入电路302包含n个注入电容Ci1-Cin。该注入电容在随机信号输入D2Vref与节点308之间并联排列。虽然注入电路302的每一条并联支路示出了单只注入电容，可以期望在每一条支路中包括更复杂的电容网络以达到特定的电容量。每一条支路均具有关联的开关，可以在增益阶段期间将该开关闭合以启动特定的支路。
注入电容Ci1-Cin的大小可以是相同或者是不同。此外，注入电容可以比信号电容小得多(例如，是信号电容的大小的1/20或1/10)。在对注入电路302进行初始校准期间，例如进行工厂校准期间，整批注入电容可以作为单只电容单元被调整。这允许制造商使用较大基准电压以匹配在MDAC 304中的电容量并且确定放大器306的增益误差。一旦知道了该增益误差，可以在放大器306的输出实施校正措施以将该输出调节到预期的水平。例如，可以使用数字校正系数，或者可以增加硬件以便于进行模拟校正。使用较大电容量使注入电容的调整更容易，因为该调节肯定不是像如果使用较小电容量那样敏感。
虽然在调整处理期间用大的基准电压有好处，理想的还是在工作期间使用非常小的已注入随机信号。这是因为随机信号消耗了输入信号所需要的可贵的动态范围和功率。在精细几何结构的技术如纳米CMOS技术中，由于电源电压降低了，动态范围及功率是稀有的资源，不可花费在随机信号上。为了保持随机信号的幅度下降至可接受的水平，使用了小的注入电容。
与当全部注入电容同时用作单只电容单元以容纳大的基准电压的调整处理不同，在工作期间，并非全部注入电容均在单个时钟周期期间起作用(即一个输入阶段和一个增益阶段)。在一些情况中，仅仅需要单只注入电容以将整个随机信号释放到量化电路104中，或者，更具体地说，将整个随机信号释放到这实施方案的MDAC304中。在其他情况中，注入电容的子群将在时钟周期期间起作用。如在以下作详细叙述，选择器电路(在图3中未显示)经过几个时钟周期后循环全部的注入电容，以致于对整个电容单元进行的调整校正随时间能够保持准确。因而，注入电容的并联构型允许在没有通常与大的随机信号关联的动态范围和功率损失的情况下进行准确调整。
注入电容的大小可以是全部相同或者是不同。电容的大小可以这样设置，以致于不同的结合能够产生想要的电容量范围。因为每一个注入电容均具有关联的开关，可以易于选择任何的结合以便于在给定的时钟周期期间工作。
图4示出了按照本发明一个实施方案的注入电路400。将随机信号D2Vref施加于注入电路400的输入。因为D2Vref是随机的，它可以在工作的两个阶段期间都被注入。如果D2Vref是固定的，则它可以仅仅在工作的其中一个阶段期间被注入。例如，可以使用已知的方法诸如与DAC结合的随机信号发生器来产生随机信号。在使用伪随机信号发生器的情况下，也可以使用伪随机信号。还在该输入施加基准电压Vref。注入电路400可以包括任何数量的注入电容，其可以被配置成在每一条并联支路中设有单只电容或者在每一条支路中设有更复杂的电容网络。在这特定的实施方案中，注入电路400包括n个注入电容Ci1-Cin，其中在每一条支路中设有一个电容。每一条支路均通过开关与量化器104连接。
图中示出了在工作模式中的注入电路400。在所示的时钟周期的增益阶段期间，只有一条注入电路的支路与量化器104连接。图中示出了与Ci3连接的开关是闭合的，表示随机信号通过注入电容Ci3注入量化器104中。Ci3可以随机地被选择在这特定的时钟周期期间进行工作，或者它可以按照一个序列被选择。
如果注入电容是随机地被选择，经过几个时钟周期后的平均增益误差将大约等于被调整的量化电路104的全部注入电容的合计增益误差。然而，如果电容的工作次序是按照预设的序列进行选择，应当使用一种算法以确保电容这样工作，以致于随时间出现相同的平均误差。使用动态序列也是理想的，该动态序列基于一些与量化电路104的输出相关的准则进行改变。如果使用动态序列，可能需要使用更完善的监测算法以确保随时间得到正确的平均增益误差。
图5示出了按照本发明的注入电路500的另一个实施方案。如上所述，注入电容可以单独地起作用或者结合作为子群。在这特定的示例性时钟周期期间，注入电路500的三个不同支路将D2Vref传送到量化器104。与Ci1、Ci3及Ci5关联的开关是闭合的，指示这些支路是作为子群502进行工作。包含Ci1、Ci3及Ci5的支路的电容值可以相同，或者它们可以具有不同数值。在给定的时钟周期期间的总子群电容量是在该周期期间工作的每一条支路的电容量之和，在这情况是：
Ctotal＝Ci1+Ci3+Ci5
较大的总注入电路电容量可以容纳较大的随机信号。因而，可以对各支路分配不同的电容值，以致于可以将在可选范围中的随机信号幅度注入量化器104中。
图6是在与子电路300相似的ADC子电路的实施方案中的其中一个信号电容的示意图。来自子电路300的信号电容CS8业已被放大以表示具有多个子电容Csub1-Csub5的另一个实施方案的附加细节。然而，仅仅选择CS8作为例子；任何或全部信号电容CS1-CS8可以在不同的实施方案中包括子电容结构。关于图3的子电路300，以相同的方式，注入电容Ci1-Cin在工作期间循环，信号子电容Csub1-Csub5也可循环以使与信号电容CS1-CS8失配相关联的误差减小。在该实施方案中，可以免去对信号电容CS1-CS8进行工厂校准，因为电容失配误差将在经过几个工作周期后被平均掉。
子电容Csub1-Csub5的大小应当被设置为与注入电容Ci1-Cin的单元大小匹配。例如，在图3所示的实施方案中，可以将注入电容Ci1-Cin的大小设置为10fF，而可以将信号电容CS1-CS8的大小设置为50fF。在这情况下，信号电容CS1-CS8可以包括5个并联排列的子电容Csub1-Csub5，每一个子电容Csub1-Csub5的大小被设置为10fF(即5X 10fF||＝50fF)。这仅仅意味一个示例性构型。许多其他的结合也是可行的，以达到不同的信号电容值。
图7是表示按照本发明一个实施方案的ADC 100的子转换级700的框图。这特定的级700是一中间的级。将来自在前级的输出的输入信号702施加到量化器704。量化器704和注入电路706如本文所述般进行工作，其中注入电路706包括多条电容支路。选择器电路708被连接为选择哪一条电容支路将在给定的时钟周期期间起作用。自动注入控制电路710监控量化器704的输出并且被连接为控制选择器电路708。
如以上关于图4和图5所述，选择器电路708可选择单条电容支路进行工作或者电容支路的子群。根据已注入的随机信号的想要的幅度来选择注入电容。如果需要大的随机信号，选择器电路708启动一条支路或支路的结合，其将提供足够大的总电容量以容纳该信号。选择器电路708循环该电容或子群使得量化器704的增益误差如上所述随时间被平均到预期值。选择器电路708可以随机地或者按照预设或动态序列选择该电容。
自动注入控制电路710被连接为监控量化器704的输出。将与这输出相关的信息反馈到选择器电路708。这构型允许所述级700能够响应于该级的输入信号702的幅度的改变而变更注入的随机信号的幅度，以在不管输入信号702的幅度如何的情况下确保利用量化器704的整个动态范围。
例如，如果量化器704的输出信号相对地大，自动注入控制电路710将这信息馈入选择器电路708。选择器电路708然后选择哪些注入电容将起作用，以致于将适当大小的随机信号注入该量化器中。通常，如果量化器704的输出信号是大的，该注入的随机信号必须是小的，以致于这些信号之和保持在该动态范围的预算之内。同样地，如果来自量化器704的输出变得较小，自动注入控制电路710将信息发送到选择器电路708，并且将该注入的随机信号的幅度增加以利用可用的额外动态范围。因而，使用这方案，注入的随机或伪随机信号与该量化器输出的幅度负相关。
在与如图6所示相似的实施方案中，选择器电路708与量化器704连接(由虚线连接表示)以选出哪一个子电容Csub1-Csub5将在给定的时钟周期期间起作用。如上所述，这选择的进行与注入电容Ci1-Cin的选择相似。该选择可以是随机、伪随机或者有序的。该选择器电路可以与如图6所示的在注入电容Ci1-Cin上工作的电路相同，或者它可以是不同的电路。
虽然本发明业已根据其某些优选的构型进行详细叙述，其他的形式也是有可能的。因此，本发明的精神和范围不应限定于上述的形式。

Claims (51)

1.一种提供响应于输入信号的输出信号的模数转换器(ADC)子转换级，其包括：
量化器，该量化器被连接为接收输入信号；以及
随机序列数模转换器(RSDAC)，该随机序列数模转换器被连接为把随机信号注入所述量化器中，所述随机序列数模转换器包括多条并联排列的电容支路；
其中各自的电容支路在所述量化器的时钟周期期间起作用。
2.如权利要求1所述的模数转换器子转换级，其特征在于，所述电容支路中的仅仅一条支路在所述量化器的单个时钟周期期间起作用。
3.如权利要求1所述的模数转换器子转换级，其特征在于，所述电容支路的子群在所述量化器的单个时钟周期期间起作用。
4.如权利要求1所述的模数转换器子转换级，其特征在于，至少两条所述电容支路具有不同的电容值。
5.如权利要求1所述的模数转换器子转换级，还包括选择器电路，该选择器电路被连接为选择至少一条所述电容支路在所述量化器的每个时钟周期期间起作用。
6.如权利要求5所述的模数转换器子转换级，其特征在于，所述选择器电路随机地选择所述至少一条电容支路在每个时钟周期期间起作用。
7.如权利要求5所述的模数转换器子转换级，其特征在于，所述选择器电路从一个周期到另一个周期顺序地选择所述电容支路。
8.如权利要求5所述的模数转换器子转换级，还包括自动注入控制电路，该自动注入控制电路被连接为控制所述选择器电路，使得所述至少一条电容支路是根据与所述输出信号的幅度相关的准则进行选择的。
9.如权利要求8所述的模数转换器子转换级，其特征在于，所述自动注入控制电路选择所述至少一条电容支路来起作用，使得注入所述量化器中的所述随机信号的幅度是与所述量化器输出信号的幅度负相关。
10.如权利要求1所述的模数转换器子转换级，其特征在于，所述量化器包括：
模数转换器(ADC)，该模数转换器被连接为产生响应于所述输入信号的数字化信号；以及
乘法数模转换器(MDAC)，该乘法数模转换器被连接为产生所述输出信号作为响应于所述数字化信号的量化信号。
11.如权利要求10所述的模数转换器子转换级，其特征在于，所述模数转换器为闪速模数转换器。
12.如权利要求10所述的模数转换器子转换级，其特征在于，所述随机序列数模转换器被连接为将所述随机信号注入所述模数转换器中。
13.如权利要求10所述的模数转换器子转换级，其特征在于，所述随机序列数模转换器被连接为把所述随机信号注入所述乘法数模转换器中。
14.如权利要求10所述的模数转换器子转换级，其特征在于，所述乘法数模转换器包括多条并联排列的信号电容支路。
15.如权利要求14所述的模数转换器子转换级，其特征在于，所述信号电容支路包括多个并联排列的子电容，其中，各自的子电容在所述量化器的时钟周期期间起作用。
16.如权利要求1所述的模数转换器子转换级，其特征在于，所述随机序列包括伪随机序列。
17.如权利要求1所述的模数转换器子转换级，其特征在于，每一条所述电容支路均包括注入电容。
18.如权利要求1所述的模数转换器子转换级，其特征在于，每一条所述电容支路均包括电容网络。
19.一种流水线模数转换器(ADC)，该流水线模数转换器被连接为提供响应于模拟输入信号的数字输出信号，该流水线模数转换器包括：
一连串的子转换级，所述的级被连接为使输入信号的各个部分数字化，至少一个所述的子转换级包括：
量化器，该量化器被连接为提供响应于级输入信号的量化信号；
加法器，该加法器被连接为将所述量化信号从所述级输入信号减去，并且将残留信号输出；
随机序列发生器，该随机序列发生器被连接为产生随机数字信号；以及
数模转换器(DAC)，该数模转换器被连接为对所述量化器提供随机模拟信号以响应于所述随机数字信号，所述数模转换器具有多条并联连接的电容支路；
其中，各自的电容支路在所述量化器的时钟周期期间起作用。
20.如权利要求19所述的流水线模数转换器，其特征在于，所述电容支路中的仅仅一条支路在单个时钟周期期间起作用。
21.如权利要求19所述的流水线模数转换器，其特征在于，所述电容支路的子群在单个时钟周期期间起作用。
22.如权利要求19所述的流水线模数转换器，其特征在于，至少两条所述电容支路具有不同的电容值。
23.如权利要求19所述的流水线模数转换器，其特征在于，还包括选择器电路，该选择器电路被连接为选择至少一条所述电容支路以在每个时钟周期期间起作用。
24.如权利要求23所述的流水线模数转换器，其特征在于，所述选择器电路随机地选择所述至少一条电容支路。
25.如权利要求23所述的流水线模数转换器，其特征在于，所述选择器电路从一个周期到另一个周期顺序选择所述电容支路。
26.如权利要求23所述的流水线模数转换器，还包括自动注入控制电路，该自动注入控制电路被连接为控制所述选择器电路，使得所述至少一条电容支路是根据与所述量化信号的幅度相关的准则进行选择。
27.如权利要求26所述的流水线模数转换器，其特征在于，所述自动注入控制电路选择所述至少一条电容支路来起作用，使得注入到所述量化器中的所述随机信号的幅度是与所述量化信号的幅度负相关。
28.如权利要求19所述的流水线模数转换器，其特征在于，所述量化器包括：
模数转换器(ADC)，该模数转换器被连接为产生响应于所述输入信号的数字化信号；以及
乘法数模转换器(MDAC)，该乘法数模转换器被连接为产生所述输出信号作为响应于所述数字化信号的量化信号。
29.如权利要求28所述的流水线模数转换器，其特征在于，所述模数转换器为闪速模数转换器。
30.如权利要求28所述的流水线模数转换器，其特征在于，所述数模转换器被连接为将所述随机信号注入所述模数转换器中。
31.如权利要求28所述的流水线模数转换器，其特征在于，所述数模转换器被连接为将所述随机信号注入所述乘法数模转换器中。
32.如权利要求28所述的流水线模数转换器，其特征在于，所述乘法数模转换器包括多条并联排列的信号电容支路。
33.如权利要求32所述的流水线模数转换器，其特征在于，所述信号电容支路包括多个并联排列的子电容，其中，各自的子电容在所述量化器的时钟周期期间起作用。
34.如权利要求19所述的流水线模数转换器，其特征在于，所述随机信号包括伪随机信号。
35.如权利要求19所述的流水线模数转换器，其特征在于，每一条所述电容支路均包括注入电容。
36.如权利要求19所述的流水线模数转换器，其特征在于，每一个所述电容支路均包括电容网络。
37.一种将具有一连串子转换级的流水线模数转换器校准的方法，其中至少一个所述子转换级具有以并联结合的方式连接的多个注入电容，该方法包括：
用已知的基准信号调整所述多个注入电容；
选择至少一个所述注入电容以在所述子转换级的第一时钟周期期间起作用；
使用所述至少一个业已被选择用来起作用的注入电容将随机信号注入所述子转换级中；以及
循环通过所述注入电容，使得至少一个所述注入电容被选择在随后的时钟周期期间进行工作。
38.如权利要求37所述的方法，其特征在于，所述注入电容以随机序列的方式循环。
39.如权利要求37所述的方法，其特征在于，所述注入电容以有序序列的方式循环。
40.如权利要求37所述的方法，还包括：动态地调节所述随机信号幅度，使得对于给定的子转换级输出幅度和给定的动态范围，所述随机信号幅度是最大的。
41.一种提供响应于模拟输入信号的数字输出信号的模数转换器(ADC)，该模数转换器包括：
一连串以流水线构型排列的子转换级，所述的级被连接为使输入信号的各个部分数字化；以及
注入电路，该注入电路被连接为将随机信号注入至少一个所述的级中，所述注入电路具有多个并联排列的注入电容。
42.如权利要求41所述的模数转换器，还包括选择器电路，该选择器电路被连接为选择至少一个所述注入电容在每个时钟周期期间起作用。
43.如权利要求42所述的模数转换器，其特征在于，以随机的方式选择所述注入电容。
44.如权利要求42所述的模数转换器，其特征在于，以有序序列的方式选择所述注入电容。
45.如权利要求41所述的模数转换器，其特征在于，所述注入电容中的仅仅一个注入电容在给定的时钟周期期间起作用。
46.如权利要求41所述的模数转换器，其特征在于，所述注入电容的子群在给定的时钟周期期间起作用。
47.一种校准模数转换器(ADC)电路的方法，该模数转换器电路具有多个用于将随机信号注入所述模数转换器电路中的注入电容，该方法包括：
通过在所述注入电容引进已知的电压来调整所述注入电容，并且测量所述模数转换器电路的输出；
对任何输出增益误差进行校正；以及
操作所述模数转换器电路，使得至少一个所述注入电容在每个模数转换器时钟周期期间起作用。
48.一种流水线模数转换器(ADC)，该流水线模数转换器被连接为提供响应于模拟输入信号的数字输出信号，其包括：
一连串的子转换级，所述的子转换级被连接为使输入信号的各个部分数字化，至少一个所述的子转换级包括：
量化器，该量化器被连接为接收输入信号；以及
随机序列数模转换器(RSDAC)，该随机序列数模转换器被连接为将随机信号注入所述量化器中，所述随机序列数模转换器包括多个并联排列的注入电容；
其中，各自的注入电容在所述量化器的时钟周期期间起作用。
49.如权利要求48所述的流水线模数转换器，还包括选择器电路，该选择器电路被连接为选择至少一个所述注入电容在每个时钟周期期间起作用。
50.如权利要求49所述的流水线模数转换器，其特征在于，以随机的方式选择所述至少一个注入电容。
51.如权利要求49所述的流水线模数转换器，其特征在于，以有序序列的方式选择所述至少一个注入电容。
CN200980140365.1A 2008-08-12 2009-08-07 具有减小的功率损失的流水线转换器的基于相关度背景校准 Active CN102177657B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/228,455 US7786910B2 (en) 2008-08-12 2008-08-12 Correlation-based background calibration of pipelined converters with reduced power penalty
US12/228,455 2008-08-12
PCT/US2009/004547 WO2010019202A1 (en) 2008-08-12 2009-08-07 Correlation-based background calibration of pipelined converters with reduced power penalty

Publications (2)

Publication Number Publication Date
CN102177657A true CN102177657A (zh) 2011-09-07
CN102177657B CN102177657B (zh) 2016-05-04

Family

ID=41507896

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200980140365.1A Active CN102177657B (zh) 2008-08-12 2009-08-07 具有减小的功率损失的流水线转换器的基于相关度背景校准

Country Status (3)

Country Link
US (1) US7786910B2 (zh)
CN (1) CN102177657B (zh)
WO (1) WO2010019202A1 (zh)

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102723949A (zh) * 2012-06-20 2012-10-10 合肥工业大学 一种适用于流水线型模数转换器的数字后台校正方法
CN103580691A (zh) * 2013-11-08 2014-02-12 中国电子科技集团公司第五十八研究所 对失调误差和电容失配误差动态补偿的流水线adc子级电路
CN103947119A (zh) * 2011-11-14 2014-07-23 美国亚德诺半导体公司 在交错和多信道模数转换器中降低信道间耦合的方法和装置
CN103988435A (zh) * 2011-11-14 2014-08-13 美国亚德诺半导体公司 在交错式adc中校准定时、增益和宽带失配
CN104067521A (zh) * 2011-11-14 2014-09-24 美国亚德诺半导体公司 用于减低流水线式模数转换器中的级间增益误差和非线性的基于关联的背景校准
CN104300981A (zh) * 2014-09-30 2015-01-21 成都市晶林科技有限公司 高速、高精度图像信号模数转换电路
CN104363019A (zh) * 2014-09-18 2015-02-18 电子科技大学 一种流水线模数转换器及其电容失配误差校准方法
CN106027049A (zh) * 2016-05-12 2016-10-12 西安电子科技大学昆山创新研究院 一种应用于逐次逼近型模数转换器的数据权重平均算法
CN106788437A (zh) * 2015-11-20 2017-05-31 上海贝岭股份有限公司 流水线型模数转换器及提高模数转换器的采样速率的方法
CN107359878A (zh) * 2017-08-17 2017-11-17 电子科技大学 一种基于最小量化误差的流水线adc的前端校准方法
CN107579740A (zh) * 2017-08-25 2018-01-12 深圳清华大学研究院 提高流水线模数转换器输出精度的方法及模数转换器
CN107959499A (zh) * 2016-10-18 2018-04-24 美国亚德诺半导体公司 测量和校正***的非理想性
CN109196780A (zh) * 2018-01-14 2019-01-11 深圳市汇顶科技股份有限公司 利用芯片上生成的精密参考信号的数据转换器***误差校准
CN110176930A (zh) * 2019-05-29 2019-08-27 中国电子科技集团公司第二十四研究所 测量传输曲线跳变高度的多位分辨率子流水线结构
CN110299916A (zh) * 2018-03-21 2019-10-01 美国亚德诺半导体公司 低功率放大器结构和低功率放大器结构的校准
CN110912559A (zh) * 2018-09-14 2020-03-24 凌力尔特科技控股有限责任公司 高动态范围模数转换器

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009091620A1 (en) * 2008-01-17 2009-07-23 President And Fellows Of Harvard College Digital background calibration in pipelined adcs
KR101059460B1 (ko) * 2008-10-06 2011-08-25 한국전자통신연구원 알고리즘 아날로그-디지털 변환기
US8031092B1 (en) * 2009-01-16 2011-10-04 President And Fellows Of Harvard College Dual-mode based digital background calibration of pipelined ADCs for gain variations and device mismatches
EP2216906A1 (fr) * 2009-02-10 2010-08-11 STMicroelectronics (Grenoble 2) SAS Convertisseur analogique-numérique à architecture pipeline associé à un amplificateur à gain programmable
US7969334B2 (en) * 2009-10-30 2011-06-28 Texas Instruments Incorporated Apparatus for correcting setting error in an MDAC amplifier
US8068045B2 (en) * 2010-03-01 2011-11-29 Analog Devices, Inc. Calibration methods and structures for pipelined converter systems
TWI423595B (zh) * 2010-11-09 2014-01-11 Himax Tech Ltd 乘法型數位至類比轉換器及方法
CN102075189B (zh) * 2011-02-16 2014-12-17 东南大学 一种可进行后台数字校准的流水线式模数转换器
US8368571B2 (en) * 2011-03-31 2013-02-05 Analog Devices, Inc. Pipelined ADC having error correction
US8358228B2 (en) 2011-06-14 2013-01-22 Analog Devices, Inc. Method for modifying the LMS algorithm to reduce the effect of correlated perturbations
US8471740B2 (en) * 2011-11-14 2013-06-25 Analog Devices, Inc. Reducing the effect of non-linear kick-back in switched capacitor networks
US8941518B2 (en) * 2012-02-14 2015-01-27 Hittite Microwave Corporation Methods and apparatus for calibrating pipeline analog-to-digital converters having multiple channels
US8810443B2 (en) * 2012-04-20 2014-08-19 Linear Technology Corporation Analog-to-digital converter system and method
US8791845B2 (en) * 2012-08-31 2014-07-29 Texas Instruments Incorporated Circuitry and method for reducing area and power of a pipelince ADC
US8698666B1 (en) * 2012-10-01 2014-04-15 Omnivision Technologies, Inc. Random estimation analog-to-digital converter
CN105897265B (zh) 2014-12-12 2020-08-21 恩智浦美国有限公司 具有受控误差校准的模数转换器
US10090848B1 (en) * 2018-01-14 2018-10-02 Shenzhen GOODIX Technology Co., Ltd. Data converters systematic error calibration using on chip generated precise reference signal
CN109462402B (zh) * 2018-10-24 2022-08-16 太原理工大学 混合型流水线adc结构
US10608655B1 (en) 2018-12-06 2020-03-31 Analog Devices, Inc. Inter-stage gain calibration in double conversion analog-to-digital converter
US10763886B1 (en) * 2019-08-20 2020-09-01 Texas Instruments Incorporated Dithering and calibration technique in multi-stage ADC

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6822601B1 (en) * 2003-07-23 2004-11-23 Silicon Integrated Systems Corp. Background-calibrating pipelined analog-to-digital converter
WO2007009126A2 (en) * 2005-07-13 2007-01-18 Texas Instruments Incorporated Oversampling analog-to-digital converter and method with reduced chopping residue noise

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5990815A (en) * 1997-09-30 1999-11-23 Raytheon Company Monolithic circuit and method for adding a randomized dither signal to the fine quantizer element of a subranging analog-to digital converter (ADC)
US6172629B1 (en) * 1998-02-19 2001-01-09 Lucent Technologies Inc. Multistage analog-to-digital converter employing dither
US6734818B2 (en) * 2000-02-22 2004-05-11 The Regents Of The University Of California Digital cancellation of D/A converter noise in pipelined A/D converters
US6369744B1 (en) * 2000-06-08 2002-04-09 Texas Instruments Incorporated Digitally self-calibrating circuit and method for pipeline ADC
JP2002094368A (ja) * 2000-09-18 2002-03-29 Mitsubishi Electric Corp 半導体集積回路装置
US6441769B1 (en) * 2000-12-22 2002-08-27 Texas Instruments Incorporated Overcoming finite amplifier gain in a pipelined analog to digital converter
SE522569C2 (sv) * 2001-02-27 2004-02-17 Ericsson Telefon Ab L M Dynamisk elemetanpassning i a/d-omvandlare
US6462685B1 (en) * 2001-04-05 2002-10-08 Nokia Corporation Dither signal insertion inversely proportional to signal level in delta-sigma modulators
US6686864B1 (en) * 2002-08-28 2004-02-03 Analog Devices, Inc. Pipelined analog-to-digital converters with gain-matching structures
US6784814B1 (en) * 2003-03-07 2004-08-31 Regents Of The University Of Minnesota Correction for pipelined analog to digital (A/D) converter
US7002504B2 (en) * 2003-05-05 2006-02-21 Maxim Integrated Products, Inc. Dynamic element matching in high speed data converters
US6839009B1 (en) * 2003-07-18 2005-01-04 Analog Devices, Inc. Analog-to-digital converter methods and structures for interleavably processing data signals and calibration signals
US6894631B1 (en) * 2004-03-31 2005-05-17 Analog Devices, Inc. Pipeline ADC digital dithering for increased digital calibration resolution
US7187310B2 (en) * 2005-03-04 2007-03-06 Kamal El-Sankary Circuit calibration using voltage injection
US7233276B1 (en) * 2005-11-29 2007-06-19 Himax Technologies, Inc. Pipelined analog to digital converter with capacitor mismatch compensation
US7602323B2 (en) * 2007-04-04 2009-10-13 The Regents Of The University Of California Digital background correction of nonlinear error ADC's
US7535391B1 (en) * 2008-01-07 2009-05-19 Freescale Semiconductor, Inc. Analog-to-digital converter having random capacitor assignment and method thereof
CN101222230B (zh) * 2008-01-24 2010-04-21 上海萌芯电子科技有限公司 可校准电容失配和有限增益误差的流水线型模数转换器

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6822601B1 (en) * 2003-07-23 2004-11-23 Silicon Integrated Systems Corp. Background-calibrating pipelined analog-to-digital converter
WO2007009126A2 (en) * 2005-07-13 2007-01-18 Texas Instruments Incorporated Oversampling analog-to-digital converter and method with reduced chopping residue noise

Cited By (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103947119A (zh) * 2011-11-14 2014-07-23 美国亚德诺半导体公司 在交错和多信道模数转换器中降低信道间耦合的方法和装置
CN103988435A (zh) * 2011-11-14 2014-08-13 美国亚德诺半导体公司 在交错式adc中校准定时、增益和宽带失配
CN104067521A (zh) * 2011-11-14 2014-09-24 美国亚德诺半导体公司 用于减低流水线式模数转换器中的级间增益误差和非线性的基于关联的背景校准
CN104067521B (zh) * 2011-11-14 2017-11-07 美国亚德诺半导体公司 用于减低流水线式模数转换器中的级间增益误差和非线性的基于关联的背景校准
CN102723949A (zh) * 2012-06-20 2012-10-10 合肥工业大学 一种适用于流水线型模数转换器的数字后台校正方法
CN103580691B (zh) * 2013-11-08 2017-02-08 中国电子科技集团公司第五十八研究所 对失调误差和电容失配误差动态补偿的流水线adc子级电路
CN103580691A (zh) * 2013-11-08 2014-02-12 中国电子科技集团公司第五十八研究所 对失调误差和电容失配误差动态补偿的流水线adc子级电路
CN104363019B (zh) * 2014-09-18 2017-11-21 电子科技大学 一种流水线模数转换器及其电容失配误差校准方法
CN104363019A (zh) * 2014-09-18 2015-02-18 电子科技大学 一种流水线模数转换器及其电容失配误差校准方法
CN104300981A (zh) * 2014-09-30 2015-01-21 成都市晶林科技有限公司 高速、高精度图像信号模数转换电路
CN104300981B (zh) * 2014-09-30 2018-04-27 成都市晶林科技有限公司 高速、高精度图像信号模数转换电路
CN106788437A (zh) * 2015-11-20 2017-05-31 上海贝岭股份有限公司 流水线型模数转换器及提高模数转换器的采样速率的方法
CN106788437B (zh) * 2015-11-20 2024-02-27 上海贝岭股份有限公司 流水线型模数转换器及提高模数转换器的采样速率的方法
CN106027049A (zh) * 2016-05-12 2016-10-12 西安电子科技大学昆山创新研究院 一种应用于逐次逼近型模数转换器的数据权重平均算法
CN107959499A (zh) * 2016-10-18 2018-04-24 美国亚德诺半导体公司 测量和校正***的非理想性
CN107359878B (zh) * 2017-08-17 2020-04-14 电子科技大学 一种基于最小量化误差的流水线adc的前端校准方法
CN107359878A (zh) * 2017-08-17 2017-11-17 电子科技大学 一种基于最小量化误差的流水线adc的前端校准方法
CN107579740A (zh) * 2017-08-25 2018-01-12 深圳清华大学研究院 提高流水线模数转换器输出精度的方法及模数转换器
CN109196780A (zh) * 2018-01-14 2019-01-11 深圳市汇顶科技股份有限公司 利用芯片上生成的精密参考信号的数据转换器***误差校准
CN109196780B (zh) * 2018-01-14 2019-10-01 深圳市汇顶科技股份有限公司 利用芯片上生成的精密参考信号的数据转换器***误差校准
CN110299916A (zh) * 2018-03-21 2019-10-01 美国亚德诺半导体公司 低功率放大器结构和低功率放大器结构的校准
CN110912559A (zh) * 2018-09-14 2020-03-24 凌力尔特科技控股有限责任公司 高动态范围模数转换器
CN110912559B (zh) * 2018-09-14 2023-10-17 亚德诺半导体国际无限责任公司 高动态范围模数转换器
CN110176930B (zh) * 2019-05-29 2021-08-31 中国电子科技集团公司第二十四研究所 测量传输曲线跳变高度的多位分辨率子流水线结构
CN110176930A (zh) * 2019-05-29 2019-08-27 中国电子科技集团公司第二十四研究所 测量传输曲线跳变高度的多位分辨率子流水线结构

Also Published As

Publication number Publication date
CN102177657B (zh) 2016-05-04
WO2010019202A1 (en) 2010-02-18
US20100039302A1 (en) 2010-02-18
US7786910B2 (en) 2010-08-31

Similar Documents

Publication Publication Date Title
CN102177657A (zh) 具有减小的功率损失的流水线转换器的基于相关度背景校准
CN107809244B (zh) 模数转换器***和方法
US9608655B1 (en) ADC background calibration with dual conversions
EP1679798B1 (en) A/d conversion array and image sensor
US6822601B1 (en) Background-calibrating pipelined analog-to-digital converter
CN107437944B (zh) 一种电容型逐次逼近模数转换器及其自校准方法
CN106888018A (zh) Dac时序失配误差的数字测量
US9602119B1 (en) Gain calibration by applying a portion of an input voltage to voltage associated with a capacitor array
TW201320617A (zh) 數位類比轉換器的元素的權重的估算方法、裝置及應用其之逐次逼近暫存器類比數位轉換器
CN108988860B (zh) 一种基于sar adc的校准方法及sar adc***
CN106209105A (zh) 模数转换器设备的校准
US20090085785A1 (en) Digital-to-analog converter calibration for multi-bit analog-to-digital converters
CN113659984B (zh) 一种逐次逼近型模数转换器的电容失配校准方法及***
CN109644003A (zh) 具有重叠参考电压范围的逐次逼近寄存器（sar）模数转换器（adc）
CN1411629A (zh) 改进的电流控制数/模变换
CN117176168B (zh) 一种校准方法和逐次逼近型模数转换器
US8223049B2 (en) Charge injection mechanism for analog-to-digital converters
CN110061740B (zh) 处理电路
US8344926B2 (en) Analog-to-digital converter on two bits with successive approximations
US20210111734A1 (en) Delta-sigma modulator and method for reducing nonlinear error and gain error
CN100542041C (zh) 多比特数模转换器及其校准方法,具有多比特数模转换器的转换器
CN1677869A (zh) 可进行背景校正的流水线式模数转换器
CN116015292A (zh) 一种基于全连接神经网络的adc校准方法
KR101354650B1 (ko) 연속 근사 아날로그-디지털 변환기
US8253614B1 (en) Analog-to-digital conversion methods and systems

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant