CN110176930B - 测量传输曲线跳变高度的多位分辨率子流水线结构 - Google Patents

测量传输曲线跳变高度的多位分辨率子流水线结构 Download PDF

Info

Publication number
CN110176930B
CN110176930B CN201910454948.7A CN201910454948A CN110176930B CN 110176930 B CN110176930 B CN 110176930B CN 201910454948 A CN201910454948 A CN 201910454948A CN 110176930 B CN110176930 B CN 110176930B
Authority
CN
China
Prior art keywords
gate
input
voltage signal
digital
sub
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910454948.7A
Other languages
English (en)
Other versions
CN110176930A (zh
Inventor
刘涛
王健安
王育新
胡盛东
俞宙
邓民明
徐代果
刘璐
付东兵
罗俊
王旭
王妍
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 24 Research Institute
Original Assignee
CETC 24 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 24 Research Institute filed Critical CETC 24 Research Institute
Priority to CN201910454948.7A priority Critical patent/CN110176930B/zh
Publication of CN110176930A publication Critical patent/CN110176930A/zh
Priority to US17/614,336 priority patent/US11716091B2/en
Priority to PCT/CN2020/070596 priority patent/WO2020238227A1/zh
Application granted granted Critical
Publication of CN110176930B publication Critical patent/CN110176930B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/20—Increasing resolution using an n bit system to obtain n + m bits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
    • H03M1/16—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps
    • H03M1/164—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps the steps being performed sequentially in series-connected stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H03M1/1014—Calibration at one point of the transfer characteristic, i.e. by adjusting a single reference value, e.g. bias or gain error
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/36—Analogue value compared with reference values simultaneously only, i.e. parallel type
    • H03M1/361—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type
    • H03M1/362—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type the reference values being generated by a resistive voltage divider
    • H03M1/365—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type the reference values being generated by a resistive voltage divider the voltage divider being a single resistor string
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/80—Simultaneous conversion using weighted impedances
    • H03M1/802—Simultaneous conversion using weighted impedances using capacitors, e.g. neuron-mos transistors, charge coupled devices
    • H03M1/804—Simultaneous conversion using weighted impedances using capacitors, e.g. neuron-mos transistors, charge coupled devices with charge redistribution

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明提供一种测量传输曲线跳变高度的多位分辨率子流水线结构，包括：一分辨率为n位的子模数转换器，用于对输入的模拟电压信号进行量化输出数字电压信号；一分辨率为n位的子数模转换器，用于将子模数转换器输出的数字电压信号转换成相应的模拟电压信号；一分辨率为n位的译码器，其用于对n位二进制输入信号进行译码，及一开关电容放大单元，用于当其处于正常模式时，对输入的模拟电压信号进行采样和残差放大；当其处于测试模式时，测量传输曲线在每个判决电平处所对应的跳变高度。本发明可在2n个时钟周期完成传输曲线高度的测量，测量速度快；将测量结果送入A/D转换器后端数字域进行校正，可提升A/D转换器线性度10‑15dB。

Description

测量传输曲线跳变高度的多位分辨率子流水线结构
技术领域
本发明涉及集成电路技术领域，特别是涉及一种测量传输曲线跳变高度的多位分辨率子流水线结构，涉及开关电容子流水线结构，可直接应用于流水线模数转换器。
背景技术
近些年来，流水线A/D转换器在高性能视频、医疗成像、无线和有线通信等应用领域备受青睐，究其原因是流水线A/D转换器能实现较高采样速率的同时也能实现较高的精度，所有这些都得益于流水线A/D转换器采用了流水线技术，流水线技术的基本特征就是将多级低精度高采样速率的A/D转换器级联起来，并将每级子流水线的数字输出按照一定算法进行处理以得到最终的编码输出。其中，流水线A/D转换器每级子流水线的功能单元如图1(a)所示，其主要由子A/D转换器(SubADC)、子D/A转换器(SubDAC)、减法单元和乘法单元组成。子A/D转换器对输入模拟电压信号Vin进行量化并编码得到数字输出Do，子D/A转换器对子A/D转换器输出DO进行数模转换得到模拟输出电压D(Vin)，输入电压Vin减去子D/A转换器输出D(Vin)并放大G倍得到残差输出电压信号Vres。在当代混合信号集成电路设计中，子D/A转换器、减法器和乘法单元都是用开关电容实现，并将此开关电容电路称之为乘法D/A转换器(MDAC：multiplying D/A converter)。子A/D转换器量化精度为1位时的典型传输函数曲线如图1(b)所示，子A/D转换器的判决电平为0V，当输入电压信号Vin小于0V时，子A/D转换器输出DO为逻辑零电平(DO＝0)，此时残差输出电压信号Vres的最高点为A点所对应的电压信号Va；而当输入电压Vin大于0V时，子A/D转换器输出DO为逻辑高电平(DO＝1)，此时残差输出电压信号Vres的最低点为B点所对应的电压信号Vb，传输曲线在判决电平处的跳变高度为Va-Vb且此跳变高度与MDAC中电容之间的比值相关。由于制造工艺偏差的影响，MDAC中电容的电容值都会偏离理想值，进而导致Va-Vb之差偏离理想值，此误差会影响A/D转换器线性度等性能指标，为解决这些误差对A/D转换器性能的影响，需要测量出传输曲线在判决电平处的实际高度并对这些误差进行补偿。
然而，传统的测量方法(IEEE Journal of Solid-State Circuits,vol.28,pp.1207-1215,December 1993)是：首先，固定模拟输入电压信号Vin为零伏并强制子D/A转换器SubDAC输入为逻辑零电平，得到残差输出曲线在A点处所对应的电压信号Va；其次，再固定模拟输入电压信号Vin为零伏并强制子D/A转换器SubDAC输入为逻辑高电平，得到残差输出曲线在B点处所对应的电压信号Vb，于是Va-Vb之差就是传输曲线的实际高度。在当代高速高精度流水线A/D转换器产品设计时，第一级子流水线都无一例外地采用多位分辨率结构以使A/D转换器具有最优的功耗和精度等特性。因此，亟需一种能有效地测量传输曲线跳变高度的多位分辨率子流水线结构。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种测量传输曲线跳变高度的多位分辨率子流水线结构，用于解决现有技术中多位分辨率子流水线结构无法测量传输曲线跳变高度的问题。
为实现上述目的及其他相关目的，本发明提供一种测量传输曲线跳变高度的多位分辨率子流水线结构，包括：
一分辨率为n位的子模数转换器，用于在时钟信号与数字控制信号下对输入的模拟电压信号进行量化分别输出数字电压信号；其中，所述模拟电压信号包括同向模拟电压信号Vinp，反向模拟电压信号Vinn；正的参考电压VREFP，负的参考电压VREFN；
一分辨率为n位的第一子数模转换器与第二子数模转换器，分别对应将所述子模数转换器输出的数字电压信号转换成相应的模拟电压信号；
一分辨率为n位的译码器，其用于对n位二进制输入信号进行译码输出数字控制信号，及
一开关电容放大单元，用于当其处于正常模式时，对输入的所述模拟电压信号进行采样和残差放大；当其处于测试模式时，测量传输曲线在每个判决电平处所对应的跳变高度。
如上所述，本发明的测量传输曲线跳变高度的多位分辨率子流水线结构，具有以下有益效果：
本发明可在2n(n为子子流水线的分辨率，当前流水线A/D转换器各级子A/D转换器的n≤4)个时钟周期(Ts＝1/fs：fs为流水线工作时钟频率)完成传输曲线高度的测量，测量速度快；将测量结果送入A/D转换器后端数字域进行校正，校正后可使A/D转换器线性度提升10-15dB。
附图说明
图1-(a)为本发明提供子流水线功能框图；
图1-(b)为本发明提供的分辨率为1位的子流水线的传输曲线示意图；
图2为本发明提供的具有测量传输曲线高度功能的子流水线总图；
图3为本发明提供的分辨率为n位的子A/D转换器电路图；
图4为本发明提供的电阻分压产生电路图；
图5为本发明提供的比较器阵列和缓冲阵列图；
图6为本发明提供的比较器输出缓冲单元电路图；
图7为本发明提供的三态输出非门电路图；
图8为本发明提供的子D/A转换器SubDAC电路图；
图9为本发明提供的开关电容DAC电路图；
图10为本发明提供的在正常模式下的工作时序示意图；
图11为本发明提供的典型传输曲线示意图；
图12为本发明提供的在测试模式下的工作时序示意图。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其它优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。
需要说明的是，以下实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
请参阅图2，为本发明提供的具有测量传输曲线高度功能的子流水线总图，包括：
一分辨率为n位的子模数转换器，用于在时钟信号与数字控制信号下对输入的模拟电压信号进行量化分别输出数字电压信号；其中，所述模拟电压信号包括同向模拟电压信号Vinp，反向模拟电压信号Vinn；正的参考电压VREFP，负的参考电压VREFN；
一分辨率为n位的第一子数模转换器与第二子数模转换器，分别对应将所述子模数转换器输出的数字电压信号转换成相应的模拟电压信号；
一分辨率为n位的译码器，其用于对n位二进制输入信号进行译码输出数字控制信号，及
一开关电容放大单元，用于当其处于正常模式时，对输入的所述模拟电压信号进行采样和残差放大；当其处于测试模式时，测量传输曲线在每个判决电平处所对应的跳变高度。
其中，针对开发者的而言，可将其理解为正常模式与测试模式，但针对用户而言，通过引入一n位输入译码器单元、在比较器输出缓冲器中引入非门G1和三态非门G2及G3、及使开关电容放大单元MOS开关M6和M7在正常模式和测试模式下具有不同的工作状态，使得该子流水线结构既能完成正常的模数转换和残差放大功能，也能有效地测量出传输曲线在每个判决电平处所对应的跳变高度，提升时间交织模数转换器在高频模拟输入信号下的线性度。
在上述实施例中，如图3所示，为本发明提供的分辨率为n位的子A/D转换器，所述子模数转换器包括：
至少两个电阻分压单元，其分别用于为比较器阵列提供正的2n-1个参考电压与负的2n-1个参考电压；
所述比较器阵列单元，连接两个所述电阻分压单元，其用于将输入的同向模拟电压信号Vinp与反向模拟电压信号Vinn分别与正的2n-1个参考电压和负的2n-1个参考电压比较，量化所述模拟电压信号在四个端口各输出2n-1个数字电压信号。
具体地，如图4所示，为本发明提供的一种电阻分压产生电路，每个所述电阻分压单元包括输入端VRN、输入端VRP、2n个电阻与2n-1个输出端，n为大于零的自然数；第一电阻R1的一端连接负参考电压的输入端VRN，所述第一电阻R1的另一端连接第一输出端，依次类推，所述第2n个电阻R2n与第2n-1个电阻R2n-1之间连接第2n-1输出端，所述第2n个电阻R2n的另一端连接正参考电压的输入端VRP。另外，电阻Ri(i＝2,…,2n-1)具有相同的电阻设计值且等于R欧姆，电阻R1与电阻R2 n具有相同的电阻设计值且等于(2n-2n-1+1)×R欧姆。
具体地，如图5所示，为本发明提供的比较器阵列和缓冲阵列图，详述如下：
所述比较器阵列单元包括：比较器子单元与缓冲子单元，其中，
比较器子单元，其第一输入端Vin+连接同相模拟电压Vinp，其第二输入端Vin-连接反相模拟电压Vinn，其第三输入端Vref+连接正参考电压VREFP；其第四输入端Vref-连接负参考电压VREFN，用于比较输入的模拟电压与参考电压的大小，在其第一输出端OP、第二输出端ON对应输出同相数字电压信号、反向数字电压信号，具体地，比较器子单元是常规的全差分比较器，既可以采用开关电容结构比较器，也可以采用动态比较器；
缓冲子单元，其第一输入端、第二输入端对应连接所述比较器子单元输出的同相数字电压信号、反向数字电压信号，其第三输入端连接所述子模数转换器内的控制电压信号；其第四输入端连接时钟控制信号；所述缓冲子单元为所述子数模转换器中开关提供驱动与测试能力，并在其第一输出端、第二输出端、第三输出端与第四输出端输出数字电压信号。
在本实施例，本发明通过改变子A/D转换器的分辨率子A/D转换器中比较器的数目以及开关电容放大单元中电容之间的比值，就可实现多位及具、有冗余功能的子流水线，使A/D转换器具有逻辑校准功能，增强了转换器设计的灵活性。
具体地，如图6所示，为本发明提供的比较器输出缓冲单元电路图，包括：
每个所述缓冲子单元包括第一非门G1、第二非门G6、第三非门G7、第一三态非门G2、第二三态非门G3、第一与非门G4、第二与非门G5、PMOS管M16与NMOS管M17；所述缓冲子单元的第三输入端与第一非门的输入端、第一三态非门的输入端B、第二三态非门的输入端B和NMOS管M17的栅极相连，所述第一非门的输出端与第一三态非门的输入端C、第二三态非门的输入端C和PMOS管M16的栅极连接；所述第一三态非门的输入端A、第二三态非门的输入端A对应连接所述缓冲子单元的第二输入端、第一输入端；所述第一三态非门的输出端与PMOS管M16的漏极和第一与非门的输入端A相连，所述第二三态非门的输出端与NMOS管M17的漏极和第二与非门的输入端B相连；其中，PMOS管M16的源极连接数字电源，NMOS管M17的源极接地；所述缓冲子单元的第四输入端连接第一与非门的输入端B和第二与非门的输入端A，所述第一与非门输出第一数字电压信号Y1，且所述第一数字电压信号Y1经第二非门处理输出第二数字电压信号Y2；所述第二与非门输出第四数字电压信号Y4，且所述第四数字电压信号Y4经第三非门处理输出第三数字电压信号Y3。
具体地，如图7所示，为本发明提供的三态输出非门电路图，包括：
所述三态非门包括PMOS管M18与M19、NMOS管M20与M21；所述三态非门的输入端A连接PMOS管M18与NMOS管M21的栅极，所述三态非门的输入端B连接PMOS管M19的栅极，所述三态非门的输入端C连接NMOS管M20的栅极；所述PMOS管M18的源极连接数字电源且其漏极连接PMOS管M19的源极，所述PMOS管M19与NMOS管M20的漏极互连且为三态非门的输出端；所述NMOS管M20源极与NMOS管M21的漏极相连，所述NMOS管M21的源极接地。
在本实施例中，通过在比较器输出缓冲单元中引入非门G1、三态输出非门G2和三态输出非门G3以及控制信号A3，使得通过控制信号A3可强制性地使子D/A转换器中每个开关电容DA单元在保持阶段的输入为正参考电压VREFP或负参考电压VREFN，所有这些功能都是在数字域实现，实现简单灵活且不会增加模拟域的设计复杂度。
还有本发明中子A/D转换器中的比较器既可采用开关电容结构比较器也可采用动态比较器，进而使得本发明既可应用于无采保结构流水线A/D转换器的设计，也可应用于有采保结构流水线A/D转换器的设计。
请参阅图8，为本发明提供的子D/A转换器SubDAC电路图，包括：
所述第一子数模转换器与第二子数模转换器，用于对输入的数字电压信号进行数模转换，其输入端G1、G2、G3为数字电压信号输入端，其输入端V1是模拟电压信号输入端，输入端V2、V3是参考电压信号输入端；所述子模数转换器包括：
第i(i＝1,…,2n-1)个开关电容DAC单元DA(i)的输入端G1与输入端Φ连接，第i个开关电容DAC单元DA(i)的输入端V1与输入端Vin连接，第i个开关电容DAC单元DA(i)的输入端G2与输入端CK1<i>连接，第i个开关电容DAC单元DA(i)的输入端V2与输入端VRN连接，第i个开关电容DAC单元DA(i)的输入端G3与输入端CK2<i>连接，第i个开关电容DAC单元DA(i)的输入端V3与输入端VRP连接，第i个开关电容DAC单元DA(i)的输出端D与输出端VC连接。
具体地，如图9所示，本发明提供的开关电容DAC电路图，包括：
所述开关电容DAC单元包括NMOS开关管M22、M23、PMOS开关管M24与电容CU，所述开关电容DAC单元的数字电压信号输入端G1、G2、G3对应连接NMOS开关管M22、M23、PMOS开关管M24的栅极；所述开关电容DAC单元的模拟电压信号输入端V1、V2对应连接NMOS开关管M22、M23的漏极，所述开关电容DAC单元的模拟电压信号输入端V3连接PMOS开关管M24的源极；所述NMOS开关管M22、M23的源极与PMOS开关管M23的漏极共同连接电容CU的一端，所述电容CU另一端为开关电容DAC单元的输出端。
具体地，如图2所示，所述第一子数模转换器与第二子数模转换器分别与子模数转换器的连接关系如下：
所述第一子数模转换器包括连接同相模拟电压信号Vinp的输入端Vin，连接正的参考电压VREFP的输入端VRP，连接负的参考电压VREFN的输入端VRN，连接时钟控制信号的时钟输入端，在两个输出端DN1、DP1各自2n-1个数字控制信号输入下，所述子第一模数转换器根据时钟控制信号在第一输出端DP1、第二输出端DN1的输入下输出2n-1个数字输出电压信号；
所述第二子数模转换器包括连接反相模拟电压信号Vinn的输入端Vin，连接反相模拟电压信号Vinn的输入端Vin，连接正的参考电压VREFP的输入端VRP，连接负的参考电压VREFN的输入端VRN，连接时钟控制信号的时钟输入端，在两个输出端DN2、DP2各自2n-1个数字控制信号输入下，所述子第二模数转换器根据时钟控制信号在第三输出端DP2、第四输出端DN3的输入下输出2n-1个数字输出电压信号。
具体地，如图2所示，所述开关电容放大单元包括采样电容C1、C2、C3、C4和C5，NMOS开关M1、M2、M3、M4、M5、M6、M7、M8、M9、M10、M11、M12、M13、M14和M15，全差分运算放大器OTA；其中，所述电容C1的一端与全差分运算放大器OTA同相输入端Vi+连接且电容C1的另一端与MOS开关M1的源极和M10的漏极相连；所述电容C2的一端与全差分运算放大器OTA同相输入端Vi+连接且电容C2的另一端与MOS开关M2的源极和M3的源极相连；所述电容C3的一端与运算放大器反相输入端Vi-连接且电容C3的另一端与MOS开关M4的源极和M5的源极相连；所述电容C4的一端与运算放大器反相输入端Vi-连接且C4的另一端与MOS开关M6的源极、M7的源极和M8的源极相连；所述电容C5的一端与全差分运算放大器OTA反相输入端Vi-连接且电容C5的另一端与MOS开关M9的源极和M14的漏极相连；所述同向模拟电压信号Vinp连接NMOS开关M1和M2的漏极，NMOS开关M3的漏极和M4的漏极与正的参考电压VREFP连接，所述反向模拟电压信号Vinn连接NMOS开关M5、M8和M9的漏极，所述正的参考电压VREFP连接NMOS开关M6的漏极，所述负的参考电压VREFN连接NMOS开关M7的漏极，NMOS开关M11漏极和M13源极与全差分运算放大器OTA同相输入端Vi+连接，NMOS开关M12漏极和M13漏极与运算放大器OTA反相输入端Vi-相连，NMOS开关M11和M12源极与输入端VB相连，NMOS开关M10的源极和M15的源极与输出端Voutp相连，NMOS开关M14的源极和M15的漏极与输出端Voutn相连，输入端Φ1连接NMOS开关M1和M2的栅极，输入端Φ7连接NMOS开关M3和M4的栅极，输入端Φ5连接NMOS开关M5、M8和M9的栅极，输入端Φ8连接NMOS开关M6的栅极，输入端Φ9连接NMOS开关M7的栅极，输入端Φ3连接NMOS开关M10的栅极，输入端Φ4连接NMOS开关M15的栅极，输入端Φ6连接NMOS开关M14的栅极，输入端Φ2连接NMOS开关M11、M12和M13的栅极。
具体地，所述电容C2的电容值等于电容C3与电容C4的电容值之和，且电容C3＝C4，保证在正常工作模式下能实现正常的残差放大，在测试模式下能测量出跳变高度，详见下述描述；其所采用的全差分运算放大器OTA是常规的高精度高速度运算放大器。
在上述实施例中，所述译码器是常规的n(n是子A/D转换器的分辨率)位译码器，译码器具有n个输入，只有2n-1个输出，TI<n>是最高位，TI<1>是最低位，当译码器输入TI<n:1>的十进制表示等于0时，译码器的2n-1个输出I<2n-1>…I<1>全为零电平，当译码器输入TI<n:1>的十进制表示等于i(i＝1,…,2n-1)时，除译码器的第i个输出I<i>等于高电平外，其余的2n-2个输出I<2n-1>…I<i+1>I<i-1>…I<1>都为零电平。子流水线在正常工作模式下，译码器的n个输入都为零电平；子流水线在测试工作模式下，译码器的输入遍历所有的逻辑输入值，共计2n个状态。
本发明正常工作模式下各个NMOS开关工作时序关系示意图，如图10所示，时钟控制信号Φ1、Φ2、Φ4和Φ5相位相同，时钟控制信号Φ3、Φ6、Φ7、Φ9和Φ10相位相同，Φ8一直为零电平，在此模式下：
在Φ1、Φ2、Φ4和Φ5为高电平时，子A/D转换器SubADC的2n-1个输出DP1<2n-1>…DP1<1>和2n-1个输出DN2<2n-1>…DN2<1>均为高电平，子A/D转换器SubDAC的2n-1个输出DP2<2n-1>…DP2<1>和2n-1个输出DN1<2n-1>…DN1<1>均为低电平；开关电容放大单元中的NMOS开关M1、M2、M5、M8、M9、M11、M12、M13和M15导通，开关电容放大单元中的NMOS管M3、M4、M6、M7、M10和M14关断，同相模拟电压输入信号Vinp通过NMOS开关M1传输到采样电容C1一端和通过NMOS开关M2传输到采样电容C2的一端，反相模拟电压输入信号Vinn通过NMOS开关M5传输到采样电容C3的一端、通过NMOS开关M8传输到采样电容C4的一端和通过NMOS开关M9传输到采样电容C5的一端，偏置电压VB通过NMOS开关M11传输到采样电容C1和C2相连接的另一端以及全差分运算放大器OTA的同相输入端Vi+，偏置电压VB通过NMOS开关M12传输到采样电容C3、C4和C5相连接的另一端以及全差分运算放大器OTA的反相输入端Vi-；全差分运算放大器OTA同相输出端Voutp通过NMOS开关M15与全差分运算放大器OTA反相输出端Voutn相短接，因此开关电容放大单元差分输出电压信号Voutp-Voutn＝0V；同时，同相模拟电压输入信号Vinp通过子D/A转换器SubDAC单元SubDAC(1)中各个开关电容DAC单元中NMOS开关传输到采样电容CU上；反相模拟电压输入信号Vinn通过子D/A转换器SubDAC单元SubDAC(2)中各个开关电容DAC单元中NMOS开关传输到采样电容CU上；
在Φ1、Φ2、Φ4和Φ5为低电平时，子A/D转换器SubADC的2n-1输出DP1<2n-1>…DP1<1>、2n-1输出DP2<2n-1>…DP2<1>、2n-1输出DN1<2n-1>…DN1<1>和2n-1输出DN1<2n-1>…DN1<1>由输入信号幅度决定；开关电容放大单元中的NMOS开关M3、M4、M6、M10和M14导通，NMOS开关M1、M2、M5、M7、M8、M9、M11、M12、M13和M15关断，正的参考电压VREFP通过NMOS开关M3传输到采样电容C2一端、通过NMOS开关M4传输到采样电容C3一端和通过NMOS开关M6传输到采样电容C4一端，采样电容C1与NMOS管M1源极相接的一端通过NMOS开关M10与同相输出端Voutp相接，采样电容C5与NMOS管M9源极相接的一端通过NMOS开关M14与反相输出端Voutn相接，根据电荷守恒原理，此时，开关电容放大单元差分输出电压信号Voutp-Voutn为；
Figure GDA0002989681750000081
式(1)中，C1是电容C1的电容值，C2是电容C2的电容值，C3是电容C3的电容值，C4是电容C4的电容值，C5是电容C5的电容值，CU,1i表示子D/A转换器SubDAC单元SubDAC(1)中第i个开关电容DA单元中采样电容CU的值，CU,2i表示子D/A转换器SubDAC单元SubDAC(2)中第i个开关电容DA单元中采样电容CU的值，k表示在Φ10等于高电平时比较器阵列中只有第1、2…k个比较器的同相输出端为高电平。
子流水线的理想传输曲线，如图11所示，传输曲线在每个判决电平处都会跳变且在第i个判决电平的跳变高度为：
Figure GDA0002989681750000091
本发明在测试模式下各个NMOS开关工作时序关系示意图如图12所示，时钟控制信号Φ1、Φ2、Φ4和Φ5相位相同，时钟控制信号Φ3、Φ6、Φ7、Φ8和Φ10相位相同，Φ9一直为零电平。在此模式下，同相模拟输入电压信号Vinp固定为-(VREFP-VREFN)/2n，反相模拟输入电压信号Vinn固定为-(VREFP-VREFN)/2n+1；当译码器输入信号TI<n:1>的十进制表示等于0且Φ10等于高电平时，比较器阵列的2n-1个输出DP1<2n-1:1>和2n-1个输出DN2<2n-1:1>都为高电平且2n-1个输出DP2<2n-1:1>和2n-1个输出DN1<2n-1:1>都为高电平；当译码器输入信号TI<n:1>的十进制表示等于i(i＝1,…,2n-1)且Φ10等于高电平时，比较器阵列中除第i个比较器的输出DP2<i>和DN2<i>都为高电平且输出DP1<i>和DN1<i>都为零电平外，比较器阵列其余输出DP2<2n-1>…DP2<i+1>DP2<i-1>…DP2<1>和DN2<2n-1>…DN2<i+1>DN2<i-1>…DN2<1>都为零电平且输出DP1<2n-1>…DP2<i+1>DP2<i-1>…DP2<1>和DN2<2n-1>…DN2<i+1>DN2<i-1>…DN2<1>都为高电平。在测试模式下：
在Φ1、Φ2、Φ4和Φ5为高电平时，子D/A转换器中的各个NMOS开关和开关电容放大器单元各个NMOS开关的工作状态以及输入模拟电压信号传输特性与正常模式下子D/A转换器中的各个NMOS开关和开关电容放大器单元各个NMOS开关的工作状态以及输入模拟电压信号传输特性完全一样，在此不再赘述；
在Φ1、Φ2、Φ4和Φ5为低电平时，除开关电容放大器单元NMOS开关M6关断、NMOS开关M7导通且负参考电压VREFN通过NMOS开关M7传输到采样电容C4的一端以外，子D/A转换器中的其余各个NMOS开关和开关电容放大器单元中其余各个NMOS开关的工作状态以及输入模拟电压信号传输特性与正常模式下子D/A转换器中的其余各个NMOS开关和开关电容放大器单元中其余各个NMOS开关的工作状态以及输入模拟电压信号传输特性，在此不再赘述；根据电荷守恒原理，此时，当译码器输入TI<n:1>的十进制表示等于0时，开关电容放大单元差分输出电压信号Voutp-Voutn等于下式(3)所示，当译码器输入TI<n:1>的十进制表示等于i(i＝1,…,2n-1)时，开关电容放大单元差分输出电压信号Voutp-Voutn等于下式(4)所示：
Figure GDA0002989681750000101
和
Figure GDA0002989681750000102
式(3)减去式(4)的结果等于式(2)，即是传输曲线在第i个判决电平处所对应的跳变高度。
本发明在正常模式下且时钟控制信号Φ1、Φ2、Φ4和Φ5为低电平时，电容C4和NMOS开关M6源极相连接的一端与输入端VREFP连接，在测试模式下且时钟控制信号Φ1、Φ2、Φ4和Φ5为低电平时，电容C4和NMOS开关M7源极相连接的一端与输入端VREFN连接，目的是保证测试模式下开关电容放大单元输出Voutp和Voutn的摆幅与常工作模式下开关电容放大单元输出Voutp和Voutn的摆幅是一致的；
本发明在测试模式下：同相模拟输入电压信号Vinp固定为-(VREFP-VREFN)/2n，反相模拟输入电压信号Vinn固定为-(VREFP-VREFN)/2n+1，目的是保证在测试模式下模拟输入电压小于比较器阵列中所有比较器的参考电压。
只要在测试模式下，让译码器的输入遍历所有的逻辑输入值(共计2n个状态)，就能测量出子流水线传输曲线在每个判决电平处所对应的跳变高度。即，本发明可在2n(n为子子流水线的分辨率，当前流水线A/D转换器各级子A/D转换器的n≤4)个时钟周期(Ts＝1/fs：fs为流水线工作时钟频率)完成传输曲线高度的测量，测量速度快；将测量结果送入A/D转换器后端数字域进行校正，相对而言，校正后可使A/D转换器的线性度提升10-15dB。
综上所述，本发明通过改变子A/D转换器的分辨率子A/D转换器中比较器的数目以及开关电容放大单元中电容之间的比值，就可实现多位及具有冗余功能的子流水线，使A/D转换器具有逻辑校准功能，增强了转换器设计的灵活性；通过在比较器输出缓冲单元中引入非门G1、三态输出非门G2和三态输出非门G3以及控制信号A3，使得通过控制信号A3可强制性地使子D/A转换器中每个开关电容DA单元在保持阶段的输入为正参考电压VREFP或负参考电压VREFN，所有这些功能都是在数字域实现，实现简单灵活且不会增加模拟域的设计复杂度；利用子A/D转换器中的比较器既可采用开关电容结构比较器也可采用动态比较器，进而使得本发明既可应用于无采保结构流水线A/D转换器的设计，也可应用于有采保结构流水线A/D转换器的设计；本发明可在2n(n为子子流水线的分辨率，当前流水线A/D转换器各级子A/D转换器的n≤4)个时钟周期(Ts＝1/fs：fs为流水线工作时钟频率)完成传输曲线高度的测量，测量速度快；将测量结果送入A/D转换器后端数字域进行校正，校正后可使A/D转换器线性度提升10-15dB。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (9)

1.一种测量传输曲线跳变高度的多位分辨率子流水线结构，其特征在于，包括：
一分辨率为n位的子模数转换器，用于在时钟信号与数字控制信号下对输入的模拟电压信号进行量化分别输出数字电压信号；其中，所述模拟电压信号包括同相 模拟电压信号Vinp，反相 模拟电压信号Vinn；正的参考电压VREFP，负的参考电压VREFN；
所述子模数转换器包括：
至少两个电阻分压单元，其分别用于为比较器阵列提供正的2n-1个参考电压与负的2n-1个参考电压；
所述比较器阵列单元，连接两个所述电阻分压单元，其用于将输入的同相 模拟电压信号Vinp与反相 模拟电压信号Vinn分别与正的2n-1个参考电压和负的2n-1个参考电压比较，量化所述模拟电压信号在四个端口各输出2n-1个数字电压信号；
一分辨率为n位的第一子数模转换器与第二子数模转换器，分别对应将所述子模数转换器输出的数字电压信号转换成相应的模拟电压信号；
一分辨率为n位的译码器，其用于对n位二进制输入信号进行译码输出数字控制信号，及
一开关电容放大单元，用于当其处于正常模式时，对输入的所述模拟电压信号进行采样和残差放大；当其处于测试模式时，测量传输曲线在每个判决电平处所对应的跳变高度。
2.根据权利要求1所述的测量传输曲线跳变高度的多位分辨率子流水线结构，其特征在于，所述电阻分压单元包括输入端VRN、输入端VRP、2n个电阻与2n-1个输出端，n为大于零的自然数；第一电阻R1的一端连接负参考电压的输入端VRN，所述第一电阻R1的另一端连接第一输出端，依次类推，所述第2n个电阻R2n与第2n-1个电阻R2n-1之间连接第2n-1输出端，所述第2n个电阻R2n的另一端连接正参考电压的输入端VRP。
3.根据权利要求1所述的测量传输曲线跳变高度的多位分辨率子流水线结构，其特征在于，所述比较器阵列单元包括：
比较器子单元，其第一输入端Vin+连接同相模拟电压Vinp，其第二输入端Vin-连接反相模拟电压Vinn，其第三输入端Vref+连接正参考电压VREFP；其第四输入端Vref-连接负参考电压VREFN，用于比较输入的模拟电压与参考电压的大小，在其第一输出端OP、第二输出端ON对应输出同相数字电压信号、反相 数字电压信号；
缓冲子单元，其第一输入端、第二输入端对应连接所述比较器子单元输出的同相数字电压信号、反相 数字电压信号，其第三输入端连接所述子模数转换器内的控制电压信号；其第四输入端连接时钟控制信号；所述缓冲子单元为所述子数模转换器中开关提供驱动与测试能力，并在其第一输出端、第二输出端、第三输出端与第四输出端输出数字电压信号。
4.根据权利要求3所述的测量传输曲线跳变高度的多位分辨率子流水线结构，其特征在于，每个所述缓冲子单元包括第一非门、第二非门、第三非门、第一三态非门、第二三态非门、第一与非门、第二与非门、PMOS管M16与NMOS管M17；所述缓冲子单元的第三输入端与第一非门的输入端、第一三态非门的输入端B、第二三态非门的输入端B和NMOS管M17的栅极相连，所述第一非门的输出端与第一三态非门的输入端C、第二三态非门的输入端C和PMOS管M16的栅极连接；所述第一三态非门的输入端A、第二三态非门的输入端A对应连接所述缓冲子单元的第二输入端、第一输入端；所述第一三态非门的输出端与PMOS管M16的漏极和第一与非门的输入端A相连，所述第二三态非门的输出端与NMOS管M17的漏极和第二与非门的输入端B相连；其中，PMOS管M16的源极连接数字电源，NMOS管M17的源极接地；所述缓冲子单元的第四输入端连接第一与非门的输入端B和第二与非门的输入端A，所述第一与非门输出第一数字电压信号Y1，且所述第一数字电压信号Y1经第二非门处理输出第二数字电压信号Y2；所述第二与非门输出第四数字电压信号Y4，且所述第四数字电压信号Y4经第三非门处理输出第三数字电压信号Y3。
5.根据权利要求4所述的测量传输曲线跳变高度的多位分辨率子流水线结构，其特征在于，所述三态非门包括PMOS管M18与M19、NMOS管M20与M21；所述三态非门的输入端A连接PMOS管M18与NMOS管M21的栅极，所述三态非门的输入端B连接PMOS管M19的栅极，所述三态非门的输入端C连接NMOS管M20的栅极；所述PMOS管M18的源极连接数字电源且其漏极连接PMOS管M19的源极，所述PMOS管M19与NMOS管M20的漏极互连且为三态非门的输出端；所述NMOS管M20源极与NMOS管M21的漏极相连，所述NMOS管M21的源极接地。
6.根据权利要求1所述的测量传输曲线跳变高度的多位分辨率子流水线结构，其特征在于，所述第一子数模转换器与第二子数模转换器，用于对输入的数字电压信号进行数模转换，其输入端G1、G2、G3为数字电压信号输入端，其输入端V1是模拟电压信号输入端，输入端V2、V3是参考电压信号输入端；所述子模数转换器包括：
第i个开关电容DAC单元DA(i)的输入端G1与输入端Φ连接，第i个开关电容DAC 单元DA(i)的输入端V1与输入端Vin连接，第i个开关电容DAC单元DA(i)的输入端G2与输入端CK1<i>连接，第i个开关电容DAC单元DA(i)的输入端V2与输入端VRN连接，第i个开关电容DAC单元DA(i)的输入端G3与输入端CK2<i>连接，第i个开关电容DAC单元DA(i)的输入端V3与输入端VRP连接，第i个开关电容DAC单元DA(i)的输出端D与输出端VC连接；其中，i＝1,…,2n-1。
7.根据权利要求6所述的测量传输曲线跳变高度的多位分辨率子流水线结构，其特征在于，所述开关电容DAC单元包括NMOS开关管M22、M23、PMOS开关管M24与电容CU，所述开关电容DAC单元的数字电压信号输入端G1、G2、G3对应连接NMOS开关管M22、M23、PMOS开关管M24的栅极；所述开关电容DAC单元的模拟电压信号输入端V1、V2对应连接NMOS开关管M22、M23的漏极，所述开关电容DAC单元的模拟电压信号输入端V3连接PMOS开关管M24的源极；所述NMOS开关管M22、M23的源极与PMOS开关管M23的漏极共同连接电容CU的一端，所述电容CU另一端为开关电容DAC单元的输出端。
8.根据权利要求1所述的测量传输曲线跳变高度的多位分辨率子流水线结构，其特征在于，所述开关电容放大单元包括采样电容C1、C2、C3、C4和C5，NMOS开关M1、M2、M3、M4、M5、M6、M7、M8、M9、M10、M11、M12、M13、M14和M15，全差分运算放大器OTA；其中，所述电容C1的一端与全差分运算放大器OTA同相输入端Vi+连接且电容C1的另一端与NMOS开关M1的源极和M10的漏极相连；所述电容C2的一端与全差分运算放大器OTA同相输入端Vi+连接且电容C2的另一端与NMOS开关M2的源极和M3的源极相连；所述电容C3的一端与运算放大器反相输入端Vi-连接且电容C3的另一端与NMOS开关M4的源极和M5的源极相连；所述电容C4的一端与运算放大器反相输入端Vi-连接且C4的另一端与NMOS开关M6的源极、M7的源极和M8的源极相连；所述电容C5的一端与全差分运算放大器OTA反相输入端Vi-连接且电容C5的另一端与MOS开关M9的源极和M14的漏极相连；所述同相 模拟电压信号Vinp连接NMOS开关M1和M2的漏极，NMOS开关M3的漏极和M4的漏极与正的参考电压VREFP连接，所述反相 模拟电压信号Vinn连接NMOS开关M5、M8和M9的漏极，所述正的参考电压VREFP连接NMOS开关M6的漏极，所述负的参考电压VREFN连接NMOS开关M7的漏极，NMOS开关M11漏极和M13源极与全差分运算放大器OTA同相输入端Vi+连接，NMOS开关M12漏极和M13漏极与运算放大器OTA反相输入端Vi-相连，NMOS开关M11和M12源极与输入端VB相连，NMOS开关M10的源极和M15的源极与输出端Voutp相连，NMOS开关M14的源极和M15的漏极与输出端Voutn相连，输入端Φ1连接NMOS开关M1和M2的栅极，输入端Φ7连接NMOS开关M3和M4的栅极，输入端Φ5连接NMOS开关M5、M8和M9的栅极，输入端Φ8连接NMOS开关M6的栅极，输入端Φ9连接NMOS开关M7的栅极，输入端Φ3连接NMOS开关M10的栅极，输入端Φ4连接NMOS开关M15的栅极，输入端Φ6连接NMOS开关M14的栅极，输入端Φ2连接NMOS开关M11、M12和M13的栅极。
9.根据权利要求8所述的测量传输曲线跳变高度的多位分辨率子流水线结构，所述电容C2的电容值等于电容C3与电容C4的电容值之和。
CN201910454948.7A 2019-05-29 2019-05-29 测量传输曲线跳变高度的多位分辨率子流水线结构 Active CN110176930B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201910454948.7A CN110176930B (zh) 2019-05-29 2019-05-29 测量传输曲线跳变高度的多位分辨率子流水线结构
US17/614,336 US11716091B2 (en) 2019-05-29 2020-01-07 Multi-bit resolution sub-pipeline structure for measuring jump magnitude of transmission curve
PCT/CN2020/070596 WO2020238227A1 (zh) 2019-05-29 2020-01-07 测量传输曲线跳变高度的多位分辨率子流水线结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910454948.7A CN110176930B (zh) 2019-05-29 2019-05-29 测量传输曲线跳变高度的多位分辨率子流水线结构

Publications (2)

Publication Number Publication Date
CN110176930A CN110176930A (zh) 2019-08-27
CN110176930B true CN110176930B (zh) 2021-08-31

Family

ID=67696476

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910454948.7A Active CN110176930B (zh) 2019-05-29 2019-05-29 测量传输曲线跳变高度的多位分辨率子流水线结构

Country Status (3)

Country Link
US (1) US11716091B2 (zh)
CN (1) CN110176930B (zh)
WO (1) WO2020238227A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110176930B (zh) 2019-05-29 2021-08-31 中国电子科技集团公司第二十四研究所 测量传输曲线跳变高度的多位分辨率子流水线结构
CN115276657A (zh) * 2022-08-05 2022-11-01 重庆吉芯科技有限公司 流水线型模数转换器

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1499730A (zh) * 2002-11-08 2004-05-26 尹登庆 流水线结构的高速高精度模数转换器
JP2010135905A (ja) * 2008-12-02 2010-06-17 Asahi Kasei Electronics Co Ltd パイプライン型ａ／ｄコンバータ、ホールド回路
CN101777917A (zh) * 2010-01-14 2010-07-14 上海迦美信芯通讯技术有限公司 一种流水线模数转换器及其电容失配的快速校准方法
CN102177657A (zh) * 2008-08-12 2011-09-07 美国亚德诺半导体公司 具有减小的功率损失的流水线转换器的基于相关度背景校准
CN102931991A (zh) * 2011-08-12 2013-02-13 联发科技（新加坡）私人有限公司 模数转换器以及流水线模数转换器
CN106209099A (zh) * 2016-06-28 2016-12-07 中国电子科技集团公司第二十四研究所 基于真随机数序列的流水线模数转换器动态补偿装置
CN106817131A (zh) * 2015-11-30 2017-06-09 复旦大学 基于动态振铃式运算放大器的高速流水线-逐次逼近型adc

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5638072A (en) 1994-12-07 1997-06-10 Sipex Corporation Multiple channel analog to digital converter
KR101690060B1 (ko) * 2010-07-12 2016-12-28 삼성전자주식회사 연속 접근 방식 아날로그-디지털 변환기 및 아날로그-디지털 변환 방법
CN102075189B (zh) * 2011-02-16 2014-12-17 东南大学 一种可进行后台数字校准的流水线式模数转换器
CN102751990A (zh) 2012-06-18 2012-10-24 东南大学 一种可提高动态性能的流水线式模数转换器
CN106027051B (zh) * 2016-05-12 2019-03-19 东南大学 一种适用于流水线模数转换器的后台校准电路及校准方法
US10547319B2 (en) * 2017-11-01 2020-01-28 Analog Devices, Inc. Background calibration of reference, DAC, and quantization non-linearity in ADCS
CN110176930B (zh) * 2019-05-29 2021-08-31 中国电子科技集团公司第二十四研究所 测量传输曲线跳变高度的多位分辨率子流水线结构

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1499730A (zh) * 2002-11-08 2004-05-26 尹登庆 流水线结构的高速高精度模数转换器
CN102177657A (zh) * 2008-08-12 2011-09-07 美国亚德诺半导体公司 具有减小的功率损失的流水线转换器的基于相关度背景校准
JP2010135905A (ja) * 2008-12-02 2010-06-17 Asahi Kasei Electronics Co Ltd パイプライン型ａ／ｄコンバータ、ホールド回路
CN101777917A (zh) * 2010-01-14 2010-07-14 上海迦美信芯通讯技术有限公司 一种流水线模数转换器及其电容失配的快速校准方法
CN102931991A (zh) * 2011-08-12 2013-02-13 联发科技（新加坡）私人有限公司 模数转换器以及流水线模数转换器
CN106817131A (zh) * 2015-11-30 2017-06-09 复旦大学 基于动态振铃式运算放大器的高速流水线-逐次逼近型adc
CN106209099A (zh) * 2016-06-28 2016-12-07 中国电子科技集团公司第二十四研究所 基于真随机数序列的流水线模数转换器动态补偿装置

Also Published As

Publication number Publication date
US11716091B2 (en) 2023-08-01
US20220224350A1 (en) 2022-07-14
CN110176930A (zh) 2019-08-27
WO2020238227A1 (zh) 2020-12-03

Similar Documents

Publication Publication Date Title
Pelgrom et al. Analog-to-digital conversion
TWI467924B (zh) 連續近似暫存器類比對數位轉換器及其轉換方法
US6784824B1 (en) Analog-to-digital converter which is substantially independent of capacitor mismatch
Harpe Successive approximation analog-to-digital converters: Improving power efficiency and conversion speed
Chio et al. Design and experimental verification of a power effective flash-SAR subranging ADC
CN109889199B (zh) 一种带斩波稳定的σδ型和sar型混合型adc
US11418209B2 (en) Signal conversion circuit utilizing switched capacitors
CN110176930B (zh) 测量传输曲线跳变高度的多位分辨率子流水线结构
US20230198535A1 (en) Calibration method of capacitor array type successive approximation register analog-to-digital converter
KR101686217B1 (ko) 이중채널 비동기 파이프라인 ｓａｒ ａｄｃ
Kim et al. A 12-bit 200-kS/s SAR ADC with hybrid RC DAC
Yu et al. A 12-bit 250-MS/s charge-domain pipelined analog-to-digital converter with feed-forward common-mode charge control
CN111034052A (zh) 用于在不具有附加有源电路的sar adc中启用宽输入共模范围的方法和装置
Li et al. High-resolution and high-speed integrated cmos ad converters for low-power applications
CN107786206B (zh) 一种Pipeline SAR-ADC***
Gu et al. An 11-bit 22-MS/s 0.6 mW SAR ADC with parasitic capacitance compensation
Ha et al. A study of 10-bit 2-MS/s Successive Approximation Register ADC with low power in 180nm technology
Wang A review on the key optimization techniques of SAR ADC design
Mu et al. An 8-Bit 625MS/s SAR ADC for Sensor Application
Zhang et al. A 12-bit 200KS/s SAR ADC with digital self-calibration
CN114070311B (zh) 模数转换电路及流水线模数转换器
Pelgrom Successive Approximation Conversion
Wang et al. Design of a low-power single-channel 8-Bit 1.25 GSPS SAR ADC
Zhang et al. An 8-bit 80MS/s 2b/cycle SAR ADC for Sensor Application
Sharma Design of High-Speed High-Resolution SAR ADC Exploiting Inherent Residue Computation

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant