CN102142401A - 层压电子器件 - Google Patents

层压电子器件 Download PDF

Info

Publication number
CN102142401A
CN102142401A CN2010105873400A CN201010587340A CN102142401A CN 102142401 A CN102142401 A CN 102142401A CN 2010105873400 A CN2010105873400 A CN 2010105873400A CN 201010587340 A CN201010587340 A CN 201010587340A CN 102142401 A CN102142401 A CN 102142401A
Authority
CN
China
Prior art keywords
carrier
type surface
semiconductor chip
electronic device
lamination
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010105873400A
Other languages
English (en)
Other versions
CN102142401B (zh
Inventor
H.埃韦
J.马勒
A.普吕克尔
S.兰道
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN102142401A publication Critical patent/CN102142401A/zh
Application granted granted Critical
Publication of CN102142401B publication Critical patent/CN102142401B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68372—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support a device or wafer when forming electrical connections thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/76—Apparatus for connecting with build-up interconnects
    • H01L2224/7615—Means for depositing
    • H01L2224/76151—Means for direct writing
    • H01L2224/76155—Jetting means, e.g. ink jet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82035—Reshaping, e.g. forming vias by heating means
    • H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
    • H01L2224/82102—Forming a build-up interconnect by additive methods, e.g. direct writing using jetting, e.g. ink jet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01072—Hafnium [Hf]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10271—Silicon-germanium [SiGe]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13062—Junction field-effect transistor [JFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/188—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or attaching to a structure having a conductive layer, e.g. a metal foil, such that the terminals of the component are connected to or adjacent to the conductive layer before embedding, and by using the conductive layer, which is patterned after embedding, at least partially for connecting the component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09745—Recess in conductor, e.g. in pad or in metallic substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09972—Partitioned, e.g. portions of a PCB dedicated to different functions; Boundary lines therefore; Portions of a PCB being processed separately or differently
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0353—Making conductive layer thin, e.g. by etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H05K2203/1469—Circuit made after mounting or encapsulation of the components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明涉及层压电子器件。公开了一种制造层压电子器件的方法。一个实施例提供了载体，该载体限定了第一主表面和与第一主表面相对的第二主表面。该载体具有形成在第一主表面中的凹陷图案。第一半导体芯片被附接到第一和第二主表面中的一个上。形成有第一绝缘层，该第一绝缘层覆盖载体的其上附接第一半导体芯片的主表面以及第一半导体芯片。然后，将载体沿凹陷图案分成多个部分。

Description

层压电子器件
技术领域
本发明涉及电子器件，更具体地，涉及将半导体部件嵌入到层压(laminate)中的技术。
背景技术
将半导体器件嵌入到层压中的技术已经被实现为具有前景的用于寻求最小化电子器件的尺寸、厚度、成本和重量的应用的技术。这种需求经常在诸如手机、膝上PC、掌上电脑、PDU(个人数字助理)等便携式应用中遇到，并且在诸如供电器件的很多其他电子应用中同样涉及。
近来，半导体芯片已经被直接嵌入到PCB(印刷电路板)以及SBU(顺序累积层)层压基板的累积层中。有前景的嵌入式有源技术应当有鉴于电路设计和路由能力而允许低的制造成本、高效和可靠的电连接方法以及高的多功能性。
由于这些和其他原因，存在对本发明的需求。
发明内容
本发明的目的是提供一种制造层压电子器件的方法，包括供载体，所述载体限定第一主表面和与所述第一主表面相对的第二主表面，所述载体具有形成在所述第一主表面中的凹陷图案；将第一半导体芯片附接在所述第一主表面和所述第二主表面中的一个上；形成第一电绝缘层，所述第一电绝缘层覆盖所述载体的所述第一半导体芯片被附接在其上的主表面以及所述第一半导体芯片；以及然后，沿所述凹陷图案将所述载体分隔成多个部分。
本发明所述的方法，优选地，提供载体包括在所述载体的所述第一主表面中生成凹陷图案。
本发明所述的方法，优选地，所述凹陷图案通过蚀刻生成。
本发明所述的方法，优选地，所述载体的分割通过蚀刻来进行。
本发明所述的方法，优选地，所述第一半导体芯片附接在所述第二主表面上；并且仅仅蚀刻所述第一主表面的凹陷部分。
本发明所述的方法，优选地，所述第一半导体芯片附接在所述第二主表面上；并且蚀刻所述第一主表面的凹陷部分和非凹陷部分。
本发明所述的方法，优选地，所述第一半导体芯片附接在所述第一主表面上。
本发明所述的方法，优选地，蚀刻所述第二主表面。
本发明所述的方法，优选地，通过在所述载体的所述第一半导体芯片被附接在其上的主表面上和所述第一半导体芯片上层压纤维加固的热固性树脂层或颗粒加固的热固性树脂层或者未填充的层压热固性树脂层或者填充的或未填充的热塑性树脂层，来形成所述第一绝缘层。
本发明所述的方法，优选地，在所述第一绝缘层上设置第一结构化金属层；以及在所述第一半导体芯片的背离所述载体的上表面上形成从所述第一结构化金属层延伸至电极焊盘的至少第一贯通连接。
本发明所述的方法，优选地，在所述第一绝缘层上设置第一结构化金属层；以及形成从所述第一结构化金属层延伸至所述载体的至少第二贯通连接。
本发明所述的方法，优选地，通过在所述第一绝缘层上层压纤维加固的热固性树脂层或颗粒加固的热固性树脂层或者未填充的层压热固性树脂层或者填充的或未填充的热塑性树脂层，来形成第二绝缘层。
本发明所述的方法，优选地，在所述第二绝缘层上设置第二结构化金属层；以及形成从所述第二结构化金属层延伸至所述载体的至少第三贯通连接。
本发明所述的方法，优选地，将第二半导体芯片附接在所述载体的所述第一半导体芯片被附接其上的主表面上。
根据本发明的又一方面，提供一种制造层压电子器件的方法，包括提供载体，所述载体限定了第一主表面和与所述第一主表面相对的第二主表面；将临时箔附接到所述载体的所述第一主表面；将狭缝图案形成在所述载体中，所述狭缝从所述第一主表面延伸至所述第二主表面；将第一半导体芯片附接在所述第二主表面上；形成覆盖所述载体的所述第二主表面和所述第一半导体芯片的第一电绝缘层；以及从所述载体中去除所述临时箔。
本发明所述的制造层压电子器件的方法，优选地，将所述狭缝图案形成到所述载体中是通过蚀刻来进行的。
本发明还提供一种层压电子器件，包括：
载体，所述载体限定了第一主表面和与所述第一主表面相对的第二主表面，所述载体具有从所述第一主表面延伸至所述第二主表面的狭缝图案，所述狭缝通过蚀刻形成；
第一半导体芯片，其附着在所述第一主表面和所述第二主表面中的一个上；以及
第一电绝缘层，其覆盖所述载体的所述第一半导体芯片被附接在其上的主表面和所述第一半导体芯片。
根据本发明所述的层压电子器件，优选地，所述狭缝图案的狭缝具有通过蚀刻生成的它们的圆形边缘特征。
根据本发明所述的层压电子器件，优选地，所述狭缝的边缘没有毛刺。
根据本发明所述的层压电子器件，优选地，所述狭缝图案的狭缝具有表现出至少1.0μm的平均粗糙度的壁。
根据本发明所述的层压电子器件，优选地，在所述第一绝缘层上延伸的第一结构化金属层；以及第一贯通连接，其在所述第一半导体芯片的背离所述载体的上表面上从所述第一结构化金属层延伸至电极焊盘。
根据本发明所述的层压电子器件，优选地，在所述第一绝缘层上延伸的第二绝缘层；在所述第二绝缘层上延伸的第二结构化金属层；以及第二贯通连接，其从所述第二结构化金属层延伸至所述载体。
根据本发明所述的层压电子器件，优选地，第二半导体芯片，其附接在所述载体的所述第一半导体芯片被附接在其上的主表面上。
根据本发明所述的层压电子器件，优选地，所述载体为金属板。
根据本发明所述的层压电子器件，优选地，所述第一半导体芯片为垂直器件。
附图说明
包括附图以提供对实施例的进一步理解，而且附图被结合在本说明书中并构成本说明书的一部分。附图示出了实施例，并与说明书一起用于解释实施例的原理。其他实施例以及实施例的很多预期的优点将由于其参照下面的详细描述变得更好理解而将被清楚地认识到。
图1A至图1E为截面图，其示意性地示出了制造层压电子器件100的方法的一个实施例。
图2A至图2D为截面图，其示意性地示出了制造层压电子器件200的方法的一个实施例。
图3A至图3E为截面图，其示意性地示出了制造层压电子器件300的方法的一个实施例。
图4A至图4D为截面图，其示意性地示出了制造层压电子器件400的方法的一个实施例。
图5A至图5C为截面图，其示意性地示出了制造层压电子器件500的方法的一个实施例。
图6A至图6B为截面图，其示意性地示出了制造层压电子器件600的方法的一个实施例。
图7A至图7B为截面图，其示意性地示出了制造层压电子器件700的方法的一个实施例。
图8为在由金属制成的载体中的凹陷或切口的壁的截面的显微图像，其中该凹陷或切口由蚀刻工艺产生。
具体实施方式
现在参照附图描述各方面和各实施例，其中，全篇中相同的参考标号通常用来表示相同的元件。在以下描述中，出于解释的目的，阐述了大量的具体细节以便提供对实施例的一个或多个方面的透彻理解。然而，对本领域技术人员而言可以显而易见的是，可以较小程度上的具体细节来实施本实施例的一个或多个方面。在其他情况下，已知的结构和元件以示意的形式被示出，以有助于描述实施例的一个或多个方面。因此，以下描述不应当在限制性的意义上理解，并且本发明的范围由所附的权利要求来限定。还应当注意，图中的各个层、片或基板的图示不一定是按比例绘制的。
在以下详细描述中，对构成说明书的一部分的附图进行参照，在其中通过示例的方式示出了在其中可实现本发明的具体实施例。在这方面，诸如“上部”、“下部”、“顶部”、“底部”、“左手”、“右手”、“前侧”、“后侧”等方位术语是参照被描述的图的方位使用的。由于实施例的部件能够以多个不同的方位来定位，因此方位术语被用于示例性的目的，而决不是限制性的。应当理解，可以在不背离本发明范围的情况下，采用其他实施例以及进行结构或逻辑上的改变。
应当理解，除非另有特别说明，否则在此所描述的各个示例性实施例的特征是可以相互组合的。
如在本说明书中所使用的，术语“耦合”和/或“电耦合”不意味着元件必须被直接耦合到一起；可以在“耦合”或“电耦合”的元件之间提供中间元件。
以下进一步描述的半导体芯片可以具有不同的类型，可以通过不同的技术制造，并且可以包括例如集成的电子、光电或机电电路和/或无源元件。半导体芯片可以例如被配置为功率半导体芯片，例如功率MOSFET(金属氧化物半导体场效应晶体管)、IGBT(绝缘栅双极型晶体管)、JFET(结型场效应晶体管)、功率双极晶体管或者功率二极管。此外，半导体芯片可包括控制电路、微处理器、或微机电部件。在一个实施例中，可包括具有垂直结构的半导体芯片，也就是说，该半导体芯片可以以使得电流能够在垂直于半导体芯片的主表面的方向上流动的方式被制造。在一个实施例中，具有垂直结构的半导体芯片可以在其两个主表面上(也就是说，在其前侧和后侧上)具有接触焊盘。在一个实施例中，功率半导体芯片可以具有垂直结构。作为示例，功率MOSFET的源电极和栅电极可以位于一个主表面上，而功率MOSFET的漏电极被布置在另一主表面上。此外，以下描述的器件可包括控制其他半导体芯片的集成电路的逻辑集成电路，例如，功率半导体芯片的集成电路。半导体芯片不必由例如Si、SiC、SiGe、GaAs的特定半导体材料制成，并且此外其可以包含不是半导体的无机和/或有机材料，例如，绝缘体、塑料或金属。
此外，在此所描述的半导体芯片可以包括在一个或多个其外表面上的电极焊盘(或接触焊盘)，其中该电极焊盘用于电接触半导体芯片或集成在半导体芯片中的电路。电极焊盘可以具有连接盘(land)的形式，即，在半导体芯片的外表面上的平坦接触层。电极焊盘可以位于半导体芯片的有源主表面上或两个主表面上。通常，例如铝、钛、金、银、铜、钯、铂、镍、铬或镍钒的任何期望的金属或金属合金可被用作所述材料。金属层不必是同质的或仅由一种材料制成，也就是说，在金属层中所包含的材料的各种成分和浓度都是可能的。
一个或多个半导体芯片被安装在载体上，并被嵌入到至少一个电绝缘层中或层堆叠(layer stack)中，以形成层压电子器件。电绝缘层可以具有箔或薄片形状，其被层压在半导体芯片(一个或多个)和载体的上方。箔可以由聚合物材料制成。在一个实施例中，箔可以由涂覆有例如铜层的金属层的聚合物材料制成(RCC(涂树脂铜)箔)。可以施加适当时间的热和压力，以将聚合物箔或薄片附接到底部结构上。在层压期间，电绝缘箔或薄片能够流动(即，呈塑性状态)，导致半导体芯片之间或载体上的其他拓扑结构之间的间隙被电绝缘箔或薄片的聚合物材料所填充。电绝缘箔或薄片可以由任何适当的脲醛、热塑或热固的材料或者层压制成。在一个实施例中，绝缘箔或薄片可由预浸渍(prepreg)材料(预浸渍纤维)制成，即，例如由诸如玻璃或碳纤维的纤维垫与诸如脲醛(duroplastic)材料的树脂的组合物制成。例如，脲醛树脂可以基于环氧树脂制成。预浸渍材料在本领域是公知的，通常被用来制造PCB(印刷电路板)。在另一实施例中，绝缘箔或薄片可由颗粒加固的层压树脂层制成。颗粒可以由与预浸渍层的纤维相同的材料制成。在一个实施例中，绝缘箔或薄片可以由未填充层压树脂层制成。如上所述，树脂可以例如是热固性树脂。在又一实施例中，绝缘箔或薄片可由热塑材料制成，其由于压力和热的施加而在层压期间融化并且(可逆地)一旦冷却和释放压力，则硬化。由热塑材料制成的层压树脂层也可以是未填充的、纤维加固的或颗粒加固的。热塑材料可以是下组中的一种或多种材料：聚醚酰亚胺(PEI)、聚醚砜(PES)、聚苯硫醚(PPS)或聚酰胺-酰亚胺(PAI)。
安装半导体芯片(一个或多个)的载体形成了层压电子器件的一部分。在一个实施例中，载体可以是金属板或薄片，例如，引线框。金属板或薄片可以具有在其一个主表面上的凹陷结构或图案。该凹陷结构或图案可以包括延伸(run)在载体的图案化主表面上的沟槽。图案化的金属板或薄片可以具有足够的厚度从而刚硬。半导体芯片(一个或多个)安装在结构化的金属板的主表面上。其可以安装在沟槽图案的主表面上或者与沟槽图案的主表面相反的主表面上。电绝缘层或层堆叠被层压到结构化的金属板上和安装于其上的半导体芯片(一个或多个)上，以形成覆盖和嵌入半导体芯片(一个或多个)的叠层(build-up)层压结构。
在其他实施例中，载体可由塑料或陶瓷制成。例如，载体可被制成包括塑料层或涂覆有金属层的塑料层。作为示例，这种载体可以是单层PCB或多层PCB。PCB可以具有至少一个绝缘层和附接到该绝缘层的结构化的金属箔层。绝缘层通常基于环氧树脂、聚四氟乙烯、芳族聚酰胺纤维或碳纤维制成，并且可以包括诸如纤维层的加固装置，例如玻璃纤维或碳纤维。在其他实施例中，载体可被制成包括陶瓷板或涂覆有金属层的陶瓷板。作为示例，这种载体可以是DCB(直接铜键合)陶瓷基板。
在将半导体芯片附接到载体之前，可以产生在载体的一个主表面中的凹陷结构或图案。在本文中，术语“凹陷图案”表示相比于非凹陷区域，在凹陷区域(例如，沟槽)中，载体在其厚度方向上的横截面尺寸减小。例如，减小的程度可以在10％至80％的范围内，更具体地，在30％到70％之间。可以通过各种技术来实现图案化，例如局部蚀刻技术或诸如磨铣、冲压、锯切的传统机加工技术。
在将半导体芯片(一个或多个)附接到载体上并将半导体芯片(一个或多个)嵌入绝缘层中以形成层压电子器件之后，载体沿着预制的凹陷图案(例如，沟槽)被分成多个部分。通过与用于预先结构化(即，蚀刻技术，或者诸如磨铣或冲压的机加工技术)的技术相同的技术来实现分割。此外，可以应用锯切技术。
可以通过本文中描述的技术来制造各种不同类型的层压电子器件。作为示例，根据一个实施例的层压电子器件可以构成包含一个或多个功率MOSFET的电源，并且该电源可选地可以包括逻辑集成电路。例如，层压电子器件可以包括半桥电路，该半桥电路可以例如以用于转换DC电压的电子电路(即，DC-DC转换器)来实现。DC-DC转换器可以用于将由电池或可再充电电池提供的DC输入电压转换为与连接到下游的电子电路的要求匹配的DC输出电压。
图1A至图1E示出了制造层压电子器件100的方法的一个实施例的过程阶段。应当注意，由于可以使用没有在这些图中描述的进一步的步骤，因此图1A至图1E中示出的制造阶段可以被理解为是简化的。例如，在装配层压电子器件100期间，可以应用另外的介电层或结构化的金属层。进一步，可以在层压中生成导电通孔，以将半导体芯片的接触焊盘电连接到层压电子器件100的外部端子。以下结合图2A至图2D以及图5A至图5C所示的实施例来进一步解释一些可能的变型。
根据图1A，可以提供载体10。在一个实施例中，载体10可以由平坦金属板制成。金属可以是铜、铝或任何其他适当的材料。在另一实施例中，如上所述，载体10可以由塑料板或陶瓷板制成。
载体10具有第一主表面12和第二主表面14。根据图1B所示的一个实施例，在载体10的第一主表面12上生成凹部或凹陷结构16。凹陷结构16可以呈在第一主表面12中延伸的一个或多个沟槽或通道的形式。
可以通过各种技术来生成凹陷结构16。在一个实施例中，通过(局部)蚀刻来生成凹陷结构16。根据载体的材料，可以使用不同的蚀刻剂，例如蚀刻剂为氯化铜(在一个实施例中，用于由铜制成的载体)、氯化铁(在一个实施例中，用于由铁制成的载体)、HF、NaOH、HNO3、K3Fe(CN)6和KI中的一个。在本文中，蚀刻具有宽泛的含义，包括：例如，通过使用液体进行蚀刻以及通过使用气体或等离子进行蚀刻。
通过使用掩膜掩盖主表面12的将不进行蚀刻的区域来实现蚀刻。可以通过在载体10的第一主表面12上生成结构化的有机掩膜层来应用掩膜(图中未示出)。可以通过诸如模板印刷、丝网印刷或喷墨打印的印刷技术来应用结构化的有机掩膜层。用于结构化有机掩膜层的应用的其他技术(诸如分配技术)也是可能的。在另一实施例中，诸如光刻胶的有机材料的连续层可以被应用到第一主表面12，并且随后通过例如光刻法来结构化，以生成结构化的有机掩膜层。例如，旋转涂覆可被用来涂覆有机材料的连续层。卷到卷工艺可被应用于预蚀刻载体10带的批量生产。
在另一实施例中，可以通过诸如磨铣或冲压的材料加工技术来生成凹陷结构16。在一个实施例中，如果载体10由陶瓷制成，则诸如磨铣的机加工技术是有利的。卷到卷工艺可被应用于预蚀刻载体10的批量生产。卷到卷工艺可被应用于预加工载体10带的批量生产。
载体10可具有大约50至2000μm的厚度(两个主表面12和14之间的距离)，更具体地具有例如在150到500μm之间的厚度。凹陷结构16的深度(即，从第一主表面12到凹陷结构16的底部的距离)可以是载体10的厚度的大约10％到80％，更具体地为大约30％到70％。
根据图1C，半导体芯片20然后被施加到载体10的第二主表面14。半导体芯片20被放置在与凹陷结构16横向隔开的位置，即，在该位置处凹陷结构16在垂直于载体10的平面的突出部分的半导体芯片20的轮廓的另一边延伸的位置。
半导体芯片20可以是上述任何类型。作为示例，半导体芯片20可以是垂直半导体器件，其具有布置在其两个主表面上的电极焊盘(未示出)。作为示例，半导体芯片20可以是功率MOSFET，其具有布置在半导体芯片20的第一表面22上的漏极焊盘(未示出)，该第一表面22与载体10相对；并且该半导体芯片20具有布置在半导体芯片20的第二表面24上的栅极焊盘和源极焊盘(未示出)，该第二表面24背离载体10.
半导体芯片20的第一表面22上的电极焊盘可以通过由诸如AuSn、AgSn、CuSn、AgIn、AuIn、CuIn、AuSi、Sn或Au的扩散焊接材料制成的粘接层(未示出)或通过包含分布在聚合物材料或诸如α-松油醇的树脂中的金属颗粒的涂胶粘接到载体10上。包含金属颗粒的涂胶可以例如从以下公司购买到：Coocson Electronic(产品名：N 1000)、Advanced Nano-Particles(ANP)、Harima Chemicals(产品名：NPS-H和NHD-1)或者NBE Technologies(产品名：NBE Tech)。金属颗粒可以例如由银、金、铜、锡或镍制成。金属颗粒的范围(平均直径)可以小于100nm，并且在一个实施例中，小于50nm或10nm。这些涂胶在本领域中也被称作纳米涂胶。在很多情况下(例如，如果使用扩散焊料或纳米涂胶涂覆)，在载体10与半导体芯片20的电极焊盘之间建立起导电连接。
在另一实施例中，半导体芯片20可以是在其第一表面22上不具有电极焊盘的芯片，例如，所有电极焊盘都布置在第二表面24上的逻辑集成电路。在这种情况下，粘接层(未示出)可由与以上所述相同的材料(例如，扩散焊料或纳米涂胶)制成或者可由诸如聚合物粘结剂的电绝缘材料制成。
如图1D所示，然后涂覆第一绝缘层30，以覆盖载体10和半导体芯片20。在一个实施例中，第一绝缘层30可以是在压力和热条件下涂覆的未固化树脂的预浸渍(即，纤维加固)树脂层或者颗粒加固树脂层。第一绝缘层30可由基于环氧树脂、聚酯或其他塑料材料的已知预浸渍材料制成，例如，棉纸增强环氧树脂、玻璃织物增强环氧树脂、不光滑玻璃增强聚酯、玻璃织物增强聚酯等。在另一实施例中，第一绝缘层30可以由热塑材料制成。
第一绝缘层30可以是箔，其可以具有与载体10基本相同的横向尺寸。在层压期间，箔液化并封装半导体芯片20和/或载体10上的其他拓扑结构。在层压之后，第一绝缘层30的顶面基本平坦或是平面，即，在第一绝缘层30下方实际上不再生拓扑。因此，载体10和安装于其上的半导体芯片20的布置被没有孔隙的绝缘层30完全覆盖并嵌入其中。
半导体芯片20的厚度可以小于100μm，并且在一个实施例中小于60或者甚至小于50或30μm。第一绝缘层30的厚度可以例如小于200μm，在一个实施例中大约等于或小于100μm，但也可以大于这些数字。
在制造工艺的后续阶段，可以在第一绝缘层30的顶面中形成开口或通孔。这将结合图2A至图2D更详细地描述。
如图1E所示，通过去除凹陷结构16内的剩余载体材料以产生延伸通过载体10的狭缝40，将载体10分为多个部分10A和10B。换句话说，凹陷结构16被加深，以展露载体10的第二主表面14。这可导致部分10A和10B在机械连接和电连接方面断开。通常，以这种方式生成的载体10的部分10A和10B的至少一些可以变得孤立，即，可以变得与载体10的周围的部分完全分开。
可以通过与生成凹陷结构16所使用的技术相同的技术来实现将载体10分为部分10A、10B。这些技术上面已经描述，为了简洁起见，可参照该描述。
作为示例，如果使用蚀刻来生成狭缝(一个或多个)40，则在载体10的预结构化期间(参照图1B)所使用的结构化的有机掩膜层可以重新用于产生狭缝(一个或多个)。如果没有将结构化的有机掩膜层用于结构化载体10，则也可以将光刻胶涂覆到载体10的整个第一主表面12，直至载体10的第二主表面14展露。在这种情况下，从凹陷结构16向外的区域中的载体10的厚度被减小到大约与凹陷结构16内的剩余载体材料的厚度(即，凹陷结构16的底部与载体10的第二主表面14之间的距离)相同的量。
图2A至图2D示出了制造层压电子器件200的方法的一个实施例的阶段。不必赘述，上述技术、材料和方法也可以应用于以下结合图2A至图2D进一步描述的方法和器件。在本文中，为了避免重复，参考以上描述。
如图2A所示，第一绝缘层30被涂覆第一金属层50。作为示例，第一绝缘层30可以是由聚合物材料制成的箔，其覆盖有诸如铜层的金属层(RCC(涂树脂铜)箔)。可以施加适当时间的热和压力，以将该聚合物-金属复合箔或薄片固定到下面的结构。除了第一金属层50之外，图2A所示的结构与图1D所示的结构相似。关于图2A中所示的结构的材料和制造工艺，可参考关于图1A至图1D的描述。
例如，可以通过传统的钻孔、激光钻孔、化学蚀刻或任何其他适当方法，在第一绝缘层30和第一金属层50中产生开口32A和32B。开口32A、32B的宽度可以例如在从20到300μm的范围内。如图2B所示，开口32A可以被形成为露出半导体芯片20的电极焊盘(未示出)的区域。开口32B可以例如被形成为露出载体10的第二表面14。开口32A、32B在本领域中被称为通孔(垂直互连入口)或者贯通连接。
如图2C所示，开口32A、32B然后被导电材料60填充。例如，可以通过有电或无电涂镀技术将开口32A、32B形成为导电的。此外，还可以用由含有金属颗粒的涂胶构成的材料来填充开口32A、32B。结果，导电材料60电连接到第一金属层50。这样，半导体芯片10的第二表面24上的电极焊盘(未示出)可以向上接触到第一金属层50，并且可以向下接触到载体10的第二部分10B区域。作为示例，半导体芯片20可以是垂直MOSFET，并且连接到载体10的电极焊盘可以是MOSFET的源极焊盘或栅极焊盘。在这种情况下，MOSFET的漏电极焊盘(未示出)可以向下接触到载体10的第一部分10A区域。应当注意，如图2D所示出的，载体10的第一和第二部分10A、10B这时仍通过凹陷结构16内的剩余载体材料连接。
在生成开口32A、32B或填充开口32A、32B之前或之后，第一金属层50被结构化。可以通过不同的技术来实现结构化。例如，不想要的金属可以例如通过蚀刻或其他技术去除，仅在第一绝缘层30上留下期望的金属轨迹或连接盘。可以使用诸如丝网印刷、光刻、PCB磨削等所有常见的减除方法。进一步，使用添加工艺来图案化第一金属层50也是可行的。在这种情况下，没有金属涂层(即，没有第一金属层50)的第一绝缘层30可被用来达成如图2C所示的结构。添加工艺通常为涂镀工艺，其中铜或其他金属材料被镀到未掩膜区域中的第一绝缘层30上。
此外，可以通过例如在填充开口32A、32B之前、期间或之后进行电镀来加固第一金属层50。在一个或同一个沉积步骤期间同时涂覆第一金属层50和导电材料60也是可行的。
根据图2D，载体10然后被分成第一和第二部分10A、10B。在本文中，为了简洁起见，可以参照图1E的描述。
图3A至图3E示出了制造层压电子器件300的方法的另一实施例的阶段。不必赘述，上述技术、材料、尺寸、方法和其他方面也可以应用于以下进一步描述的方法和器件。在本文中，为了避免重复，参考以上描述。
图3A和图3B示出的工艺步骤与第一实施例(图1A和图1B)的相应的工艺步骤等同。然后，根据图3C，半导体芯片20被附接到预结构化的载体10的第一主表面12上。
如图3D所示，然后涂覆第一绝缘层30，以覆盖载体10和半导体芯片20。在该实施例中，第一绝缘层30被层压到预结构化的载体10的第一主表面12上。同样，如前面已经描述的，第一电绝缘层30可以具有箔或薄片形状，并且可以由聚合物材料制成。在层压期间，电绝缘的箔或薄片流动，导致凹陷结构16以及半导体芯片20之间或载体10上的其他拓扑结构之间的缝隙均被第一电绝缘层30的聚合物材料填充。
如图3E所示，然后将载体10分成两个载体部分10A和10B。通过去除凹陷结构16内的剩余载体材料来进行分割。这可以通过蚀刻载体10的整个第二主表面14直至被蚀刻的第二主表面14到达凹陷结构16来实现，该凹陷结构16然后作为狭缝40穿过载体10。这样，载体10在任何截面位置处的厚度可减小大约相等的量。在一个实施例中，还可以仅在凹陷结构16处去除载体材料。在这种情况下，在载体10的第二主表面14上与凹陷结构16相对地生成另一凹陷结构(未示出)，以连接于凹陷结构16并形成狭缝40。另外的凹陷结构可以通过与上述生成凹陷结构16相同的技术来形成。
图4A至图4D示出了制造层叠电子器件400的方法的一个实施例的制造阶段。与图2A至图2D所示的实施例相似，图4A至图4D所示的实施例示出了在第一绝缘层30中引入开口或通孔32A、32B。进一步，仍然类似于图2A至图2D，第一绝缘层30(可选地)配备有被称作第一金属层50的金属涂层。同样，上述技术、材料、尺寸、方法和其他方面也可以应用于图4A至图4D所示的方法和器件，并且为了避免重复，可参考以上描述。
在所有实施例中，载体10的凹陷结构16都可以用作在后续工艺步骤中的对准标记。作为示例，芯片附接步骤(图1C和图3C)可以使用凹陷结构16来对准载体10与将安装到载体10上的半导体芯片(一个或多个)20的相对位置。
图5A至图5C示出了根据一个实施例的另一个层叠电子器件500及其制造方法。层叠电子器件500实现例如DC-DC电压转换器的半桥电路。
根据图5A，对应于前述实施例的载体10的载体510包括凹陷结构16。凹陷结构16预先限定了载体510的四个部分510A、510B、510C、510D，这四个部分对应于图1A至图4D中的部分10A和10B。如上所述，载体510可由诸如引线框的图案化的金属薄片或板514制成，或者可由例如涂覆有金属层的塑料、陶瓷等的绝缘层制成。
半导体芯片120_1、120_2和120_3被安装到载体510上。第一和第二半导体芯片120_1和120_2可以是功率MOSFET，并且第三半导体芯片120_3可以是逻辑IC。第一半导体芯片120_1在载体510的部分510B处被附接到载体510的第二表面514，第二半导体芯片120_2在载体510的部分510D处被附接到载体510的第二表面514，并且第三半导体芯片120_3在载体510的部分510A处被附接到载体510的第二表面514。载体510和半导体芯片120_1、120_2和120_3的布置对应于图1A至图2D所示的载体10和半导体芯片20的布置，而且可以参考对应的描述。
然后，例如两个叠层绝缘层530、570被层压到载体510和半导体芯片120_1、120_2、120_3上。两个绝缘层530、570可以由相同的材料制成，并且可以根据参照前述实施例在上文所描述的相同方法来处理。与第一绝缘层30相似，第一绝缘层530可以是涂覆有第一结构化金属层550(其对应于第一金属层50，参考对该层的描述)的预浸渍或颗粒加固的树脂层。然而，在本实施例中，第一结构化金属层550是内部金属层。第二绝缘层570覆盖第一结构化金属层550，并且类似地可以由预浸渍或颗粒加固的树脂层来提供。其形成对第二结构化金属层580的支撑，该第二结构化金属层580可以形成层压电子器件500的外部端子和/或可以形成通向层压电子器件500的外部端子的导体轨迹。通过使用在本领域已知或上述的任何减除或添加工艺，在第一和第二绝缘层530、570上生成第一和第二结构化金属层。
半导体芯片120_1和120_2可以是垂直功率器件。作为示例，第一半导体芯片120_1的栅电极焊盘122可以经由第一结构化金属层550的轨迹550A电连接到第三半导体芯片120_3的电极焊盘，第一半导体芯片120_1的源电极焊盘124可以电连接到由第二结构化金属层580形成的端子焊盘580A，并且第一半导体芯片120_1的漏电极焊盘126可以电连接到载体510的部分510B。参照第二半导体芯片120_2，漏电极焊盘126可以电连接到载体510的部分510D；源电极焊盘124可以经由第一贯通连接535电连接到载体510的部分510C，该第一贯通535穿过第一绝缘层530向下连接到第一结构化金属层550；并且栅电极焊盘122可以经由第二贯通连接555电连接到由第二结构化金属层580形成的端子焊盘580B。进一步，端子焊盘580C由第二结构化金属层580形成，并经由延伸穿过第一和第二绝缘层530、570的第三贯通连接575向下连接到载体510的部分510D。第三半导体芯片120_3可以是逻辑IC。如图5B所示，第三半导体芯片120_3的至少一些电极焊盘可以电连接到由第二结构化金属层580形成的端子焊盘580D。
如图5C所示，然后沿凹陷结构16分开载体510的部分510A、510B、510C、510D。这可以通过上述工艺中的任一种来实现，在一个实施例中，可以通过局部(即，掩膜的)或完全(即，无掩膜的)蚀刻工艺来实现。结果，在载体510中形成从载体510的第一主表面512向第二主表面514延伸的狭缝40。
应当注意，部分510A、510B、510C、510D中的一些可以通过狭缝40的特定图案来保持电连接，而部分510A、510B、510C、510D中的其他一些则可断开电连接。例如，部分510B和510C保持电连接(在图5C中所示的截面中不可见)。因此，端子焊盘580A、580C可以形成层叠电子器件500的I/O端子，两个功率MOSFET 120_1和120_2顺序地布置在其间，并实现由逻辑IC 120_3控制的两个开关。层压电子器件500可以代表半桥电路。功率MOSFET 120_1和120_2的术语“低侧(low side)”和“高侧(high side)”是指该已知电路。
层压电子器件500可以被安装在器件载体(未示出)上，例如，用户的PCB。为此，端子焊盘580A、580B、580C、580D被布置成与器件载体的安装区域相对，并通过焊接或任何其他电结合方式结合到器件载体上的载体焊盘。
图6A和图6B示出了层压电子器件600及其制造方法的一个实施例。与层压电子器件500类似，层压电子器件600实现例如DC-DC电压转换器的半桥电路。
根据图6A，对应于前述实施例的载体10的载体610包括凹陷结构16。凹陷结构16可以被如上所描述的那样产生。凹陷结构16限定了载体610的四个部分610A、610B、610C、610D。载体610可以与图5A至图5B中所示的载体510相同。
半导体芯片120_1、120_2和120_3被安装在载体610上。半导体芯片120_1、120_2和120_3可以与以上结合图5A至图5C所示的实施例所论述的类型相同。然而，与该实施例不同的是，半导体芯片120_1、120_2和120_3被安装到载体610的第一主表面612(对应于图5A至图5C中的第一主表面512)，而不是第二主表面614(对应于图5A至图5C中的第二主表面514)上。这种布置与图3A至图4D中所示的布置相似，因此可参照对这些图中所示的实施例的描述。
在将半导体芯片120_1、120_2和120_3安装在载体610上之后，两个叠层绝缘层630、670被层压到载体610的第一主表面612和半导体芯片120_1、120_2和120_3上。绝缘层630、670可以与绝缘层530、570相同，为了简洁起见，可对其进行参考。
进一步，以与之前参照前述实施例的第一结构化金属层550和第二结构化金属层580所论述的方式相同的方式，由第一结构化金属层650和第二结构化金属层680形成互连半导体芯片120_1、120_2和120_3与端子焊盘的电路。因此，参考标号680A至680D、650A、635、655、675表示的部分分别对应于图5A至图5C所示的实施例中的参考标号580A至580D、550A、535、555和575表示的部分。
如图6B所示，然后沿凹陷结构16分开载体610的部分610A、610B、610C、610D。这可以通过前述工艺中的任一种来实现，在一个实施例中，可以通过完全(即，无掩膜的)或局部(即，掩膜的)蚀刻工艺来实现。在图6B中，作为示例，使用完全蚀刻工艺，并可参照结合图3E和图4D中所示的实施例的相应描述。同样，在载体分割工艺期间，部分610B和610C可以保持电连接。
在所有实施例中，此外，载体10、510、610都可另外用作用于附加的有源元件或者诸如电容、电感、电阻的附加无源元件的散热元件和/或安装连接盘。半导体芯片20、120_1、120_2、120_3以及内部第一结构化金属层550、650可以被完全地嵌入在层压中并被该层压覆盖，使得只有载体10、510、610的端子60、580A-D、680A-D和部分10A、10B、510A-D、610A-D在层压电子器件封装处被暴露，并对于外部使用可用。
图7A和图7B示出了层压电子器件700及其制造方法的阶段的一个实施例。实施例通篇中相同的参考标号以及与最后两个数字相同的参考标号对应于相似的部分，并且为了简洁起见可以参考以上描述。在图7A中，临时箔790已被附接到载体710的第二主表面714。与此同时，载体710还可以是如图3A所示的通过参考标号10所指示的未结构化的板或薄片。
在后续过程中，在载体710中生成狭缝40。狭缝40从载体710的第一主表面712向载体710的第二主表面714延伸。在第二主表面714处，由临时箔790覆盖狭缝40。可通过上述方法中的任一种(例如，通过在第一主表面712上涂覆结构化的掩膜层并将蚀刻剂涂覆到该表面)来生成狭缝40，并且载体710可以是前面所述的任何类型。
随后，半导体芯片120_1、120_2、120_3被安装到载体710的第一主表面712。在一个实施例中，可以在生成狭缝40之前实现对半导体芯片120_1、120_2和120_3的安装。
然后，第一和第二绝缘层730、770被层压在半导体芯片120_1、120_2、120_3以及载体710的第一主表面712上。在层压期间，通过绝缘聚合物材料来填充狭缝40。
在接下来的步骤中，如结合以上实施例所描述的那样来构建包括第一和第二结构化金属层750、780和贯通连接735、755和775的电路。
最后，从层压电子器件700中去除临时箔790。结果，制造出与层压电子器件600相似的图7B中的层压电子器件700。
进一步，图7B示出了通过狭缝40结构化的第二主表面714可用作用于附加的无源元件或者有源元件795的安装连接盘。作为示例，电容C被放置在第二主表面714上，以与载体710的部分710B以及载体710的部分710C进行接触。
通过蚀刻由金属板制成的载体而生成的凹陷16和狭缝40可以完全不同于通过诸如冲压、锯切或磨削的其他机加工技术所制造的凹陷或狭缝。这种蚀刻的结构的一个特征在于圆形的边缘，这不能通过如上所引用的传统机机加工技术来产生。此外，通过使用蚀刻剂生成的凹陷或狭缝的边缘是没有毛刺的，如果通过例如冲压、锯切或磨削技术来制造这种结构，则不能做到。
进一步，通过应用蚀刻剂生成的狭缝或凹陷通常表现出特征化的壁结构。壁的粗糙度显著地大于通过诸如冲压、锯切或磨削的传统机加工技术生成的壁的粗糙度。作为示例，对蚀刻剂的应用通常使得蚀刻的狭缝的壁具有大于1.0μm的平均粗糙度。
图8示出了通过将蚀刻剂涂覆到由金属(例如，铜板)制成的载体而生成的凹陷16或狭缝40的壁的截面图的REM(反射电子显微镜)图像。坐标的间距(pitch)为5.0μm。可以看出，壁的平均粗糙度显著地大于1.0μm。总的来说，制造(即，蚀刻)被蚀刻的狭缝或凹陷的方法能够通过研究清楚地辨识出。
蚀刻凹陷图案16和/或狭缝40是通用的方法，这是因为其提供了形成灵活的狭缝图案设计的可能性，并且能够同时(即，并行地)生成全部狭缝图案。进一步，执行一个双步骤工艺(首先生成凹陷结构16，然后生成狭缝结构40)是相对容易的。该双步骤工艺允许将一个或多个绝缘层30、50、530、550、630、650、730、750层压到载体10、510、610、710上，而不会通过载体10、510、610、710中的狭缝40将绝缘层的聚合物材料挤压出器件之外，这是因为载体分割(即，狭缝40的生成)仅仅是在层压工艺之后进行的。
此外，虽然仅仅针对多个实施方式中的一个公开了本发明实施例的特定特征或方面，但是这些特征或方面可以按照可被期望的那样，与其他实施方式的一个或多个其他特征或方面相结合，并且对于任何给定的或特定的应用都是有利的。作为示例，不同的载体110(例如，双侧PCB)、410(例如，单侧PCB)、510(例如，引线框)、610(例如，用聚合物填充的引线框)可以与各实施例中公开的任何电路或层压的层堆叠相结合。此外，就在说明书或权利要求中所使用的术语“包括”、“具有”、“含有”、或其他变体来说，这些术语与术语“包括”的意思相似，意在是包括性的。此外，应当理解，本发明的实施例可以在分立电路、部分集成电路或完全集成电路、或者编程装置中实施。此外，术语“实施例”仅为示例的意思，而不是最优或最佳的。还应当注意，为了简化和容易理解，本文中描述的特征和/或元件以相对于彼此的特定尺寸被示出，而实际尺寸可以与文中所示的完全不同。
尽管文中示出并描述了特定的实施例，但本领域普通技术人员应当理解，在不背离本发明的范围的情况下，可以用大量替代和/或等同实施方式来替代已示出并描述的这些特定实施例。本申请意在覆盖本文中论述的特定实施例的任何修改或变型。因此，旨在本发明仅由权利要求及其等同形式来限定。

Claims (25)

1.一种制造层压电子器件的方法，包括：
提供载体，所述载体限定第一主表面和与所述第一主表面相对的第二主表面，所述载体具有形成在所述第一主表面中的凹陷图案；
将第一半导体芯片附接在所述第一主表面和所述第二主表面中的一个上；
形成第一电绝缘层，所述第一电绝缘层覆盖所述载体的所述第一半导体芯片被附接在其上的主表面以及所述第一半导体芯片；以及
然后，沿所述凹陷图案将所述载体分隔成多个部分。
2.根据权利要求1所述的方法，其中：
提供载体包括：在所述载体的所述第一主表面中生成凹陷图案。
3.根据权利要求2所述的方法，其中：
所述凹陷图案通过蚀刻生成。
4.根据权利要求1所述的方法，其中：
所述载体的分割通过蚀刻来进行。
5.根据权利要求4所述的方法，其中：
所述第一半导体芯片附接在所述第二主表面上；并且
仅仅蚀刻所述第一主表面的凹陷部分。
6.根据权利要求4所述的方法，其中：
所述第一半导体芯片附接在所述第二主表面上；并且
蚀刻所述第一主表面的凹陷部分和非凹陷部分。
7.根据权利要求1所述的方法，其中：
所述第一半导体芯片附接在所述第一主表面上。
8.根据权利要求7所述的方法，其中：
蚀刻所述第二主表面。
9.根据权利要求1所述的方法，包括：
通过在所述载体的所述第一半导体芯片被附接在其上的主表面上和所述第一半导体芯片上层压纤维加固的热固性树脂层或颗粒加固的热固性树脂层或者未填充的层压热固性树脂层或者填充的或未填充的热塑性树脂层，来形成所述第一绝缘层。
10.根据权利要求1所述的方法，包括：
在所述第一绝缘层上设置第一结构化金属层；以及
在所述第一半导体芯片的背离所述载体的上表面上形成从所述第一结构化金属层延伸至电极焊盘的至少第一贯通连接。
11.根据权利要求1所述的方法，还包括：
在所述第一绝缘层上设置第一结构化金属层；以及
形成从所述第一结构化金属层延伸至所述载体的至少第二贯通连接。
12.根据权利要求1所述的方法，还包括：
通过在所述第一绝缘层上层压纤维加固的热固性树脂层或颗粒加固的热固性树脂层或者未填充的层压热固性树脂层或者填充的或未填充的热塑性树脂层，来形成第二绝缘层。
13.根据权利要求12所述的方法，还包括：
在所述第二绝缘层上设置第二结构化金属层；以及
形成从所述第二结构化金属层延伸至所述载体的至少第三贯通连接。
14.根据权利要求1所述的方法，还包括：
将第二半导体芯片附接在所述载体的所述第一半导体芯片被附接其上的主表面上。
15.一种制造层压电子器件的方法，包括：
提供载体，所述载体限定了第一主表面和与所述第一主表面相对的第二主表面；
将临时箔附接到所述载体的所述第一主表面；
将狭缝图案形成在所述载体中，所述狭缝从所述第一主表面延伸至所述第二主表面；
将第一半导体芯片附接在所述第二主表面上；
形成覆盖所述载体的所述第二主表面和所述第一半导体芯片的第一电绝缘层；以及
从所述载体中去除所述临时箔。
16.根据权利要求15所述的方法，其中：
将所述狭缝图案形成到所述载体中是通过蚀刻来进行的。
17.一种层压电子器件，包括：
载体，所述载体限定了第一主表面和与所述第一主表面相对的第二主表面，所述载体具有从所述第一主表面延伸至所述第二主表面的狭缝图案，所述狭缝通过蚀刻形成；
第一半导体芯片，其附着在所述第一主表面和所述第二主表面中的一个上；以及
第一电绝缘层，其覆盖所述载体的所述第一半导体芯片被附接在其上的主表面和所述第一半导体芯片。
18.根据权利要求17所述的层压电子器件，其中：
所述狭缝图案的狭缝具有通过蚀刻生成的它们的圆形边缘特征。
19.根据权利要求17所述的层压电子器件，其中：
所述狭缝的边缘没有毛刺。
20.根据权利要求17所述的层压电子器件，其中：
所述狭缝图案的狭缝具有表现出至少1.0μm的平均粗糙度的壁。
21.根据权利要求17所述的层压电子器件，还包括：
在所述第一绝缘层上延伸的第一结构化金属层；以及
第一贯通连接，其在所述第一半导体芯片的背离所述载体的上表面上从所述第一结构化金属层延伸至电极焊盘。
22.根据权利要求17所述的层压电子器件，还包括：
在所述第一绝缘层上延伸的第二绝缘层；
在所述第二绝缘层上延伸的第二结构化金属层；以及
第二贯通连接，其从所述第二结构化金属层延伸至所述载体。
23.根据权利要求17所述的层压电子器件，还包括：
第二半导体芯片，其附接在所述载体的所述第一半导体芯片被附接其上的主表面上。
24.根据权利要求17所述的层压电子器件，其中：
所述载体为金属板。
25.根据权利要求17所述的层压电子器件，其中：
所述第一半导体芯片为垂直器件。
CN201010587340.0A 2009-12-01 2010-12-01 层压电子器件 Active CN102142401B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/628428 2009-12-01
US12/628,428 2009-12-01
US12/628,428 US8664043B2 (en) 2009-12-01 2009-12-01 Method of manufacturing a laminate electronic device including separating a carrier into a plurality of parts

Publications (2)

Publication Number Publication Date
CN102142401A true CN102142401A (zh) 2011-08-03
CN102142401B CN102142401B (zh) 2015-02-04

Family

ID=43972661

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010587340.0A Active CN102142401B (zh) 2009-12-01 2010-12-01 层压电子器件

Country Status (3)

Country Link
US (2) US8664043B2 (zh)
CN (1) CN102142401B (zh)
DE (1) DE102010060503B4 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103247541A (zh) * 2012-02-08 2013-08-14 英飞凌科技股份有限公司 半导体器件及其制造方法
CN104425470A (zh) * 2013-08-23 2015-03-18 英飞凌科技股份有限公司 半导体模块及其通过扩展嵌入技术的制造方法
CN104637931A (zh) * 2013-11-12 2015-05-20 英飞凌科技股份有限公司 包括晶体管芯片模块和驱动器芯片模块的半导体封装以及其制造方法
CN105097756A (zh) * 2014-05-23 2015-11-25 英飞凌科技股份有限公司 半导体模块
CN107591376A (zh) * 2016-07-08 2018-01-16 奥的斯电梯公司 嵌入功率模块

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8999758B2 (en) * 2011-08-12 2015-04-07 Infineon Technologies Ag Fixing semiconductor die in dry and pressure supported assembly processes
US8648473B2 (en) * 2012-03-27 2014-02-11 Infineon Technologies Ag Chip arrangement and a method for forming a chip arrangement
US9576887B2 (en) 2012-10-18 2017-02-21 Infineon Technologies Americas Corp. Semiconductor package including conductive carrier coupled power switches
CN105210462B (zh) 2013-05-14 2018-05-25 名幸电子有限公司 元器件内置基板的制造方法及元器件内置基板
US9070568B2 (en) * 2013-07-26 2015-06-30 Infineon Technologies Ag Chip package with embedded passive component
US9190389B2 (en) 2013-07-26 2015-11-17 Infineon Technologies Ag Chip package with passives
EP3075006A1 (de) 2013-11-27 2016-10-05 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Leiterplattenstruktur
AT515101B1 (de) 2013-12-12 2015-06-15 Austria Tech & System Tech Verfahren zum Einbetten einer Komponente in eine Leiterplatte
AT515447B1 (de) 2014-02-27 2019-10-15 At & S Austria Tech & Systemtechnik Ag Verfahren zum Kontaktieren eines in eine Leiterplatte eingebetteten Bauelements sowie Leiterplatte
US11523520B2 (en) 2014-02-27 2022-12-06 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Method for making contact with a component embedded in a printed circuit board
US9673170B2 (en) 2014-08-05 2017-06-06 Infineon Technologies Ag Batch process for connecting chips to a carrier
US10211158B2 (en) 2014-10-31 2019-02-19 Infineon Technologies Ag Power semiconductor module having a direct copper bonded substrate and an integrated passive component, and an integrated power module
DE102015102458B4 (de) * 2015-02-20 2024-04-25 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung einer Mehrzahl von Halbleiterchips
DE102015107109B4 (de) 2015-05-07 2023-10-05 Infineon Technologies Ag Elektronische Vorrichtung mit einem Metallsubstrat und einem in einem Laminat eingebetteten Halbleitermodul
DE102015113503A1 (de) * 2015-08-14 2017-02-16 Schweizer Electronic Ag Elektronisches Schaltelement und modular aufgebauter Stromrichter
US10026672B1 (en) * 2015-10-21 2018-07-17 Hrl Laboratories, Llc Recursive metal embedded chip assembly
KR102019350B1 (ko) * 2015-11-06 2019-09-09 삼성전자주식회사 전자부품 패키지 및 그 제조방법
JP6862087B2 (ja) * 2015-12-11 2021-04-21 株式会社アムコー・テクノロジー・ジャパン 配線基板、配線基板を有する半導体パッケージ、およびその製造方法
WO2017144599A1 (en) 2016-02-24 2017-08-31 Abb Schweiz Ag Power module based on multi-layer circuit board
US10490478B2 (en) 2016-07-12 2019-11-26 Industrial Technology Research Institute Chip packaging and composite system board
JP6308275B2 (ja) * 2016-09-21 2018-04-11 株式会社豊田自動織機 電子機器
IT201700000518A1 (it) * 2017-01-03 2018-07-03 St Microelectronics Srl Dispositivo a semiconduttore, circuito e procedimento corrispondenti
US10818635B2 (en) * 2018-04-23 2020-10-27 Deca Technologies Inc. Fully molded semiconductor package for power devices and method of making the same
JP7215206B2 (ja) * 2019-02-19 2023-01-31 富士電機株式会社 半導体装置の製造方法
US11990872B2 (en) 2020-04-17 2024-05-21 Nxp Usa, Inc. Power amplifier modules including topside cooling interfaces and methods for the fabrication thereof
US11990384B2 (en) * 2020-04-17 2024-05-21 Nxp Usa, Inc. Amplifier modules with power transistor die and peripheral ground connections
EP3907760A1 (en) * 2020-05-08 2021-11-10 Infineon Technologies Austria AG Semiconductor module
DE102020207279A1 (de) * 2020-06-10 2021-12-16 Vitesco Technologies Germany Gmbh Leiterplatte mit einem eingebetteten Halbleiterbauelement, Verfahren zum Herstellen einer Leiterplatte
JP2023009751A (ja) * 2021-07-08 2023-01-20 住友電装株式会社 回路構成体、及び電気接続箱
IT202100022607A1 (it) * 2021-08-31 2023-03-03 St Microelectronics Srl Procedimento per fabbricare dispositivi a semiconduttore e dispositivo a semiconduttore corrispondente
US11750089B2 (en) * 2021-10-28 2023-09-05 Alpha And Omega Semiconductor International Lp Power converter for high power density

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5200362A (en) * 1989-09-06 1993-04-06 Motorola, Inc. Method of attaching conductive traces to an encapsulated semiconductor die using a removable transfer film
US6498099B1 (en) * 1998-06-10 2002-12-24 Asat Ltd. Leadless plastic chip carrier with etch back pad singulation
TW200711061A (en) * 2005-09-15 2007-03-16 Siliconware Precision Industries Co Ltd Method of manufacturing quad flat non-leaded semiconductor package
CN101371332A (zh) * 2006-01-13 2009-02-18 国际商业机器公司 低电阻和电感的背面通孔及其制造方法
US20090236749A1 (en) * 2008-03-18 2009-09-24 Infineon Technologies Ag Electronic device and manufacturing thereof

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6580159B1 (en) * 1999-11-05 2003-06-17 Amkor Technology, Inc. Integrated circuit device packages and substrates for making the packages
DE19954941C2 (de) 1999-11-16 2003-11-06 Fraunhofer Ges Forschung Verfahren zum Integrieren eines Chips innerhalb einer Leiterplatte
US6238952B1 (en) * 2000-02-29 2001-05-29 Advanced Semiconductor Engineering, Inc. Low-pin-count chip package and manufacturing method thereof
JP3759572B2 (ja) * 2000-03-28 2006-03-29 三洋電機株式会社 半導体装置
AUPR245601A0 (en) * 2001-01-10 2001-02-01 Silverbrook Research Pty Ltd An apparatus (WSM09)
JP2003151924A (ja) * 2001-08-28 2003-05-23 Tokyo Seimitsu Co Ltd ダイシング方法およびダイシング装置
US6838299B2 (en) * 2001-11-28 2005-01-04 Intel Corporation Forming defect prevention trenches in dicing streets
US6573156B1 (en) * 2001-12-13 2003-06-03 Omm, Inc. Low defect method for die singulation and for structural support for handling thin film devices
US6812552B2 (en) * 2002-04-29 2004-11-02 Advanced Interconnect Technologies Limited Partially patterned lead frames and methods of making and using the same in semiconductor packaging
US7880282B2 (en) * 2003-12-18 2011-02-01 Rf Module & Optical Design Ltd. Semiconductor package with integrated heatsink and electromagnetic shield
US20050231922A1 (en) 2004-04-16 2005-10-20 Jung-Chien Chang Functional printed circuit board module with an embedded chip
KR100688769B1 (ko) 2004-12-30 2007-03-02 삼성전기주식회사 도금에 의한 칩 내장형 인쇄회로기판 및 그 제조 방법
TWI245388B (en) * 2005-01-06 2005-12-11 Phoenix Prec Technology Corp Three dimensional package structure of semiconductor chip embedded in substrate and method for fabricating the same
US20080315412A1 (en) * 2005-04-07 2008-12-25 Jiangsu Changjiang Electronics Technology Co., Ltd Package Structure with Flat Bumps for Integrate Circuit or Discrete Device and Method of Manufacture the Same
US7429772B2 (en) * 2006-04-27 2008-09-30 Icemos Technology Corporation Technique for stable processing of thin/fragile substrates
TW200802634A (en) * 2006-06-02 2008-01-01 Siliconware Precision Industries Co Ltd Semiconductor package and method for fabricating the same
TWI452661B (zh) * 2007-01-30 2014-09-11 線路直接連接晶片之封裝結構
DE102007017831B8 (de) 2007-04-16 2016-02-18 Infineon Technologies Ag Halbleitermodul und ein Verfahren zur Herstellung eines Halbleitermoduls
US7931769B2 (en) * 2007-12-21 2011-04-26 Micron Technology, Inc. Method of forming temporary carrier structure and associated release techniques

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5200362A (en) * 1989-09-06 1993-04-06 Motorola, Inc. Method of attaching conductive traces to an encapsulated semiconductor die using a removable transfer film
US6498099B1 (en) * 1998-06-10 2002-12-24 Asat Ltd. Leadless plastic chip carrier with etch back pad singulation
TW200711061A (en) * 2005-09-15 2007-03-16 Siliconware Precision Industries Co Ltd Method of manufacturing quad flat non-leaded semiconductor package
CN101371332A (zh) * 2006-01-13 2009-02-18 国际商业机器公司 低电阻和电感的背面通孔及其制造方法
US20090236749A1 (en) * 2008-03-18 2009-09-24 Infineon Technologies Ag Electronic device and manufacturing thereof

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103247541A (zh) * 2012-02-08 2013-08-14 英飞凌科技股份有限公司 半导体器件及其制造方法
CN103247541B (zh) * 2012-02-08 2016-08-03 英飞凌科技股份有限公司 半导体器件及其制造方法
CN104425470A (zh) * 2013-08-23 2015-03-18 英飞凌科技股份有限公司 半导体模块及其通过扩展嵌入技术的制造方法
CN104637931A (zh) * 2013-11-12 2015-05-20 英飞凌科技股份有限公司 包括晶体管芯片模块和驱动器芯片模块的半导体封装以及其制造方法
CN104637931B (zh) * 2013-11-12 2018-04-20 英飞凌科技股份有限公司 包括晶体管芯片模块和驱动器芯片模块的半导体封装以及其制造方法
US10242969B2 (en) 2013-11-12 2019-03-26 Infineon Technologies Ag Semiconductor package comprising a transistor chip module and a driver chip module and a method for fabricating the same
CN105097756A (zh) * 2014-05-23 2015-11-25 英飞凌科技股份有限公司 半导体模块
CN105097756B (zh) * 2014-05-23 2018-02-02 英飞凌科技股份有限公司 半导体模块
CN107591376A (zh) * 2016-07-08 2018-01-16 奥的斯电梯公司 嵌入功率模块
CN107591376B (zh) * 2016-07-08 2023-05-23 奥的斯电梯公司 嵌入功率模块

Also Published As

Publication number Publication date
US8664043B2 (en) 2014-03-04
US20110127675A1 (en) 2011-06-02
US10020245B2 (en) 2018-07-10
CN102142401B (zh) 2015-02-04
DE102010060503B4 (de) 2014-10-16
US20140117565A1 (en) 2014-05-01
DE102010060503A1 (de) 2011-06-09

Similar Documents

Publication Publication Date Title
CN102142401B (zh) 层压电子器件
US9190389B2 (en) Chip package with passives
CN104377172B (zh) 具有嵌入式无源部件的芯片封装件
US8759156B2 (en) Method of producing laminated device
CN105376936B (zh) 具有集成的功率电子电路***和逻辑电路***的模块
US8698298B2 (en) Laminate electronic device
EP2469591B1 (en) Semiconductor device package and method for fabricating the same
JP5064210B2 (ja) 電子モジュール及びその製造方法
CN103367321B (zh) 芯片装置及形成芯片装置的方法
TW201232723A (en) Method of making stackable semiconductor assembly with bump/flange heat spreader and dual build-up circuitry
JPWO2012005236A1 (ja) 積層配線基板及びその製造方法
TW200824055A (en) Carrier structure embedded with chip and method for fabricating thereof
TWI465163B (zh) 具有內建加強層之凹穴基板及其製造方法
Löher et al. Compact power electronic modules realized by PCB embedding technology
JP2008182039A (ja) 多層配線板およびその製造方法
US20210035879A1 (en) Encapsulated package with carrier, laminate body and component in between
US20100078811A1 (en) Method of producing semiconductor devices
Manessis et al. Development of advanced power modules for electric vehicle applications
EP3996473A1 (en) Component carrier with electronic components and thermally conductive blocks on both sides
JP2014045092A (ja) 部品内蔵基板
JP2004253774A (ja) 電子部品埋込み用の窪みを備える多層プリント配線板およびその製造方法
CN116779453A (zh) 高导热嵌埋结构及其制作方法
CN115274643A (zh) 封装体及其封装方法
CN115841959A (zh) 一种大功率芯片的封装结构及方法
JP5920716B2 (ja) 部品内蔵基板の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant