CN105097756B - 半导体模块 - Google Patents

半导体模块 Download PDF

Info

Publication number
CN105097756B
CN105097756B CN201510266831.8A CN201510266831A CN105097756B CN 105097756 B CN105097756 B CN 105097756B CN 201510266831 A CN201510266831 A CN 201510266831A CN 105097756 B CN105097756 B CN 105097756B
Authority
CN
China
Prior art keywords
metal layer
segmentation
semiconductor chip
connection end
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510266831.8A
Other languages
English (en)
Other versions
CN105097756A (zh
Inventor
A·阿伦斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN105097756A publication Critical patent/CN105097756A/zh
Application granted granted Critical
Publication of CN105097756B publication Critical patent/CN105097756B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

本发明涉及半导体模块，其包括电路板、第一半导体芯片和第二半导体芯片。每个第一半导体芯片和每个第二半导体芯片包括第一和第二负载连接端。电路板还有包括第一分段和第二分段的结构化的第一金属化层及包括第一分段、第二分段和第三分段的结构化的第二金属化层。第二金属化层的第一分段包括具有多个第一突出部的梳型的结构，且第一金属化层的第二分段包括具有多个第二突出部的梳型的结构。第二金属化层的第一分段和第一金属化层的第二分段导电地连接，即电路板包括一定数量的第一通孔接触，每个第一通孔接触既在第一突出部中的每个处与第一金属化层的第一分段持续地导电连接，也在第二突出部中的每个处与第一金属化层的第二分段持续地导电连接。

Description

半导体模块
技术领域
本发明涉及一种半导体模块。
背景技术
在传统的半导体模块之中通常使用半导体芯片，其分别具有两个负载连接端，这两个负载连接端被设置在所涉及的半导体芯片的相互对置的侧之上。为了其电气布线该半导体芯片将被安装在载体基体之上。为此，该半导体芯片在其负载连接端处被焊接至该载体基体的金属化层之上，而该些负载连接端中的另一个负载连接端通过一个或者多个键合金属丝(Bonddraht)而加以连接。此外，由于使用了键合金属丝，此类的半导体模块具有高的电感，该电感在该半导体模块运行期间能够导致不被期望的过压。
发明内容
本发明的任务在于提供一种低电感的半导体模块。该任务通过依据本发明的半导体模块而得以解决。
此类的半导体模块包括具有结构化的第一金属化层和结构化的第二金属化层的电路板，以及至少一个嵌入在所述电路板之中的第一半导体芯片和至少一个嵌入在所述电路板之中的第二半导体芯片。第一金属化层包括第一分段和第二分段，并且第二金属化层包括第一分段、第二分段和第三分段。第一半导体芯片中的每个和第二半导体芯片中的每个包括第一负载连接端和第二负载连接端。此外，所述第二金属化层的所述第一分段包括具有多个第一突出部的梳型的结构，并且所述第一金属化层的所述第二分段包括具有多个第二突出部的梳型的结构。
为了使得所述第二金属化层的所述第一分段和所述第一金属化层的所述第二分段相互导电地加以连接，所述电路板包括一定数量的第一通孔接触，其中每个第一通孔接触既在所述第一突出部中的每个处与所述第二金属化层的所述第一分段持续地导电连接，也在所述第二突出部中的每个处与所述第一金属化层的所述第二分段持续地导电连接。
附图说明
接下来将借助于多个实施例在参照所附的附图的情况下阐述本发明。其中：
图1示出了具有半导体模块和中间电路模块的半导体装置的电路图。
图2A示出了半导体模块的顶视图。
图2B示出了依据图2A的半导体模块以切面E1-E1形成的横截面图示。
图2C示出了依据图2A的半导体模块以切面E2-E2形成的横截面图示。
图3示出了依据图2A的半导体模块的电路板的第一金属化层的顶视图。
图4示出了依据图2A的半导体模块的电路板的第二金属化层的顶视图。
图5示出了具有依据图2B的半导体模块和连接至该半导体模块的中间电路电容器模块的半导体模块装置的横截面图示。
只要并未特殊说明，在附图中相同的附图标记描述相同或者相似功能的元件。
具体实施方式
图1示出了具有半导体模块10和中间电路电容器模块20的半导体模块装置的电路图。该半导体模块10包括具有至少一个第一半导体芯片1和至少一个第二半导体芯片2的半桥电路。在多于一个半导体芯片1的情况下，多个第一半导体芯片1并联地电连接。相应地，在多于一个第二半导体芯片2的情况下，多个第二半导体芯片2并联地电连接。在所示出的示例之中，多个第一半导体芯片1和多个第二半导体芯片2被构造为多个金属-氧化物半导体场效应晶体管(MOSFET)。同样地，多个第一半导体芯片1和多个第二半导体芯片2也能够被构造为多个绝缘栅双极型晶体管(IGBT)、被构造为晶闸管或者任一其他可控的半导体构件或者被构造为二极管。原则上来说，多个第一和第二半导体芯片1、2也能够包含不同类型的半导体构件。
每个第一半导体芯片1包括第一负载连接端11和第二负载连接端12。每个第二半导体芯片2也包括第一负载连接端21和第二负载连接端22。第一或者第二半导体芯片的第一和第二负载连接端例如能够为半导体芯片的漏极连接端和源极连接端，或者为源极连接端和漏极连接端，或者为发射极连接端和集电极连接端，或者为集电极连接端和发射极连接端，或者为阳极连接端和阴极连接端，或者为阴极连接端和阳极连接端。
可选地，第一半导体芯片1能够还相应地包括控制连接端13，和/或第二半导体芯片2能够可选地相应地还包括控制连接端23。这样的控制连接端13、23能够为栅极或者基极连接端。借助于控制连接端能够接通(导电的状态)或者关断(电截止的状态)在第一和第二负载连接端之间同样构造为半导体芯片的负载路径。
在为两个或者更多个第一半导体芯片1的情况下，它们的第一负载连接端11相互导电地加以连接，并且它们的第二负载连接端12也相互导电地加以连接。在此，只要至少两个第一半导体芯片1分别具有控制连接端13，那么它们也相互导电地加以连接(在图1中出于清楚性之缘由而未示出)。替代地，也能够将栅极电阻与每个控制连接端13相连接。在这种情况下，这些控制连接端13并未直接地通过一个或者多个低欧姆的连接导线相互连接，而是将该栅极电阻的相应的连接端与所属的控制连接端13电隔离。
相应地，在为两个或者更多个第二半导体芯片2的情况下，它们的第一负载连接端21相互导电地加以连接，并且它们的第二负载连接端22也相互导电地加以连接。在此，只要至少两个第二半导体芯片2分别具有控制连接端23，那么它们也相互导电地加以连接(在图1中出于清楚性之缘由而未示出)。替代地，也能够将栅极电阻与每个控制连接端23相连接。在这种情况下，这些控制连接端23并未直接地通过一个或者多个低欧姆的连接导线相互连接，而是将该栅极电阻的相应的连接端与所属的控制连接端13电隔离。
与存在多少个第一半导体芯片1和多少个第二半导体芯片2无关地，多个第二半导体芯片2的多个第一负载连接端21与多个第一半导体芯片1的多个第二负载连接端12相互电连接并且与相输出端Pn电连接。由此形成了半桥电路，为了其运行，多个第一半导体芯片1的多个第一负载连接端11能够连接至第一电源电势V1并且多个第二半导体芯片2的多个第二负载连接端22能够连接至与第一电源电势V1不同的第二电源电势V2。在依据图1的实施例之中，V1大于V2，然而V1也能够原则上—分别根据多个第一和第二半导体芯片1、2的类型的不同—而小于V2地加以选择。
如果多个第一半导体芯片1中的一个、多个或者所有的半导体芯片的负载路径接通了并且同时关断了所有的第二半导体芯片2的负载路径，那么在相输出端Ph处(忽略在该第一半导体芯片1的负载路径之上的小的电压降的话)施加第一电源电势V1。相应地反过来，当多个第二半导体芯片2中的一个、多个或者所有的半导体芯片的负载路径接通了并且同时关断了所有的第一半导体芯片1的负载路径，那么在相输出端Ph处(忽略在该第二半导体芯片2的负载路径之上的小的电压降的话)施加第二电源电势V2。
中间电路电容器模块20包括一个或者多个电容器C，在为至少两个电容器C的情况下它们并联地电连接。该中间电路电容器模块20由此电地连接至半导体模块10，使得在该并联电路的两个连接端中，一个连接至所有的第一半导体芯片1的第一负载连接端11并且另一个连接至所有的第二半导体芯片2的第二负载连接端22。
图2A示出了半导体模块10的顶视图，该半导体模块例如包含参照图1地加以描述的电路。该半导体模块10包括电路板，在该电路板之中嵌入有所有的第一半导体芯片1和所有的第二半导体芯片2。在依据图2A的图示之中，隐藏了第一和第二半导体芯片1、2的位置并且因此仅仅虚线地加以示出了。图2B和图2C示出了依据图2A的半导体模块10以切面E1-E1以及E2-E2切开的横截面图示。
半导体模块10包括电路板70，该电路板具有第一金属化层4和第二金属化层5，该半导体模块包括在第一金属化层4和第二金属化层5之间设置的介电层7。第一半导体芯片1和第二半导体芯片2同样设置在第一金属化层4和第二金属化层5之间并且由此嵌入电路板70之中。此外，该电路板70包括可选的通孔15以容纳固定螺钉。第一金属化层4和/或第二金属化层5能够分别可选地被构造为平的层。
每个第一半导体芯片1包括第一负载连接端11和第二负载连接端12，它们被设置在所涉及的第一半导体芯片1的相互对置的侧之上。相应地，每个第二半导体芯片2包括第一负载连接端21和第二负载连接端22。第一负载连接端11和21分别位于所涉及半导体芯片1、2的与第一金属化层4相对的侧之上，并且第二负载连接端12和22分别位于所涉及的半导体芯片1、2的与第二金属化层5相对的侧之上。
第一金属化层4包括至少两个分段，即第一分段41和第二分段42。此外，第二金属化层5包括至少三个分段，即第一分段51、第二分段52和第三分段53。这些分段41、42、51、52、53分别相关联。这意味着，所涉及的相关联的分段的两个任意位置相互导电地连接。此外，不同的分段41、42、51、52、53相互隔开并且不是或者至少不是持续地相互导电连接。
每个第一半导体芯片1的第二负载连接端12与第二金属化层5的第一分段51持续地导电连接，每个第二半导体芯片2的第一负载连接端21与第一金属化层4的第二分段42持续地导电连接。为了将多个半导体芯片1的多个负载路径的并联电路与多个第二半导体芯片2的多个负载路径的并联电路如在图1中所示出的那样串联连接，多个第一半导体芯片1的多个第二负载连接端12和多个第二半导体芯片2的多个第一负载连接端21持续地相互导电连接，这将借助于多个第一通孔接触61来实现，这些通孔接触分别将第一金属化层4的第二分段42和第二金属化层5的第一分段51持续地相互导电连接。
在此，第二金属化层5的第一分段51包括具有多个第一突出部511的梳型的结构，并且第一金属化层4的第二分段42同样包括具有多个第二突出部422的梳型的结构。每个第一通孔接触61被设置在多个第一突出部511中的一个和多个第二突出部422中的一个之间，并且其中在多个突出部511、422处连接至第二金属化层5或者第一金属化层4。多个第一突出部511和多个第二突出部422分别形成一对，从而使得多个、例如至少三个、至少四个或者至少五个不同的对(511；422)存在，在它们之间分别设置有多个第一通孔接触61中的另一个，并且在该些突出部511和422处这些对与第二金属化层5的第一分段51持续地导电连接或者与第一金属化层4的第二分段42持续地导电连接。通过借助于第一通孔接触61来实现在第二金属化层5的第一分段51或者借助于第一金属化层4的第二分段42持续的电连接在形成相应的梳型的结构的突出部511或者422处，从而产生非常低电感的在多个第一半导体芯片1的多个第二负载连接端12和多个第二半导体芯片2的多个第一负载连接端21之间的电连接。
可选地，该半导体模块10还能够包括另一个借助于多个通孔接触和多个梳型的结构来实现的持续的导电的在第一金属化层4的分段和第二金属化层5的分段之间的连接，诸如在第一金属化层4的第一分段41和第二金属化层5的第三分段53之间是一样的情况。
为此，该第一金属化层4的第一分段41包括具有多个第三突出部413的梳型的结构，并且该第二金属化层5的第三分段53包括具有多个第四突出部534的梳型的结构。每个第二通孔接触62被设置在第三突出部413中的一个和第四突出部534中的一个之间，并且在此在这些突出部534和413之处连接至第二金属化层5或者第一金属化层4。多个第三突出部413中的一个和多个第四突出部534中的一个分别形成一对，从而使得多个、例如至少三个、至少四个或者至少五个不同的对(413、534)存在，在他们之间分别设置有另一个第二通孔接触62并且在多个突出部534和413处该些对与第二金属化层5的第三分段53以及与第一金属化层4的第一分段41持续地导电连接。
此外，在图2A之中相应地点化地还示出了用于安装电的连接板(例如如其在参照图5中还将进一步加以阐述的那样的连接板65、66)的安装面，在这些安装面之上连接板能够安装在第二金属化层5之上。
图3仅示出了具有其第一和第二分段41或42的第一金属化层4的顶视图。相应地，图4仅示出了具有其第一、第二分段以及第三分段51、52和53的第二金属化层5的顶视图。其中，图3和图4的视线方向均为与依据图2A的视线方向相同。只要在图4中该第二金属化层5并未延伸至该电路板70的侧向边缘，那么该侧向边缘能够借助于虚线以简单的线条和双点来加以示出。在两个图即图3和图4之中，此外该第一和第二通孔接触61或62的位置借助于虚线的圆来加以示出。
依据在图3中加以示出的选项，该第一金属化层4的第一分段41的梳型的结构和第一金属化层4的第二分段42的梳型的结构能够相互嵌入对方之中，由此使得多个第二突出部422和多个第三突出部423沿着直线相继地设置。
相应地在依据图4所示出的选项，该第二金属化层5的第一分段51的梳型的结构和第二金属化层5的第三分段53的梳型的结构能够相互嵌入对方之中，由此使得多个第一突出部511和多个第四突出部534沿着直线相互设置。
通过电路板的不同的金属化层(例如平面地相互隔开的并且并行地加以走向)的两个分段的导电连接以及借助于通孔接触使得电势低电感地从一个金属化层传输入另一个金属化层，该些通孔接触既在该分段的梳型的结构的一个突出部处持续地电连接至一个突出部，也在另一个分段的梳型的结构的突出部处持续地电连接至另一个分段。在此，能够省去使用用于制造两个分段的导电连接的键合金属丝。该低电感的导电连接的优点在于能够避免出现危险的过电压，例如在关断第一或者第二半导体芯片1、2之一时所流经的电流。
借助于此类的导电连接能够例如实现该半导体模块10的非常简单的结构。例如，电路板70能够仅仅恰好具有两个在不同的平面相互并行地加以走向的金属化层。原则上来说，电路板70也能够多于两个地设置在三个并行的不同的平面之中，它们相互与金属化层4、5并行地加以走向。
在所示出的实施例之中，第一和/或第二金属化层4、5例如为了连接栅极连接端13和23(图1)而包括另一个导轨，该导轨然而在附图中为了清楚起见而未加以示出。
图5还示出了一种半导体装置，其中有一个中间电路电容器模块20连接至依据图2B的半导体模块10处。该中间电路电容器模块20包括具有在介电的载体9之上的至少一个结构化的金属化层8的另一个电路板90。该另一个电路板90装备有一个或者多个中间电路电容器C，它们在具有多个中间电路电容器C的情况下如参照图1所阐述的那样导电地并联连接。
在该半导体模块10和中间电路电容器模块20之间的电连接能够借助于该半导体模块10的至少两个连接板65、66来实现，该至少两个连接板中的一个在末端处材料连接地并且导电地与第二金属化层5的分段52、53相连接。在另一个末端处该些连接板65、66能够分别以任意的方式、例如通过压入或者焊接而与该金属化层8的不同的分段81或82相连接。为此，分段81或82中的每个包括压入开口或者焊接开口。替代于另一个电路板90，所装备的第一电路板70与一个或者多个中间电路电容器C的导电连接能够借助于金属的母线来实现，该金属的母线至少包含两个金属带。

Claims (12)

1.一种半导体模块(10)，其包括：
电路板，所述电路板具有包括第一分段(41)和第二分段(42)的结构化的第一金属化层(4)和包括第一分段(51)、第二分段(52)和第三分段(53)的结构化的第二金属化层(5)；
至少一个第一半导体芯片(1)，所述至少一个第一半导体芯片(1)嵌入在所述电路板中，其中每个第一半导体芯片包括第一负载连接端(11)和第二负载连接端(12)；
至少一个第二半导体芯片(2)，所述至少一个第二半导体芯片(2)嵌入在所述电路板中，其中每个第二半导体芯片包括第一负载连接端(21)和第二负载连接端(22)；
其中，
所述第二金属化层(5)的所述第一分段(51)包括具有多个第一突出部(511)的梳型的结构；
所述第一金属化层(4)的所述第二分段(42)包括具有多个第二突出部(422)的梳型的结构；以及
所述第二金属化层(5)的所述第一分段(51)和所述第一金属化层(4)的所述第二分段(42)由此相互导电地加以连接，即所述电路板包括一定数量的第一通孔接触(61)，其中每个第一通孔接触既在所述多个第一突出部(511)中的每个处与所述第二金属化层(5)的所述第一分段(51)持续地导电连接，也在所述多个第二突出部(422)中的每个处与所述第一金属化层(4)的所述第二分段(42)持续地导电连接。
2.根据权利要求1所述的半导体模块(10)，其中，多个第一半导体芯片(1)中的每个和多个第二半导体芯片(2)中的每个被设置在所述第一金属化层(4)和所述第二金属化层(5)之间。
3.根据权利要求2所述的半导体模块(10)，其中，在所述多个第一半导体芯片(1)的每个之中：
其第一负载连接端(11)被设置在所涉及的第一半导体芯片(1)的与所述第一金属化层(4)相对的侧上；以及
其第二负载连接端(12)被设置在所涉及的第一半导体芯片(1)的与所述第二金属化层(5)相对的侧上。
4.根据权利要求2或3所述的半导体模块(10)，其中，在所述多个第二半导体芯片(2)的每个之中：
其第一负载连接端(21)被设置在所涉及的第二半导体芯片(2)的与所述第一金属化层(4)相对的侧上；以及
其第二负载连接端(22)被设置在所涉及的第二半导体芯片(2)的与所述第二金属化层(5)相对的侧上。
5.根据权利要求1-3中任一项所述的半导体模块(10)，其中，
每个第一半导体芯片(1)的所述第二负载连接端(12)与所述第二金属化层(5)的所述第一分段(51)持续地导电连接；和/或
每个第二半导体芯片(2)的所述第一负载连接端(21)与所述第一金属化层(4)的所述第二分段(42)持续地导电连接。
6.根据权利要求1-3中任一项所述的半导体模块(10)，其中，多个第一通孔接触(61)中的每个被设置在由所述多个第一突出部(511)中的一个和所述多个第二突出部(422)中的一个所组成的另一对(511、422)之间。
7.根据权利要求1-3中任一项所述的半导体模块(10)，其中，所述第一金属化层(4)的所述第二分段(42)和所述第二金属化层(5)的所述第一分段(51)并非通过金属丝键合连接而相互导电地加以连接。
8.根据权利要求2或3所述的半导体模块(10)，其中，
所述多个第一半导体芯片(1)中的每个的所述第一负载连接端(11)与所述第一金属化层(4)的所述第一分段(41)持续地导电连接；和/或
所述多个第二半导体芯片(2)中的每个的所述第二负载连接端(22)与所述第二金属化层(5)的所述第二分段(52)持续地导电连接。
9.根据权利要求8所述的半导体模块(10)，其中，
所述第一金属化层(4)的所述第一分段(41)包括具有多个第三突出部(413)的梳型的结构；
所述第二金属化层(5)的所述第三分段(53)包括具有多个第四突出部(534)的梳型的结构；以及
所述第一金属化层(4)的所述第一分段(41)和所述第二金属化层(5)的所述第三分段(53)由此相互导电地加以连接，即所述电路板包括一定数量的第二通孔接触(62)，其中每个第二通孔接触既在所述多个第三突出部(413)中的任一个处与所述第一金属化层(4)的所述第一分段(41)持续地导电连接，也在所述多个第四突出部(534)中的任一个处与所述第二金属化层(5)的所述第三分段(53)持续地导电连接。
10.根据权利要求9所述的半导体模块(10)，其中，
所述第一金属化层(4)的所述第一分段(41)的所述梳型的结构和所述第一金属化层(4)的所述第二分段(42)的所述梳型的结构相互嵌入；和/或
所述第二金属化层(5)的所述第一分段(51)的所述梳型的结构和所述第二金属化层(5)的所述第三分段(53)的所述梳型的结构相互嵌入。
11.根据权利要求1、2、3、9或10所述的半导体模块(10)，其中所述第一金属化层(4)的所述第一分段(41)和所述第二金属化层(5)的所述第三分段(53)并非通过金属丝键合连接而相互导电地加以连接。
12.根据权利要求1、2、3、9或10所述的半导体模块，其中，
所述第一金属化层(4)被构造为平的层；和/或
所述第二金属化层(5)被构造为平的层。
CN201510266831.8A 2014-05-23 2015-05-22 半导体模块 Active CN105097756B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102014107271.5A DE102014107271B4 (de) 2014-05-23 2014-05-23 Halbleitermodul
DE102014107271.5 2014-05-23

Publications (2)

Publication Number Publication Date
CN105097756A CN105097756A (zh) 2015-11-25
CN105097756B true CN105097756B (zh) 2018-02-02

Family

ID=54431604

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510266831.8A Active CN105097756B (zh) 2014-05-23 2015-05-22 半导体模块

Country Status (3)

Country Link
US (1) US9668350B2 (zh)
CN (1) CN105097756B (zh)
DE (1) DE102014107271B4 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107346765B (zh) * 2016-05-04 2019-11-26 通用电气公司 桥臂电路封装组件及全桥电路封装组件
CN109541424B (zh) * 2018-10-10 2020-02-21 广东省崧盛电源技术有限公司 一种测试pdfn封装mos管电应力装置及开关电源

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6991470B2 (en) * 2002-02-08 2006-01-31 Infineon Technoloies, Ag Circuit carrier and production thereof
US7791208B2 (en) * 2007-09-27 2010-09-07 Infineon Technologies Ag Power semiconductor arrangement
CN102142401A (zh) * 2009-12-01 2011-08-03 英飞凌科技股份有限公司 层压电子器件

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5280194A (en) * 1988-11-21 1994-01-18 Micro Technology Partners Electrical apparatus with a metallic layer coupled to a lower region of a substrate and metallic layer coupled to a lower region of a semiconductor device
JP2002033456A (ja) * 2000-07-18 2002-01-31 Seiko Epson Corp 半導体集積回路における容量素子及びその電源配線
JP4423031B2 (ja) * 2001-09-28 2010-03-03 トランスパシフィック・アクティヴァ，リミテッド・ライアビリティ・カンパニー 高い電流の出力制御のための出力半導体構成素子を備えた装置および該装置の使用
TW200518345A (en) * 2003-08-08 2005-06-01 Renesas Tech Corp Semiconductor device
US8987879B2 (en) * 2011-07-06 2015-03-24 Infineon Technologies Ag Semiconductor device including a contact clip having protrusions and manufacturing thereof
US9123983B1 (en) * 2012-07-20 2015-09-01 Hittite Microwave Corporation Tunable bandpass filter integrated circuit
US9337159B2 (en) * 2013-12-13 2016-05-10 Infineon Technologies Ag Semiconductor package with integrated microwave component
US10211158B2 (en) * 2014-10-31 2019-02-19 Infineon Technologies Ag Power semiconductor module having a direct copper bonded substrate and an integrated passive component, and an integrated power module

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6991470B2 (en) * 2002-02-08 2006-01-31 Infineon Technoloies, Ag Circuit carrier and production thereof
US7791208B2 (en) * 2007-09-27 2010-09-07 Infineon Technologies Ag Power semiconductor arrangement
CN102142401A (zh) * 2009-12-01 2011-08-03 英飞凌科技股份有限公司 层压电子器件

Also Published As

Publication number Publication date
US20150342055A1 (en) 2015-11-26
CN105097756A (zh) 2015-11-25
DE102014107271B4 (de) 2019-11-07
US9668350B2 (en) 2017-05-30
DE102014107271A1 (de) 2015-11-26

Similar Documents

Publication Publication Date Title
CN104681553B (zh) 电子部件
US9106124B2 (en) Low-inductance power semiconductor assembly
CN203882995U (zh) 半导体组件
US9659912B2 (en) Low-inductance circuit arrangement comprising load current collecting conductor track
US7821128B2 (en) Power semiconductor device having lines within a housing
US10903158B2 (en) Semiconductor arrangement having a circuit board with a patterned metallization layer
US20200395344A1 (en) Semiconductor device
US11296601B2 (en) Power transistor with distributed gate
CN103021967A (zh) 具有集成的厚膜印制电路板的功率半导体模块
CN103779339A (zh) 功率半导体模块
EP2862202B1 (en) Substrate for mounting multiple power transistors thereon and power semiconductor module
US10170415B2 (en) Semiconductor device, semiconductor integrated circuit, and load driving device
CN105097756B (zh) 半导体模块
US20150008534A1 (en) Semiconductor device
CN104934398A (zh) 电子部件和引线框架
KR20140131279A (ko) 서브유니트를 포함하는 전력 반도체 모듈 및 이를 포함하는 장치
EP2413354B1 (de) Submodul und Leistungshalbleitermodul
US20070131945A1 (en) Light-emitting semiconductor device with open-bypass function
CN101540313B (zh) 具有接合连接的电路装置
US9571086B1 (en) Bi-directional switch
US20100059795A1 (en) Vertical current transport in a power converter circuit
CN104106136A (zh) 在功率半导体中用于电流传感器的半导体布置
CN106057744A (zh) 半导体模块
US9595487B2 (en) Circuit arrangement and method for manufacturing the same
CN107039415A (zh) 自我平衡式二极管装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant