IT202100022607A1 - Procedimento per fabbricare dispositivi a semiconduttore e dispositivo a semiconduttore corrispondente - Google Patents

Procedimento per fabbricare dispositivi a semiconduttore e dispositivo a semiconduttore corrispondente Download PDF

Info

Publication number
IT202100022607A1
IT202100022607A1 IT102021000022607A IT202100022607A IT202100022607A1 IT 202100022607 A1 IT202100022607 A1 IT 202100022607A1 IT 102021000022607 A IT102021000022607 A IT 102021000022607A IT 202100022607 A IT202100022607 A IT 202100022607A IT 202100022607 A1 IT202100022607 A1 IT 202100022607A1
Authority
IT
Italy
Prior art keywords
tape
substrate
electrically conductive
encapsulation
laminated
Prior art date
Application number
IT102021000022607A
Other languages
English (en)
Inventor
Antonio Bellizzi
Guendalina Catalano
Original Assignee
St Microelectronics Srl
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by St Microelectronics Srl filed Critical St Microelectronics Srl
Priority to IT102021000022607A priority Critical patent/IT202100022607A1/it
Priority to US17/895,783 priority patent/US20230066285A1/en
Publication of IT202100022607A1 publication Critical patent/IT202100022607A1/it

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49527—Additional leads the additional leads being a multilayer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
    • H01L2224/82103—Forming a build-up interconnect by additive methods, e.g. direct writing using laser direct writing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82909—Post-treatment of the connector or the bonding area
    • H01L2224/82951—Forming additional members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

DESCRIZIONE dell?invenzione industriale dal titolo:
?Procedimento per fabbricare dispositivi a semiconduttore e dispositivo a semiconduttore corrispondente?
TESTO DELLA DESCRIZIONE
Campo tecnico
La descrizione ? relativa ai dispositivi a semiconduttore.
Una o pi? forme di attuazione possono essere applicate, per esempio, alla fabbricazione dei dispositivi a semiconduttore usando una tecnologia di strutturazione diretta laser (LDS, ?Laser Direct Structuring?)/interconnessione in rame diretta (DCI, ?Direct Copper Interconnection?).
Una o pi? forme di attuazione possono essere applicate, per esempio, ai package di dispositivi a semiconduttore Quad-Flat No-leads.
Una o pi? forme di attuazione possono essere applicate, per esempio, ai package di dispositivi a semiconduttore di tipo ?slug-up?.
I dispositivi a semiconduttore GaN a 100 V e a 650 V per applicazioni LIDAR sono un esempio di dispositivi che possono beneficiare dalle forme di attuazione.
Sfondo
La strutturazione diretta laser, LDS (spesso indicata anche come tecnologia di interconnessione in rame diretta o DCI) ? stata proposta di recente per sostituire il tradizionale wire bonding nel fornire connessioni elettriche da die a lead in un dispositivo a semiconduttore.
In tali applicazioni si pu? applicare un secondo livello di stampaggio per fornire lead esterni sul package del dispositivo (come nei package Ultra-Thin Quad-Flat Noleads o UQFN).
I processi di stampaggio standard sono limitati a uno spessore minimo di circa 200 micron in quanto per valori inferiori possono insorgere problemi di irregolarit? di spessore.
Nel caso dei dispositivi di potenza MOSFET ?verticali?, una tale limitazione nello spessore dello stampaggio pu? tradursi in una indesiderata limitazione nella resistenza di ?on? da drain a source, RDSON, cio? nella resistenza totale tra drain e source, determinata dalla lunghezza del percorso di interconnessione verticale.
Scopo e sintesi
Uno scopo di una o pi? forme di attuazione ? di contribuire ad affrontare adeguatamente un tale problema.
Secondo una o pi? forme di attuazione, tale scopo pu? essere raggiunto grazie a un procedimento avente le caratteristiche esposte nelle rivendicazioni che seguono.
Una o pi? forme di attuazione sono relative a un dispositivo a semiconduttore corrispondente.
I dispositivi a semiconduttore come menzionato nell?introduzione alla presente descrizione possono essere esempi di tale dispositivo.
Le rivendicazioni sono parte integrante dell?insegnamento tecnico qui fornito con riferimento alle forme di attuazione.
Una o pi? forme di attuazione offrono un approccio per ridurre il percorso di interconnessione verticale, per es., nei transistori MOSFET con l?uso di un nastro laminato sotto vuoto sottile al posto di una seconda fase di stampaggio in un mold chase.
Una o pi? forme di attuazione facilitano la riduzione di un tale percorso di interconnessione verticale a valori bassi da circa 25 micron a circa 40 micron.
Una o pi? forme di attuazione possono contemplare di laminare un nastro elettricamente isolante sopra un primo livello prodotto mediante la tecnologia LDS/DCI o eventualmente altre tecniche di fabbricazione additive, come la tecnologia LIFT (Laser Induced Forward Transfer) o la stampa a getto.
I dispositivi a semiconduttore prodotti secondo le forme di attuazione come qui discusse (un package UQFN, per esempio) possono comprendere lead elettroplaccati in combinazione con un secondo stampo laminato.
Breve descrizione delle figure
Una o pi? forme di attuazione saranno descritte ora, a puro titolo di esempio, con riferimento alle figure annesse, nelle quali:
la Figura 1 ? un esempio della possibile applicazione della tecnologia LDS/DCI alla fabbricazione di dispositivi a semiconduttore,
le Figure da 2 a 5 sono esempi di fasi in forme di attuazione della presente descrizione, e
la Figura 6 ? una vista in pianta di un dispositivo a semiconduttore secondo forme di attuazione della presente descrizione.
Simboli e numeri corrispondenti nelle differenti figure si riferiscono in generale a parti corrispondenti a meno che sia indicato altrimenti.
Le figure sono disegnate per illustrare chiaramente gli aspetti rilevanti delle forme di attuazione e non sono necessariamente riprodotte in scala.
I bordi delle caratteristiche disegnate nelle figure non indicano necessariamente i confini dell?estensione della caratteristica.
Descrizione dettagliata
Nella descrizione che segue sono illustrati vari dettagli specifici, allo scopo di fornire una comprensione approfondita di vari esempi di forme di attuazione secondo la descrizione. Le forme di attuazione possono essere ottenute senza uno o pi? dei dettagli specifici, o con altri procedimenti, componenti, materiali, ecc. In altri casi, operazioni, materiali o strutture note non sono illustrate o descritte in dettaglio onde evitare che vari aspetti delle forme di attuazione siano resi poco chiari.
Un riferimento a ?una forma di attuazione? nel quadro della presente descrizione intende indicare che una particolare configurazione, struttura, o caratteristica descritta con riferimento alla forma di attuazione ? compresa in almeno una forma di attuazione. Per cui, le frasi come ?in una forma di attuazione? o simili che possono essere presenti in vari punti della presente descrizione non fanno necessariamente riferimento esattamente proprio alla stessa forma di attuazione.
Inoltre, particolari conformazioni, strutture o caratteristiche possono essere combinate in un modo adeguato qualsiasi in una o pi? forme di attuazione.
I riferimenti usati qui sono forniti semplicemente per comodit? e quindi non definiscono l?ambito di protezione o la portata delle forme di attuazione.
La Figura 1 ? rappresentativa di una possibile applicazione della tecnologia LDS nel fornire vari tipi di accoppiamento elettrico in un flusso di assemblaggio di un dispositivo a semiconduttore 10, quale un dispositivo a semiconduttore Quad-Flat No-leads.
Attualmente, pi? dispositivi di questo tipo vengono fabbricati simultaneamente per essere alla fine separati in singoli dispositivi tramite una fase di singolazione (?singulation?).
Le figure si riferiscono per semplicit? a un (singolo) dispositivo 10 comprendente un leadframe avente un die pad 12A e una schiera (?array?) di lead 12B intorno al die pad 12A.
Uno o pi? die o chip a semiconduttore 14 sono montati, per esempio attaccati mediante un materiale per attacco di die (non visibile nelle figure) sul die pad 12A. Il die pad 12A pu? agire come un dissipatore del calore prodotto dai die 14 durante il funzionamento.
La designazione ?leadframe? (o ?lead frame?) ? usata correntemente (si veda, per esempio, l?USPC Consolidated Glossary of the United States Patent and Trademark Office) per indicare un telaio di metallo che fornisce supporto (in un die pad 12A, per esempio) a uno o pi? die o chip di un circuito integrato (questi termini sono usati qui come sinonimi), cos? come lead elettrici 12B per interconnettere il circuito integrato nel (nei) die o nel (nei) chip 14 ad altri contatti o componenti elettrici.
Sostanzialmente, un leadframe come qui illustrato comprende una schiera di formazioni elettricamente conduttive (lead) 12B che, da una posizione periferica, si estendono verso l?interno nella direzione di un die o un chip a semiconduttore, formando cos? una schiera di formazioni elettricamente conduttive da uno o pi? die pad 12A configurati per avere almeno un die o un chip a semiconduttore attaccato su di essi.
Questo pu? avvenire mediante mezzi tradizionali, come un adesivo per attacco di die (per esempio, una pellicola per attacco di die o DAF (?Die Attach Film?)).
La Strutturazione Diretta Laser, LDS (spesso indicata anche come tecnologia di interconnessione in rame diretta o DCI) ? una tecnica di lavorazione basata sull?impiego del laser ora ampiamente usata in vari settori dei mercati dell?elettronica di largo consumo e industriale, per esempio per l?integrazione di antenne ad alte prestazioni, in cui una configurazione di antenna pu? essere formata direttamente su una parte di plastica stampata. In un esempio di un processo, le parti stampate possono essere prodotte con resine disponibili in commercio che includono additivi adatti per il processo LDS; a tale scopo ? disponibile attualmente un?ampia gamma di resine, come le resine polimeriche come PC, PC/ABS, ABS, LCP.
Nella LDS, un fascio laser pu? essere usato per trasferire una configurazione (?pattern?) elettricamente conduttiva desiderata su uno stampo di plastica che pu? quindi essere sottoposto a metallizzazione (per esempio, mediante placcatura chimica (?electroless?) con rame o altri metalli) per finalizzare una configurazione conduttiva desiderata.
I documenti come US 2018/342453 A1, US2019/115287 A1, US 2020/203264 A1, US 2020/321274 A1, US 2021/050226 A1, US 2021/050299 A1 o US 2021/183748 A1 (tutti assegnati in titolarit? alla stessa Titolarit? della presente domanda) sono esempi della possibilit? di applicare la tecnologia LDS nella fabbricazione di dispositivi a semiconduttore. Per esempio, la tecnologia LDS facilita la sostituzione di fili, clip o ribbon con linee/vias creati mediante lavorazione a fascio laser di un materiale per LDS seguita dalla metallizzazione (crescita di un metallo, come il rame, attraverso processi chimici e di placcatura, per esempio).
Con riferimento ancora alla Figura 1, un incapsulamento 16 di un materiale per LDS pu? essere stampato sul leadframe 12A, 12B avente i die o i chip a semiconduttore 14 montati su di esso.
Formazioni di accoppiamento da die a lead elettricamente conduttive possono essere fornite (in maniera nota di per s?: si vedano le domande di titolarit? comune citate in precedenza, per esempio) nel materiale per LDS 16.
Come illustrato nella Figura 1, queste formazioni di accoppiamento da die a lead comprendono:
prime vias 181 che si estendono attraverso l?incapsulamento con LDS 16 tra la superficie superiore (anteriore) 16A dell?incapsulamento (opposta al leadframe 12A, 12B) e i pad elettricamente conduttivi (non visibili per motivi di scala) nella superficie superiore o anteriore dei chip o dei die 14,
seconde vias 182 che si estendono attraverso l?incapsulamento con LDS 16 tra la superficie superiore (anteriore) 16A dell?incapsulamento e lead 12B corrispondenti nel leadframe, e
piste (tracce) o linee elettricamente conduttive 183 che si estendono nella superficie superiore o anteriore 16A dell?incapsulamento 16 e che accoppiano elettricamente prime vias 181 con seconde vias 182 selezioiante in modo fornire una configurazione di connessione elettrica (routing) da die a lead desiderata tra i chip o i die 14 e i lead 12B.
Il fatto di fornire le formazioni elettricamente conduttive 181, 182 e 183 da die a lead comporta sostanzialmente di strutturare queste formazioni nel materiale per LDS 16 (per esempio, perforando in esso delle vias nelle posizioni desiderate per le vias 181, 182) e poi la crescita di un materiale elettricamente conduttivo (un metallo come il rame, per esempio) nelle posizioni attivate (strutturate) tramite l?energia di fascio laser.
Ulteriori dettagli sulla lavorazione come discussa in precedenza possono essere ricavati dalle domande di titolarit? comune alle quali si ? fatto riferimento in precedenza, per esempio.
La Figura 1 illustra anche la possibilit? di fornire nell?incapsulamento 16 di materiale per LDS formazioni di accoppiamento da die a die elettricamente conduttive comprendenti:
vias di die elettricamente conduttive 201 che si estendono attraverso l?incapsulamento con LDS 16 tra la superficie superiore (anteriore) 16A dell?incapsulamento e die pad (non visibili per motivi di scala) nella superficie anteriore o superiore dell?uno e dell?altro dei due chip o die 14, e
piste o linee elettricamente conduttive 202 che si estendono a ponte tra le vias di die 201 alla superficie superiore o anteriore 16A dell?incapsulamento 16 per completare una configurazione di accoppiamento da die a die desiderata.
Le formazioni di accoppiamento da die a die 201, 202 possono essere fornite facendo ricorso alle soluzioni (fornitura di un elettrodo di catodo temporaneo per la placcatura del metallo dopo la crescita chimica del metallo o trasferimento del metallo con LIFT dopo la crescita chimica del metallo) come descritte nelle Domande di Brevetto Italiano 102021000020537 (inventori Vitello e Derai) e 102021000020540 (inventori Albertinetti e Alesi), assegnate in titolarit? alla stessa titolare della presente domanda e non ancora accerssibili al pubblico al momento del deposito della presente domanda.
Indipendentemente dai dettagli per fornire le formazioni di accoppiamento 181, 182, 183 e 201, 202, come illustrato nella Figura 1 un ulteriore materiale di incapsulamento 20 (questo pu? essere un materiale non-LDS, come un tradizionale composto per stampaggio di resina epossidica, per esempio) pu? essere stampato sulla struttura per completare il dispositivo 10 al fine di facilitare la sigillatura delle formazioni 181, 182, 201 e delle tracce 183, 202.
Attraverso il materiale di incapsulamento 20 (ulteriore) si pososno formare percorsi di contatto 300 per facilitare l?iniezione/estrazione dei segnali rispetto alle formazioni di accoppiamento 181, 182, 183 e 201, 202 e cos? rispetto ai chip o ai die 14, come indicato dalla freccia S.
Una placcatura di stagno 300A pu? essere fornita alle estremit? distali dei percorsi di contatto 300.
Le fasi discusse in precedenza facilitano la realizzazione di una configurazione di dispositivo adatta all?uso in configurazione di tipo ?die pad up? (vale a dire, con il dispositivo 10 capovolto rispetto alla Figura 1).
In una tale configurazione, la superficie anteriore o superiore dei die a semiconduttore 14 ? rivolta verso il basso, con i lead del package e di interconnessione forniti (si vedano le estremit? distali dei contatti 300 con la placcatura 300A) situati sul lato inferiore o posteriore del package del dispositivo.
Come discusso, i processi di stampaggio standard cos? come usati per fornire l?ulteriore strato di incapsulamento 20 sono limitati a uno spessore minimo di circa 200 micron in quanto per valori inferiori possono insorgere problemi di irregolarit? di spessore.
Una soluzione come illustrata nella Figura 1 soffre pertanto si uno svantaggio relativo allo spessore dello strato 20.
Per esempio, nei dispositivi di potenza MOSFET ?verticali?, la resistenza di ?on? da drain a source, RDSon, cio? la resistenza totale tra drain e source, ? determinata dalla lunghezza dei percorsi di interconnessione verticali come forniti dai contatti 300. Di conseguenza, una tale resistenza di ?on? non pu? essere ridotta sotto il valore corrispondente allo spessore minimo considerato in precedenza.
Tali svantaggi diventano ancora maggiori nel caso dei package multistrato, che possono finire per diventare spessi in modo indesiderato.
In una o pi? forme di attuazione come illustrate nelle Figure da 2 a 6, lo strato di incapsulamento 20 aggiuntivo della Figura 1 ? sostituito da un mold tape (nastro per stampo) 40 laminato sulla struttura sottostante. Tale mold tape laminato pu? quindi essere perforato per aprire delle vias per il routing e la creazione dei lead.
In tal modo, le lunghezze dei contatti come 300 possono essere ridotte a un valore pi? o meno comparabile allo spessore di un tale mold tape (per es., da 25 a 40 micron).
Un tale mold tape ? disponibile in commercio ed ? usato correntemente nella fabbricazione dei dispositivi a semiconduttore, per esempio essendo laminato su un nastro per dicing di supporto, usato come rivestimento sul lato posteriore (?backside?) del wafer nella tecnologia WLCSP (Wafer Level Chip Scale Packaging).
I mold tape disponibili presso LINTEC Corporation, di 23-23, Honcho, Itabashi-Ku, Tokyo, 1730001, Giappone con le denominazioni commerciali LC86R25 e LC88R40, i mold tape delle serie di mold tape EB4000 disponibili presso Hitachi Chemical Co., Ltd. di Grand Tokyo South Tower, 1-9-2 Marunouchi, Tokyo, 100-6606, Giappone, cos? come lo Ajinomoto sheet molding compound disponibile presso Ajinomoto Fine-Techno Co., Inc 1-2 Suzuki-cho, Kawasaki-ku, Kawasaki-shi, 210-0801, Giappone sono esempi di nastri per stampo (mold tape) adatti per l?uso in forme di attuazione.
Le Figure da 2 a 5 sono esempi di una possibile sequenza di fasi in forme di attuazione.
Gli esperti del settore apprezzeranno peraltro la sequenza di fasi o di azioni delle Figure da 2 a 5 ? semplicemente un esempio in quanto:
una o pi? fasi illustrate possono essere omesse, effettuate in modo differente (con altri strumenti, per esempio) e/o sostituite con altre fasi;
si possono aggiungere fasi aggiuntive; e
una o pi? fasi possono essere realizzate in una sequenza differente dalla sequenza illustrata.
Inoltre, per semplicit? e facilit? di comprensione, parti o elementi simili a parti o a elementi gi? discussi con riferimento alla Figura 1 sono indicati in tutte le Figure da 2 a 5 con gli stessi simboli di riferimento che compaiono nella Figura 1.
A meno che il contesto indichi altrimenti, la relativa descrizione fornita con riferimento alla Figura 1 si applicher? dunque anche alle Figure da 2 a 6 e una descrizione corrispondente non sar? ripetuta per queste ultime figure.
Inoltre, il fatto che una certa parte di un elemento sia indicata nelle Figure da 2 a 6 con lo stesso simbolo di riferimento usato nella Figura 1 non implica di necessit? che tale parte di elemento debba essere implementata nelle Figure da 2 a 6 nello stesso modo della Figura 1.
Si apprezzer? peraltro che, negli esempi qui considerati, le formazioni 182 sono usate per fornire connessioni elettriche ai lead 12B (che sono isolati rispetto al die pad 12A), e cos? al substrato (leadframe), come in un tradizionale package Quad-Flat No-leads (QFN). Per i package QFN di tipo ?slug-up? le connessioni sono portate al lato opposto del die pad (sopra il package) e connessioni come le connessioni 182 possono essere qui usate come linee sacrificali per portare la corrente a tutte le altre connessioni (come 183) per un processo di crescita elettrochimica. Queste linee sacrificali possono poi essere eliminate nel resto del processo di assemblaggio: nei QFN di tipo ?slug up? tutti i lead sono creati sopra il package, come rappresentato qui a titolo di esempio per le connessioni 300/300A (tale connessione non essendo presente invece in un QFN tradizionale).
Si apprezzer? cos? che la rappresentazione delle formazioni 182 come qui fornita ? giusto un caso di esempio della possibile applicazione di un nastro laminato sottile 40 come discusso in seguito.
La Figura 2 ? un esempio del risultato di varie fasi che conducono, per es., a die o a chip a semiconduttore 14 che sono attaccati su un leadframe 12A, 12B con un incapsulamento di un materiale per LDS 16 stampato su di esso e a formazioni di accoppiamento da die a lead 181, 182, 183 cos? come a formazioni di accoppiamento da die a die 201, 202 che sono formate in esso, come discusso in precedenza con riferimento alla Figura 1: la relativa descrizione si applica cos? (anche) alla Figura 2.
La Figura 3 ? un esempio di una fase durante la quale un mold tape 40 come discusso in precedenza viene applicato (mediante un montaggio sotto vuoto peraltro convenzionale) sulla struttura della Figura 2.
Il nastro 40 si estender? cos? sopra le piste o le tracce 183, 202, conformandosi strettamente ad esse e dando origine a un profilo esterno ?con protuberanze? (?bumped?).
La Figura 4 ? un esempio di vias 400 perforate attraverso il mold tape 40 laminato, esponendo cos? piste o tracce 183 e 202 (selezionate), al fine di facilitare la creazione di connessioni elettriche a esse attraverso il mold tape.
La perforazione delle vias (ed eventualmente la formazione di tracce o piste conduttive che si estendono tra loro) sopra il mold tape 40 laminato pu? avvenire mediante energia di fascio laser rappresentata schematicamente con LB nella Figura 4. Il tratteggio ? un esempio di un processo di perforazione laser per asportare il materiale del nastro 40 usando un fascio laser (un fascio laser a UV, per esempio).
La Figura 5 ? un esempio di contatti 300 che sono formati nelle vias 400.
In certi esempi, i contatti 300 possono essere fatti crescere elettrochimicamente (mediante un bagno elettrochimico, per esempio).
Per facilitare la creazione delle connessioni 300 riempiendo le vias 400 si pu? usare una tecnologia LIFT (Laser Induced Forward Transfer)
Informazioni generali sul processo LIFT si possono trovare, per esempio, in P. Serra, et al: ?Laser-Induced Forward Transfer: Fundamentals and Applications?, in Advanced Materials Technologies/volume 4, issue 1.
In modo indipendente dalla tecnologia usata per fare crescere i contatti 300, si pu? prevedere una placcatura finale dei lead esposti in 300A, come rappresentato a titolo di esempio nella Figura 5.
La Figura 6 ? una vista in pianta (dall?alto, con riferimento al punto di vista della Figura 5) che rappresenta una possibile distribuzione dei contatti 300 fatti crescere e placcati in 300A sul (lato inferiore o posteriore del) dispositivo 10.
Di nuovo, in modo indipendente dalla tecnologia adottata per fare crescere i contatti 300, questi contatti avranno una lunghezza (un?altezza, in figure come la Figura 5) sostanzialmente corrispondente allo spessore (da 20 a 40 micron) del mold tape 40.
Lo spessore dello strato del mold tape ha il vantaggio di essere costante e controllato (anche per piccoli valori, come indicato) con un valore dello spessore (che determina la lunghezza/altezza dei contatti 300) minore (molto minore, per es., da 20 a 40 micron) dei valori (200 micron minimo) che si possono ottenere in un processo di stampaggio tradizionale dello strato 20, come rappresentato a titolo di esempio nella Figura 1.
Fermi restando i principi di fondo, i dettagli e le forme di attuazione possono variare, anche in modo apprezzabile, rispetto a quanto ? stato descritto, puramente a titolo di esempio, senza uscire dall?ambito di protezione.
L?ambito di protezione ? definito dalle rivendicazioni annesse.

Claims (13)

RIVENDICAZIONI
1. Procedimento, comprendente:
disporre almeno un die a semiconduttore (14) su un substrato (12A, 12B),
stampare un incapsulamento isolante (16) sull?almeno un die a semiconduttore (14) disposto sul substrato (12A, 12B), l?incapsulamento avendo una superficie (16A) opposta al substrato (12A, 12B),
fornire nell?incapsulamento (16) formazioni elettricamente conduttive (181, 182, 183; 201, 202) accoppiate all?almeno un die a semiconduttore (14) disposto sul substrato (12A, 12B),
laminare un nastro (40) sulla superficie (16A) dell?incapsulamento (16) opposta al substrato (12A, 12B), e fornire attraverso il nastro (40) laminato sull?incapsulamento (16) contatti elettricamente conduttivi (300) alle formazioni elettricamente conduttive (181, 182, 183; 201, 202) accoppiate all?almeno un die a semiconduttore (14) disposto sul substrato (12A, 12B).
2. Procedimento secondo la rivendicazione 1, comprendente laminare sulla superficie (16A) dell?incapsulamento (16) opposta al substrato (12A, 12B) un nastro (40) avente uno spessore minore di 200 micron, preferibilmente uno spessore da circa 20 micron a circa 40 micron.
3. Procedimento secondo la rivendicazione 1 o la rivendicazione 2, comprendente laminare detto nastro (40) sulla superficie (16A) dell?incapsulamento (16) opposta al substrato (12A, 12B) mediante una laminazione sotto vuoto, in cui il nastro (40) laminato sulla superficie (16A) dell?incapsulamento (16) si conforma alle formazioni elettricamente conduttive (181, 182, 183; 201, 202) fornite nell?incapsulamento (16).
4. Procedimento secondo una qualsiasi delle rivendicazioni precedenti, in cui fornire contatti elettricamente conduttivi (300) attraverso il nastro (40) laminato sull?incapsulamento (16) comprende:
aprire, preferibilmente con energia di fascio laser (LB), delle vias (400) attraverso il nastro (40) laminato sull?incapsulamento (16), e
formare, preferibilmente mediante deposizione elettrochimica o mediante lavorazione LIFT, Laser Induced Forward Transfer, un materiale elettricamente conduttivo nelle vias (400) aperte attraverso il nastro (40) laminato sull?incapsulamento (16).
5. Procedimento secondo una qualsiasi delle rivendicazioni precedenti, comprendente:
fornire a detti contatti elettricamente conduttivi (300) estremit? distali lasciate esposte dal nastro (40) laminato sull?incapsulamento (16), e
placcare un materiale elettricamente conduttivo (300A) su dette estremit? distali lasciate esposte dal nastro (40) laminato sull?incapsulamento (16), in cui il materiale elettricamente conduttivo (300A) placcato su dette estremit? distali lasciate esposte dal nastro (40) laminato sull?incapsulamento (16) sporge dal nastro (40) laminato sull?incapsulamento (16).
6. Procedimento secondo una qualsiasi delle rivendicazioni precedenti, comprendente:
stampare un incapsulamento isolante (16) di un materiale per strutturazione diretta laser, LDS, sull?almeno un die a semiconduttore (14) disposto sul substrato (12A, 12B),
strutturare dette formazioni elettricamente conduttive (181, 182, 183; 201, 202) accoppiate all?almeno un die a semiconduttore (14) disposto sul substrato (12A, 12B) mediante lavorazione con fascio laser (LB) di detto incapsulamento isolante (16).
7. Procedimento secondo una qualsiasi delle rivendicazioni precedenti, comprendente fornire nell?incapsulamento (16) formazioni elettricamente conduttive (181, 182, 183) accoppiate al substrato (12B).
8. Dispositivo (10), comprendente:
almeno un die a semiconduttore (14) disposto su un substrato (12A, 12B),
un incapsulamento isolante (16) stampato sull?almeno un die a semiconduttore (14) disposto sul substrato (12A, 12B), l?incapsulamento avendo una superficie (16A) opposta al substrato (12A, 12B),
formazioni elettricamente conduttive (181, 182, 183; 201, 202) fornite nell?incapsulamento (16) e accoppiate all?almeno un die a semiconduttore (14) disposto sul substrato (12A, 12B),
un nastro (40) laminato sulla superficie (16A) dell?incapsulamento (16) opposta al substrato (12A, 12B), e contatti elettricamente conduttivi (300) alle formazioni elettricamente conduttive (181, 182, 183; 201, 202) accoppiate all?almeno un die a semiconduttore (14) disposto sul substrato (12A, 12B), i contatti elettricamente conduttivi (300) estendendosi attraverso il nastro (40) laminato sull?incapsulamento (16).
9. Dispositivo (10) secondo la rivendicazione 8, in cui il nastro (40) laminato sulla superficie (16A) dell?incapsulamento (16) opposta al substrato (12A, 12B) ha uno spessore minore di 200 micron, preferibilmente uno spessore da circa 20 micron a circa 40 micron.
10. Dispositivo (10) secondo la rivendicazione 8 o la rivendicazione 9, comprendente detto nastro (40) laminato sotto vuoto sulla superficie (16A) dell?incapsulamento (16), in cui il nastro laminato sottovuoto si conforma alle formazioni elettricamente conduttive (181, 182, 183; 201, 202) fornite nell?incapsulamento (16).
11. Dispositivo (10) secondo una qualsiasi delle rivendicazioni da 8 a 10, in cui:
detti contatti elettricamente conduttivi (300) comprendono estremit? distali lasciate esposte dal nastro (40) laminato sull?incapsulamento (16), e
un materiale elettricamente conduttivo (300A) ? placcato su dette estremit? distali lasciate esposte dal nastro (40) laminato sull?incapsulamento (16), in cui il materiale elettricamente conduttivo (300A) placcato su dette estremit? distali lasciate esposte dal nastro (40) laminato sull?incapsulamento (16) sporge dal nastro (40) laminato sull?incapsulamento (16).
12. Dispositivo (10) secondo una qualsiasi delle rivendicazioni da 8 a 11, comprendente:
un incapsulamento isolante (16) di un materiale per strutturazione diretta laser, LDS stampato sull?almeno un die a semiconduttore (14) disposto sul substrato (12A, 12B), e
dette formazioni elettricamente conduttive (181, 182, 183; 201, 202) accoppiate all?almeno un die a semiconduttore (14) disposto sul substrato (12A, 12B) strutturato mediante lavorazione con fascio laser (LB) di detto incapsulamento isolante (16).
13. Dispositivo (10) secondo una qualsiasi delle rivendicazioni da 8 a 12, comprendente formazioni elettricamente conduttive (181, 182, 183) fornite nell?incapsulamento (16) e accoppiate al substrato (12A, 12B).
IT102021000022607A 2021-08-31 2021-08-31 Procedimento per fabbricare dispositivi a semiconduttore e dispositivo a semiconduttore corrispondente IT202100022607A1 (it)

Priority Applications (2)

Application Number Priority Date Filing Date Title
IT102021000022607A IT202100022607A1 (it) 2021-08-31 2021-08-31 Procedimento per fabbricare dispositivi a semiconduttore e dispositivo a semiconduttore corrispondente
US17/895,783 US20230066285A1 (en) 2021-08-31 2022-08-25 Method of manufacturing semiconductor devices and corresponding semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
IT102021000022607A IT202100022607A1 (it) 2021-08-31 2021-08-31 Procedimento per fabbricare dispositivi a semiconduttore e dispositivo a semiconduttore corrispondente

Publications (1)

Publication Number Publication Date
IT202100022607A1 true IT202100022607A1 (it) 2023-03-03

Family

ID=78333185

Family Applications (1)

Application Number Title Priority Date Filing Date
IT102021000022607A IT202100022607A1 (it) 2021-08-31 2021-08-31 Procedimento per fabbricare dispositivi a semiconduttore e dispositivo a semiconduttore corrispondente

Country Status (2)

Country Link
US (1) US20230066285A1 (it)
IT (1) IT202100022607A1 (it)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090072379A1 (en) * 2007-09-14 2009-03-19 Infineon Technologies Ag Semiconductor device
US20110127675A1 (en) * 2009-12-01 2011-06-02 Infineon Technologies Ag Laminate electronic device
US20180342453A1 (en) 2017-05-23 2018-11-29 Stmicroelectronics S.R.L. Method of manufacturing semiconductor devices and corresponding product
US20190115287A1 (en) 2017-10-12 2019-04-18 Stmicroelectronics S.R.L. Method of manufacturing semiconductor devices, corresponding device and circuit
US20200203264A1 (en) 2018-12-24 2020-06-25 Stmicroelectronics S.R.L. Method of manufacturing semiconductor devices and corresponding semiconductor device
US20200321274A1 (en) 2019-04-05 2020-10-08 Stmicroelectronics S.R.L. Method of manufacturing leadframes for semiconductor devices, corresponding leadframe and semicondctor device
US20210050299A1 (en) 2019-08-16 2021-02-18 Stmicroelectronics S.R.L. Method of manufacturing semiconductor devices and corresponding semiconductor device
US20210050226A1 (en) 2019-08-16 2021-02-18 Stmicroelectronics S.R.L. Method of manufacturing semiconductor devices and corresponding semiconductor device
US20210183748A1 (en) 2019-12-17 2021-06-17 Stmicroelectronics S.R.L. Method of manufacturing semiconductor devices and corresponding semiconductor device
DE102021102421A1 (de) * 2020-02-04 2021-08-26 Semiconductor Components Industries, Llc Halbleitergehäuse unter Verwendung von Gehäuse-in-Gehäuse-Systemen und zugehörige Verfahren

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090072379A1 (en) * 2007-09-14 2009-03-19 Infineon Technologies Ag Semiconductor device
US20110127675A1 (en) * 2009-12-01 2011-06-02 Infineon Technologies Ag Laminate electronic device
US20180342453A1 (en) 2017-05-23 2018-11-29 Stmicroelectronics S.R.L. Method of manufacturing semiconductor devices and corresponding product
US20190115287A1 (en) 2017-10-12 2019-04-18 Stmicroelectronics S.R.L. Method of manufacturing semiconductor devices, corresponding device and circuit
US20200203264A1 (en) 2018-12-24 2020-06-25 Stmicroelectronics S.R.L. Method of manufacturing semiconductor devices and corresponding semiconductor device
US20200321274A1 (en) 2019-04-05 2020-10-08 Stmicroelectronics S.R.L. Method of manufacturing leadframes for semiconductor devices, corresponding leadframe and semicondctor device
US20210050299A1 (en) 2019-08-16 2021-02-18 Stmicroelectronics S.R.L. Method of manufacturing semiconductor devices and corresponding semiconductor device
US20210050226A1 (en) 2019-08-16 2021-02-18 Stmicroelectronics S.R.L. Method of manufacturing semiconductor devices and corresponding semiconductor device
US20210183748A1 (en) 2019-12-17 2021-06-17 Stmicroelectronics S.R.L. Method of manufacturing semiconductor devices and corresponding semiconductor device
DE102021102421A1 (de) * 2020-02-04 2021-08-26 Semiconductor Components Industries, Llc Halbleitergehäuse unter Verwendung von Gehäuse-in-Gehäuse-Systemen und zugehörige Verfahren

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
P. SERRA ET AL.: "Laser-Induced Forward Transfer: Fundamentals and Applications", ADVANCED MATERIALS TECHNOLOGIES, vol. 4

Also Published As

Publication number Publication date
US20230066285A1 (en) 2023-03-02

Similar Documents

Publication Publication Date Title
CN103383921B (zh) 半导体封装件及其形成方法
EP3198640B1 (en) Method of forming a semiconductor package
US7972906B2 (en) Semiconductor die package including exposed connections
US8304294B2 (en) Lead frame substrate and method of manufacturing the same
US10312212B2 (en) Self-adhesive die
CN102386106A (zh) 部分图案化的引线框以及在半导体封装中制造和使用其的方法
US10643940B2 (en) Electronic device with die being sunk in substrate
CN103377951A (zh) 半导体器件的制造方法和半导体器件
US20230245944A1 (en) Fan-out type package preparation method of fan-out type package
US11437247B2 (en) Semiconductor package structure and method for manufacturing the same
CN102468194A (zh) 半导体器件封装方法及半导体器件封装
US20120000697A1 (en) Printed circuit board and method of manufacturing the same
US10651109B2 (en) Selective plating of semiconductor package leads
CN219497789U (zh) 半导体器件
CN218867105U (zh) 电极和电子器件
IT202100022607A1 (it) Procedimento per fabbricare dispositivi a semiconduttore e dispositivo a semiconduttore corrispondente
CN110383471B (zh) 用于制造用于集成电路封装的引线框架的方法
CN103824820A (zh) 引线框区域阵列封装技术
US20230360928A1 (en) Method for manufacturing semiconductor devices and corresponding semiconductor device
CN104425398A (zh) 半导体封装、制造半导体封装的方法和叠层式半导体封装
CN116978794B (zh) 一种焊盘芯片plp封装方法
US20240145429A1 (en) Method of manufacturing semiconductor devices, corresponding leadframe, mold and semiconductor device
CN218333795U (zh) 半导体器件
CN220510010U (zh) 半导体器件
CN117012651A (zh) 用于制造半导体设备的方法和对应的半导体设备