CN102124726B

CN102124726B - 具有可选择的硬接线归组的cmos图像传感器

Info

Publication number: CN102124726B
Application number: CN2009801315701A
Authority: CN
Inventors: 海因里希·谢曼; 彼得勒斯·G·M·森坦; 萨拜因·罗思; 丁文庆
Original assignee: Thomson Licensing SAS
Current assignee: Thomson Licensing SAS
Priority date: 2008-08-13
Filing date: 2009-08-11
Publication date: 2013-06-19
Anticipated expiration: 2029-08-11
Also published as: EP2629510A1; JP5592369B2; US20110128425A1; US8704926B2; KR20110045002A; KR101469311B1; JP2011530920A; WO2010018179A1; EP2311249B1; EP2154879A1; CN102124726A; EP2311249A1

Abstract

一种CMOS图像传感器允许选择性地输出两个垂直分辨率之一，例如，1080至720行。通过使用更小的子像素核，完全地在图像传感器芯片上实现扫描转换，所述更小的子像素核可以通过开关晶体管电气组合。CMOS图像传感器的基本电路具有排列成行和列的许多像素单元。每个像素单元具有将入射光转化为电荷的光敏元件、以及第一传送元件。在同一列中连续排列的m个像素单元的第一传送元件被安排用于将在曝光期间在相应的m个光敏元件中生成的电荷传送到被提供给相应m个像素单元的组的单个第一电荷存储元件。在示例性实施例中切换方案允许组合两个或三个在垂直方向上相邻的子像素核的信号信息。

Description

具有可选择的硬接线归组的CMOS图像传感器

技术领域

本发明涉及一种CMOS图像传感器，其被适配为通过物理图像传感器像素的归组(binning)或组合，选择性地产生两种可能的图像分辨率中之一。

背景技术

存在许多HDTV格式，其中，垂直方向上视频行的数量与垂直方向上每视频行上的水平像素的数量可以不同。常见格式有垂直方向上720行以及每行上1280个像素，也被称为1280x720，或垂直方向上1080行以及每行上1920个像素，也被称为1920x1080。

有能力选择性地产生这两种HDTV格式中任何一种HDTV格式的照相机可能由于其灵活性而受到青睐。可以用于以两种格式产生视频信号的单个照相机可降低成本，并简化事件覆盖的逻辑设计(logistics)以及规划。

能在垂直分辨率1080和720行之间切换的照相机当今不常见。存在极少数可以提供该期望的灵活性的照相机，其使用特殊的传统CCD成像器，然而，不能以能用于CMOS成像器的方式在一个芯片上制造具有相同功能的CCD成像器。

通常，已知几种用于提供允许以各种视频格式输出视频的成像器的方式。

一种已知解决方法在图像传感器上修改所谓的“感兴趣区域”。在此类图像传感器中，在更低的分辨率模式下仅读出并使用图像传感器阵列的中间部分。该方法也被称为“裁切(cropping)”或“数字变焦”。可以通过丢弃实际上已经被读出但因为其处在感兴趣区域之外而不被需要的像素，或通过仅读出在期望的视频格式中所需要的那些像素，来实施该方法。仅读出实际需要的那些像素的一个好处在于：增加最高可能的帧速率。然而，改变了观看角度，从而同一镜头动作更像“变焦(zoom)”或“望远(tele)”，并且不能提供广角焦距。该行为也被称为“焦距增加(multiplication)”或焦距虚拟延长，即，镜头焦距在更低分辨率模式下比在更高分辨率模式下显得更长。该属性可与所谓数字变焦相比较，所谓数字变焦使用更少量的实际像素来填充屏幕或取景器。进一步，对于相同的观看角度与将被捕捉的对象的距离，景深被改变。例如，利用同一镜头光圈、或光圈数从同一位置拍摄，但是放大图像至给定参考尺寸，将产生减小的景深。另一方面，拍摄相似取景的照片(similarly-framed shot)越小，图像传感器的景深越大。这可能被认为是不期望的，由于其可能改变了摄像师的期望图像构成。更进一步，镜头为不必要的庞大并沉重。更进一步，当切换到更低分辨率格式时，性能(例如SNR)没有增强，如同对于其它方法的情况一样。

另一种已知解决方法是：在使用传感器的更高分辨率捕捉到图像后，在数字域中进行扫描转换。这里，源自传感器IC的图像总是具有相同的更高的分辨率格式。通过实现在成像器外部的数字滤波器来进行垂直缩放，即垂直方向上行数量的减少。以相同方式，在捕捉到场景后，可在数字域中选择感兴趣区域。在该方法中，成像器的帧读出速度与更高分辨率相比没有改变，这可能被认为是缺点。进一步，由于所需要的处理，***的功耗将更高。

还有另一种已知解决方法是：使用模拟信号处理在图像传感器芯片内进行扫描转换。在像素单元的逐行读出处理期间，来自不同行的信号在列读出电路中被加权并相加。实际上，这实现了垂直滤波以及采样率转换处理。该类扫描转换的示例可在欧洲专利申请no.EP 07301330中被找到。

也已知，依照所期望的分辨率，将许多更小的子像素编组在一起。该处理也被称为归组(binning)。在该情况下，成像器阵列包含更大数量的具有被称为子像素的更小像素单元的行。对于能容纳垂直方向上1080与720行的照相机，整个阵列中有2160行子像素可适用。如果组合2个在垂直方向上相邻的子像素的组，将导致垂直方向上1080行。如果组合3个在垂直方向上相邻的子像素的组，将导致垂直方向上720行。

图1图解地展示了具有子像素的图像传感器的细节，该子像素可用两种方式来编组。在图中，展示了图像传感器的六个在垂直方向上相邻的行以及两个在水平方向上相邻的列。图像传感器可有更大数量的行与列，例如，2160在垂直方向上相邻的行，如上段所提出的。

在图中左边部分，形成了各个具有三个子像素1的组2。各组由周围的框以及阴影图案表示出。该模式下，上面讨论的示范性归组将导致垂直方向上720行。在图中右半部分，展示了图像传感器的同样的六个在垂直方向上相邻的行以及两个在水平方向上相邻的列。这里，形成了各个具有两个子像素1的组3。再一次，各组由周围的框以及阴影图案示出。该模式下，上面讨论的示范性归组将导致垂直方向上1080行。

该解决方法尤其适用于CCD图像传感器，在CCD图像传感器中可以以低额外努力来实现该解决方法。

US 7,091,466 B2展示了允许在列线级上组合多种像素信号的相关CMOS图像传感器。所述已知实现方式由于在合并作为结果的信号之前提供给每个像素的独立放大器而可能遭受较差的线性。

EP 1 102 323 A1公开了其中可以通过FET开关连接两个或多个像素的光电子传感器。每个像素包括用于电荷储存的专门的浮动扩散区域、以及放大器，还有选择开关。FET开关与光敏二极管直接连接。该实现方式展示了相对较高的电路复杂性。

WO 2006/130518 A1公开了包括多个像素的CMOS图像传感器，每个像素具有浮动扩散区域，其中许多像素的浮动扩散区域可通过开关相连接以用于将像素归组。该已知电路展示了相对较高的电路复杂性，其降低了可用于光敏元件的区域。

EP 1 271 930 A2公开了与WO 2006/130518 A1近似的CMOS图像传感器，但提出使用开关连接电容而不是浮动扩散区域。该已知电路也展示了相对较高的电路复杂性并也具有减少的感光区域。

从而，期望提供能够将子像素核的组归组的CMOS成像器，该成像器在保持相同的在其上捕捉图像的有效区域的同时可以选择性地以两种不同的垂直分辨率捕捉图像，并且在保持全局快门功能的同时减少电路的复杂性。

发明内容

根据本发明，通过使用更小的子像素核，完全地在图像传感器芯片上实现从第一到第二垂直分辨率的垂直扫描转换(例如，1080到720行)，所述更小的子像素核可以通过开关晶体管电气组合。在一种示范性实施例中，切换方案允许组合两个或三个在垂直方向上相邻的子像素核的信号信息。

本发明CMOS图像传感器的实施例具有排列成行和列的许多像素单元。每个像素单元具有将入射光(impinging light)转化为电荷的光敏元件以及第一传送元件。在同一列中连续排列的m个像素单元的第一传送元件被安排用于将在曝光期间在相应的m个光敏元件中生成的电荷传送到被提供给相应m个像素单元的组的单个电荷存储元件。

在本发明CMOS成像器的改进中，在同一列中连续排列的m个像素单元的组中的至少一个像素单元具有第二传送元件。n个像素单元的第二传送元件(n不等于m)被安排用于将在曝光期间在相应的n个光敏元件中生成的电荷传送到被提供给相应n个像素单元的组的单个电荷存储元件。

在本发明CMOS成像器的一种示范性实施例中，在同一列中的六个连续像素单元的组中，中间的两个连续像素单元被提供有第二传送元件，用于将在曝光期间在对应的两个光敏元件中生成的电荷传送到对应的单个电荷存储单元。

在本发明的CMOS成像器的上述示例性实施例的改进中，在同一列中连续排列的并且没有第二传送元件的n个像素单元的第一传送元件可被控制用于将在曝光期间在相应的n个光敏元件中生成的电荷传送到被提供给所述像素单元组成其一部分的相应m个像素单元的组的单个电荷存储元件。在本发明CMOS成像器的优选实施例中，在同一列中的六个连续像素单元的组中，排列顶部的两个连续像素单元与底部的两个连续像素单元，并且可以控制所述顶部的两个连续像素单元与底部的两个连续像素单元用于将在曝光期间在相应的n个光敏元件中生成的电荷传送到相关联的单个电荷存储元件。

在本发明CMOS成像器的改进中，向每个光敏元件都提供了复位元件，该复位元件被排列为可切换地将光敏元件与复位电位相连接。

在具有第一与第二传送元件的本发明CMOS成像器的进一步改进中，如果操作性地将m个像素单元编组在一起以使用第一传送元件获得图像，则第二传送元件可被控制以通过与第二传送元件相关联的电荷存储元件的对应复位元件来将光敏元件与复位电位相连接，并且如果操作性地将n个像素单元编组在一起以使用第二传送元件获得图像，则第一传送元件可被控制以通过与第一传送元件相关联的电荷存储元件的对应复位元件来将光敏元件与复位电位相连接。

在本发明CMOS成像器的另一种改进中，每个电荷存储元件都配备有用于复位相应电荷存储元件的复位元件。复位元件可切换地将电荷存储元件与复位电位相连接。

在本发明CMOS成像器的另一种改进中，向每个相应电荷存储元件都提供了放大器。向每个放大器都提供了开关元件，用于将放大器的输出与多条读出线之一相连接，每条读出线由在同一列中排列的多个像素单元共享。

电荷存储元件可包括在芯片、浮动扩散区域、偏压或非偏压PN结(PN-doted)区域等上集成的电容。开关可包括FET晶体管、传输门等。光敏元件可包括光敏二极管、光敏晶体管等。

在优选实施例中，将两个或三个子像素核(例如，5-T，或5晶体管像素结构)耦合，其中向每一个由两个或三个光敏二极管组成的集合提供单个浮动扩散区域。根据该模式，被耦合的像素单元的传输门被用于将两个或三个光敏二极管与相应的单个浮动扩散区域相耦合。使用5-T像素单元有利地允许全局快门功能。

本发明CMOS成像器的一个实施例具有排列成行和列的许多像素单元。每个像素单元具有将入射光转化为电荷的光敏元件以及第一传送元件。在同一列中连续排列的m个像素单元的第一传送元件被排列用于将在曝光期间在相应的m个光敏元件中生成的电荷传送到被提供给相应m个像素单元的组的单个第一电荷存储元件。m个连续像素单元的组的至少一个像素单元具有第二传送元件，其被安排用于将在对应光敏元件中生成的电荷传送到被提供给n个连续像素单元的组的单个第二电荷存储元件。向每个相应电荷存储元件都提供放大器，并且向每个放大器都提供开关元件，该开关元件将放大器的输出与多条读出线之一相连接。每条读出线由在同一列中排列的多个像素单元共享。一种用于在双分辨率读出模式下控制上面描述的CMOS成像器的方法，在第一分辨率读出模式下，包括如下步骤：

-复位至少m个连续像素单元的光敏元件；

-曝光所述CMOS图像传感器于入射光下；

-在曝光后，控制被曝光的像素单元的第一传输元件，以将在曝光期间积累的电荷传送到与相应m个像素单元的组相关联的相应单个第一电荷存储元件；

-控制与已经向其传送了电荷的电荷存储元件相关联的开关元件、以及放大器，以将所述放大器的输出与读出线相连接，从而读出与被曝光的像素单元组对应的信号；

-在读出后，复位与相应m个像素单元的组相关联的电荷存储元件。

在第二分辨率读出模式下，包括如下步骤：

-复位至少n个连续像素单元的光敏元件，n不等于m；

-曝光所述CMOS图像传感器于入射光下；

-在曝光后，控制被曝光的像素单元的第二传输元件，以将在曝光期间积累的电荷传送到与相应的n个像素单元的组相关联的相应单个第二电荷存储元件；

-控制与已经向其传送了电荷的电荷存储元件相关联的开关元件、以及放大器，以将所述放大器的输出与读出线相连接，从而读出与被曝光的像素单元组对应的信号；以及

-在读出后，复位与相应n个像素单元的组相关联的电荷存储元件。

所述方法在所述第二分辨率读出模式下，在曝光之后，进一步可以包括以下步骤：控制没有第二传送元件的，n个连续像素单元的组的第一传送元件，以将在曝光期间积累的电荷传送到与相应n个像素单元的组相关联的单一第一电荷存储元件；

为了在任一分辨率读出模式下实施相关双采样功能，该方法也可以包括如下步骤：

-在复位光敏元件之后并且在曝光光敏元件之前，控制相应连续像素单元组的所述第一或第二传送元件，以将与所述复位状态对应的电荷传送至与相应像素单元组相关联的相应单个电荷存储单元；

-控制所述开关元件，以将所述放大器的输出与读出线相连接，从而读出与未曝光的像素单元组对应的信号；以及

-在读出后，复位所述电荷存储元件。

为了实现全局快门功能，所述方法可进一步包括：对于所述CMOS图像传感器的全部像素单元，基本上同时执行所述复位步骤以及所述传送步骤。

在实现全局快门功能的所述方法的改进中，在开始曝光之前，全部像素单元的所述光敏元件保持于复位状态。在所述曝光时间结束后，基本上同时控制所有像素单元组的所述第一或第二传送元件，以将在曝光期间积累的电荷传送到相应的相关联电荷存储元件。

附图说明

下面，将参照附图描述本发明。图中：

图1图解地展示了具有子像素核的图像传感器的细节，所述子像素核可以以两种方法被编组；

图2展示了CMOS图像传感器的普通5-T像素单元；

图3展示了根据本发明第一实施例在第一分辨率模式下的CMOS成像器的细节；

图4展示了根据本发明第一实施例在第二分辨率模式下的CMOS成像器的细节；

图5展示了根据本发明第二实施例在第一分辨率模式下的CMOS成像器的细节；以及

图6展示了根据本发明第二实施例在第二分辨率模式下的CMOS成像器的细节。

图中，在适当时，以相同的参考符号指代类似的元素。

具体实施方式

已经在本说明书现有技术部分描述了图1，因此将不再参照。

图2展示了两个普遍已知的5-T或5晶体管CMOS成像器像素单元10。每个由虚线框所指示的像素单元10包括：第一开关或传送元件Tb0、Tb1，以及复位开关或复位元件Ta0、Ta1。开关或传送元件可为，例如，MOS晶体管或传输门。进一步，在每个像素单元10中，提供了光敏二极管PD0、PD1。复位元件Ta0、Ta1由公共控制线G_Reset控制，并且被安排用于在曝光之前复位光敏二极管PD0、PD1。在可同时复位全部光敏二极管的情况下，可达到全局的或同步的快门功能。提供第一传送元件Tb0、Tb1用于将在曝光期间通过光敏二极管PD0、PD1收集的电荷传送到相应存储元件F0、F1。通过对应的控制线CTb0、CTb1控制第一传送元件Tb0、Tb1。存储元件F0、F1可被实施为例如成像器芯片中集成的浮动扩散区域、或电容(未示出)。可通过被对应控制线CR0、CR1控制的复位元件R0、R1将存储元件F0、F1复位至初始状态。复位元件R0、R1将存储元件F0、F1与复位电位相连接。放大器A0、A1与存储元件F0、F1相连接，以放大由存储元件F0、F1中存在的电荷所表示的信号。可将放大器A0、A1实施为，例如，源极跟随器结构的晶体管。提供开关元件Sb0、Sb1，将放大器A0、A1的输出连接至公共列线COL。通过对应的控制线CS0、CS1控制开关元件S0、S1。控制线CR0、CR1、CS0、CS1以及CTb0、CTb1可充当图像传感器的一整行像素的控制线，或一整行的一部分的控制线。

图3展示了根据本发明第一实施例在第一分辨率模式下的CMOS成像器的细节。图中展示了CMOS成像器的六个在垂直方向上相邻的子像素核12、13。第一类型的子像素核12具有光敏二极管PDX以及第一传送元件TbX，还有复位元件TaX(X范围从0到5，指示在图中的垂直位置)，以与图2中展示的像素相同的方式排列。然而，安排第一类型的一对两个子像素核12的第一传送元件TbX，以便可切换地将相应的光敏二极管连接至被提供给每一对子像素核12的相应单个电荷存储元件FX。第二类型的子像素核13另外具有第二传送元件Tc2、Tc3，其以与对应的第一传送元件Tb2、Tb3类似的方式连接至相应的光敏二极管PD2、PD3。然而，安排第二类型的子像素核13的第二传送元件Tc2、Tc3，以便可切换地将相应的光敏二极管连接至与各自相邻的第一类型的一对子像素核12相关联的单个电荷存储元件FX。复位元件TaX被提供来允许全局快门操作，并且可被实施为类似于第一与第二传送元件的传送门。进一步，提供复位元件R0、R1、R2，以在电荷存储元件F0、F1、F2接收在各自相关联的光敏二极管中新生成的电荷之前将其复位至初始状态。

在第一读出模式下，以下述方法控制各组第一类型的两个相邻子像素核12的第一传送元件Tb0、Tb1与Tb4、Tb5，以及各组第二类型的两个相邻子像素13的第一传送元件Tb2、Tb3：将由入射在对应的光敏二极管PD0、PD1、PD2、PD3、PD4以及PD5上的光生成的电荷传送至相应的电荷存储元件F0、F1与F2。以下述方法控制第二类型的子像素核13的第二传送元件Tc2、Tc3：其不传送电荷。为了更好的可视性，框中展示的各编组的子像素核具有不同的阴影。

图4展示了与图3相同的电路，但是用不同的阴影指示了在第二读出模式下不同的子像素核编组。在第二读出模式下，以与第一读出模式下相同的方法控制各组第一类型的两个相邻子像素核12的第一传送元件Tb0、Tb1以及Tb4、Tb5。然而，以下述方法控制第二类型的子像素核13的第一传送元件Tb2、Tb3：其不传送电荷。相反，以下述方法控制第二类型的子像素核13的第二传送元件Tc2、Tc3：其传送电荷至与各自相邻的第一类型的子像素核12组相关联的电荷存储元件F0、F2。

图3与图4中所示的示范性CMOS成像器结构每列像素需要三条列线：电源电压、全局复位线G_Reset以及用于读出所获得的信号的列COL12。需要注意的是：根据是否期望允许单独地复位相应的电荷存储元件F0、F1、F2，用于控制复位元件R0、R1、R2的控制线可能为单独控制线或共享控制线。

一旦由入射到光敏二极管PD0、PD1、PD2的光生成的电荷被传送至相应的电荷存储元件F0、F1、F2，其以普遍已知的方式被放大并读出。为了该目的，提供了放大器A0、A1、A2，还有开关元件S0、S1、S2。

图5展示了根据本发明第二实施例在第一分辨率模式下的CMOS成像器。在该实施例中，全部子像素核14都相同，并且仅有两个连接到每个光敏二极管PDX的传送元件TaX，TbX。又一次，使用X来指示各元件的位置。由两个相邻子像素核14组成的组的传送元件TaX可切换地将相应组的光敏二极管PDX对连接至相应的单个电荷存储元件FaX。例如，光敏二极管PD1与PD2可以通过传送元件Ta0与Ta1被连接至电荷存储元件Fa0。复位元件RaX与每个电荷存储元件FaX相关联。进一步，向每个电荷存储元件FaX都提供了放大器AaX。开关元件SaX选择性地将放大器AaX的输出连接至列读出线COL01。由三个连续子像素核14组成的组的传送元件TbX可切换地将各组的三联组光敏二极管PDX连接至相应的单个电荷存储元件FbX。例如，光敏二极管PD0、PD1与PD2可通过传送元件Tb0、Tb1与Tb2被连接至电荷存储元件Fb0。与每个电荷存储元件FbX相关联有复位元件RbX。进一步，向每个电荷存储元件FbX都提供了放大器AbX。开关元件SbX选择性地将放大器AbX的输出连接至列读出线COL12。需要注意的是：列读出线可能被用于两个读出模式的每一个，即，相邻列的开关元件SaX与SbX可能被连接至同一列读出线。根据期望的读出模式，可单独地或成组地控制复位线RaX与/或RbX。在该实施例中，将每个光敏二极管连接至两个传输门，并且全部子像素核都相同，允许更好的整体校准(alignment)与匹配，提供了均匀的传感器。

在第一读出模式下，在曝光后，以下述方法控制由两个相邻子像素核14组成的组的传送元件TaX：将由入射在对应的光敏二极管PDX上的光生成的电荷传送至各自相关联的电荷存储元件FaX。不言而喻，在电荷存储元件FaX接收新生成的电荷之前，已经通过相应地控制复位元件RaX复位了电荷存储元件FaX。以普遍已知的方式执行与在电荷存储元件FaX中存储的电荷对应的信号的读取，所述普遍已知的方式涉及与相应的电荷存储元件FaX相关联的放大器AaX以及开关元件SaX。在第一读出模式下，通过相应地控制传送元件TbX以及复位元件RbX，来复位光敏二极管PDX。在第一读出模式下光敏二极管PDX复位期间，也复位电荷存储元件FbX。在第一读出模式下，没有使用与电荷存储元件FbX相关联的放大器AbX以及开关元件SbX。围绕子像素核14的框的不同的阴影指示第一读出模式下将相邻子像素核14编组成对。

图6展示了根据本发明第二实施例在第二分辨率模式下的CMOS成像器。图6展示了与图5相同的电路，但是用不同的阴影指示了在第二读出模式下不同的子像素核编组。在第二读出模式下，在曝光后，以下述方法控制由三个连续子像素核14组成的组的传送元件TbX：将入射在对应的光敏二极管PDX上的光生成的电荷传送至各自相关联的电荷存储元件FbX。不言而喻，在电荷存储元件FbX接收新生成的电荷之前，已经通过相应地控制复位元件RbX复位了电荷存储元件FbX。以普遍已知的方式执行与在电荷存储元件FbX中存储的电荷对应的信号的读取，所述普遍已知的方式涉及与相应的电荷存储元件FbX相关联的放大器AbX以及开关元件SbX。在第二读出模式下，通过相应地控制传送元件TaX以及复位元件RaX，来复位光敏二极管PDX。在第二读出模式下光敏二极管PDX复位期间，也复位电荷存储元件FaX。在第二读出模式下，没有使用与电荷存储元件FaX相关联的放大器AaX以及开关元件SaX。围绕子像素核14的框的不同的阴影指示第二读出模式下将连续子像素核14编组成三联组。

通过在相应的读出模式下使用不被用于读出相应编组的子像素核的结果的传送元件和复位元件，来同时复位光敏二极管以便达到全局快门操作。

简而言之并使用上文中进一步论述的垂直方向上1080或720行的两个示例性分辨率，可解释本操作如下：当读取垂直方向上1080行时，排在子像素左边的元件被用于读出，而排在子像素右边的元件被用于复位以及全局快门功能。当读取垂直方向上720行时，排在子像素右边的元件被用于读出，而排在子像素左边的元件被用于复位以及全局快门功能。

因为没有从内插算法建立的额外混叠成分等，物理子像素核的编组允许在任一分辨率模式下达到最好图像质量。进一步，当与裁切图像比较时，改善了信噪比。同样，可独立于分辨率模式使用相同的镜头设置，并且在两种分辨率模式下视场、景深以及其它光学属性保持不变。更进一步，由于减少了将要读出的像素数量，更低的分辨率格式允许更快的帧读出。子像素核的归组可有利地被用于没有任何数字处理能力的传感器***，例如，仅有模拟输出的***。进一步，设计实现仅在像素级上。列电路块、外设、定时控制没有改变。同样，在IC外部，不需要对电路、信号处理等的改变。

可在列读出电路或后续处理步骤中执行在水平方向上相邻的像素的归组。其允许在两个方向，水平方向与垂直方向，组合许多子像素核，以实现基本上正方形的输出像素。取决于实现方式，子像素的感光区域可能不是完美的正方形，而具有大体上长方形状。

Claims

1.一种CMOS图像传感器，其具有许多排列成行和列的像素单元，每个像素单元具有将入射光转化成电荷的光敏元件（PD0,PD1，…,PDn）、以及第一与第二传送元件（Tb0…Tb5;Ta0…Ta5），其特征在于：在同一列中连续排列的m个像素单元的所述第一传送元件被安排用于将在曝光期间在相应的m个光敏元件（PD0,PD1;PD2,PD3;PD4,PD5）中生成的电荷传送到被提供给相应m个像素单元的组的单个电荷存储元件（Fb0;Fb1），并且在同一列中连续排列的n个像素单元的所述第二传送元件被安排用于将在曝光期间在相应的n个光敏元件（PD0,PD1;PD2,PD3;PD4,PD5）中生成的电荷传送到单个电荷存储元件（Fa0,Fa1,Fa2），其中，m不等于n。

2.如权利要求1所述的CMOS图像传感器，其中，在将m个像素单元编组在一起的情况下，控制所述第二传送元件（Ta0…Ta5），以便通过相关联的电荷存储元件（Fa0…Fa2）的对应复位元件（Ra0…Ra2）将光敏元件（PD0…PD5）与复位电位相连接，并且在将n个像素单元编组在一起的情况下，控制所述第一传送元件（Tb0…Tb5）以便通过与相关联的电荷存储元件（Fb0,Fb1）的对应复位元件（Rb0,Rb1）将光敏元件（PD0…PD5）与复位电位相连接。

3.如权利要求1或2所述的CMOS图像传感器，其中，每个电荷存储元件（Fa0…Fa2,Fb0,Fb1）分别被提供有复位元件（R0…R2;Ra0…Ra2,Rb0,Rb1）用于复位所述电荷存储元件，其中，所述复位元件可切换地将相应电荷存储元件与复位电位相连接。

4.如权利要求1所述的CMOS图像传感器，其中，向每个相应的电荷存储元件（Fa0…Fa2,Fb0,Fb1）提供放大器（Aa0…Aa2,Ab0,Ab1），并且向每个放大器提供开关元件（Sa0…Sa2,Sb0,Sb1），所述开关元件（Sa0…Sa2,Sb0,Sb1）将所述放大器的输出连接至多条读出线（COL01,COL12）之一，每条读出线由在同一列中排列的多个像素单元共享。

5.一种用于在双分辨率读出模式下控制CMOS图像传感器的方法，所述CMOS图像传感器具有许多排列成行与列的多个像素单元，每个像素单元具有将入射光转化成电荷的光敏元件（PD0…PD5）、以及第一与第二传送元件（Tb0…Tb5,Ta0…Ta5），其中，在同一列中连续排列的m个像素单元的所述第一传送元件被安排用于将在曝光期间在相应的m个光敏元件中生成的电荷传送到被提供给相应m个像素单元的组的单个电荷存储元件（Fb0,Fb1），并且其中在同一列中连续排列的n个像素单元的所述第二传送元件被安排用于将在曝光期间在相应的m个光敏元件中生成的电荷传送到被提供给相应n个像素单元的组的单个电荷存储元件（Fa0…Fa2），并且其中向每个相应的电荷存储元件（Fa0…Fa2;Fb0,Fb1）提供放大器（Aa0…Aa2;Ab0,Ab1），并且向每个放大器提供开关元件（Sa0…Sa2,Sb0,Sb1），所述开关元件将所述放大器的输出连接至多条读出线（COL01,COL12）之一，每条读出线由在同一列中排列的多个像素单元共享，其中，在第一分辨率读出模式下，所述方法包括如下步骤：

-复位m个连续像素单元的组的光敏元件（PD0,PD1,PD2;PD3,PD4,PD5）；

-曝光所述CMOS图像传感器于入射光下；

-在曝光后，控制被曝光的像素单元（Tb0…Tb5）的第一传输元件，以将在曝光期间积累的电荷传送到与相应m个像素单元的组相关联的相应单个电荷存储元件（Fb0,Fb1）；

-控制与已经向其传送了电荷的相应电荷存储元件相关联的开关元件（Sb0,Sb1）、以及放大器（Ab0,Ab1），以将所述放大器的输出与读出线相连接，从而读出与被曝光的像素单元组对应的信号；

-在读出后，复位与相应m个像素单元的组相关联的电荷存储元件；

其中，在第二分辨率读出模式下，所述方法包括如下步骤：

-复位n个连续像素单元的组的光敏元件（PD0,PD1;PD2,PD3;PD4,PD5），n不等于m；

-曝光所述CMOS图像传感器于入射光下；

-在曝光后，控制被曝光的像素单元的第二传输元件（Ta0,Ta1;Ta2,Ta3;Ta4,Ta5），以将在曝光期间积累的电荷传送到与相应n个像素单元的组相关联的相应单个电荷存储元件（Fa0…Fa2）；

-控制与已经向其传送了电荷的电荷存储元件相关联的开关元件（Sa0…Sa2）、以及放大器（Aa0…Aa2），以将所述放大器的输出与读出线相连接，从而读出与被曝光的像素单元组对应的信号；以及

6.如权利要求5所述的方法，在所述第一分辨率读出模式或所述第二分辨率读出模式下，进一步包括如下步骤：

-在复位光敏元件之后并且在曝光光敏元件之前，控制相应连续像素单元组的所述第一传送元件或所述第二传送元件，以将与所述光敏元件的复位状态对应的电荷传送至与相应像素单元组相关联的相应单个电荷存储单元；

-在读出后，复位所述电荷存储元件。

7.如权利要求6所述的方法，其中对于所述CMOS图像传感器的全部像素单元，同时执行相应的复位步骤并且也同时执行相应的传送步骤。

8.如权利要求5、6或7所述的方法，其中在开始曝光之前，全部像素单元的所述光敏元件保持于复位状态，并且其中在曝光时间结束后，同时控制所有像素单元组的所述第一传送元件或第二传送元件，以将在曝光期间积累的电荷传送到相应的相关联电荷存储元件。