CN102047307A - 在形成于基板上的电极上配置电子元件并电接合的方法 - Google Patents

在形成于基板上的电极上配置电子元件并电接合的方法 Download PDF

Info

Publication number
CN102047307A
CN102047307A CN2009801203123A CN200980120312A CN102047307A CN 102047307 A CN102047307 A CN 102047307A CN 2009801203123 A CN2009801203123 A CN 2009801203123A CN 200980120312 A CN200980120312 A CN 200980120312A CN 102047307 A CN102047307 A CN 102047307A
Authority
CN
China
Prior art keywords
electrode
liquid
substrate
electroless plating
water
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2009801203123A
Other languages
English (en)
Other versions
CN102047307B (zh
Inventor
中川彻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN102047307A publication Critical patent/CN102047307A/zh
Application granted granted Critical
Publication of CN102047307B publication Critical patent/CN102047307B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/95053—Bonding environment
    • H01L2224/95085—Bonding environment being a liquid, e.g. for fluidic self-assembly
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
    • H01L2224/95145—Electrostatic alignment, i.e. polarity alignment with Coulomb charges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Abstract

本发明提供一种在形成于基板上的电极上配置电子元件并电接合的方法，包括以下的预备工序以及工序1～4：预备工序为：准备在表面形成有被防水性区域(103)包围的亲水性区域(102)的基板(101)；工序1为：在基板(101)上涂敷金属化合物分散在水中的无电镀液(105)，在亲水性区域(102)配置无电镀液(106)；工序2为：在基板(101)上涂敷具有元件电极的电子元件(110)分散在第1液体(111)中的电子元件分散液(109)，使电子元件(110)从第1液体(111)移动至无电镀液(106)，使亲水性电极与元件电极接触；工序3为：在无电镀液(106)中所包含的全部水挥发消失之前，基板(101)的表面被第2液体(114)覆盖，亲水性电极和所述元件电极之间发生电镀反应，电接合所述亲水性电极和所述元件电极；工序4为：从基板(101)中除去所述第2液体(114)。

Description

在形成于基板上的电极上配置电子元件并电接合的方法
技术领域
本发明涉及一种在形成于基板上的电极上配置电子元件并电接合的方法。
背景技术
多个像素呈矩阵状配置的有源型液晶显示元件及有机电致发光显示元件形成于玻璃基板上。这些像素分别被配置在附近的晶体管所控制。
根据现有的技术，无法在玻璃基板上形成结晶半导体的晶体管。因此，控制像素的薄膜晶体管形成为非晶硅或多晶硅薄膜上。薄膜晶体管具有能够以低廉的价格在大面积基板上制作的优点，但是，与结晶硅相比，它的缺点是移动度小，无法进行高速操作。
为了解决该缺点，本发明人提出了一种方法：预先在单结晶硅晶片上制作多个晶体管，然后从硅晶片上切除这些晶体管并将其分散在液体中，使该液体在基板上展开，以此在基板上配置晶体管(专利文献1)。根据该方法，能够在玻璃基板上形成由结晶硅构成的高性能晶体管。
专利文献1中所述的方法如图8A及图8B、图9A及图9B、图10A～图10C、图11A及图11B、图12A～图12D所示。
图8A及图8B、图9A及图9B、图10A～图10C、图11A及图11B依次表示专利文献1中所述的方法的各个工序。图8B是图8A的I-I线断面图。图9B是图9A的II-II线断面图。图10B及图10C是表示相同区域中的时间经过的图10A的III-III线断面图，表示随着时间的流逝图10B的状态变成图10C的状态。图11B是图11A的IV-IV线断面图。
图12A是所配置的晶体管810的示意图。图12B是从图12A所示的晶体管810的背面一侧所看到的示意图。图12C是在基板上所形成的亲水性区域802的详细示意图。图12D是表示晶体管810被配置在亲水性区域802中的状态的示意图。
如图8A及图8B所示，首先，在基板801的表面，被防水性区域803围成的多个亲水性区域802呈矩阵状形成。为了形成防水性区域803，例如，只要使用具有CF3(CF2)7C2H4SiCl3这样的氟化碳链、或者CH3(CH2)17SiCl3这样的碳氢链的硅烷偶联剂，对要形成防水性的区域进行化学修饰即可。根据专利文献1中的记载，本领域技术人员能够用硅烷偶联剂仅对要形成防水性的区域进行化学修饰。
如图12C所示，在亲水性区域802的内部及其周边形成第1电极906、第2电极907、以及第3电极908。在第1电极906中，包含在亲水性区域802内部的部分的表面是亲水性的。该部分称作亲水性第1电极906b。在第1电极906中，位于亲水性区域802外部的表面是防水性的。该部分称作防水性第1电极906a。同样，第2电极907由防水性第2电极907a及亲水性第2电极907b构成，第3电极908由防水性第3电极908a及亲水性第3电极908b构成。
为了形成亲水性区域802，只要使用亲水性的金属或者亲水性的基板即可。亲水性的金属可以列举镍、铝、铜等。亲水性的基板可以列举玻璃基板、在表面形成氧化膜的硅基板、尼龙树脂基板等。此外，通过将金属或者基板暴露在氧等离子体或者臭氧中，能够使其表面具有亲水性。
下面，如图9A及图9B所示，使第1刮板(スキ一ジ)804相对于基板801沿着箭头807的方向相对移动，在基板801上涂敷水805。这样，水就被配置在亲水性区域802中。图中的806表示在亲水性区域802中所配置的水。
然后，如图10A～图10C所示，在被配置在亲水性区域802中的水806挥发之前，使第2刮板808相对于基板801沿着箭头813的方向相对移动，以此来涂敷晶体管分散液809。在晶体管分散液809中，多个晶体管810被分散在二氯丁烷811中。
此处，对晶体管801进行详细的说明。
如图12A所示，晶体管810是长方体。在面积最大的一面上形成栅极电极902、源极电极903以及漏极电极904。形成这些电极902～904的面称作电极面901。此外，与普通的晶体管同样，源极电极903和漏极电极904具有相同的功能。即，源极电极904可以用作漏极电极，漏极电极905也可以用作源极电极。
电极面901的形状及大小与图12C所示的亲水性区域802的形状及大小相同。亲水性第1电极906b、亲水性第2电极907b以及亲水性第3电极908b的形状及大小分别与栅极电极902、源极电极903以及漏极电极904相同。这些电极的材料最好是钯或者镍。也可以使用具有最外表面是钯或者镍的层叠构造的电极。
晶体管810的表面预先被1-氯乙基三氯硅烷化学修饰。
如果在基板801上涂敷这种多个晶体管810被分散在二氯丁烷811中的晶体管分散液809，那么，如图10B及图10C所示，晶体管810从二氯丁烷811移动至水806中。此外，在图10C中，812表示移动至水806中的晶体管。其原因在于，水806和二氯丁烷811没有相溶性，晶体管810的表面被1-氯乙基三氯硅烷化学修饰。即，通过该化学修饰，晶体管810相对于水806的可湿性比相对于二氯丁烷811的可湿性高。于是，晶体管810从可湿性低的二氯丁烷811朝着可湿性高的水806移动。此外，水806和二氯丁烷811没有相溶性，因此，即使在水806上涂敷二氯丁烷811，水806也不会稳定地停留在上面。
当晶体管810朝着水806移动时，存在电极面901朝向亲水性区域802和电极面901的背侧的面905朝向亲水性区域802这两种情况。在电极面901朝向亲水性区域802的情况下，栅极电极902、源极电极903及漏极电极904分别与亲水性第1电极906b、亲水性第2电极907b及亲水性第3电极908b接触。于是，晶体管810的电极902～904通过与在基板801上所设置的亲水性电极906b～908b物理接触，从而被电接合。此外，在电极901的背侧的面905朝向亲水性区域802的情况下，要单独设置分别连接晶体管810的电极902～904和在基板801上所设置的电极906～908的工序。
然后，使水806挥发，如图11A及图11B所示，在亲水性区域802中配置晶体管814。图中的814表示被配置在亲水性区域802中的晶体管。
专利文献1日本特许第4149507号公报(图34、图36)
在专利文献1中所述的现有方法中，晶体管810的电极902～904和在基板801上所设置的亲水性电极906b～908b之间的电接合是通过这些电极之间的物理接触来进行的。
但是，在该方法中，如果在晶体管810的电极902～904和在基板801上所设置的亲水性电极906b～908b之间存在细小缝隙，那么，这些电极就不能电接合。因此，必须严格进行这些电极的平滑度的管理、以及使垃圾不能进入这些电极之间的晶体管分散液中的垃圾管理等，存在难以配置成品率高的晶体管这样的技术课题。
发明内容
本发明的目的在于，提供一种当在形成于基板上的电极上配置以晶体管为代表的电子元件并电接合时，切实地电接合电子元件的电极和基板上的电极之间的方法。
本发明是一种在形成于基板上的电极上配置电子元件并电接合的方法，所述方法包括以下的预备工序以及工序1～4：
预备工序为：准备在表面形成有被防水性区域包围的亲水性区域的基板，(其中，亲水性电极被配置在所述亲水性区域中)；
工序1为：在所述基板上涂敷金属化合物分散在水中的无电镀液，在所述亲水性区域配置所述无电镀液；
工序2为：在所述基板上涂敷电子元件分散在第1液体中的电子元件分散液，使所述电子元件从所述第1液体移动至所述无电镀液，(其中，所述电子元件具有元件电极，且所述元件电极按照与所述亲水性电极接触的方式，被设置在与所述亲水性电极对应的位置，
所述亲水性电极和所述元件电极接触，
所述电子元件的表面具有亲水性，
所述第1液体是与所述无电镀液无相溶性的有机溶剂，
所述电子元件所具有的多个面中的与所述亲水性区域接合的面的形状及大小，与所述亲水性区域的形状及大小相同)；
工序3为：在所述无电镀液中所包含的全部水挥发消失之前，所述基板的表面被第2液体覆盖，所述亲水性电极和所述元件电极之间发生电镀反应，电接合所述亲水性电极和所述元件电极，(其中，所述第2液体是与所述无电镀液无相溶性的有机溶剂)；
工序4为：从所述基板中除去所述第2液体的。
发明效果
根据本发明的方法，在电子元件中在与基板相对的面上所形成的电极和在基板上所形成的电极之间，能够切实地进行电接合。这样，就能制作成品率高的配置了多个电子元件的器件。
附图说明
图1A～图1F是表示本发明的实施方式中的电子元件的配置方法的各个工序的示意图。
图2A及图2B是按照本发明的实施方式的方法所配置的晶体管的示意图，图2C是表示在基板上所设置的亲水区域及其附近的示意图。
图3A及图3B是表示按照本发明的实施方式的方法在亲水区域配置的晶体管以及基板的断面示意图，图3C是图3B所示的X部的放大示意图。
图4是表示在本发明的实施例中，配置电子元件的方法的示意图。
图5A是表示在本发明的实施例中所使用的第1刮板的示意图，图5B是从A方向观察图5A的第1刮板的示意图。
图6A～图6D是在本发明的实施例中，作为电子元件配置镍块所使用的装置的示意图。
图7A是表示在本发明的实施例中，作为电子元件配置镍块的基板的示意图，图7B是表示在图7A的基板上所设的测试用电极图形的示意图。
图8A是表示配置晶体管的现有方法的一个工序的示意图，图8B是图8A的I-I线断面图。
图9A是表示配置晶体管的现有方法的一个工序的示意图，图9B是图9A的II-II线断面图。
图10A是表示配置晶体管的现有方法的一个工序的示意图，图10B及图10C是图10A的III-III线断面图。
图11A是表示配置晶体管的现有方法的一个工序的示意图，图11B是图11A的IV-IV线断面图。
图12A及图12B是表示按照现有的方式所配置的晶体管的示意图，图12C是表示在基板上设置的亲水区域及其附近的示意图，图12D是表示晶体管被配置在亲水区域中时的示意图。
图13A～图13D是表示本发明的实施方式中的电子元件分散液(晶体管分散液)的调制方法的各个工序的示意图。
具体实施方式
下面，对本发明的实施方式进行说明。在以下说明中所使用的附图中，为了便于理解，有时省略阴影。此外，在以下的说明中，在相同的部分上标注相同的符号，有时省略重复性的说明。
图1A～图1F表示本发明的预备工序以及工序1～4的一例。
图2A是按照本发明的方法所配置的电子元件的示意图。在本实施方式中，作为电子元件使用晶体管110。作为电子电极，晶体管110在电极面201上包括栅极电极202、源极电极203以及漏极电极204。在图2B中，在晶体管110中表示电极面201的背侧的面205。晶体管110具有与图12A所示的晶体管810相同的构造，栅极电极202、源极电极203以及漏极电极204分别与栅极电极902、源极电极903以及漏极电极904对应。因此，此处省略详细的说明。
(预备工序)
如图1A所示，准备在表面被防水性区域103包围的亲水性区域102形成为矩阵状的基板101。基板102与参照图8A及图8B所说明的按照现有方法使用的基板801相同。此处省略详细的说明。此外，亲水性区域102以及防水性区域103分别与亲水性区域802以及防水性区域803对应。
在本说明书中，表面为“防水性”是指该表面中的纯水的静态接触角为90度以上的情况。此外，表面为“亲水性”是指该表面中的纯水的静态接触角未满90度的情况。
图2C是在基板表面所形成的亲水性区域102的详细示意图。这与参照图12C所说明的现有方法中的亲水性区域802的相关说明相同。在亲水性区域102的内部及其周边具备第1电极206、第2电极207以及第3电极208。第1电极206、第2电极207以及第3电极208分别与参照图12C所说明的第1电极906、第2电极907以及第3电极908相同。防水性第1电极206a以及亲水性第1电极206b分别与防水性第1电极906a以及亲水性第1电极906b对应。防水性第2电极207a以及亲水性第2电极207b分别与防水性第2电极907a以及亲水性第2电极907b对应。防水性第3电极208a以及亲水性第3电极208b分别与防水性第3电极908a以及亲水性第3电极908b对应。因此，此处，省略其详细的说明。
(工序1)
在工序1中，如图1B所示，使第1刮板104沿着箭头107的方向相对于基板101移动，在基板101上涂敷无电镀液105。这样，在亲水性区域102中配置无电镀液106。在图中，105表示被配置在亲水性区域102中之前的无电镀液，106表示被配置在亲水性区域102中的状态的无电镀液。
在无电镀液105中，例如镍、钴、钯、铜、银、金、白金、锡等金属化合物分散在水中。为了增强晶体管110的电极202～204(参照图2A)和基板101上的亲水性电极207b～209b(参照图2C)之间的电接合地进行接合，最好使用镍、铜的无电镀液。
(工序2)
在工序2中，如图1C所示，在被配置在亲水性区域102中的无电镀液106中的水挥发之前，使第2刮板108沿着箭头113的方式相对于基板101移动，在基板101上涂敷晶体管分散液(电子元件分散液)109。即使在无电镀液106中含有的水挥发后涂敷晶体管分散液109，晶体管110的电极202～204和基板101上的电极207b～209b之间也不会电接合。
晶体管分散液109由晶体管110以及第1液体111构成。此处，第1液体111是与无电镀液106无相溶性的有机溶剂。这种有机溶剂最好是包含氯的有机溶剂。包含氯的有机溶剂例如可以列举氯仿、氯丁烷、二氯丁烷、氯戊烷、二氯戊烷等。
晶体管分散液109可以按照与专利文献1相同的方法预先制作，参照图13A～图13D进行说明。
如图13A所示，在基板1101上隔着牺牲层1102形成晶体管110。晶体管110可以按照与专利文献1相同的方法制作。
下面，如图13B所示，将该基板1101浸渍在容器1103中的溶解了0.01～0.1vol％的化学修饰液的有机溶剂1104中30分钟～1个小时左右。于是，电子元件110的表面被化学修饰成亲水性。根据本发明人的经验可知，在该条件下进行化学修饰，于是，存在多个金属离子能够通过的针孔的硅烷偶联剂的单分子膜或者聚合物膜形成于晶体管100的表面。化学修饰剂可以列举1-氯乙基三氯硅烷、2-氯乙基三氯硅烷。
然后，将该基板1101浸渍在容器1105中的牺牲层的蚀刻液1106中，除去牺牲层1102。于是，如图13C所示，晶体管110分散在蚀刻液1106中。
最后，使用例如孔径为1μm左右的Teflon(注册商标)过滤器对蚀刻液1106进行过滤，然后回收表面被化学修饰的晶体管110。接着，如图13D所示，使所回收的晶体管110分散在容器1107中的第1液体111中。
以上述方式被化学修饰的晶体管110的电极面201(参照图2A)具有与第1液体111相比对无电镀液106更高的可湿性。
因该可湿性的差异，接近无电镀液106的晶体管110从第1液体111向无电镀液106移动。
图3A是移动至无电镀液106后的晶体管112和基板101的断面示意图。晶体管112的一部分与无电镀液106接触。
图3B是晶体管112的电极202～204和基板101上的电极206b～208b附近的放大图。如该图所示，在移动至无电镀液106的晶体管112中，栅极电极202、源极电极203以及漏极电极204分别与基板101上的亲水性第1电极206b、亲水性第2电极207b以及亲水性第3电极208b接触。
图1D是根据图1C所示的工序，使用第2刮板108在整个基板101上涂敷晶体管分散液109，晶体管112被配置在亲水性区域102中后的示意图。
(工序3)
在工序3中，如图1E所示，在无电镀液106中的水挥发消失之前，将基板101浸渍在容器115中的第2液体114中。在图1E中，将整个基板101浸渍在第2液体114中，但是，也可以用第2液体114覆盖基板101的表面。在本实施方式中，作为工序3中的“覆盖”的一个方式，举“浸渍”为例。
第2液体114是与无电镀液106无相溶性的有机溶剂。这样，即使基板101被浸渍在第2液体114中，无电镀液106也会稳定地停留在亲水性区域102上。
第2液体114最好不溶于水。具体来讲，可以列举具有碳数为6～16的链烷、炔、甲苯、二甲苯或者氟化碳链的溶剂等。
在第2液体114中，在晶体管112的电极202～204和基板101上的电极206b～208b之间发生电镀反应。如上所述，在晶体管112的表面所形成的由硅烷偶联剂构成的膜上存在多个金属离子能够通过的针孔。因此，根据电镀反应，金属在形成于晶体管112上的电极202～204和基板101上的电极206b～208b之间析出。由于无电镀液106被第2液体114覆盖，因此，无电镀液106中的水分不会挥发。因此，不会过多地改变无电镀液106的状态(所含的水量及金属化合物的浓度等)，能够确保充足的使金属析出的电镀反应时间。这样就能在晶体管112的电极202～204和基板101上的电极206b～208b之间形成金属膜，因此，能够完成电极间的电接合。
这样，栅极电极202、源极电极203以及漏极电极204分别与亲水性第1电极206b、亲水性第2电极207b以及亲水性第3电极208b电接合。
将基板101浸渍(或者覆盖)在第2液体114中的时间最好比无电镀液106中含有的金属全部析出所需的时间长。
如果在室温下难以发生电镀反应，那么，只要用加热装置117加热容器115即可。
虽然对通过电镀反应金属析出，晶体管112的电极202～204和基板101上的电极206b～208b被电接合的详细过程并不十分清楚，但是，本发明人推测出电镀反应是通过以下的过程进行的。
图3C是栅极电极202以及亲水性第1电极206b的附近X部(参照图3B)的断面示意图。如图3C所示，栅极电极202和基板101上的亲水性电极206物理接触。但是，在栅极电极202的表面以及基板101上的亲水性电极206b的表面都存在凹凸，因此，在这些电极202、206b之间存在无电镀液106。在这些电极间发生电镀反应，电极202、206b电接合。对于其他的电极间的接合也同样。
(工序4)
在工序4中，如图1F所示，从第2液体114中取出基板101。如果第2液体114覆盖基板101，那么，只要从基板101上除去第2液体114即可。对于在工序3中未用于电镀反应的剩余无电镀液106，在该工序4中除去第2液体114时，与第2液体114一同从基板101上被除去。在该工序4中，作为“除去”的一个方式，举“取出”为例。
在上述说明中，作为电子元件以晶体管为例进行了说明，但是，并非局限于此。本说明书中所使用的术语“电子元件”除了晶体管外，也表示发光元件、二极管、电容器、电阻、光传感器等发出电气输入输出信号的元件。
在上述说明中，晶体管的形状是长方体，如图2A～图2C所示，晶体管106所具有的6个面中的与亲水性区域102接合的电极面201是长方形，且各个亲水性区域102也是长方形，对此进行了说明。如果一般情况下都采用此形状，那么，在本发明中，电子元件的多个面中与亲水性区域102接触的面的形状及大小与亲水性区域102的形状及大小相同即可。
本说明书中所使用的语句“形状相同”是指，电子元件所具有的多个面中与亲水性区域102接触的面的形状和亲水性区域102的形状具有数学概念中的重合或者相似关系。
本说明书中所使用的语句“大小相同”是指，在电子元件所具有的多个面中的与亲水性区域102接触的面的面积为S1，亲水性区域102的面积为S2的情况下，S2/S1的数值是0.64以上1.44以下。根据本发明人的经验，如果该数值未满0.64，那么，被配置在亲水性区域102中的无电镀液的量过少，因此，存在电子元件110不能被配置在亲水性区域102中的倾向。另一方面，如果该数值超过1.44，那么，多个电子元件110被配置在一个亲水性区域102中，这种方式并不理想。
下面，表示具体的实施例。该实施例仅用于举例。
(实施例)
(电子元件模型的制作方法)
在本实施例中，电子元件的模型使用100μm×100μm×30μm的镍块。
在6英寸的硅片上，采用电子束蒸镀法形成厚度为200nm的铝。在其上面形成一边为100μm的正方形孔按照20μm的间隔呈栅格状排列、且厚度为50μm的抗蚀膜构成的图形。然后，采用电镀法，用镍掩埋正方形的孔。
在剥离抗蚀膜后，对基板上的镀镍膜进行机械研磨，然后，使镍膜的厚度为30μm，表面的平均粗糙度为0.3μm。将基板放入装有热磷酸容器的容器中，除去铝，取出硅晶片，并且，得到100μm×100μm×30μm的镍块分散在其中的热磷酸分散液。接着，用孔径为10μm的Teflon(注册商标)过滤器过滤该分散液，在Teflon(注册商标)过滤器上捕捉镍块。
(镍块分散液的制作方法)
将捕捉了镍块的过滤器放在氮气中干燥一晚。然后，在装有溶解了0.01vol％的1-氯乙基三氯硅烷的1，4-二氯丁烷的容器中放入捕捉了镍块的过滤器，放置一个小时。容器是带盖的密闭式容器。此前的操作是在充满了干燥氮气的手套箱中进行的。
接着，从手套箱中取出容器，放入超声波清洗机中，对Teflon(注册商标)过滤器给予超声波。这样，被1-氯乙基三氯硅烷化学修饰的镍块从Teflon(注册商标)过滤器中脱离，然后分散在溶液内。
然后，将容器再次放入手套箱内，从容器中取出Teflon(注册商标)过滤器。使用另外准备的孔径为10μm的Teflon(注册商标)过滤器过滤容器内的液体，然后，用1，4-二氯丁烷清洗该Teflon(注册商标)过滤器。这样，被化学修饰的镍块就被Teflon(注册商标)过滤器捕捉。
接着，将Teflon(注册商标)过滤器放入装有1，4-二氯丁烷溶液的容器中。从手套箱中取出容器，将容器放入超声波清洗机中，然后对Teflon(注册商标)过滤器给予超声波。这样，被Teflon(注册商标)过滤器所捕捉的被化学修饰的镍块分散在溶液内。
(无电镀液)
无电镀液使用铜的无电镀液。下面，表示电镀液的组成。
硫酸铜  0.96克
罗谢尔盐  7.5克
甲醛(37wt％溶解于甲醇中)  3毫升
氢氧化钠  2.1克
水  300毫升
(基板的制作方法)
基板使用在单面上形成200nm的氮化硅膜，且直径为4英寸、厚度为600μm的硅晶片。
采用光刻法，在该基板上形成一边为100μm的正方形孔按照100μm的间隔排列成栅格状的抗蚀膜。如后所述，在基板的中心部分形成用于制作测试用金属电极的抗蚀图形。
接着，采用电子束蒸镀法，在基板上依次层叠10nm厚的钛膜以及100nm厚的钯膜。然后，从基板上除去抗蚀剂。这样，在基板上，一边为100nm的正方形的钯构成的电极按照100μm的间隔呈栅格状配置。
图7A表示所形成的金属电极的图形的示意图。在基板101上形成100μm×100μm的电极图形701和测试用电极图形702。如图7B所示，一边为100μm的正方形的多个电极图形704通过20μm宽的金属线703横向连成一列，这样就形成测试用电极图形702。
将基板浸渍在1vol％的全氟辛基乙基三氯硅烷(CF3(CF2)7C2H4SiCl3)溶解的全氟辛烷中2个小时后取出，在全氟辛中一边摇动一边清洗。这些操作是在充满了干燥氮气的手套箱中进行的。
接着，使光掩膜紧贴在基板101上，照射真空紫外线。此处，光掩膜的图形和基板101的位置关系使真空紫外线仅照射在包括测试用电极图形702在内的一边为100μm的正方形电极图形701、704上。
这样，在基板101上形成具有亲水性的正方形的电极图形701、704以及包围它的防水性区域。
(镍块的配置实验(1))
图6A～图6D是为了配置镍块在本实施例中所使用的装置的断面示意图。容器15的形状是直径为40厘米、高30厘米的圆筒状。在该容器115中放入作为第2液体114的n-十六烷。所放入的n-十六烷液面距离容器115的底部20厘米。
如图6A所示，使用夹具601，按照基板101的表面从水平方向倾斜45度的方式，在容器115的斜上方配置基板101。夹具601与驱动装置(图中未示)连结。在基板101上用夹具602固定第1刮板104和第2刮板108。
图5A是第1刮板104的俯视图，图5B是从A方向看图5A的刮板104的示意图。如图5A及图5B所示，在本实施例中所使用的第1刮板104具有宽1毫米的缝隙401，它由宽30毫米、高20毫米、厚3毫米的不锈钢板形成。
此外，第2刮板108使用宽30毫米、高20毫米、厚1毫米的玻璃板105。
图4是表示基板101、第1刮板104、第2刮板108的位置关系的示意图。第1刮板104和第2刮板108一起相对于基板101沿着箭头402的方向相对移动。
保持1毫米的间隔，在距离基板101为0.2毫米的上方位置使用夹具602配置第1刮板104和第2刮板108。
使用吸液管，在缝隙401中注入铜的无电镀液105，在第1刮板104和基板101之间形成无电镀液105的液膜。同样，使用吸液管，在第2刮板108和基板101之间形成相当于电子元件分散液的镍块分散液109的液膜。
如图6B所示，使用该装置移动夹具601，在保持两个刮板104、108和基板101表面的距离以及基板101的倾斜度的状态下，将整个基板101浸渍在n-十六烷114中。刮板104、108和基板101的相对移动速度是10厘米/秒。
根据该操作，就能将被涂敷了无电镀液105和镍块分散液109的基板101浸渍在第2液体114(n-十六烷)中(参照图6C)。
接着，在将基板101放置在n-十六烷中12个小时后，从中取出(参照图6D)。选择基板101上的任意区域，数出被配置在该处的模型元件的数量，该数量为N0。然后，在充满乙醇的容器内摇动清洗基板101后，从容器中取出，数出洗净前所观测的相同区域中的模型元件的数量，该数字作为N。
(镍块的配置实验(2))
作为比较实验，除了将基板浸渍在n-十六烷中外，按照与上述相同的方法，涂敷铜的无电镀液和模型元件的分散液。然后，在空气中放置12个小时。
接着，选择基板上的任意区域，数出被配置在该处的模型元件的数量，该数量为N0。然后，在充满乙醇的容器内摇动清洗基板101后，从容器中取出，数出洗净前所观测的相同区域中的模型元件的数量，该数量作为N。
(评估配置镍块后的基板)
在镍块配置实验(1)中，N/N0为0.9。
选择被配置在测试用电极图形704上的两个镍块作为模型元件。
所选择的镍块的间隔为1毫米，下部的一边为100μm的正方形的测试用电极图形704与宽为20μm的金属线703电气连接。
使用探针接触所选择的两个镍块，测定其电阻。所测定的电阻值大约为1欧姆。
根据这些结果，可以获知以下情况。
由于N/N0为0.9，因此，可以理解即使在乙醇中摇动清洗基板，配置的模型元件也基本上未被从基板中除去。因此，可以理解镍块与基板上的电极图形701、704牢固地结合。
如果镍块和电极图形701、704未被电接合，那么，即使在所选择的两个镍块元件之间隔着探针施加电压，电流也几乎不会通过，可以预测其电阻值与绝缘体的电阻值相同。
但是，由于所测定的电阻值大约是1欧姆，因此，可以说镍块和电极图形701、704电接合。
在镍块配置实验(2)中，N/N0为0.1。
在镍块配置实验(2)中，也与镍块配置实验(1)同样，测定所选择的两个镍块的电阻值。所测定的电阻值大约为1千欧姆。
由于N/N0为0.1，因此，镍块与基板未被牢固地结合，因此，可以理解通过在乙醇清洗，镍块从基板脱落。与镍块配置实验(1)相比，电阻值增大3位数左右，因此，可以理解镍块和电极图形701、704未被电接合。
由这些结果可知，根据本发明的方法，镍块被配置在基板上，并且能够电接合。
工业实用性
在基板上的电极上配置电子元件并电接合的本发明的方法，如果电子元件使用晶体管、发光元件，那么它就能用于制造显示用的晶体管、发光元件。

Claims (14)

1.一种在形成于基板上的电极上配置电子元件并电接合的方法，
所述方法包括以下的预备工序以及工序1～4：
预备工序为：准备在表面形成有被防水性区域包围的亲水性区域的基板，
其中，亲水性电极被配置在所述亲水性区域中；
工序1为：在所述基板上涂敷金属化合物分散在水中的无电镀液，在所述亲水性区域配置所述无电镀液；
工序2为：在所述基板上涂敷电子元件分散在第1液体中的电子元件分散液，使所述电子元件从所述第1液体移动至所述无电镀液，
其中，所述电子元件具有元件电极，且所述元件电极按照与所述亲水性电极接触的方式，被设置在与所述亲水性电极对应的位置，
所述亲水性电极和所述元件电极接触，
所述电子元件的表面具有亲水性，
所述第1液体是与所述无电镀液无相溶性的有机溶剂，
所述电子元件所具有的多个面中的与所述亲水性区域接合的面的形状及大小，与所述亲水性区域的形状及大小相同；
工序3为：在所述无电镀液中所包含的全部水挥发消失之前，所述基板的表面被第2液体覆盖，所述亲水性电极和所述元件电极之间发生电镀反应，电接合所述亲水性电极和所述元件电极，
其中，所述第2液体是与所述无电镀液无相溶性的有机溶剂；
工序4为：从所述基板中除去所述第2液体。
2.如权利要求1所述的方法，其特征在于，在所述工序3中，当用所述第2液体覆盖所述基板的表面时，所述基板浸渍在所述第2液体中。
3.如权利要求2所述的方法，在所述工序4中，通过从所述第2液体中取出被浸渍在所述第2液体的状态的所述基板，从而从所述基板上除去所述第2液体。
4.如权利要求1所述的方法，其特征在于，所述第1液体是包含氯的有机溶剂。
5.如权利要求4所述的方法，其特征在于，所述有机溶剂是氯仿、氯丁烷、二氯丁烷、氯戊烷或者二氯戊烷。
6.如权利要求1所述的方法，其特征在于，所述第2液体不溶于水。
7.如权利要求6所述的方法，其特征在于，所述第2液体是具有碳素数为6～16的链烷、炔、甲苯、二甲苯或者氟化碳链的溶剂。
8.如权利要求1所述的方法，其特征在于，所述第1液体是包含氯的有机溶剂，且所述第2液体不溶于水。
9.如权利要求8所述的方法，其特征在于，所述有机溶剂是氯仿、氯丁烷、二氯丁烷、氯戊烷或者二氯戊烷。
10.如权利要求8所述的方法，其特征在于，所述第2液体是具有碳数为6～16的链烷、炔、甲苯、二甲苯或者氟化碳链的溶剂。
11.如权利要求8所述的方法，其特征在于，所述有机溶剂是氯仿、氯丁烷、二氯丁烷、氯戊烷或者二氯戊烷，且所述第2液体是具有碳数为6～16的链烷、炔、甲苯、二甲苯或者氟化碳链的溶剂。
12.如权利要求1所述的方法，其特征在于，所述电子元件的表面包括硅烷偶联剂的单分子膜或者聚合物膜。
13.如权利要求12所述的方法，其特征在于，所述单分子膜或者聚合物膜包括多个针孔。
14.如权利要求12所述的方法，其特征在于，所述硅烷偶联剂由1-氯乙基三氯硅烷或者2-氯乙基三氯硅烷构成。
CN2009801203123A 2008-11-26 2009-10-19 在形成于基板上的电极上配置电子元件并电接合的方法 Expired - Fee Related CN102047307B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008300481 2008-11-26
JP2008-300481 2008-11-26
PCT/JP2009/005456 WO2010061518A1 (ja) 2008-11-26 2009-10-19 電子素子を基板上に形成された電極上に配置して電気的に接合する方法

Publications (2)

Publication Number Publication Date
CN102047307A true CN102047307A (zh) 2011-05-04
CN102047307B CN102047307B (zh) 2013-04-24

Family

ID=42225410

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009801203123A Expired - Fee Related CN102047307B (zh) 2008-11-26 2009-10-19 在形成于基板上的电极上配置电子元件并电接合的方法

Country Status (4)

Country Link
US (1) US7814648B2 (zh)
JP (1) JP4477100B1 (zh)
CN (1) CN102047307B (zh)
WO (1) WO2010061518A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111739877A (zh) * 2020-07-27 2020-10-02 深圳市隆利科技股份有限公司 亲疏水界面组装制备led显示器的方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120090594A (ko) * 2011-02-08 2012-08-17 삼성전자주식회사 고분자 전극의 제조방법 및 고분자 전극을 채용한 고분자 구동기
US10278318B2 (en) * 2015-12-18 2019-04-30 Intel Corporation Method of assembling an electronic component using a probe having a fluid thereon

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005209939A (ja) * 2004-01-23 2005-08-04 Matsushita Electric Ind Co Ltd 半導体装置の製造方法及びその製造装置
JP2005229042A (ja) * 2004-02-16 2005-08-25 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2006113258A (ja) * 2004-10-14 2006-04-27 Sony Corp 部品実装装置及び部品実装方法
CN101310373A (zh) * 2005-09-29 2008-11-19 松下电器产业株式会社 电子电路构成部件的装配方法以及装配装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5079600A (en) * 1987-03-06 1992-01-07 Schnur Joel M High resolution patterning on solid substrates
JPH09201794A (ja) 1996-01-29 1997-08-05 Asahi Glass Co Ltd 合わせガラス中間膜の自動耳切り装置
US6507989B1 (en) 1997-03-13 2003-01-21 President And Fellows Of Harvard College Self-assembly of mesoscale objects
US6417025B1 (en) 2001-04-02 2002-07-09 Alien Technology Corporation Integrated circuit packages assembled utilizing fluidic self-assembly
JP2003005212A (ja) 2001-06-20 2003-01-08 Seiko Instruments Inc 単結晶シリコントランジスタ素子を有する液晶表示装置およびその製造方法
US6872645B2 (en) * 2002-04-02 2005-03-29 Nanosys, Inc. Methods of positioning and/or orienting nanostructures
US6969690B2 (en) 2003-03-21 2005-11-29 The University Of North Carolina At Chapel Hill Methods and apparatus for patterned deposition of nanostructure-containing materials by self-assembly and related articles
JP2007037381A (ja) 2005-07-29 2007-02-08 Sumitomo Wiring Syst Ltd 分割リレーボックスの連結方法およびリレーボックス
JP4204641B2 (ja) 2006-11-10 2009-01-07 パナソニック株式会社 粒子配置装置および粒子配置方法
JP2008229489A (ja) 2007-03-20 2008-10-02 Matsushita Electric Ind Co Ltd 微粉末の塗布装置及びそれを用いた微粉末の塗布方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005209939A (ja) * 2004-01-23 2005-08-04 Matsushita Electric Ind Co Ltd 半導体装置の製造方法及びその製造装置
JP2005229042A (ja) * 2004-02-16 2005-08-25 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2006113258A (ja) * 2004-10-14 2006-04-27 Sony Corp 部品実装装置及び部品実装方法
CN101310373A (zh) * 2005-09-29 2008-11-19 松下电器产业株式会社 电子电路构成部件的装配方法以及装配装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111739877A (zh) * 2020-07-27 2020-10-02 深圳市隆利科技股份有限公司 亲疏水界面组装制备led显示器的方法

Also Published As

Publication number Publication date
CN102047307B (zh) 2013-04-24
JPWO2010061518A1 (ja) 2012-04-19
WO2010061518A1 (ja) 2010-06-03
US20100192372A1 (en) 2010-08-05
JP4477100B1 (ja) 2010-06-09
US7814648B2 (en) 2010-10-19

Similar Documents

Publication Publication Date Title
KR20190079450A (ko) 정전척, 성막 장치, 기판 흡착/박리 방법, 성막 방법, 및 전자 디바이스의 제조 방법
KR101456354B1 (ko) 박막 트랜지스터 어레이 기판
TW200415429A (en) Electronic device, method of manufacture of the same, and sputtering target
CN102047307B (zh) 在形成于基板上的电极上配置电子元件并电接合的方法
US20090302321A1 (en) Thin Film Transistor Substrate and Method of Manufacturing the Same
CN103219284B (zh) Tft阵列基板、tft阵列基板的制作方法及显示装置
CN101587272A (zh) 液晶显示器件及其制造方法
JP2014118633A (ja) 蒸着装置、薄膜形成方法及び有機発光表示装置の製造方法
KR100377440B1 (ko) 금속 배선, 그의 제조방법, 금속 배선을 이용한 박막트랜지스터 및 표시장치
TW201528495A (zh) 可撓式顯示面板及可撓式顯示面板之製作方法
US11654657B2 (en) Through glass via fabrication using a protective material
CN105789120A (zh) Tft基板的制作方法及tft基板
CN1326227A (zh) 金属互接件以及采用金属互接件的有源矩阵基底
CN110176397A (zh) 一种有源层接触孔的刻蚀方法及阵列基板的电路检测方法
CN1607443A (zh) 液晶显示面板器件及其制造方法
JP2010182712A (ja) 電気光学装置の製造装置のクリーニング方法、電気光学装置の製造装置
CN101096749B (zh) 循环利用蒸发装置的结晶传感器的方法
JP2002318545A (ja) 表示パネルの製造方法及び製造装置
US11234330B2 (en) Electronic device
JP3741682B2 (ja) メッキ方法、メッキ装置及び電子デバイスの製造方法
CN1897097B (zh) 驱动电路、方法、以及具有该驱动电路的显示装置
CN104810312B (zh) 栅极层上的对位标记的制作方法
CN105098074A (zh) 薄膜晶体管及其制作方法、阵列基板、显示面板及装置
TWI804398B (zh) 感測元件及其製作方法
CN106024638A (zh) 薄膜晶体管及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130424

Termination date: 20181019

CF01 Termination of patent right due to non-payment of annual fee