JP2005229042A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2005229042A
JP2005229042A JP2004038288A JP2004038288A JP2005229042A JP 2005229042 A JP2005229042 A JP 2005229042A JP 2004038288 A JP2004038288 A JP 2004038288A JP 2004038288 A JP2004038288 A JP 2004038288A JP 2005229042 A JP2005229042 A JP 2005229042A
Authority
JP
Japan
Prior art keywords
semiconductor element
base
substrate
recess
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004038288A
Other languages
English (en)
Inventor
Tomoaki Tojo
友昭 東條
Kazuhiko Yamanaka
一彦 山中
Kazutoshi Onozawa
和利 小野澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2004038288A priority Critical patent/JP2005229042A/ja
Publication of JP2005229042A publication Critical patent/JP2005229042A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/95053—Bonding environment
    • H01L2224/95085—Bonding environment being a liquid, e.g. for fluidic self-assembly
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/9512—Aligning the plurality of semiconductor or solid-state bodies
    • H01L2224/95136—Aligning the plurality of semiconductor or solid-state bodies involving guiding structures, e.g. shape matching, spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10158—Shape being other than a cuboid at the passive surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H01L2924/15155—Shape the die mounting substrate comprising a recess for hosting the device the shape of the recess being other than a cuboid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Dicing (AREA)

Abstract

【課題】複数の半導体素子００１を分散させた液体を、前記半導体素子００１と嵌合する複数のリセスを形成した第１の基体１０１表面に流すことにより、前記半導体素子００１を前記第１の基体１０１に自己整合的に配置する半導体装置の製造方法において、実装不良を引き起こす前記液体中に発生したダストを容易に除去可能な半導体装置の製造方法を提供すること。
【解決手段】第２の基体１５１表面に半導体素子００１が嵌合しない第２のリセスを形成し、第２の基体１５１を、半導体素子００１を分散させた液体が第２の基体１５１表面を通過した後に、第１の基体１０１表面に到達するように配置することで、液体中で発生したダストを第２のリセスに落下させて除去し、半導体素子００１のみを第１のリセスに実装することができる。
【選択図】図１

Description

本発明は、半導体素子を基体に自己整合的に配置可能な半導体装置の製造方法に関する。
近年、半導体素子の実装方法の一つとして、ＦＳＡ(Fluidic Self-Assembly)法を用いた実装方法が開発された。このＦＳＡ法は、１０〜数百ミクロンの大きさおよび所定の形状を有する半導体素子を液体中に分散させ、この半導体素子とほぼ同じ大きさおよび形状のリセス（溝）を形成した基体の表面にこの液体を流すことで、この液体中に分散した半導体素子を当該リセスに嵌め込むことにより、半導体素子を基体に実装する技術である。
ＦＳＡ法については、例えば特許文献１〜特許文献４等に開示されている。ＦＳＡ法を用いた半導体素子の半導体装置への実装工程の一例について簡単に説明する。
まず、第１の工程として半導体素子を作製する。これは、ウェハ上に形成した数百〜数百万個の半導体機能素子を、ダイシングやエッチングによって個々の半導体素子に分割するという工程である。分割により得られる半導体素子は所定の３次元形状を有し、各々が所定の機能を有する。半導体素子は、たとえばトランジスタやＬＥＤのように単純な構造のものであっても、あるいはＩＣのように複雑な構造を有するものであってもよい。
次に、第２の工程として基体を作製する。これは、前述した半導体素子とは別に、これらの半導体素子を嵌め込む基体を作製するという工程である。この基体には、基体表面のエッチングや基体上に堆積したレジストのパターニングにより、半導体素子を嵌め込むためのリセスを形成する。このリセスは、半導体素子の大きさおよび形状にほぼ一致するように形成される。
第２の工程後の第３の工程は実装工程である。これは、第１の工程で作製した半導体素子を純水やアルコールなどの液体中に分散させ、この分散液を第２の工程でリセスを形成した基体の表面に流す。この工程により、半導体素子は基体表面を通過しながら、基体に設けられたリセスに落下し自己整合的に配置される。リセスに嵌まらなかった半導体素子は、分散液中から回収され、クリーニングされた後、同じくクリーニングされた液体中に再度分散させられ、再度基体表面に流される。上記工程により、半導体素子と分散液は再利用することができる。
第３の工程後の第４の工程は配線工程である。これは、基体に形成されたリセスに嵌合した半導体素子は、半田などのろう材や接着剤により固定され、電気配線された後に、最終的な電気回路の一部として機能する。以上の工程により、半導体素子が半導体装置に実装される。
このＦＳＡ法によれば、大量の半導体素子を一度に基体に実装することができるため、ディスプレイなど同一基体上に多数の半導体素子を配置する装置の低価格化を図ることができ、かつ生産に必要なタクトタイムを短縮させることができる。また、あらかじめ検査により駆動可能な良品のみを用いて実装を行なうことができるため、装置の信頼性を高めることができる。
また、半導体素子を嵌合するための基体は、ガラス、プラスチック、シリコン等の様々な材料を用いることができ、基体に用いる材料の選択の自由度が高い。同様に、半導体素子に用いる材料も、シリコン、ゲルマニウム−シリコン、ガリウム−砒素、インジウム−リン、ガリウム−ナイトライド等、半導体素子に必要な機能に合わせて選択することができる。このように、ＦＳＡ法は半導体素子の実装方法の一つとして、優れた作用および効果が期待されている。
米国特許第５５４５２９１号明細書 米国特許第５７８３８５６号明細書 米国特許第５８２４１８６号明細書 米国特許第５９０４５４５号明細書
しかしながら、このＦＳＡ法を半導体素子の実装方法として利用した場合、液体中に混入したダストや、半導体素子を液体中に分散させ、基体表面に流した際に半導体素子や基体から発生したダストが実装工程において不良を引き起こす課題を見出した。
特に、ダストの形状が半導体素子を嵌合させるリセスの形状よりも小さい場合に関して、重大な問題があった。ダストが基体に形成されたリセスに半導体素子が嵌合する前に落下した場合、このダストは半導体素子が基体に形成されたリセスに嵌合するのを妨害し、また、半導体素子がリセスに嵌合した場合にも半導体素子と基体にダストが挟まった状態を引き起こす。これらは半導体素子の半導体装置への実装不良につながり、ディスプレイ装置に適用した場合には、装置全体の不良につながる。
半導体素子よりも大きな形状を有するダストは、半導体素子を嵌合させるリセスに落下できないため問題とならず、また、半導体素子のみが通過することが可能な例えば網目状のフィルタを通過させることでもダストは除去可能である。しかしながら、半導体素子よりも小さな形状を有するダストは、前記フィルタでは除去することができない。
この問題をＦＳＡ装置の構成を用いて詳細に説明する。
図１２は一般的なＦＳＡ装置の構成図である。半導体素子００１を装置１００１内の液体中に分散させ、流出部１００５により基体保持治具９０１で保持された基体１０１表面上に流す。基体１０１上には図１３に示すような半導体素子００１とほぼ同じ形状とサイズをもつリセス１０２が形成されており、半導体素子００１は図１４に示すように、基体１０１表面上を滑走した後、リセス１０２に自己整合的に嵌合する。基体１０１表面上を滑走しながら、リセス１０２に嵌合しなかった半導体素子００１は、受容槽１００７の底部に達した後、ガス供給口１００４から送り込まれたガスによりコラム部１００８を上昇し、流出部１００５へ戻され、再度基体１０１表面上に流れるように循環する。
この一連の実装工程の中で、半導体素子００１は半導体素子００１同士も含め、装置１００１中の基体１０１や受容槽１００７などと衝突や接触を繰り返す。この衝突や接触により半導体素子００１は損傷し、その一部が半導体素子００１よりも小さなダストとして発生する。また、半導体素子００１が滑走する基体１０１や受容槽１００７なども、接触により損傷や剥離しダストを発生させる。さらに、外部からも液体中にダストが混入する。ただし、発生したダストの形状が半導体素子００１の形状より大きい場合には、基体１０１に形成したリセス１０２にダストが嵌合することは不可能であり、また、網目状のフィルタ（図示せず）を流出部に設置することで、半導体素子００１のみを通過させ、ダストをフィルタにより捕獲することで、容易に除去可能である。しかしながら、発生したダストの形状が半導体素子００１の形状よりも小さい場合には、基体１０１に形成したリセス１０２にダストが落下することが可能で、ダストが落下したリセス１０２には、半導体素子００１は正確に嵌合することができず、また、嵌合した場合にも半導体素子００１と基体１０１にダストが挟まった状態を引き起こし、実装不良となる。これは複数の半導体素子００１が基体１０１に実装されて半導体装置、例えば半導体素子００１が１画素を形成するディスプレイなどを製造する場合には、たった一つの実装不良で半導体装置としても不良となってしまうために大変重要な問題である。
本発明の目的は、半導体素子を基体に実装する際にＦＳＡ法を用いながらも、実装工程中に液体中に発生したダストが半導体素子を嵌合するために基体に形成したリセスに落下し実装不良を引き起こす問題を容易に低減することが可能な半導体装置の製造方法を提供することである。
本発明にかかる半導体装置の製造方法は、半導体素子と第１の基体とで構成された半導体装置の製造方法において、前記第１の基体表面に前記半導体素子と嵌合する複数の第１のリセスを有し、前記半導体素子を複数分散させた液体を前記第１の基体表面に流すことにより、前記半導体素子と前記第１の基体を自己整合的に配置する半導体装置の製造方法であって、前記液体が前記第１の基体表面に流れる前に、前記液体が第２の基体を通過し、前記第２の基体が、前記半導体素子より小さいブロックを捕獲することを特徴とする半導体装置の製造方法である。
この本発明の半導体装置の製造方法により、液体中に混入したダストや、半導体素子を液体中に分散させ基体表面に流した際に半導体素子や基体から発生したダストは、第２の基体により捕獲され、半導体素子だけを嵌合する必要のある第1のリセスにダストが到達することをなくし、実装不良を低減することができる。
さらに本発明にかかる半導体装置の製造方法は、表面に前記半導体素子が嵌合しない第２のリセスを形成した第２の基体を作製し、前記液体が前記第２の基体の表面を通過した後に前記第１の基体表面に到達するように配置することを特徴とする半導体装置の製造方法である。
この本発明の半導体装置の製造方法により、液体中に混入したダストや、半導体素子を液体中に分散させ基体表面に流した際に半導体素子や基体から発生したダストは、第２の基体に形成した第２のリセスに落下し、半導体素子だけを嵌合する必要のある第１のリセスにダストが到達する確率を低減することができる。これにより実装不良を低減することができる。
さらに本発明にかかる半導体装置の製造方法は、前記第１の基体表面に前記半導体素子が嵌合しない複数の第２のリセスを、前記第１の基体表面の前記第１のリセスを形成する領域と異なる領域に形成し、さらに前記半導体素子を分散させた液体が、前記第２のリセスを形成した領域を通過した後に、前記第１のリセスを形成した領域に到達するように前記第１の基体を配置することを特徴とする半導体装置の製造方法である。
この本発明の半導体装置の製造方法により、ダストは第２のリセスに落下し、第１のリセスに半導体素子が嵌合する確率を向上させることができ、これにより実装不良を低減することができる。さらに、同一の基体に２種類のリセスを形成することで、工数の増加を必要としない。
さらに、本発明の半導体装置の製造方法は第２のリセスを半導体素子が嵌合する第１のリセスの回りを包囲する形で形成することを特徴とする半導体装置の製造方法である。
この本発明の半導体装置の製造方法により、半導体素子およびダストは必ず前記第２のリセス上を通過し、ダストを前記第２のリセスに落下させる確率を向上させ、半導体素子のみが前記第１のリセスに嵌合し、実装不良を低減することができる。
さらに、本発明の半導体装置の製造方法は、前記半導体素子と前記第１の基体とで構成された半導体装置を作製する際に、前記第１の基体の不要となる領域に、前記第２のリセスを形成することを特徴とする半導体装置の製造方法である。
この本発明の製造方法により、半導体素子およびダストは必ず前記第２のリセス上を通過し、ダストを前記第２のリセスに落下させる確率を向上させ、半導体素子のみが前記第１のリセスに嵌合し、実装不良を低減することができる。さらに、基体を有効利用することができる。
以上のように、本発明の半導体装置の製造方法によれば、液体中に混入したダストや、半導体素子を液体中に分散させ基体表面に流した際に半導体素子や基体から発生したダストが、半導体素子だけを嵌合する必要のある第１のリセスに到達する確率を低減し、容易に実装不良を低減することができる。
以下、本発明の好適な実施の形態について、図面を参照しながら説明する。
（実施の形態１）
図１は本発明の第１の実施の形態であり、装置１０５１には、図１２の従来の装置１００１の構成に加えて、第２の基体１５１およびこれを保持する基体保持治具９５１を、第１の基体１０１およびこれを保持する基体保持治具９０１に対して、液体中に分散させた半導体素子００１が第２の基体１５１の表面を通過した後に、第１の基体１０１の表面に到達するように配置している。
第２の基体１５１の表面には図２に示すように半導体素子００１が嵌合しない大きさおよび形状の第２のリセス１５２が形成されている。この構成において、液体中に発生したダストは、半導体素子００１と同時に流出部１００５から基体１５１表面上に流される。
第２の基体１５１の表面を、図３に示すようにダスト０５１と半導体素子００１は滑走するが、ダスト０５１は第２のリセス１５２に落下し、半導体素子００１のみが第２の基体１５１の表面を通過することができる。第２の基体１５１を通過した半導体素子００１は、第１の基体１０１の表面に到達し、基体１０１の表面を滑走してリセス１０２に嵌合することで実装される。これにより、液体中で発生したダスト０５１が第１の基体１０１表面のリセス１０２に落下し、半導体素子００１の実装不良を引き起こすことを低減することができる。
第２の基体１５１に形成するリセス１５２は、図４に示すように半導体素子００１やダスト０５１が滑走する方向に対して、周期的にずらして配置することで、ダスト０５１のみを落下させる確率を向上することが可能である。
また、リセス１５２の形状は、半導体素子００１が落下しない形状であれば任意であるため、図５に示すように短冊状に形成し、半導体素子００１やダスト０５１が滑走する方向に対して、周期的に配置することで、ダスト０５１のみを落下させることが可能である。このようにリセス１５２形状は、半導体素子００１の形状に合わせて最適な形状を選ぶことが可能である。さらに、ダスト０５１を落下させ除去する確率を向上させるために、第３、第４のリセスを形成した第３、第４の基体を装置１０５１に追加して配置することも可能である。
（実施の形態２）
次に図１２を用いて本発明の第２の実施の形態を説明する。
第２の実施の形態では、図１２に示す従来の装置構成を用いながら、半導体素子００１を実装する基体１０１の構造およびその配置方法により液体中に発生したダスト０５１を除去する。基体１０１には図６のように半導体素子００１を嵌合する第１のリセス２０２と半導体素子００１が落下しない形状の第２のリセス２５２をそれぞれ別々の領域に形成する。
２種類のリセスを形成した基体１０１は、流出部１００５から流される半導体素子００１やダスト０５１が第２のリセス２５２が形成された領域を通過した後に、第１のリセス２０２が形成された領域に到達するように配置する。これにより、図７に示すように、基体１０１を滑走する半導体素子００１とダスト０５１のうち、ダスト０５１のみが第２のリセス２５２に落下し、半導体素子００１の実装不良を引き起こす確率を低減することができる。
この方法では、第１のリセスを形成するのと同時に第２のリセスが形成することができるため、工数の増加を必要としない。また、基体１０１において半導体装置を作製する際に不要となる領域に第２のリセス１５２を形成できる。
（実施の形態３）
次に本発明の第３の実施の形態を説明する。
第３の実施の形態では、図１２に示す従来の装置構成を用いながら、半導体素子００１を実装する基体１０１の構造により液体中に発生したダスト０５１を除去する。基体１０１には図８のように半導体素子００１が落下しない形状の第２のリセス３５２を半導体素子００１の嵌合する第１のリセス３０２の周りを覆う形で形成する。２種類のリセスを形成した基体１０１表面では、半導体素子００１とダスト０５１は、半導体素子を嵌合する第１のリセス３０２に到達する前に必ず第２のリセス３５２上を通過することになる。
従って、図９に示すように、基体１０１を滑走する半導体素子００１とダスト０５１のうち、ダスト０５１のみが第２のリセス３５２に落下し、半導体素子００１の実装不良を引き起こす確率を低減することができる。この方法では、第１のリセス３０２を形成するのと同時に第２のリセス３５２を形成することができるため、工数の増加を必要としない。
また、基体１０１から図１０に示す半導体装置５０１を切り出す場合に、例えば図１１に示すようにダイシングソー４０１を用いる場合には、基体１０１からダイシング領域が削除される。この領域に第２のリセス３５２を形成することで、基体１０１を有効に利用することが可能となる。
本発明の半導体装置の製造方法は、半導体素子だけでなく半導体素子と光学素子を組み合わせた半導体装置の製造方法としても有用である。例えば、基体の一部に半導体素子に代わりプリズム等の光学素子を実装することで、光集積装置の製造方法として利用できる。
本発明の第１の実施形態に係る半導体装置の製造装置を示す模式的な構成断面図 本発明の第１の実施の形態に係る半導体装置の製造装置に保持される基体を示す平面図 本発明の第１の実施の形態に係る半導体装置の製造装置に保持された基体を拡大した部分的な断面構成図 本発明の第１の実施の形態に係る半導体装置の製造装置に保持される基体を示す平面図 本発明の第１の実施の形態に係る半導体装置の製造装置に保持される基体を示す平面図 本発明の第２の実施の形態に係る半導体装置の製造装置に保持される基体を示す平面図 本発明の第２の実施の形態に係る半導体装置の製造装置に保持された基体を拡大した部分的な断面構成図 本発明の第３の実施の形態に係る半導体装置の製造装置に保持される基体を示す平面図 本発明の第３の実施の形態に係る半導体装置の製造装置に保持された基体を拡大した部分的な断面構成図 本発明の実施の形態に係る基体から切り出された半導体装置を示す平面図 本発明の実施の形態に係る半導体装置の製造装置に保持される基体を示す平面図 従来の半導体装置の製造装置を示す模式的な構成断面図 従来の半導体装置の製造装置に保持される基体を示す平面図 従来の半導体装置の製造装置に保持された基体を拡大した部分的な断面構成図
符号の説明
００１ 半導体素子
０５１ ダスト
１０１ 第１の基体
１０２ 第１のリセス
１５１ 第２の基体
１５２ 第２のリセス
２０２ 第１のリセス
２５２ 第２のリセス
３０２ 第１のリセス
３５２ 第２のリセス
４０１ ダイシングソー
５０１ 半導体装置
９０１ 基体保持治具
９５１ 基体保持治具
１００１ 装置
１００２ 液面
１００３ 液面
１００４ ガス供給口
１００５ 流出部
１００６ 流入部
１００７ 受容槽
１００８ コラム部
１０５１ 装置

Claims (6)

  1. 半導体素子と第１の基体とで構成された半導体装置において、前記第１の基体表面に前記半導体素子と嵌合する複数の第１のリセスを有し、前記半導体素子を複数分散させた液体を前記第１の基体表面に流すことにより、前記半導体素子と前記第１の基体を自己整合的に配置する半導体装置の製造方法であって、前記液体が前記第１の基体表面に流れる前に、前記液体が第２の基体を通過し、前記第２の基体が、前記半導体素子より小さいブロックを捕獲することを特徴とする半導体装置の製造方法。
  2. 半導体素子と第１の基体とで構成された半導体装置において、前記第１の基体表面に前記半導体素子と嵌合する複数の第１のリセスを有し、前記半導体素子を複数分散させた液体を前記第１の基体表面に流すことにより、前記半導体素子と前記第１の基体を自己整合的に配置する半導体装置の製造方法であって、前記第２の基体の表面に前記半導体素子が嵌合しない第２のリセスを有し、前記液体が前記第１の基体表面に流れる前に、前記液体が第２の基体を通過することを特徴とする半導体装置の製造方法。
  3. 半導体素子と第１の基体とで構成された半導体装置において、前記第１の基体表面に前記半導体素子と嵌合する複数の第１のリセスを有し、前記半導体素子を複数分散させた液体を前記第１の基体表面に流すことにより、前記半導体素子と前記第１の基体を自己整合的に配置する半導体装置の製造方法であって、前記第１の基体表面に前記半導体素子が嵌合しない複数の第２のリセスを、前記第１の基体表面の前記第１のリセスを形成する領域と異なる領域に形成し、さらに前記半導体素子を分散させた液体が、前記第２のリセスを形成した領域を通過した後に、前記第１のリセスを形成した領域に到達することを特徴とする半導体装置の製造方法。
  4. 前記半導体素子が嵌合しない複数の第２のリセスを形成した領域を、前記半導体素子を分散させた液体が通過する際に、少なくとも１つの第２のリセス上を必ず液体が通過するように第２のリセスが配置されていることを特徴とする請求項３記載の半導体装置の製造方法。
  5. 半導体素子と第１の基体とで構成された半導体装置において、前記第１の基体が前記半導体素子と嵌合する複数の第１のリセスを有し、前記半導体素子を複数分散させた液体を前記第１の基体の表面に流すことにより、前記半導体素子と前記第１の基体を自己整合的に配置する半導体装置の製造方法であって、前記第１の基体表面に前記半導体素子が嵌合しない複数の第２のリセスを、前記第１のリセスの回りを包囲する形に形成し、前記半導体素子を分散させた液体が、前記第１の基体を通過した際に、前記第２のリセスによって、前記半導体素子より小さいブロックを捕獲されることを特徴とする半導体装置の製造方法。
  6. 前記半導体素子と前記第１の基体とで構成された半導体装置を作製する際に前記第１の基体の不要となる領域に、前記第２のリセスが形成されていることを特徴とする請求項５記載の半導体装置の製造方法。
JP2004038288A 2004-02-16 2004-02-16 半導体装置の製造方法 Pending JP2005229042A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004038288A JP2005229042A (ja) 2004-02-16 2004-02-16 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004038288A JP2005229042A (ja) 2004-02-16 2004-02-16 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2005229042A true JP2005229042A (ja) 2005-08-25

Family

ID=35003482

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004038288A Pending JP2005229042A (ja) 2004-02-16 2004-02-16 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2005229042A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007037381A1 (ja) * 2005-09-29 2007-04-05 Matsushita Electric Industrial Co., Ltd. 電子回路構成部材のマウント方法およびマウント装置
WO2010061518A1 (ja) * 2008-11-26 2010-06-03 パナソニック株式会社 電子素子を基板上に形成された電極上に配置して電気的に接合する方法
WO2012172794A1 (ja) * 2011-06-16 2012-12-20 パナソニック株式会社 集光レンズおよび光電変換素子を具備する太陽電池を製造する方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007037381A1 (ja) * 2005-09-29 2007-04-05 Matsushita Electric Industrial Co., Ltd. 電子回路構成部材のマウント方法およびマウント装置
US7730610B2 (en) 2005-09-29 2010-06-08 Panasonic Corporation Method of mounting electronic circuit constituting member and relevant mounting apparatus
US8646173B2 (en) 2005-09-29 2014-02-11 Panasonic Corporation Method of mounting electronic circuit constituting member and relevant mounting apparatus
WO2010061518A1 (ja) * 2008-11-26 2010-06-03 パナソニック株式会社 電子素子を基板上に形成された電極上に配置して電気的に接合する方法
JP4477100B1 (ja) * 2008-11-26 2010-06-09 パナソニック株式会社 電子素子を基板上に形成された電極上に配置して電気的に接合する方法
US7814648B2 (en) 2008-11-26 2010-10-19 Panasonic Corporation Method of disposing an electronic device on an electrode formed on substrate
CN102047307A (zh) * 2008-11-26 2011-05-04 松下电器产业株式会社 在形成于基板上的电极上配置电子元件并电接合的方法
WO2012172794A1 (ja) * 2011-06-16 2012-12-20 パナソニック株式会社 集光レンズおよび光電変換素子を具備する太陽電池を製造する方法
JP5120524B1 (ja) * 2011-06-16 2013-01-16 パナソニック株式会社 集光レンズおよび光電変換素子を具備する太陽電池を製造する方法
US8476098B2 (en) 2011-06-16 2013-07-02 Panasonic Corporation Method for fabricating solar cell comprising condenser lens and photoelectric conversion element

Similar Documents

Publication Publication Date Title
US11742315B2 (en) Die processing
US9099547B2 (en) Testing process for semiconductor devices
US7612419B2 (en) Wafer, semiconductor chip, and semiconductor device
US7625810B2 (en) Wafer processing method
US20050158967A1 (en) Semiconductor chip singulation method
US7232704B2 (en) Semiconductor device assembly method and semiconductor device assembly apparatus
DE102014109571B4 (de) Verfahren zum packaging integrierter schaltungen und ein geformtes substrat mit in eine formmasse eingebetteten nicht funtionalen platzhaltern
US8530984B2 (en) Semiconductor device structures and their fabrication
JP5960389B2 (ja) 半導体集積回路チップを分離および搬送する方法
JP7299952B2 (ja) 半導体ユニットのテスト方法
US10014269B2 (en) Method for wafer dicing
JP2009099840A (ja) 半導体基板、及び半導体装置の製造方法
JP2006147915A (ja) 光学デバイス
JP2005229042A (ja) 半導体装置の製造方法
US10796936B2 (en) Die tray with channels
US8518802B2 (en) Process for fabricating integrated-circuit chips
JP2005203679A (ja) 固体撮像素子の製造方法
KR100954921B1 (ko) 수직형 반도체 소자의 백메탈층 필링 테스트 방법
KR100681679B1 (ko) 반도체 소자 제조 방법
US20060292828A1 (en) Wafer and method of cutting the same
KR102409885B1 (ko) 웨이퍼 정렬 방법, 이러한 정렬 방법을 이용한 웨이퍼 본딩 방법, 및 이러한 정렬 방법을 수행하기 위한 장치
JP2007081038A (ja) 半導体ウェハ、並びに、半導体チップおよびその製造方法
KR100686455B1 (ko) 웨이퍼 내 칩 배열 방법
KR20070005841A (ko) 마스크와 반도체 장치의 제조 방법
JP2010098018A (ja) 半導体ウェハとそれを用いた半導体集積回路装置の製造方法。