JP2010182712A - 電気光学装置の製造装置のクリーニング方法、電気光学装置の製造装置 - Google Patents

電気光学装置の製造装置のクリーニング方法、電気光学装置の製造装置 Download PDF

Info

Publication number
JP2010182712A
JP2010182712A JP2009022302A JP2009022302A JP2010182712A JP 2010182712 A JP2010182712 A JP 2010182712A JP 2009022302 A JP2009022302 A JP 2009022302A JP 2009022302 A JP2009022302 A JP 2009022302A JP 2010182712 A JP2010182712 A JP 2010182712A
Authority
JP
Japan
Prior art keywords
lift pin
substrate
cleaning
hole
electro
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2009022302A
Other languages
English (en)
Inventor
Toru Konno
徹 金野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2009022302A priority Critical patent/JP2010182712A/ja
Publication of JP2010182712A publication Critical patent/JP2010182712A/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Drying Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

【課題】成膜処理後、確実にリフトピン及び貫通孔内に付着した成膜処理後の堆積物やクリーニングの際に発生する堆積物等を除去することができる電気光学装置の製造装置のクリーニング方法を提供する。
【解決手段】チャンバー内においてサセプタに載置された基板を成膜処理後、チャンバー外に搬出する基板搬出工程と、チャンバー内に設けられた、前記サセプタの厚さ方向に沿った貫通孔から厚さ方向に昇降自在なリフトピンの少なくとも一部を突出させるリフトピン突出工程と、リフトピンの少なくとも一部が貫通孔から突出した状態で、チャンバー内にフッ素系ガスを導入し、プラズマ処理にて、リフトピン及び貫通孔内に成膜処理後に付着した異物を除去するクリーニング工程と、を具備したことを特徴とする。
【選択図】図6

Description

本発明は、基板を成膜処理する電気光学装置の製造装置のクリーニング方法、電気光学装置の製造装置に関する。
周知のように、電気光学装置、例えば光透過型の液晶装置は、ガラス基板、石英基板等からなる2枚の基板間に液晶が介在されて構成されており、一方の基板に、例えば薄膜トランジスター(Thin Film Transistor、以下、TFTと称す)等のスイッチング素子及び画素電極をマトリクス状に配置し、他方の基板に対向電極を配置して、両基板間に介在された液晶層による光学応答を画像信号に応じて変化させることで、画像表示を可能としている。
また、TFTを配置したTFT基板と、このTFT基板に相対して配置される対向基板とは別々に製造される。TFT基板及び対向基板は、例えば石英基板上に、所定のパターンを有する半導体薄膜、絶縁性薄膜又は導電性薄膜を積層することによって構成される。半導体薄膜、絶縁性薄膜又は導電性薄膜は、層毎に各種膜の成膜工程とフォトリソグラフィー工程を繰り返すことによって形成されるのである。
ここで、TFT基板または対向基板等の電気光学装置に用いる基板に対し、成膜工程等の処理を行う電気光学装置の製造装置としては、例えば基板を1枚単位で成膜処理する枚葉式の成膜装置が周知であり、例えば特許文献1に開示されている。
特許文献1に開示された成膜装置は、密閉可能なチャンバー内にESCが設けられており、該ESC上で基板を所定温度に加熱しながら、チャンバー内に反応ガスを導入して、プラズマを発生させることにより、基板に成膜処理を施す構成を有している。
また、特許文献1に開示された成膜装置のチャンバー内に、ESCの厚さ方向に複数貫通されたリフトピン収容孔にそれぞれ遊嵌状態で嵌入された上端で基板を支持する数本のリフトピンと、該各リフトピンの下端に当接自在な、各リフトピンをリフトピン収容孔内においてESCの厚さ方向に昇降させるピンフォルダーとによって主要部が構成されたウエハリフト装置が設けられている。
ウエハリフト装置は、基板が搬送装置によりチャンバー内に搬入される際は、各リフトピンがピンフォルダーにより上昇されて上端によって搬入された基板を支持した後、各リフトピンがピンフォルダーによって降下されることによりESC上に基板を載置するとともに、成膜処理済みの基板をチャンバー外に搬出する際は、再び各リフトピンがピンフォルダーにより上昇されて上端によって基板を支持する機能を有している。その後、基板は搬送装置によって、チャンバー外に搬出される。
ここで、基板に対して成膜処理を行い、基板をチャンバー外に搬出した後、チャンバーの内壁等には、成膜処理の際、基板に付着しなかった膜等の異物(以下、堆積物と称す)が付着している。よって、複数枚の基板に対する成膜条件を毎回一定にするためには、基板の成膜処理後、チャンバーの内壁等に付着した堆積物を、基板の成膜処理毎または一定枚数の基板に対し成膜処理をした後、除去する必要が生じる。
このような事情に鑑み、特許文献2には、成膜処理後、チャンバー内にフッ素系のクリーニングガスを導入してプラズマを発生させることにより、ドライクリーニングにて、チャンバー内に付着した堆積物を除去する構成が開示されている。
ところで、成膜処理後は、堆積物は、特許文献1に開示されたリフトピン収容孔の内部及びリフトピンにも付着してしまう。しかしながら、特許文献2に開示されたドライクリーニングを行っても、リフトピン収容孔の内部及びリフトピンに付着した堆積物は、除去し難いといった問題があった。さらに、クリーニング後、クリーニングの際に発生する堆積物が、リフトピン収容孔の内部及びリフトピンに付着してしまうといった問題もあった。
リフトピン収容孔の内部及びリフトピンの外周に堆積物が付着したままであると、リフトピンをピンフォルダーによって昇降させる際、堆積物によってリフトピンの動作不良が発生してしまう場合がある他、次の基板を成膜処理する際、成膜不良が発生してしまう場合があるため、確実にリフトピン収容孔の内部及びリフトピンに付着した堆積物を除去できるクリーニング方法及び成膜装置が望まれていた。
本発明は上記事情に着目してなされたものであり、成膜処理後、確実にリフトピン及び貫通孔内に付着した成膜処理後の堆積物やクリーニングの際に発生する堆積物等を除去することができる電気光学装置の製造装置のクリーニング方法、電気光学装置の製造装置を提供することを目的とする。
上記目的を達成するために本発明に係る電気光学装置の製造装置のクリーニング方法は、基板を成膜処理する電気光学装置の製造装置のクリーニング方法であって、チャンバー内においてサセプタに載置された前記基板を成膜処理後、前記チャンバー外へと搬出する基板搬出工程と、前記チャンバー内に設けられた前記サセプタの厚さ方向に沿った貫通孔から、前記厚さ方向に昇降自在なリフトピンの少なくとも一部を突出させるリフトピン突出工程と、前記リフトピンの少なくとも一部が前記貫通孔から突出した状態で、前記チャンバー内にフッ素系ガスを導入し、プラズマ処理にて、前記リフトピン及び前記貫通孔内に前記成膜処理後に付着した異物を除去するクリーニング工程と、を具備したことを特徴とする。
本発明によれば、クリーニング工程において、リフトピンを貫通孔から突出させた状態でフッ素系ガスを用いてプラズマ処理を行うことにより、リフトピンを、フッ素系ガスに晒すことができるとともに、貫通孔内にフッ素系ガスを導入することができるので、確実にリフトピン及び貫通孔内に付着した成膜処理後の異物やクリーニングの際に発生する異物等を除去することができる電気光学装置の製造装置のクリーニング方法を提供することができるといった効果を有する。
また、前記クリーニング工程は、前記プラズマ処理の際、前記リフトピンまたは前記サセプタを前記厚さ方向に昇降させて行うことを特徴とする。
本発明によれば、クリーニング工程において、リフトピンを貫通孔内に降下させた状態では、サセプタの基板載置面や貫通孔の内周面の開口近傍部位を、フッ素系ガスに晒すことができ、また、リフトピンを貫通孔から突出させた状態では、リフトピンをフッ素系ガスに晒すことができるとともに、貫通孔内にフッ素系ガスを導入することができることから、確実にリフトピン及び貫通孔内に付着した成膜処理後の異物やクリーニングの際に発生する異物等を除去することができる電気光学装置の製造装置のクリーニング方法を提供することができるといった効果を有する。
さらに、前記クリーニング工程は、前記プラズマ処理の際、前記貫通孔から前記リフトピンの少なくとも一部を突出させた状態から、前記リフトピンを段階的に降下させるか、前記貫通孔内に位置する前記リフトピンを、前記貫通孔から少なくとも一部が突出するよう段階的に上昇させるかのいずれかにより行うことを特徴とする。
本発明によれば、クリーニング工程において、リフトピンを段階的に昇降させることにより、リフトピンに付着した異物を、段階的に除去することができるといった効果を有する。
また、前記クリーニング工程は、前記プラズマ処理の際、前記貫通孔から前記リフトピンの少なくとも一部を一定時間突出させた状態から、前記リフトピンを前記貫通孔内に降下させて行うことを特徴とする。
本発明によれば、貫通孔からリフトピンを一定時間突出させた状態で、クリーニング工程を行うことから、リフトピンに付着した異物を、一定時間突出させているときに確実に除去することができるといった効果を有する。
また、本発明に係る電気光学装置の製造装置は、請求項1〜4のいずれか1項に記載の電気光学装置の製造装置のクリーニング方法を実行することを特徴とする。
本発明によれば、確実にリフトピン及び貫通孔内に付着した成膜処理後の異物やクリーニングの際に発生する異物等を除去することができるクリーニング方法を具備する電気光学装置の製造装置を提供することができる。
本実施の形態の電気光学装置の製造装置によって製造される液晶装置の平面図。 図1中のII-II線に沿って切断した液晶装置の断面図。 本実施の形態を示す電気光学装置の製造装置を、リフトピンの上端に処理される基板を支持した状態で概略的に示す部分断面図。 図3のリフトピンを降下させ基板をサセプタ上に載置し、成膜処理を行う状態を概略的に示す部分断面図。 図3のサセプタ上に載置された処理基板を示す平面図。 本実施の形態のクリーニング方法を概略的に示すフローチャート。 リフトピンの少なくとも一部をサセプタの貫通孔から突出させた状態で、プラズマ処理を行う状態を概略的に示す部分断面図。 図7中のVIII線で囲った位置の部分拡大断面図。 貫通孔内にリフトピンを降下させた状態でクリーニング工程を行う状態を、概略的に示す部分拡大断面図。
以下、図面を参照にして本発明の実施の形態を説明する。尚、以下に示す実施の形態において電気光学装置は、液晶装置を例に挙げて説明する。また、液晶装置に用いる一対の基板の内、一方の基板は、素子基板(以下、TFT基板と称す)を、また他方の基板は、TFT基板に対向する対向基板を例に挙げて説明する。
先ず、本実施の形態の電気光学装置の製造装置によって製造される液晶装置の全体の構成について説明する。図1は、本実施の形態の電気光学装置の製造装置によって製造される液晶装置の平面図、図2は、図1中のII-II線に沿って切断した液晶装置の断面図である。
図1、図2に示すように、液晶装置100は、例えば、石英基板、ガラス基板を用いたTFT基板10と、該TFT基板10に対向配置される、例えばガラス基板や石英基板を用いた対向基板20との間の内部空間に、液晶50が介在されて構成される。対向配置されたTFT基板10と対向基板20とは、シール材52によって貼り合わされている。
TFT基板10の基板上の液晶50と接する面側に、液晶装置100の表示領域40を構成するTFT基板10の表示領域10hが構成されている。また、表示領域10hに、画素を構成する画素電極(ITO)9aがマトリクス状に配置されている。
また、対向基板20の基板上の全面に、対向電極(ITO)21が設けられており、対向電極21の表示領域10hに対向する位置の液晶50と接する面側に、液晶装置100の表示領域40を構成する対向基板20の表示領域20hが構成されている。
TFT基板10の画素電極9a上に、ラビング処理が施された配向膜16が設けられており、また、対向基板20上の全面に渡って形成された対向電極21上にも、ラビング処理が施された配向膜26が設けられている。各配向膜16,26は、例えばポリイミド膜等の透明な有機膜からなる。
また、TFT基板10の画素領域においては、複数本の図示しない走査線と複数本の図示しないデータ線とが交差するように配線され、走査線とデータ線とで区画された領域に画素電極9aがマトリクス状に配置される。そして、走査線とデータ線との各交差部分に対応してトランジスターであるTFT30が設けられ、このTFT30毎に画素電極9aが電気的に接続されている。
TFT30は走査線のON信号によってオンとなり、これにより、データ線に供給された画像信号が画素電極9aに供給される。この画素電極9aと対向基板20に設けられた対向電極21との間の電圧が液晶50に印加される。
対向基板20に、TFT基板10の表示領域10h及び対向基板20の表示領域20hの外周を、画素領域において規定し区画することにより、表示領域を規定する額縁としての遮光膜53が設けられている。
液晶50がTFT基板10と対向基板20との間の空間に、既知の液晶注入方式で注入される場合、シール材52は、シール材52の1辺の一部において欠落して塗布されている。
シール材52の欠落した箇所は、該欠落した箇所から貼り合わされたTFT基板10及び対向基板20との間に液晶50を注入するための液晶注入口108を構成している。液晶注入口108は、液晶注入後、封止材109で封止される。
シール材52の外側の領域に、TFT基板10のデータ線に画像信号を所定のタイミングで供給して該データ線を駆動するドライバーであるデータ線駆動回路101及び外部回路との接続のための外部接続端子102が、TFT基板10の一辺に沿って設けられている。
この一辺に隣接する二辺に沿って、TFT基板10の走査線及び図示しないゲート電極に、走査信号を所定のタイミングで供給することにより、ゲート電極を駆動するドライバーである走査線駆動回路103,104が設けられている。走査線駆動回路103,104は、シール材52の内側の遮光膜53に対向する位置において、TFT基板10上に形成されている。
また、TFT基板10上に、データ線駆動回路101、走査線駆動回路103,104、外部接続端子102及び上下導通端子107を接続する配線105が、遮光膜53の3辺に対向して設けられている。
上下導通端子107は、シール材52のコーナー部の4箇所のTFT基板10上に形成されている。そして、TFT基板10と対向基板20相互間に、下端が上下導通端子107に接触し上端が対向電極21に接触する上下導通材106が設けられており、該上下導通材106によって、TFT基板10と対向基板20との間で電気的な導通がとられている。
また、TFT基板10上に、TFT30や画素電極9aの他、これらを含む各種の構成が積層構造をなして備えられている。尚、この積層構造、及び積層された各層の機能は周知であるため、その説明は省略する。
次に、このように構成された電気光学装置の製造装置について、図3〜図6を用いて説明する。図3は、本実施の形態を示す電気光学装置の製造装置を、リフトピンの上端に処理される基板を支持した状態で概略的に示す部分断面図、図4は、図3のリフトピンを降下させ基板をサセプタ上に載置し、成膜処理を行う状態を概略的に示す部分断面図、図5は、図3のサセプタ上に載置された処理基板を示す平面図である。
尚、以下、電気光学装置の製造装置としては、基板に対し、成膜処理を行うプラズマCVD装置を例に挙げて説明する。
図3に示すように、プラズマCVD装置1は、処理される基板10’が搬入されるチャンバー60を具備している。チャンバー60の壁部に、図示しない基板10’の搬入搬出口が設けられており、また、チャンバー60の壁部に、チャンバー60の内部60iに成膜ガスG1を導入するガス導入口68や、チャンバー60の内部60iに導入された成膜ガスG1を排出する図示しない排出口等が設けられている。さらに、チャンバー60の壁部における内壁の天面に、プラズマ励起用の電極(以下、上部電極と称す)67が設けられている。
また、図5に示すように、基板10’は、上述したTFT基板10または対向基板20が複数構成される、石英、ガラス等から構成された大板基板から構成されていても構わないし、上述したTFT基板10または対向基板20が1つ構成される、石英、ガラス等から構成された基板から構成されていても構わない。
チャンバー60の内部60iに、処理される基板10’が、図4に示すように上面61sに載置されるサセプタ61が設けられている。サセプタ61には、該サセプタ61の厚さ方向Aに沿って、例えば3本の貫通孔63(図3、図4では、2本のみ図示)が形成されている。尚、貫通孔63の本数は3本に限定されない。
また、サセプタ61の内部には、上面61sに載置された基板10’を成膜処理温度まで加熱するヒーター等の発熱体69が設けられている。さらに、サセプタの上面61sに、上述した上部電極67と略平行に、プラズマ励起用の電極(以下、下部電極と称す)66が設けられている。
また、サセプタ61の各貫通孔63には、厚さ方向Aにサセプタ61よりも長く形成された厚さ方向Aに昇降自在なリフトピン62がそれぞれ挿通されている。3本のリフトピン62は、厚さ方向Aの上端62tにて、載置された基板10’を3点支持する。
さらに、チャンバー60の内部60iに、リフトピン62の厚さ方向Aの下端62iに当接した状態で、貫通孔63内に対しリフトピン62を厚さ方向Aに昇降させることにより、リフトピン62の上端62tに支持された基板10’を、厚さ方向Aに昇降させるリフトバー65が設けられている。
尚、リフトバー65は、図示しないが、チャンバー60の内部60iに設けられた図示しない昇降装置に支持されている。また、リフトバー65は、3本のリフトピン62の各下端62iに当接することにより、3本のリフトピン62を同時に昇降させる。
リフトピン62は、リフトバー65によって、厚さ方向Aに昇降自在なことにより、上端62tに支持された基板10’を、厚さ方向Aに昇降させるものである。
図3に示すように、リフトピン62が貫通孔63から厚さ方向Aの上方に少なくとも一部が突出した上昇位置において、リフトピン62には、上端62tにチャンバー60の内部60iに搬入された基板10’が載置される。また、リフトピン62は、図4に示すように、上端62tが貫通孔に嵌入した降下位置において、基板10’を、サセプタ61の上面61sに載置する。
このように構成されたCVD装置を用いて基板10’に成膜を行う際は、図4に示すように、サセプタ61の上面61sに、基板10’を載置した状態において、発熱体69で基板10’を成膜温度まで加熱しながら、チャンバー60の内部60iに、ガス導入口68から成膜ガスG1を導入して、上部電極67と下部電極66との間にプラズマPを励起することにより、所謂既知のプラズマ処理によって成膜処理を行う。
成膜処理後は、図3に示すように、基板10’を支持した各リフトピン62を、リフトバー65を用いて上昇位置まで上昇させた後、成膜処理後の基板10’が、図示しない搬入搬出口から、チャンバー60の外部に搬出される。
ここで、成膜処理後は、チャンバー60の内壁や、サセプタ61の上面61s、リフトピン62の上端62tや外周面62g、貫通孔63の内周面63n等に、上述した堆積物が付着している。尚、以下、成膜後、チャンバー内の堆積物を除去するクリーニング方法について、図6〜図8を用いて説明する。
図6は、本実施の形態のクリーニング方法を概略的に示すフローチャート、図7は、リフトピンの少なくとも一部をサセプタの貫通孔から突出させた状態で、プラズマ処理を行う状態を概略的に示す部分断面図、図8は、図7中のVIII線で囲った位置の部分拡大断面図である。
図6に示すように、先ず、ステップS1において、上述したように、成膜処理後の基板10’を、チャンバー60外に搬出する基板搬出工程を行う。
次いで、ステップS2において、図7に示すように、サセプタ61の貫通孔63からリフトピン62の少なくとも一部を、厚さ方向Aの上方に突出させるリフトピン突出工程を行う。
最後に、ステップS3において、リフトピン62の少なくとも一部が貫通孔63から突出した状態で、チャンバー60の内部60iに、ガス導入口68からフッ素系ガス等のクリーニングガスG2を導入して、上部電極67と下部電極66との間にプラズマP’を励起することにより、プラズマ処理によってクリーニングを行うクリーニング工程を行う。
その結果、クリーニングガスG2が、チャンバー60の内壁に当たることにより、内壁に付着した堆積物が除去される他、図8に示すように、クリーニングガスG2が、サセプタ61の上面61s、リフトピン62の上端62t及び外周面62gに当たることにより、サセプタ61の上面61s、リフトピン62の上端62t及び外周面62gに付着した堆積物が除去される。さらに、クリーニングガスG2が、貫通孔63の内周面63nとリフトピン62の外周面62gとの間の間隙から貫通孔63内に導入されることにより、内周面63nに付着した堆積物も除去される。
尚、上述したステップS1〜ステップS3に示したクリーニング方法は、基板10’に対し、成膜処理が行われ、基板が搬出される毎に行っても構わないし、数枚の基板10’に対し成膜処理が行われた後に行っても構わない。
このように、本実施の形態においては、チャンバー60内のクリーニングを行う際、サセプタ61の貫通孔63からリフトピン62の少なくとも一部を突出させた状態で、チャンバー60内にクリーニングガスG2を導入し、励起したプラズマP’を用いたプラズマ処理によって、チャンバー60の内壁のみならず、サセプタ61の上面61sおよびリフトピン62、貫通孔63の内周面63nに付着した堆積物を除去すると示した。
このことによれば、リフトピン62を、クリーニングガスG2に晒すことができるとともに、貫通孔63内にクリーニングガスG2を導入することができるので、確実にリフトピン62及び貫通孔63内に付着した堆積物を除去することができる電気光学装置の製造装置のクリーニング方法を提供することができる。
尚、以下、変形例を、上述した図8と、図9を用いて示す。図9は、貫通孔内にリフトピンを降下させた状態でクリーニング工程を行う状態を、概略的に示す部分拡大断面図である。
本実施の形態においては、貫通孔63からリフトピン62の少なくとも一部を突出させた状態で、クリーニング工程を行うと示した。
これに限らず、図8に示すように、貫通孔63からリフトピン62の少なくとも一部を突出させた状態と、図9に示すように、貫通孔63内のリフトピン62を降下させた状態とにリフトピン62を昇降させながら、クリーニング工程を行っても構わない。
このことによれば、上述した本実施の形態の効果に加え、図9に示すように、リフトピン62を貫通孔63内に降下させた状態では、サセプタ61の上面61sや貫通孔63の内周面63nにおける開口近傍部位63n1を、クリーニングガスG2に晒すことができることから、より確実にリフトピン62及び貫通孔63内に付着した成膜処理後の堆積物を除去することができる電気光学装置の製造装置のクリーニング方法を提供することができる。
また、以上に限らず、図8に示す位置から図9に示す位置にリフトピン62を段階的に降下させるか、図9に示す位置から図8に示す位置にリフトピン62を段階的に上昇させるかによって、クリーニング工程を行っても構わない。
このことによれば、リフトピン62に付着した堆積物を、段階的に除去することができる。
さらに、図8に示す位置において、リフトピン62を一定時間突出させた状態から、図9に示す位置にリフトピン62を降下させることを繰り返すことによって、リフトピン62を昇降させて、クリーニング工程を行っても構わない。
このことによれば、リフトピン62に付着した堆積物を、一定時間突出させているときに確実に除去することができることから、単にリフトピンを昇降させる場合よりも、より確実に堆積物を除去することができる。
また、液晶装置は、上述の図示例にのみ限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。例えば、上述した液晶装置は、TFT(薄膜トランジスター)等のアクティブ素子(能動素子)を用いたアクティブマトリクス方式の液晶装置を例に挙げて説明したが、これに限らず、TFD(薄膜ダイオード)等のアクティブ素子(能動素子)を用いたアクティブマトリクス方式の液晶装置であっても構わない。
さらに、本実施の形態においては、電気光学装置は、液晶装置を例に挙げて説明したが、本発明はこれに限定されず、エレクトロルミネッセンス装置、特に、有機エレクトロルミネッセンス装置、無機エレクトロルミネッセンス装置等や、プラズマディスプレイ装置、FED(Field Emission Display)装置、SED(Surface−Conduction Electron−Emitter Display)装置、LED(発光ダイオード)表示装置、電気泳動表示装置、薄型のブラウン管または液晶シャッター等を用いた装置などの各種の電気光学装置に適用できる。
また、電気光学装置は、半導体基板に素子を形成する表示用デバイス、例えばLCOS(Liquid Crystal On Silicon)等であっても構わない。LCOSでは、素子基板として単結晶シリコン基板を用い、画素や周辺回路に用いるスイッチング素子としてトランジスターを単結晶シリコン基板に形成する。また、画素には、反射型の画素電極を用い、画素電極の下層に画素の各素子を形成する。
また、電気光学装置は、片側の基板の同一層に、一対の電極が形成される表示用デバイス、例えばIPS(In-Plane Switching)や、片側の基板において、絶縁膜を介して一対の電極が形成される表示用デバイスFFS(Fringe Field Switching)等であっても構わない。
さらに、電気光学装置の製造装置は、プラズマCVD装置に限定されず、他の成膜装置のクリーニング方法に適用しても構わない。
1…プラズマCVD装置(電気光学装置の製造装置)、10’…基板、60…チャンバー、61…サセプタ、62…リフトピン、63…貫通孔、A…厚さ方向、G2…クリーニングガス(フッ素系ガス)、P’…プラズマ。
特開2007−81170号公報 特開平9−64013号公報

Claims (5)

  1. 基板を成膜処理する電気光学装置の製造装置のクリーニング方法であって、
    チャンバー内においてサセプタに載置された前記基板を成膜処理後、前記チャンバー外へと搬出する基板搬出工程と、
    前記チャンバー内に設けられた前記サセプタの厚さ方向に沿った貫通孔から、前記厚さ方向に昇降自在なリフトピンの少なくとも一部を突出させるリフトピン突出工程と、
    前記リフトピンの少なくとも一部が前記貫通孔から突出した状態で、前記チャンバー内にフッ素系ガスを導入し、プラズマ処理にて、前記リフトピン及び前記貫通孔内に前記成膜処理後に付着した異物を除去するクリーニング工程と、
    を具備したことを特徴とする電気光学装置の製造装置のクリーニング方法。
  2. 前記クリーニング工程は、前記プラズマ処理の際、前記リフトピンまたは前記サセプタを前記厚さ方向に昇降させて行うことを特徴とする請求項1に記載の電気光学装置の製造装置のクリーニング方法。
  3. 前記クリーニング工程は、前記プラズマ処理の際、前記貫通孔から前記リフトピンの少なくとも一部を突出させた状態から、前記リフトピンを段階的に降下させるか、前記貫通孔内に位置する前記リフトピンを、前記貫通孔から少なくとも一部が突出するよう段階的に上昇させるかのいずれかにより行うことを特徴とする請求項1または2に記載の電気光学装置の製造装置のクリーニング方法。
  4. 前記クリーニング工程は、前記プラズマ処理の際、前記貫通孔から前記リフトピンの少なくとも一部を一定時間突出させた状態から、前記リフトピンを前記貫通孔内に降下させて行うことを特徴とする請求項1または2に記載の電気光学装置の製造装置のクリーニング方法。
  5. 請求項1〜4のいずれか1項に記載の電気光学装置の製造装置のクリーニング方法を実行することを特徴とする電気光学装置の製造装置。
JP2009022302A 2009-02-03 2009-02-03 電気光学装置の製造装置のクリーニング方法、電気光学装置の製造装置 Withdrawn JP2010182712A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009022302A JP2010182712A (ja) 2009-02-03 2009-02-03 電気光学装置の製造装置のクリーニング方法、電気光学装置の製造装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009022302A JP2010182712A (ja) 2009-02-03 2009-02-03 電気光学装置の製造装置のクリーニング方法、電気光学装置の製造装置

Publications (1)

Publication Number Publication Date
JP2010182712A true JP2010182712A (ja) 2010-08-19

Family

ID=42764090

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009022302A Withdrawn JP2010182712A (ja) 2009-02-03 2009-02-03 電気光学装置の製造装置のクリーニング方法、電気光学装置の製造装置

Country Status (1)

Country Link
JP (1) JP2010182712A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012234991A (ja) * 2011-05-02 2012-11-29 Panasonic Corp 基板のプラズマ処理方法
JP2017054853A (ja) * 2015-09-07 2017-03-16 パナソニックIpマネジメント株式会社 プラズマ処理方法および電子部品の製造方法
JP2017054854A (ja) * 2015-09-07 2017-03-16 パナソニックIpマネジメント株式会社 プラズマ処理方法および電子部品の製造方法
CN106920727A (zh) * 2015-12-24 2017-07-04 中微半导体设备(上海)有限公司 等离子体处理装置及其清洗方法
JP2021086968A (ja) * 2019-11-29 2021-06-03 東京エレクトロン株式会社 プラズマ処理装置における載置台のクリーニング方法およびプラズマ処理装置
JP7270863B1 (ja) 2019-11-29 2023-05-10 東京エレクトロン株式会社 プラズマ処理装置における載置台のクリーニング方法およびプラズマ処理装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012234991A (ja) * 2011-05-02 2012-11-29 Panasonic Corp 基板のプラズマ処理方法
JP2017054853A (ja) * 2015-09-07 2017-03-16 パナソニックIpマネジメント株式会社 プラズマ処理方法および電子部品の製造方法
JP2017054854A (ja) * 2015-09-07 2017-03-16 パナソニックIpマネジメント株式会社 プラズマ処理方法および電子部品の製造方法
CN106920727A (zh) * 2015-12-24 2017-07-04 中微半导体设备(上海)有限公司 等离子体处理装置及其清洗方法
JP2021086968A (ja) * 2019-11-29 2021-06-03 東京エレクトロン株式会社 プラズマ処理装置における載置台のクリーニング方法およびプラズマ処理装置
JP7229904B2 (ja) 2019-11-29 2023-02-28 東京エレクトロン株式会社 プラズマ処理装置における載置台のクリーニング方法およびプラズマ処理装置
JP7270863B1 (ja) 2019-11-29 2023-05-10 東京エレクトロン株式会社 プラズマ処理装置における載置台のクリーニング方法およびプラズマ処理装置
JP2023070200A (ja) * 2019-11-29 2023-05-18 東京エレクトロン株式会社 プラズマ処理装置における載置台のクリーニング方法およびプラズマ処理装置

Similar Documents

Publication Publication Date Title
JP5433309B2 (ja) 表示装置
US8502950B2 (en) Substrate for gate-in-panel (GIP) type liquid crystal display device and method for manufacturing the same
JP2010182712A (ja) 電気光学装置の製造装置のクリーニング方法、電気光学装置の製造装置
US8885125B2 (en) LCD including a color filter substrate with first and second electrode lines corresponding to a black matrix
US7999902B2 (en) Liquid crystal display panel
KR20070046238A (ko) 액정표시장치
US20110169004A1 (en) Display device and manufacturing method therefor
KR20120075095A (ko) 액정표시장치 및 그의 검사방법
JP2008233460A (ja) 検査用プローブ及びその製造方法
KR101102020B1 (ko) 액정표시패널 및 그 제조방법
JP4438566B2 (ja) 電気光学装置の製造方法
JP2009058605A (ja) 配向膜の形成方法及び装置
JP3800927B2 (ja) 液晶基板の製造方法並びに液晶基板、液晶装置用基板及び液晶装置
KR20070019061A (ko) 평판 표시 장치, 평판 표시 장치의 검사 방법 및 시스템
KR20070032116A (ko) 표시패널의 검사 장치
KR20070057522A (ko) 액정표시패널 및 그의 제조방법
JP2010182711A (ja) 電気光学装置の製造装置
KR100989158B1 (ko) 진공장비의 스테이지 및 이를 이용한 진공장비의스테이지에 기판을 로딩하는 방법
KR101035177B1 (ko) 액정표시장치의 어레이 기판 및 그 제조방법
KR20100093938A (ko) 액정표시패널의 제조방법
JP2010175615A (ja) 表示装置及びその製造方法並びに検査装置
KR101128461B1 (ko) 센서 케이블을 고정하는 로보트 암
JP2004012544A (ja) アクティブマトリクス基板及びその製造方法、並びにそのアクティブマトリクス基板を用いた表示装置
KR102200973B1 (ko) 액정표시장치 및 액정표시장치용 모기판
JP3788256B2 (ja) 液晶装置の製造方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20120403