CN101976676A - 一种三维结构非易失存储器阵列及其制备方法 - Google Patents

一种三维结构非易失存储器阵列及其制备方法 Download PDF

Info

Publication number
CN101976676A
CN101976676A CN2010102795058A CN201010279505A CN101976676A CN 101976676 A CN101976676 A CN 101976676A CN 2010102795058 A CN2010102795058 A CN 2010102795058A CN 201010279505 A CN201010279505 A CN 201010279505A CN 101976676 A CN101976676 A CN 101976676A
Authority
CN
China
Prior art keywords
layer
resistance
electrode
storing device
device array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010102795058A
Other languages
English (en)
Inventor
蔡一茂
黄如
秦石强
唐粕人
张丽杰
唐昱
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Peking University
Original Assignee
Peking University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University filed Critical Peking University
Priority to CN2010102795058A priority Critical patent/CN101976676A/zh
Publication of CN101976676A publication Critical patent/CN101976676A/zh
Priority to PCT/CN2011/072370 priority patent/WO2012034394A1/zh
Priority to US13/131,601 priority patent/US20120061637A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/101—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including resistors or capacitors only
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H10B63/845—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays the switching components being connected to a common vertical conductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/068—Shaping switching materials by processes specially adapted for achieving sub-lithographic dimensions, e.g. using spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/823—Device geometry adapted for essentially horizontal current flow, e.g. bridge type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明提供一种三维结构阻变存储器阵列及其制造方法，属于超大规模集成电路制造技术中的非易失存储器技术领域。本发明三维结构阻变存储器阵列包括衬底和底电极/隔离介质堆栈结构，在底电极/隔离介质堆栈结构上刻蚀出深槽，在深槽侧壁上淀积阻变材料以及顶电极层，其中底电极和顶电极在深槽侧壁上呈十字交叉，交叉点之间有阻变材料，每个交叉点形成一个阻变存储器单元，所有的阻变存储器单元形成三维阻变存储器阵列，阵列中的三维阻变存储器由隔离介质层隔离。本发明可以提高阻变存储器的存储密度，并且简化工艺，降低工艺成本。

Description

一种三维结构非易失存储器阵列及其制备方法
技术领域
本发明属于超大规模集成电路制造技术中的非易失存储器技术领域，具体涉及一种三维结构非易失存储器阵列及其制备方法。
背景技术
以闪存为代表的非易失存储器因为其断电情况下的数据保持能力以及可多次擦写数据等优点被广泛应用于各种产品中，比如手机，笔记本，掌上电脑和固态硬盘等存储及通讯设备。如今闪存已经占据了非易失半导体存储器的大部分市场份额，然而随着信息社会中人们对大容量、底成本、底功耗和高性能等方面需求的日益提高以及半导体技术的高速发展，现有闪存技术由于其制备技术缩比能力差，工作电压较高，功耗较大等因素已经难于满足非易失存储器技术发展的需求。阻变存储器通过对阻变材料施加电压或电流改变其阻值，并在断电后能够保持其高阻或电阻状态，从而实现非易失存储的功能。阻变存储器具有和现有大规模集成电路制造技术相兼容，缩比能力强，操作电压低、操作速度快等优点，是未来具有较大应用潜力的大容量、低成本、高性能的非易失存储器。两外一方面，采用三维结构可以大大增加非易失存储器的存储密度，从而降低存储成本。阻变存储器通常采用十字线(cross bar)的结构和多层堆栈的方式来实现三维架构(如图1)，这种方式需要对每一层电极进行光刻刻蚀来形成十字线结构，因此光刻和刻蚀次数和堆栈的层数成正比，大大增加了工艺的难度和成本。
总而言之，如何采用简单的工艺实现三维结构的阻变存储器阵列是非易失存储器技术亟待解决的难题之一。
发明内容
本发明提供一种三维结构阻变存储器阵列及其制造方法，可以提高阻变存储器的存储密度，并且简化工艺，降低工艺成本。其中，数据存储层为阻变材料，阻变材料位于由底电极金属层和隔离介质层形成的深槽侧壁上，顶电极和底电极在深槽侧壁上交叉，在交叉点的两个电极之间有阻变材料，共同形成阻变存储器，并通过隔离介质层进行隔离。
上述目的是通过如下技术方案实现的：
一种三维结构阻变存储阵列，包括：衬底和底电极/隔离介质堆栈结构，在底电极/隔离介质堆栈结构上刻蚀出的深槽，在深槽侧壁上淀积阻变材料以及顶电极层，其中底电极和顶电极在深槽侧壁上呈十字交叉，交叉点之间有阻变材料，每个交叉点形成一个阻变存储器单元。所有的存储单元形成的三维阻变存储器阵列，阵列中的三维阻变存储器由隔离介质层隔离。
上述顶、底电极层的厚度以50～100纳米为宜，而隔离介质层的厚度一般在100～200纳米，阻变材料层的厚度在10～50纳米，底电极/隔离介质堆栈结构的层数由工艺水平决定，理论上并无限制。底电极/隔离介质堆栈结构上刻蚀出的深槽宽度为100～200纳米。
对衬底、隔离介质层和底、顶电极层的材料无特殊要求。衬底可以是硅衬底，也可以是石英、有机性衬底等，隔离介质层可以是氧化铝、氧化硅等等任何绝缘层。电极层可以根据需要选择任何可通过蒸发或者溅射方式生长的金属或者其它导电材料，例如金属Ti，Cu和化合物TiN，形成金属单质薄膜或其它导电薄膜。
本发明提供的三维结构阻变存储器阵列的制备方法如下：
通过交替淀积介质和电极材料层后进行深槽刻蚀，在深槽侧壁上淀积并刻蚀形成阻变材料，然后淀积顶电极金属材料并光刻、刻蚀形成顶电极线条，在顶电极以及先前淀积的底电极材料层的交叉位置上形成三维的阻变存储器阵列。具体的，在硅或其他衬底上(如石英、柔性衬底)交替淀积隔离介质层(二氧化硅，氮化硅等)和电极金属层(铝、铜、氮化钛等)，顶层为介质层覆盖。在介质隔离层和电极材料层交替的堆栈结构上，进行深槽刻蚀，停止层为衬底上方的一层介质隔离层。在深槽上淀积阻变材料(如氧化哈，氧化锆，氧化钛等材料)，然后进行阻变材料刻蚀，使得仅在深槽的侧墙上保留阻变材料。接着进行电极材料电极淀积并进行光刻刻蚀，形成顶电极线条。这样在每个顶电极和先前电极的电极材料侧壁的交叉点之间都有阻变材料。在垂直方向上形成了三维阻变存储器阵列。
具体步骤包括：
(1)在在硅或其他衬底上(如石英、柔性衬底)上生长或淀积隔离介质层(如二氧化硅、氮化硅等)，该介质层起电学隔离的作用；
(2)在隔离介质层上淀积电极金属层；
(3)重复(1)(2)步骤交替淀积多层隔离介质层、电极金属层，总层数可以灵活控制，最上层为隔离介质层。
(4)光刻并刻蚀上面淀积的多层隔离介质层/电极金属层结构至最底层介质层，从而开出多个深槽，其侧壁为离介质层、电极金属层堆栈结构；
(5)以深槽为窗口淀积阻变材料层(如氧化哈，氧化锆，氧化钛等材料)，并且通过回刻工艺，仅保留深槽侧壁上的阻变材料层；
淀积电极金属层，并光刻刻蚀形成顶电极，该电极和深槽侧壁上的阻变材料和金属层形成三维的阻变存储器件及其阵列；
与现有技术相比，本发明提出的三维阻变器件及其制备方法有如下优势：第一，先整体淀积电极材料和介质材料，然后再光刻刻蚀的方法，比起现有技术中材料每淀积一层电极材料都需要进行一次光刻和刻蚀相比，可以有效减少光刻和刻蚀次数，大大减少工艺步骤和降低工艺成本。第二，底电极和顶电极交叉点的尺寸由底电极材料的淀积厚度控制，因此不受光刻分辨率的限制，可以进一步有效缩小器件尺寸提高存储密度。
因此，上述三维结构阻变存储器阵列及其制备方法是经济且高效的提升阻变存储器密度的方法。
附图说明
通过附图所示，本发明的上述及其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按实际尺寸等比例缩放绘制附图，重点在于示出本发明的主旨。
图1为现有技术的三维结构阻变存储器阵列示意图，其中
1-顶电极，2-底电极，3-阻变材料
图2为本发明的三维结构阻变存储器阵列示意图，其中
01-硅衬底，02-底电极，03-阻变材料，04-阻变材料，05-顶电极
图3(a)～(e)为本发明优选实施例三维结构阻变存储器阵列的制造方法的示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。
其次，本发明结合示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
正如本发明背景技术的介绍，发明人经过研究发现，若将三维技术合适地运用在阻变存储器件，可以结合新存储材料和三维集成技术两种技术的优势，解决现有非易失存储器的缩比能力减弱，操作功耗和电压高的问题，并能进一步提高非易失存储器件的存储密度，提升存储器件性能。如果能通过工艺优化，在不增加工艺复杂性的前提下，提出三维的阻变存储器阵列和其制备方法，将极大地非易失存储器的存储密度和性能。
基于此，本发明提出一种新的三维阻变存储器件阵列及其制造方法，可以运用介质层电极层交替淀积堆栈以及整体光刻刻蚀和侧墙阻变材料形成的方法，可形成三维阻变器件结构，增加存储密度，并减少工艺步骤，降低成本。
本发明提供的三维阻变存储器件阵列如图2所示，包括：01-硅衬底，02-底电极，03-隔离介质层，04-阻变材料，05-顶电极。底电极01和顶电极05在底电极/阻变材料堆栈结构的深槽侧壁上交叉，交叉点之间有阻变材料04。每个交叉点形成一个存储单元，所有的单元形成三维阻变存储器件阵列，并由介质层进行隔离。
上述三维阻变存储器件阵列的制造方法，包括：
在硅或其他衬底上(如石英、柔性衬底)交替淀积隔离介质层(二氧化硅，氮化硅等)和电极金属层(铝、铜、氮化钛等)，顶层为介质层覆盖。在介质隔离层和电极材料层交替的堆栈结构上，进行深槽刻蚀，停止层为衬底上方的一层介质隔离层。在深槽上淀积阻变材料(如氧化哈，氧化锆，氧化钛等材料)，然后进行阻变材料刻蚀，使得仅在深槽的侧墙上保留阻变材料。接着进行电极材料电极淀积并进行光刻刻蚀，形成顶电极线条。这样在每个顶电极和先前电极的电极材料侧壁的交叉点之间都有阻变材料。在垂直方向上形成了三维阻变存储器阵列。
下面结合附图详细说明本发明提供的三维阻变存储器件阵列的制造方法的优选实施例。
(1)在硅衬底上上淀积隔离100～200纳米介质层(本实施例为二氧化硅)，该介质层起电学隔离的作用；
(2)在隔离介质层上淀积50～100纳米的TiN电极层；
(3)重复(1)(2)步骤交替淀积多层隔离介质层、电极金属层，总层数可以灵活控制，最上层为隔离介质层，如图3(a)所示。
(4)光刻并刻蚀上面淀积的多层隔离介质层/电极金属层结构至最底层介质层，从而开出多个深槽，深槽宽度为100～200纳米，其侧壁为离介质层、电极金属层堆栈结构，如图3(b)所示；
(5)以深槽为窗口淀积10～50纳米厚的阻变材料层(本实施例为为氧化钛)，并且通过回刻工艺，仅保留深槽侧壁上的阻变材料层，如图3(c)所示；
(6)淀积50～100纳米的TiN电极层(图3(d))，并光刻刻蚀形成顶电极，该电极和深槽侧壁上的阻变材料和金属层形成三维的阻变存储器件及其阵列，如图3(e)所示；
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制。此外，所述半导体器件及其制造方法也可以用于其他衬底，阻变材料。隔离介质层以及电极材料构成的阻变存储器阵列，在此不再赘述。
虽然本发明已以较佳实施例披露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (9)

1.一种三维结构阻变存储器阵列，其特征在于，包括衬底和底电极/隔离介质堆栈结构，在底电极/隔离介质堆栈结构上刻蚀而成多个深槽，在上述深槽内设有阻变材料层和顶电极材料层，形成十字交叉的横向底电极和纵向顶电极，交叉的底电极和顶电极之间为阻变材料，每个交叉结构为一个阻变存储单元，从而形成三维阻变存储器阵列。
2.如权利要求1所述的三维结构阻变存储器阵列的存储单元，其特征在于：存储单元的阻变材料层位于底电极/隔离介质堆栈结构上刻蚀而成的深槽侧壁上。
3.一种三维结构阻变存储器阵列的制备方法，其步骤包括：
1)在衬底上通过交替淀积介质和底电极材料层，形成底电极层/介质层的堆栈结构；
2)在底电极层/介质层的堆栈结构上进行刻蚀形成多个深槽，在深槽侧壁上淀积并刻蚀形成阻变材料层；
3)在深槽内淀积顶电极金属材料并刻蚀形成顶电极线条，顶电极和底电极在深槽侧壁上交叉，形成三维的阻变存储器阵列。
4.如权利要求3所述的三维结构阻变存储器阵列的制备方法，其特征在于：在底电极层/介质层的堆栈结构上进行光刻和刻蚀形成深槽，深槽底部位于衬底上的第一层介质层。
5.如权利要求3所述的三维结构阻变存储器阵列的制备方法，其特征在于：上述底电极层/介质层的堆栈结构中底电极材料层的厚度为50～100纳米。
6.如权利要求3所述的三维结构阻变存储器阵列的制备方法，其特征在于：上述底电极层/介质层的堆栈结构中介质层的厚度为100～200纳米。
7.如权利要求3所述的三维结构阻变存储器阵列的制备方法，其特征在于：上述深槽宽度为100～200纳米。
8.如权利要求3所述的三维结构阻变存储器阵列的制备方法，其特征在于：上述阻变材料层的厚度为10～50纳米。
9.如权利要求3所述的三维结构阻变存储器阵列的制备方法，其特征在于：上述顶电极材料层的厚度为50～100纳米。
CN2010102795058A 2010-09-13 2010-09-13 一种三维结构非易失存储器阵列及其制备方法 Pending CN101976676A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN2010102795058A CN101976676A (zh) 2010-09-13 2010-09-13 一种三维结构非易失存储器阵列及其制备方法
PCT/CN2011/072370 WO2012034394A1 (zh) 2010-09-13 2011-04-01 一种三维结构非易失存储器阵列及其制备方法
US13/131,601 US20120061637A1 (en) 2010-09-13 2011-04-01 3-d structured nonvolatile memory array and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2010102795058A CN101976676A (zh) 2010-09-13 2010-09-13 一种三维结构非易失存储器阵列及其制备方法

Publications (1)

Publication Number Publication Date
CN101976676A true CN101976676A (zh) 2011-02-16

Family

ID=43576544

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010102795058A Pending CN101976676A (zh) 2010-09-13 2010-09-13 一种三维结构非易失存储器阵列及其制备方法

Country Status (3)

Country Link
US (1) US20120061637A1 (zh)
CN (1) CN101976676A (zh)
WO (1) WO2012034394A1 (zh)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012034394A1 (zh) * 2010-09-13 2012-03-22 北京大学 一种三维结构非易失存储器阵列及其制备方法
CN102522418A (zh) * 2011-12-29 2012-06-27 北京大学 具有交叉阵列结构的自整流阻变存储器及制备方法
CN102522501A (zh) * 2011-12-29 2012-06-27 北京大学 具有交叉阵列结构的阻变存储器及制备方法
CN102969328A (zh) * 2012-12-06 2013-03-13 北京大学 阻变存储器交叉阵列结构及其制备方法
CN103022350A (zh) * 2012-12-28 2013-04-03 北京大学 忆阻器件及其制备方法
CN103208481A (zh) * 2012-01-11 2013-07-17 爱思开海力士有限公司 半导体存储器件、存储芯片、存储模块、存储***及其制造方法
CN104409632A (zh) * 2014-05-31 2015-03-11 福州大学 一种多层结构有机阻变存储器的3d打印制备方法
CN108305936A (zh) * 2017-01-12 2018-07-20 中芯国际集成电路制造(上海)有限公司 阻变随机存储器存储单元及其制作方法、电子装置
CN109256462A (zh) * 2018-09-11 2019-01-22 西安建筑科技大学 一种集成化阻变存储器及其制备方法
CN109962161A (zh) * 2018-12-03 2019-07-02 复旦大学 基于内置非线性rram的3d垂直交叉阵列及其制备方法
US10672671B2 (en) 2016-02-24 2020-06-02 International Business Machines Corporation Distinct gate stacks for III-V-based CMOS circuits comprising a channel cap
CN111312746A (zh) * 2020-04-07 2020-06-19 上海集成电路研发中心有限公司 一种阻变存储器阵列结构及制作方法
CN113421963A (zh) * 2021-06-10 2021-09-21 北京大学 一种低功耗三维阻变存储器

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140068627A (ko) * 2012-11-28 2014-06-09 삼성전자주식회사 가변저항막을 갖는 저항 메모리 소자 및 그 제조방법
KR102147628B1 (ko) 2013-01-21 2020-08-26 삼성전자 주식회사 메모리 시스템
US8829581B1 (en) 2013-04-19 2014-09-09 Hewlett-Packard Development Company, L.P. Resistive memory devices
US9099648B2 (en) 2013-05-02 2015-08-04 Kabushiki Kaisha Toshiba Method for manufacturing semiconductor memory device and semiconductor memory device
KR102140788B1 (ko) 2014-07-18 2020-08-03 삼성전자주식회사 저항성 메모리 장치, 저항성 메모리 시스템 및 저항성 메모리 장치의 동작방법
CN106205681A (zh) * 2015-04-29 2016-12-07 复旦大学 用于三维竖直堆叠阻变存储器抑制IR drop电压降和读写干扰的架构和操作算法
US20180315794A1 (en) * 2017-04-26 2018-11-01 Sandisk Technologies Llc Methods and apparatus for three-dimensional nonvolatile memory

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100178729A1 (en) * 2009-01-13 2010-07-15 Yoon Hongsik Resistance-Type Random Access Memory Device Having Three-Dimensional Bit Line and Word Line Patterning
CN101826545A (zh) * 2009-03-03 2010-09-08 旺宏电子股份有限公司 集成电路自对准三度空间存储阵列及其制作方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100978911B1 (ko) * 2008-02-28 2010-08-31 삼성전자주식회사 반도체 장치 및 그의 형성방법
US8114468B2 (en) * 2008-06-18 2012-02-14 Boise Technology, Inc. Methods of forming a non-volatile resistive oxide memory array
EP2202816B1 (en) * 2008-12-24 2012-06-20 Imec Method for manufacturing a resistive switching memory device
US8546861B2 (en) * 2009-03-05 2013-10-01 Gwangju Institute Of Science And Technology Resistance change memory device with three-dimensional structure, and device array, electronic product and manufacturing method therefor
JP5390918B2 (ja) * 2009-04-14 2014-01-15 シャープ株式会社 不揮発性半導体記憶装置とその製造方法
CN101976676A (zh) * 2010-09-13 2011-02-16 北京大学 一种三维结构非易失存储器阵列及其制备方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100178729A1 (en) * 2009-01-13 2010-07-15 Yoon Hongsik Resistance-Type Random Access Memory Device Having Three-Dimensional Bit Line and Word Line Patterning
CN101826545A (zh) * 2009-03-03 2010-09-08 旺宏电子股份有限公司 集成电路自对准三度空间存储阵列及其制作方法

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012034394A1 (zh) * 2010-09-13 2012-03-22 北京大学 一种三维结构非易失存储器阵列及其制备方法
CN102522418A (zh) * 2011-12-29 2012-06-27 北京大学 具有交叉阵列结构的自整流阻变存储器及制备方法
CN102522501A (zh) * 2011-12-29 2012-06-27 北京大学 具有交叉阵列结构的阻变存储器及制备方法
CN103208481A (zh) * 2012-01-11 2013-07-17 爱思开海力士有限公司 半导体存储器件、存储芯片、存储模块、存储***及其制造方法
CN102969328B (zh) * 2012-12-06 2015-09-16 北京大学 阻变存储器交叉阵列结构及其制备方法
CN102969328A (zh) * 2012-12-06 2013-03-13 北京大学 阻变存储器交叉阵列结构及其制备方法
CN103022350A (zh) * 2012-12-28 2013-04-03 北京大学 忆阻器件及其制备方法
CN103022350B (zh) * 2012-12-28 2015-01-07 北京大学 忆阻器件及其制备方法
CN104409632A (zh) * 2014-05-31 2015-03-11 福州大学 一种多层结构有机阻变存储器的3d打印制备方法
CN104409632B (zh) * 2014-05-31 2017-05-10 福州大学 一种多层结构有机阻变存储器的3d打印制备方法
US10672671B2 (en) 2016-02-24 2020-06-02 International Business Machines Corporation Distinct gate stacks for III-V-based CMOS circuits comprising a channel cap
CN108305936A (zh) * 2017-01-12 2018-07-20 中芯国际集成电路制造(上海)有限公司 阻变随机存储器存储单元及其制作方法、电子装置
CN109256462A (zh) * 2018-09-11 2019-01-22 西安建筑科技大学 一种集成化阻变存储器及其制备方法
CN109256462B (zh) * 2018-09-11 2022-12-06 西安建筑科技大学 一种集成化阻变存储器及其制备方法
CN109962161A (zh) * 2018-12-03 2019-07-02 复旦大学 基于内置非线性rram的3d垂直交叉阵列及其制备方法
CN111312746A (zh) * 2020-04-07 2020-06-19 上海集成电路研发中心有限公司 一种阻变存储器阵列结构及制作方法
CN111312746B (zh) * 2020-04-07 2023-07-25 上海集成电路研发中心有限公司 一种阻变存储器阵列结构及制作方法
CN113421963A (zh) * 2021-06-10 2021-09-21 北京大学 一种低功耗三维阻变存储器

Also Published As

Publication number Publication date
US20120061637A1 (en) 2012-03-15
WO2012034394A1 (zh) 2012-03-22

Similar Documents

Publication Publication Date Title
CN101976676A (zh) 一种三维结构非易失存储器阵列及其制备方法
US8120006B2 (en) Non-volatile memory device
US9159768B2 (en) Semiconductor device and electronic device including the same
CN102157688B (zh) 一种阻变存储器及其制备方法
CN102683584B (zh) 集成标准cmos工艺的金属氧化物电阻存储器及其制备方法
TW201032315A (en) Three-dimensional semiconductor structure and method of fabricating the same
CN106611767A (zh) 电子设备及其制造方法
US11374059B2 (en) Memory cells having resistors and formation of the same
CN103117359A (zh) 一种高可靠性非挥发存储器及其制备方法
CN104485418A (zh) 一种自选通阻变存储器单元及其制备方法
CN101425559A (zh) 电阻转变型存储器及其制造方法
CN105470275A (zh) 交叉矩阵列式磁性随机存储器制造工艺
US10608177B2 (en) Self-gated RRAM cell and method for manufacturing the same
CN111584711B (zh) 一种rram器件及形成rram器件的方法
CN102148329A (zh) 一种电阻转换存储器结构及其制造方法
CN103137860A (zh) 非易失性三维半导体存储器件及制备方法
CN102306705A (zh) 一种大容量多值阻变存储器
CN103187523A (zh) 半导体器件及其制造方法
CN108123033A (zh) 阻变随机存储器存储单元及其制作方法、电子装置
CN102931347A (zh) 一种阻变存储器及其制备方法
CN105655481A (zh) 超密型交叉矩阵列式磁性随机存储器制造工艺
CN103078053A (zh) 一种多值阻变存储器及其制备方法
CN108305936A (zh) 阻变随机存储器存储单元及其制作方法、电子装置
CN103427021A (zh) 低功耗电阻式随机存储器的存储单元及其制备方法
CN103022350B (zh) 忆阻器件及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20110216