CN103022350A

CN103022350A - 忆阻器件及其制备方法

Info

Publication number: CN103022350A
Application number: CN2012105871673A
Authority: CN
Inventors: 刘力锋; 后羿; 李悦; 于迪; 陈冰; 高滨; 韩德栋; 王漪; 康晋锋; 张兴
Original assignee: Peking University
Current assignee: Peking University
Priority date: 2012-12-28
Filing date: 2012-12-28
Publication date: 2013-04-03
Anticipated expiration: 2032-12-28
Also published as: CN103022350B

Abstract

本发明公开了一种忆阻器件，包括衬底层，所述衬底层之上有多层隔离层，每两层隔离层之间包括一层忆阻单元，忆阻单元包括两层可动离子阻挡层和中间的平面电极层；还包括从最上层的隔离层刻蚀至最下层隔离层的顶电极刻蚀槽；所述顶电极刻蚀槽及最上层隔离层的表面覆盖有电解质层；所述顶电极刻蚀槽内设置有顶电极；还包括分别从最上层隔离层表面覆盖的电解质层刻蚀至各忆阻单元的平面电极层而形成的多个底电极。本发明并提供了制备该忆阻器件的制备方法。本发明提出的垂直结构的忆阻器件，简化了三维忆阻器件的工艺，同时采用可动金属离子阻挡层技术，有效解决可动离子污染问题。

Description

忆阻器件及其制备方法

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种三维结构的忆阻器件。

背景技术

忆阻器（Memristor）是独立于电阻、电容和电感之外的第四种基本电路元素，利用其独特的电阻记忆功能，可以在单个器件单元内同时实现多进制运算和多位存储功能。1971年，伯克利的蔡少棠教授理论上预测除了忆阻器的存在。2008年，惠普实验室研究人员利用TiO2氧化物材料制备了忆阻器原型器件。忆阻器件表现出非线性电流电压特性，具备电阻记忆功能，在高密度存储、可重构逻辑电路和神经元器件等方面具有很大的应用潜力。利用忆阻器件的非线性电学特性，可以在忆阻器中实现两个甚至更多个阻态，不同阻态之间的转换可以通过对器件施加外部偏压实现。通过在阻变过程中施加合适的偏压可以获得多个电阻态，即一个存储单元可以实现多个信息的存储。

目前表现出忆阻特性的材料主要有两类，一类是氧化物材料TiO2、TaOx等，这些材料的阻变机制与氧空位在氧化物材料中的分布特性有关；另一类为固体电解质材料如GeTe等，这些材料的阻变机制与金属离子在固体电解质中的氧化还原效应密切相关。

忆阻器件的结构通常是平面型的金属/阻变层/金属三明治结构。利用三维结构的存储技术，可以大幅提高存储器的存储密度，改善集成电路的集成密度，因此受到了研究人员的重视。由于在三维结构的器件中，通常包含多层薄膜结构，而对于基于固体电介质的忆阻器件，可移动的金属离子在薄层之间的扩散将会影响忆阻器的性能。

发明内容

（一）要解决的技术问题

本发明要解决的技术问题是：基于固体电解质材料的忆阻器面临的三维结构工艺复杂性以及可动金属离子污染的问题。

（二）技术方案

为解决上述问题，本发明一方面提供了一种忆阻器件，所述忆阻器件包括衬底层，所述衬底层之上有多层隔离层，所述每两层隔离层之间包括一层忆阻单元，所述忆阻单元包括两层可动离子阻挡层和中间的平面电极层；所述忆阻器件还包括从最上层的隔离层刻蚀至最下层隔离层的顶电极刻蚀槽；所述顶电极刻蚀槽及最上层隔离层的表面覆盖有电解质层；所述顶电极刻蚀槽内设置有顶电极；所述忆阻器件还包括分别从最上层隔离层表面覆盖的电解质层刻蚀至各忆阻单元的平面电极层而形成的多个底电极。

优选地，所述隔离层的层数为三层，即第一隔离层，第二隔离层和第三隔离层，所述忆阻单元的层数为两层，即第一忆阻单元和第二忆阻单元。

优选地，所述衬底层为Si或者Si/SiO₂层，所述Si/SiO₂层是指在Si层上覆盖一层SiO2薄膜，所述隔离层为Si₃N₄层，所述可动离子阻挡层为TaN层或TiN层，所述平面电极层由反应电极材料制成，例如Ag层或Cu层，所述电解质层为GeTe层或GeSe层，所述顶电极为Pd电极或Pt电极。

优选地，所述隔离层为100nm，所述可动离子阻挡层为20nm，所述平面电极层为20nm。

本发明另一方面提出了一种忆阻器件的制备方法，包括以下步骤S1-S12：

S1：首先制备衬底层；

S2：在衬底层上制备第一隔离层；

S3：在第一隔离层上制备第一忆阻单元的下层可动离子阻挡层；

S4：在第一忆阻单元的下层可动离子阻挡层上制备第一忆阻单元的平面电极层；

S5：在第一忆阻单元的平面电极层上制备第一忆阻单元的上层可动离子阻挡层；

S6：在第一忆阻单元的上层可动离子阻挡层上制备第二隔离层；

S7：一次或多次重复步骤S3-S6，制备其他一层或多层忆阻单元及其上的隔离层；

S8：利用光刻和刻蚀工艺，从最上层的隔离层刻蚀至最下层的隔离层，形成顶电极刻蚀槽；

S9：在形成的顶电极刻蚀槽和最上层隔离层的表面覆盖电解质层；

S10：在顶电极刻蚀槽内制备垂直电极层；

S11：由于步骤S10在制备垂直电极层时，顶电极刻蚀槽之外的最上层隔离层上也被覆盖垂直电极层材料，利用电化学抛光CMP工艺去除最上层隔离层上的垂直电极层材料，只留下顶电极刻蚀槽内的垂直顶电极材料，形成具有垂直结构的顶电极；

S12：一次或多次利用光刻和刻蚀工艺，分别从最上层隔离层表面覆盖的电解质层刻蚀至各忆阻单元的平面电极层，形成一个或多个底电极。

优选地，所述步骤S2、S6、S7利用等离子增强化学气相沉积PECVD法制备隔离层；所述步骤S3、S5、S7利用反应溅射法制备可动离子阻挡层；所述步骤S4、S7利用蒸发法制备平面电极层；所述步骤S10利用溅射法制备垂直电极层。

优选地，所述步骤S1选用Si/SiO₂制备衬底层；所述步骤S2、S6、S7利用Si₃N₄制备隔离层；所述步骤S3、S5、S7利用TaN制备可动离子阻挡层；所述步骤S4、S7利用Ag或Cu制备平面电极层；所述步骤S9利用GeTe或GeSe制备电解质层；所述步骤S10利用Pd或Pt制备垂直电极层。

优选地，所述步骤S2、S6、S7制备的隔离层厚度为100nm，所述步骤S3、S5、S7制备的可动离子阻挡层厚度为20nm，所述步骤S4、S7制备的平面电极层厚度为20nm。

优选地，所述步骤S7重复一次步骤S3-S6，得到第二忆阻单元和第三隔离层。

（三）有益效果

本发明针对基于固体电解质材料的三维忆阻器件的工艺复杂性以及可动离子污染的问题，提出了一种垂直结构的忆阻器件，简化了三维忆阻器件的工艺，同时采用可动金属离子阻挡层技术，有效解决可动离子污染问题。

附图说明

图1为本发明实施例的忆阻器件的结构示意图；

图2为本发明实施例的忆阻器件的制备流程工艺图。

具体实施方式

下面结合附图及实施例对本发明进行详细说明如下。

本发明提出的基于固体电解质材料的垂直结构的三维忆阻器件，利用该垂直存储结构容易实现三维忆阻器件的阵列集成，同时增加可动离子阻挡层以降低可动金属离子对忆阻器件特性的影响。

本发明一方面的实施例提供的忆阻器件包括衬底层，衬底层之上的多层隔离层，所述每两层隔离层之间包括一层忆阻单元，所述忆阻单元包括两层可动离子阻挡层和中间的平面电极层；所述忆阻器件还包括从最上层的隔离层刻蚀至最下层隔离层的顶电极刻蚀槽；所述顶电极刻蚀槽及最上层隔离层的表面覆盖有电解质层；所述顶电极刻蚀槽内设置有顶电极；所述忆阻器件还包括分别从最上层隔离层表面覆盖的电解质层刻蚀至各忆阻单元的平面电极层而形成的多个底电极。

在本发明的一个实施例中，所述隔离层的层数为三层，即包括第一隔离层，第二隔离层和第三隔离层，所述忆阻单元的层数为两层，即第一忆阻单元和第二忆阻单元。

在本发明的一个实施例中，所述衬底层为Si或者Si/SiO₂层，所述隔离层为100nm的Si₃N₄层，所述可动离子阻挡层为20nm的TaN层，所述平面电极层为20nm的Ag层，所述电解质层为GeTe层，所述顶电极为Pd电极。

本发明另一方面提出的忆阻器件的制备方法包括步骤S1-S12：

S1：首先制备衬底层；

S2：在衬底层上制备第一隔离层；

S10：在顶电极刻蚀槽内制备垂直电极层；

S11：利用CMP工艺去除最上层隔离层上的垂直电极层材料，形成具有垂直结构的顶电极，即垂直于衬底层和平面电极层的顶电极；

所述步骤S2、S6、S7可利用等离子增强化学气相沉积PECVD法制备隔离层；所述步骤S3、S5、S7可利用反应溅射法制备可动离子阻挡层；所述步骤S4、S7可利用蒸发法制备平面电极层；所述步骤S10可利用溅射法制备垂直电极层。

在本发明的一个实施例中，所述步骤S1选用Si/SiO₂制备衬底层；所述步骤S2、S6、S7利用Si₃N₄制备隔离层；所述步骤S3、S5、S7利用TaN制备可动离子阻挡层；所述步骤S4、S7利用Ag制备平面电极层；所述步骤S9利用GeTe制备电解质层；所述步骤S10利用Pd制备垂直电极层。

在本发明的一个实施例汇总，所述步骤S2、S6、S7制备的隔离层厚度为100nm，所述步骤S3、S5、S7制备的可动离子阻挡层厚度为20nm，所述步骤S4、S7制备的平面电极层厚度为20nm。

在本发明的一个实施例中，所述步骤S7重复一次步骤S3-S6，得到第二忆阻单元和第三隔离层。

本发明的一个实施例的忆阻器件的具体结构如图1所示，所述忆阻器件包括衬底层1，衬底层之上的多层隔离层，即第一隔离层2，第二隔离层6和第三隔离层10。所述每两层隔离层之间包括一层忆阻单元，即第一忆阻单元15和第二忆阻单元16。所述第一忆阻单元15包括下层可动离子阻挡层3、平面电极层4和上层可动离子阻挡层5。所述第二忆阻单元16包括下层可动离子阻挡层7、平面电极层8和上层可动离子阻挡层9。所述忆阻器件还包括从第三隔离层10刻蚀至第一隔离层2的顶电极刻蚀槽，所述顶电极刻蚀槽以及第三隔离层10的表面覆盖有电解质层11。所述顶电极刻蚀槽内设置有顶电极12。所述忆阻器件还包括从第三隔离层10表面覆盖的电解质层11刻蚀至第一忆阻单元15的平面电极层4而形成的第一底电极14和刻蚀至第二忆阻单元16的平面电极层8而形成的第二底电极13。

该忆阻器件的制备流程工艺如图2所示，具体包括如下步骤：

S1：选择Si或者Si/SiO₂制备衬底层1（图中未示出）；

S2：在衬底层1上利用等离子增强化学气相沉积PECVD法制备第一隔离层2，所述第一隔离层2为厚度为100nm的Si₃N₄；

S3：在第一隔离层2上利用反应溅射法制备第一忆阻单元15的下层可动离子阻挡层3，所述下层可动离子阻挡层3为厚度为20nm的TaN；

S4：在下层可动离子阻挡层3上利用蒸发法制备第一忆阻单元15的平面电极层4，所述平面电极层4为厚度为20nm的Ag；

S5：在平面电极层4上利用反应溅射法制备第一忆阻单元15的上层可动离子阻挡层5，所述上层可动离子阻挡层5为厚度为20nm的TaN；

S6：在上层可动离子阻挡层5上利用等离子增强化学气相沉积PECVD法制备第二隔离层6，所述第二隔离层6为厚度为100nm的Si₃N₄；

S7：重复步骤S3-S6，分别制备第二忆阻单元16的下层可动离子阻挡层7、平面电极层8和上层可动离子阻挡层9，以及第三隔离层10；

S8：利用光刻和刻蚀工艺，从第三隔离层10刻蚀至第一隔离层2的上表面，形成宽度为20μm的顶电极刻蚀槽；

S9：利用原子层沉积（ALD）法在形成的顶电极刻蚀槽和第三隔离层10的表面覆盖10nm的电解质层11；

S10：在顶电极刻蚀槽内制备垂直电极层Pd;

S11：利用CMP工艺去除最上层隔离层上的垂直电极层材料，形成具有垂直结构的顶电极12，即顶电极Pd;

S12：两次利用光刻和刻蚀工艺，分别从第三隔离层表面覆盖的电解质层11刻蚀至平面电极层4形成宽度为20μm的第一底电极14和刻蚀至平面电极层8形成宽度为20μm的第二底电极13。

以上实施方式仅用于说明本发明，而并非对本发明的限制，有关技术领域的普通技术人员，在不脱离本发明的精神和范围的情况下，还可以做出各种变化和变型，因此所有等同的技术方案也属于本发明的范畴，本发明的专利保护范围应由权利要求限定。

Claims

1.一种忆阻器件，其特征在于，包括衬底层，所述衬底层之上有多层隔离层，所述每两层隔离层之间包括一层忆阻单元，所述忆阻单元包括两层可动离子阻挡层和中间的平面电极层；所述忆阻器件还包括从最上层的隔离层刻蚀至最下层隔离层的顶电极刻蚀槽；所述顶电极刻蚀槽及最上层隔离层的表面覆盖有电解质层；所述顶电极刻蚀槽内设置有顶电极；所述忆阻器件还包括分别从最上层隔离层表面覆盖的电解质层刻蚀至各忆阻单元的平面电极层而形成的多个底电极。

2.如权利要求1所述的忆阻器件，其特征在于，所述隔离层的层数为三层，即第一隔离层，第二隔离层和第三隔离层，所述忆阻单元的层数为两层，即第一忆阻单元和第二忆阻单元。

3.如权利要求1所述的忆阻器件，其特征在于，所述衬底层为Si或者Si/SiO₂层，所述隔离层为Si₃N₄层，所述可动离子阻挡层为TaN层或TiN层，所述平面电极层为Ag层或Cu层，所述电解质层为GeTe层或GeSe层，所述顶电极为Pd电极或Pt电极。

4.如权利要求1所述的忆阻器件，其特征在于，所述隔离层为100nm，所述可动离子阻挡层为20nm，所述平面电极层为20nm。

5.一种忆阻器件的制备方法，其特征在于，包括以下步骤：

S1：首先制备衬底层；

S2：在衬底层上制备第一隔离层；

S9：在形成的顶电极刻蚀槽和最上层隔离层表面覆盖电解质层；

S10：在顶电极刻蚀槽内制备垂直电极层；

S11：利用CMP工艺形成顶电极；

6.如权利要求5所述的忆阻器件的制备方法，其特征在于，所述步骤S2、S6、S7利用等离子增强化学气相沉积PECVD法制备隔离层；所述步骤S3、S5、S7利用反应溅射法制备可动离子阻挡层；所述步骤S4、S7利用蒸发法制备平面电极层；所述步骤S10利用溅射法制备垂直电极层。

7.如权利要求5所述的忆阻器件的制备方法，其特征在于，所述步骤S1选用Si/SiO₂制备衬底层；所述步骤S2、S6、S7利用Si₃N₄制备隔离层；所述步骤S3、S5、S7利用TaN或TiN制备可动离子阻挡层；所述步骤S4、S7利用Ag或Cu制备平面电极层；所述步骤S9利用GeTe或GeSe制备电解质层；所述步骤S10利用Pd或Pt制备垂直电极层。

8.如权利要求5所述的忆阻器件的制备方法，其特征在于，所述步骤S2、S6、S7制备的隔离层厚度为100nm，所述步骤S3、S5、S7制备的可动离子阻挡层厚度为20nm，所述步骤S4、S7制备的平面电极层厚度为20nm。

9.如权利要求5-8任一所述的忆阻器件的制备方法，其特征在于，所述步骤S7重复一次步骤S3-S6，得到第二忆阻单元和第三隔离层。