CN102683584B - 集成标准cmos工艺的金属氧化物电阻存储器及其制备方法 - Google Patents
集成标准cmos工艺的金属氧化物电阻存储器及其制备方法 Download PDFInfo
- Publication number
- CN102683584B CN102683584B CN201110066086.4A CN201110066086A CN102683584B CN 102683584 B CN102683584 B CN 102683584B CN 201110066086 A CN201110066086 A CN 201110066086A CN 102683584 B CN102683584 B CN 102683584B
- Authority
- CN
- China
- Prior art keywords
- layer
- metal oxide
- standard cmos
- prepared
- tungsten plug
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 93
- 229910044991 metal oxide Inorganic materials 0.000 title claims abstract description 60
- 150000004706 metal oxides Chemical class 0.000 title claims abstract description 45
- 230000015654 memory Effects 0.000 title claims abstract description 44
- 230000008569 process Effects 0.000 title claims abstract description 18
- 238000002360 preparation method Methods 0.000 title claims abstract description 14
- 239000004065 semiconductor Substances 0.000 title abstract description 6
- 230000000295 complement effect Effects 0.000 title abstract 2
- 239000010410 layer Substances 0.000 claims abstract description 150
- 229910052751 metal Inorganic materials 0.000 claims abstract description 49
- 239000002184 metal Substances 0.000 claims abstract description 49
- 229910052721 tungsten Inorganic materials 0.000 claims abstract description 48
- 239000010949 copper Substances 0.000 claims abstract description 46
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims abstract description 45
- 239000010937 tungsten Substances 0.000 claims abstract description 45
- 229910052802 copper Inorganic materials 0.000 claims abstract description 43
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 40
- 238000003860 storage Methods 0.000 claims abstract description 37
- 230000004888 barrier function Effects 0.000 claims abstract description 29
- 238000009792 diffusion process Methods 0.000 claims abstract description 21
- 238000005498 polishing Methods 0.000 claims abstract description 16
- 238000000151 deposition Methods 0.000 claims abstract description 10
- 239000000463 material Substances 0.000 claims abstract description 9
- 239000013078 crystal Substances 0.000 claims abstract description 5
- 239000000126 substance Substances 0.000 claims abstract description 4
- 230000010354 integration Effects 0.000 claims description 22
- 239000002131 composite material Substances 0.000 claims description 18
- 238000005530 etching Methods 0.000 claims description 14
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 14
- 229910052718 tin Inorganic materials 0.000 claims description 12
- 238000000277 atomic layer chemical vapour deposition Methods 0.000 claims description 9
- 230000003647 oxidation Effects 0.000 claims description 8
- 238000007254 oxidation reaction Methods 0.000 claims description 8
- 238000001259 photo etching Methods 0.000 claims description 7
- 238000004549 pulsed laser deposition Methods 0.000 claims description 7
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 7
- 238000002207 thermal evaporation Methods 0.000 claims description 7
- 229910008482 TiSiN Inorganic materials 0.000 claims description 6
- 229910008651 TiZr Inorganic materials 0.000 claims description 6
- 239000003989 dielectric material Substances 0.000 claims description 6
- QRXWMOHMRWLFEY-UHFFFAOYSA-N isoniazide Chemical compound NNC(=O)C1=CC=NC=C1 QRXWMOHMRWLFEY-UHFFFAOYSA-N 0.000 claims description 6
- 239000004020 conductor Substances 0.000 claims description 5
- 230000008021 deposition Effects 0.000 claims description 5
- 238000010894 electron beam technology Methods 0.000 claims description 5
- 238000005240 physical vapour deposition Methods 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 238000005566 electron beam evaporation Methods 0.000 claims description 4
- 238000005755 formation reaction Methods 0.000 claims description 4
- 239000011159 matrix material Substances 0.000 claims description 4
- 239000000203 mixture Substances 0.000 claims description 4
- 230000008520 organization Effects 0.000 claims description 4
- 238000005546 reactive sputtering Methods 0.000 claims description 4
- 239000002356 single layer Substances 0.000 claims description 4
- -1 SiCN Inorganic materials 0.000 claims description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 3
- 238000000137 annealing Methods 0.000 claims description 3
- 238000002848 electrochemical method Methods 0.000 claims description 3
- 238000011049 filling Methods 0.000 claims description 3
- 229910052737 gold Inorganic materials 0.000 claims description 3
- 229910052759 nickel Inorganic materials 0.000 claims description 3
- 229910052697 platinum Inorganic materials 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- 238000001039 wet etching Methods 0.000 claims description 3
- 229910052726 zirconium Inorganic materials 0.000 claims description 3
- 239000007772 electrode material Substances 0.000 abstract description 8
- 230000000694 effects Effects 0.000 abstract description 5
- 239000011229 interlayer Substances 0.000 abstract description 2
- 238000004377 microelectronic Methods 0.000 abstract description 2
- 238000009713 electroplating Methods 0.000 abstract 1
- 238000005286 illumination Methods 0.000 abstract 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 230000009286 beneficial effect Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000002156 mixing Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 238000004380 ashing Methods 0.000 description 1
- 229910002056 binary alloy Inorganic materials 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- XZWYZXLIPXDOLR-UHFFFAOYSA-N metformin Chemical compound CN(C)C(=N)NC(N)=N XZWYZXLIPXDOLR-UHFFFAOYSA-N 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 238000011536 re-plating Methods 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 238000010025 steaming Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/101—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including resistors or capacitors only
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
- H10N70/8833—Binary metal oxides, e.g. TaOx
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
- H10N70/8836—Complex metal oxides, e.g. perovskites, spinels
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明涉及微电子技术领域，具体是一种集成标准CMOS工艺的金属氧化物电阻存储器及其制备方法。该方法包括：在常规CMOS工艺完成前段工艺至钨栓塞形成后，沉积金属层间介质层；之后将存储阵列部分钨栓塞上方的介质层打开，形成第一层金属布线沟槽，露出钨栓塞；随后生长金属氧化物功能材料、电极材料、扩散阻挡层、仔晶铜以及电镀铜，最后用化学机械抛光一步形成存储单元及第一层金属布线。本发明方法工艺简便，在标准工艺的基础上不需要额外增加光照步骤，成本低，效果好。
Description
技术领域
本发明属于微电子技术领域，具体涉及一种集成标准CMOS工艺的金属氧化物电阻存储器及其制备方法。
背景技术
存储器是一种存储部件，用来存储数字信息，其最基本的结构是可存储二进制‘0’和‘1’信息的单元。在半导体产业中，存储器占有举足轻重的地位，在过去的几十年里，半导体存储器在技术和成本控制上都得到了长足的发展，市场份额越来越大。
随着手机、GPS、数码相机和笔记本电脑等一些便携式数码产品的普及，用户携带大容量数据的机会大大增加，其他存储介质如磁盘、光盘等无法同时满足非易失性、短小轻薄的要求，而半导体非易失性存储器很好的兼顾了这两项需求，得到了飞速的发展。
非易失电阻存储器件(Resistive Switching Memory)因为其高密度、低成本、可突破技术的特点引起高度关注。电阻存储器利用存储介质的电阻在电信号作用下、在高阻和低阻间可逆转换的特性来存储信号，存储介质可以有很多种，包括二元或多元金属氧化物，甚至有机物。其中，二元金属氧化物由于易于不含有对常规CMOS工艺会造成污染的元素、低功耗等特性而受到高度关注。
电阻存储单元必须与其它的***电路制造在一起才能应用，因此在制造中必须考虑怎样将二元金属氧化物制备方法与常规CMOS工艺集成在一起，以追求成本的最小化。
发明内容
(一)要解决的技术问题
有鉴于此，本发明的主要目的在于提供一种工艺简便、成本低廉、效果优越的集成标准CMOS工艺的金属氧化物电阻存储器及其制备方法。
(二)技术方案
为达到上述目的，本发明提供了一种集成标准CMOS工艺制备金属氧化物电阻存储器的方法，包括：
采用标准CMOS工艺形成钨栓塞；
在钨栓塞上依次形成盖帽层、第一介质层和刻蚀阻挡层；
在第一介质层需要形成存储器的位置制作出第一层金属布线沟槽；
在该第一层金属布线沟槽中生长金属氧化物存储介质；
在该第一层金属布线沟槽中的金属氧化物存储介质上生长上电极；
在该第一层金属布线沟槽中再依次沉积扩散阻挡层、仔晶铜和电镀铜；
采用化学机械抛光方法去除多余的上电极、扩散阻挡层、仔晶铜和电镀铜，同时形成位于所述的第一介质层孔洞中的存储结构和第一层金属布线；
采用常规的大马士革铜互连工艺进行后续步骤，完成金属氧化物电阻存储器的制备。
上述方案中，所述采用标准CMOS工艺形成钨栓塞，具体包括：通过光刻、刻蚀在MOS器件上方形成钨栓塞孔洞；沉积扩散阻挡层Ti/TiN，厚度范围为3nm～50nm；用PECVD钨将孔洞填满，钨厚度为50nm～5000nm；经过化学机械抛光，形成钨栓塞。
上述方案中，所述在钨栓塞上依次形成盖帽层、第一介质层和刻蚀阻挡层采用PECVD的方法实现，其中，盖帽层采用SiN、SiON、SiCN、SiC或SiOC，厚度为5nm～100nm；第一介质层采用低k介质材料SiO2、掺F或C的SiO2、多孔SiO2或SiOC，厚度为50nm～5000nm；刻蚀阻挡层采用Si3N4、SiON或SiCN，厚度为5nm～100nm。
上述方案中，所述在第一介质层需要形成存储器的位置制作出第一层金属布线沟槽，该沟槽经过光刻、干法或湿法刻蚀后形成。
上述方案中，所述在该第一层金属布线沟槽中生长金属氧化物存储介质，采用ALCVD、反应溅射、PECVD、热蒸发、电子束蒸或PLD方法实现，或者先通过ALCVD、PVD、PECVD、热蒸发、电子束蒸或PLD方法生长金属薄层，再通过热氧化或等离子体氧化实现。
上述方案中，所述金属氧化物存储介质采用完全化学剂量比或非完全化学计量比的单层基体材料HfO、ZrO、CuO、AlO、TiO、TaO、WO、MnO、NiO、ZnO、SiO、CoO、YO、MgO、FeO、PCMO、STO或SZO，或者是上述单层基体材料的双层或多层的复合层材料。
上述方案中，所述在该第一层金属布线沟槽中的金属氧化物存储介质上生长上电极，采用ALCVD、应溅射、PECVD、热蒸发、电子束蒸发或PLD方法实现。
上述方案中，所述电阻存储器的上电极形成于铜扩散阻挡层下方，采用具有导电性质的材料Al、W、Pt、Cu、Au、Zr、Ni、Ti、TiN、Ta、TaN、Co和Hf中的任意一种，或者任意两种构成的复合双层结构。
上述方案中，所述在该第一层金属布线沟槽中再依次沉积扩散阻挡层、仔晶铜和电镀铜，其中扩散阻挡层采用Ta、TaN、Ta/TaN复合层、Ti/TiN复合层、Ru、TiSiN、WN、WNC或TiZr/TiZrN，厚度为5nm～50nm；仔晶铜通过PVD的方法生长，厚度为3nm～50nm；电镀铜的厚度为200nm～5000nm。
上述方案中，所述采用化学机械抛光方法去除多余的上电极、扩散阻挡层、仔晶铜和电镀铜，抛光停止于所述的第一介质层，同时形成位于所述的第一介质层孔洞中的存储结构和第一层金属布线。
上述方案中，所述扩散阻挡层采用导电材料Ta、TaN、Ta/TaN复合层、Ti/TiN复合层、Ru、TiSiN、WN、WNC或TiZr/TiZrN。
上述方案中，所述采用常规的大马士革铜互连工艺进行后续步骤，具体包括：在抛光后的样品表面制作介质层，然后在介质层中开出沟槽和通孔，开出通孔的位置在存储器的上电极上方以及需要与引出连接线的器件上方，接下来沉积阻挡层、籽晶层、电化学方法镀铜、退火、化学机械抛光、沉积盖帽，完成引线制作。
为达到上述目的，本发明还提供了一种集成标准CMOS工艺制备的金属氧化物电阻存储器，包括：在铜互连工艺中形成的钨栓塞下电极、在所述钨栓塞下电极上方形成的介质层中形成的第一层金属布线沟槽、在沟槽侧壁填充的金属氧化物存储介质，以及在所述的金属氧化物存储介质之上的金属上电极。
上述方案中，所述上电极、存储介质及第一层金属布线通过化学机械抛光一次形成。
(三)有益效果
从上述技术方案可以看出，本发明具有以下有益效果：
1、本发明提供的集成标准CMOS工艺的金属氧化物电阻存储器及其制备方法，以钨栓塞作为下电极，Cu扩散阻挡层或电极材料/扩散阻挡层复合层作为上电极，上电极图形与第一层金属布线用CMP一次形成。整个电阻存储器单元制作过程无需增加额外掩膜和光刻步骤，成本低廉，同时也可避免存储器件电阻有片间不均匀性和批间不均匀性的问题，提高存储性能的可靠性。
2、本发明提供的集成标准CMOS工艺的金属氧化物电阻存储器及其制备方法，上电极材料和第一层金属布线是CMP一次形成的，因此无需额外曝光步骤或增加掩膜版，工艺简单，同时在后续的工艺过程中，以第一层金属布线为存储介质的保护层，使得工艺步骤不会直接作用于存储介质上，此外即使第一层金属布线遇后续工艺步骤的攻击发生厚度等的变化，作为良导体，其电阻也不会有大的变化，不会导致整个存储器件的电阻产生片间不均匀或批间不均匀的情况，从而避免引发存储性能可靠性下降的问题。
附图说明
图1是依照本发明实施例经过常规的CMOS工艺，进行到钨栓塞制作结束后的剖面图。
图2是依照本发明实施例在钨栓塞上方依次沉积盖帽层201a、第一介质层101和刻蚀阻挡层201b后的剖面图。
图3是依照本发明实施例沟槽图形刻蚀至盖帽层201a，去除光刻胶后的剖面图。
图4是依照本发明实施例刻蚀打开盖帽层201a后的剖面图。
图5是依照本发明实施例依次沉积金属氧化物材料400、上电极材料500、铜扩散阻挡层/仔晶铜/电镀铜600后的示意图。
图6a是依照本发明实施例化学机械抛光后形成图形化金属氧化物401，上电极501及第一层金属布线金属连线601后的示意图。
图6b为依照本发明另一实施例集成标准CMOS工艺形成的金属氧化物电阻存储器的结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。
图1至图6a是根据本发明的一个实施例的剖面示意图，示出了电阻存储器与标准CMOS工艺集成并形成于钨栓塞上方的工艺方法。但本发明并不限于本实施例。
图1展示了经过常规的CMOS工艺，进行到钨栓塞制作结束后的剖面图。PMD层100是第一层布线与MOS器件之间的介质层，它可以是掺磷的氧化硅PSG等介质材料；钨栓塞300连接第一层布线与MOS器件，同时也作为电阻存储器的下电极；PMD层100以下图示为前端工艺形成的CMOS逻辑器件。参考图1，经过常规的CMOS工艺，进行到钨栓塞制作结束后，以此为该实施例的工艺集成步骤的起始步骤。其中，所述钨栓塞是采用标准CMOS工艺形成的，具体包括：通过光刻、刻蚀在MOS器件上方形成钨栓塞孔洞；沉积扩散阻挡层Ti/TiN，厚度范围为3nm～50nm；用PECVD钨将孔洞填满，钨厚度为50nm～5000nm；经过化学机械抛光，形成钨栓塞。
图2为在钨栓塞上方依次沉积盖帽层201a、第一介质层101和刻蚀阻挡层201b后的剖面图。盖帽层201a可以为SiN，SiON，SiCN，SiC，SiOC等材料，主要起铜的扩散阻挡作用和防止铜的电迁移等作用，厚度为5nm～100nm；第一介质层101可以为它可以为SiO2或掺F或C的SiO2，多孔SiO2、SiOC等低k介质材料，厚度为50nm～5000nm；刻蚀阻挡层201b可以为Si3N4、SiON、SiCN等，厚度为5nm～100nm。参考图2，在钨栓塞上方依次沉积盖帽层201a、第一介质层101和刻蚀阻挡层201b。
图3为沟槽图形刻蚀至盖帽层201a，去除光刻胶后的剖面图，在去除光刻胶时，钨栓塞表面由盖帽层保护。参考图3，用掩模版光刻、曝光后，形成第一层金属线沟槽的图形；再通过常规干法刻蚀去除图形区的刻蚀阻挡层201b、第一层间介质101，刻蚀停止于盖帽层201a，形成沟槽701，该沟槽701经过光刻、干法或湿法刻蚀后形成；之后采用湿法或干法灰化去除光刻胶，最后形成图3的结构。
图4为进一步刻蚀打开盖帽层201a后的剖面图，打开盖帽层后，将钨栓塞暴露。参考图4，干法刻蚀第一层金属布线沟槽701中的盖帽层201a，暴露出钨栓塞300经过湿法清洗，最终形成第一层金属布线沟槽700。
图5为依次沉积金属氧化物材料400、上电极材料500、铜扩散阻挡层/仔晶铜/电镀铜600后的示意图。参考图5，在暴露出钨栓塞300的沟槽700中沉积金属氧化物存储介质层400，其可以为HfOx，ZrOx，CuxO，AlOx，TiOx，TaOx，WOx，MnOx，NiOx，SiOx，MgO，FeOx等金属氧化物材料。其制备方法可以为ALCVD，PECVD，反应溅射，电子束蒸发等方法；也可以先沉积一金属薄层，再通过热氧化或等离子体氧化形成金属氧化物存储介质。之后沉积扩散阻挡层501，同时也作为电阻存储器的上电极材料，可以为Ta、TaN、Ta/TaN复合层或是Ti/TiN复合层，或是其它起到同样作用的导电材料，如Ru、TiSiN、WNx、WNxCy、TiZr/TiZrN等，扩散阻挡层501的厚度为5nm～50nm。之后生长仔晶铜再电镀铜600，仔晶铜通过PVD的方法生长，厚度为3nm～50nm；电镀铜的厚度为200nm～5000nm，然后退火以增大铜的晶粒。
图6a为化学机械抛光后形成图形化金属氧化物401，上电极501及第一层金属布线金属连线601后的示意图。参考图6a，通过CMP，一次完成第一层金属布线601，上电极501及存储介质401的图形化过程。PMD层100形成于MOS器件之上，它可以是掺磷的氧化硅PSG等介质材料，在PMD层100中形成钨栓塞300，钨栓塞300连接第一层铜引线和MOS管源极或者漏极，同时也作为电阻存储器的下电极。PMD层100上形成第一层刻蚀终止层201a，可以为Si3N4、SiON、SiCN；第一层刻蚀终止层201a上形成第一层层间介质层101，它可以为SiO2或掺F或C的SiO2等低k介质材料。图形化后的金属氧化物存储介质401可以为HfOx，ZrOx，CuxO，AlOx，TiOx，TaOx，WOx，MnOx，NiOx，SiOx，MgO，FeOx，PCMO，STO等金属氧化物材料。其制备方法可以为ALCVD，反应溅射，PECVD、热蒸发、电子束蒸、PLD等方法；也可以先沉积一金属薄层，再通过热氧化或等离子体氧化形成金属氧化物存储介质。防止铜扩散的扩散阻挡层501，同时也作为电阻存储器的上电极材料，可以为Ta、TaN、Ta/TaN复合层或是Ti/TiN复合层，或是其它起到同样作用的导电材料，如Ru、TiSiN、WNx、WNxCy、TiZr/TiZrN等。形成于第一层介质层101沟槽中的铜引线601，与电阻存储器的上电极通过CMP同时形成。
在另一实施例中，参考图6b，电阻存储器的上电极材料可以采用除扩散阻挡层外的其他金属材料502，如具有导电性质的材料Al、W、Pt、Cu、Au、Zr、Ni、Ti、TiN、Ta、TaN、Co和Hf中的任意一种，或者任意两种构成的复合双层结构，在金属氧化物沉积后、扩散阻挡层生长前，通过ALCVD，PECVD，磁控溅射，电子束蒸发，PLD等方法制备形成。
至此，第一层铜布线及氧化物存储单元已经形成，然后采用常规的大马士革铜互连工艺进行后续步骤，完成金属氧化物电阻存储器的制备。其中，所述采用常规的大马士革铜互连工艺进行后续步骤，具体包括：在抛光后的样品表面制作介质层，然后在介质层中开出沟槽和通孔，开出通孔的位置在存储器的上电极上方以及需要与引出连接线的器件上方，接下来沉积阻挡层、籽晶层、电化学方法镀铜、退火、化学机械抛光、沉积盖帽，完成引线制作。
由此可见，本发明提供的这种集成标准CMOS工艺制备的金属氧化物电阻存储器，包括：在铜互连工艺中形成的钨栓塞下电极、在所述钨栓塞下电极上方形成的介质层中形成的第一层金属布线沟槽、在沟槽侧壁填充的金属氧化物存储介质，以及在所述的金属氧化物存储介质之上的金属上电极。所述上电极、存储介质及第一层金属布线通过化学机械抛光一次形成。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (13)
1.一种集成标准CMOS工艺制备金属氧化物电阻存储器的方法，其特征在于，包括：
采用标准CMOS工艺形成钨栓塞；
在钨栓塞上依次形成盖帽层、第一介质层和刻蚀阻挡层；
在第一介质层需要形成存储器的位置制作出第一层金属布线沟槽；
在该第一层金属布线沟槽中生长金属氧化物存储介质；
在该第一层金属布线沟槽中的金属氧化物存储介质上生长上电极；
在该第一层金属布线沟槽中再依次沉积扩散阻挡层、仔晶铜和电镀铜；
采用化学机械抛光方法去除多余的上电极、扩散阻挡层、仔晶铜和电镀铜，同时形成位于所述的第一介质层孔洞中的存储结构和第一层金属布线；
采用常规的大马士革铜互连工艺进行后续步骤，完成金属氧化物电阻存储器的制备；
其中，所述上电极、存储介质及第一层金属布线通过化学机械抛光一次形成。
2.根据权利要求1所述的集成标准CMOS工艺制备金属氧化物电阻存储器的方法，其特征在于，所述采用标准CMOS工艺形成钨栓塞，具体包括：
通过光刻、刻蚀在MOS器件上方形成钨栓塞孔洞；
沉积扩散阻挡层Ti／TiN，厚度范围为3nm～50nm；
用PECVD钨将孔洞填满，钨厚度为50nm～5000nm；
经过化学机械抛光，形成钨栓塞。
3.根据权利要求1所述的集成标准CMOS工艺制备金属氧化物电阻存储器的方法，其特征在于，所述在钨栓塞上依次形成盖帽层、第一介质层和刻蚀阻挡层采用PECVD的方法实现，其中，盖帽层采用SiN、SiON、SiCN、SiC或SiOC，厚度为5nm～100nm；第一介质层采用低k介质材料Si02、掺F或C的Si02、多孔Si02或SiOC，厚度为50nm～5000nm；刻蚀阻挡层采用Si3N4、SiON或SiCN，厚度为5nm～100nm。
4.根据权利要求1所述的集成标准CMOS工艺制备金属氧化物电阻存储器的方法，其特征在于，所述在第一介质层需要形成存储器的位置制作出第一层金属布线沟槽，该沟槽经过光刻、干法或湿法刻蚀后形成。
5.根据权利要求1所述的集成标准CMOS工艺制备金属氧化物电阻存储器的方法，其特征在于，所述在该第一层金属布线沟槽中生长金属氧化物存储介质，采用ALCVD、反应溅射、PECVD、热蒸发、电子束蒸或PLD方法实现，或者先通过ALCVD、PVD、PECVD、热蒸发、电子束蒸或PLD方法生长金属薄层，再通过热氧化或等离子体氧化实现。
6.根据权利要求1所述的集成标准CMOS工艺制备金属氧化物电阻存储器的方法，其特征在于，所述金属氧化物存储介质采用完全化学剂量比或非完全化学计量比的单层基体材料HfO、ZrO、CuO、A1O、TiO、TaO、WO、MnO、NiO、ZnO、SiO、CoO、YO、MgO、FeO、PCMO、STO或SZO，或者是上述单层基体材料的双层或多层的复合层材料。
7.根据权利要求1所述的集成标准CMOS工艺制备金属氧化物电阻存储器的方法，其特征在于，所述在该第一层金属布线沟槽中的金属氧化物存储介质上生长上电极，采用ALCVD、应溅射、PECVD、热蒸发、电子束蒸发或PLD方法实现。
8.根据权利要求1所述的集成标准CMOS工艺制备金属氧化物电阻存储器的方法，其特征在于，所述电阻存储器的上电极形成于铜扩散阻挡层下方，采用具有导电性质的材料A1、W、Pt、Cu、Au、Zr、Ni、Ti、TiN、Ta、TaN、Co和Hf中的任意一种，或者任意两种构成的复合双层结构。
9.根据权利要求1所述的集成标准CMOS工艺制备金属氧化物电阻存储器的方法，其特征在于，所述在该第一层金属布线沟槽中再依次沉积扩散阻挡层、仔晶铜和电镀铜，其中扩散阻挡层采用Ta、TaN、Ta／TaN复合层、Ti／TiN复合层、Ru、TiSiN、WN、WNC或TiZr／TiZrN，厚度为5nm～50nm；仔晶铜通过PVD的方法生长，厚度为3nm～50nm；电镀铜的厚度为200nm～5000nm。
10.根据权利要求1所述的集成标准CMOS工艺制备金属氧化物电阻存储器的方法，其特征在于，所述采用化学机械抛光方法去除多余的上电极、扩散阻挡层、仔晶铜和电镀铜，抛光停止于所述的第一介质层，同时形成位于所述的第一介质层孔洞中的存储结构和第一层金属布线。
11.根据权利要求1所述的集成标准CMOS工艺制备金属氧化物电阻存储器的方法，其特征在于，所述扩散阻挡层采用导电材料Ta、TaN、Ta／TaN复合层、Ti／TiN复合层、Ru、TiSiN、WN、WNC或TiZr／TiZrN。
12.根据权利要求1所述的集成标准CMOS工艺制备金属氧化物电阻存储器的方法，其特征在于，所述采用常规的大马士革铜互连工艺进行后续步骤，具体包括：
在抛光后的样品表面制作介质层，然后在介质层中开出沟槽和通孔，开出通孔的位置在存储器的上电极上方以及需要与引出连接线的器件上方，接下来沉积阻挡层、籽晶层、电化学方法镀铜、退火、化学机械抛光、沉积盖帽，完成引线制作。
13.一种集成标准CMOS工艺制备的金属氧化物电阻存储器，其特征在于，包括：在铜互连工艺中形成的钨栓塞下电极、在所述钨栓塞下电极上方形成的介质层中形成的第一层金属布线沟槽、在沟槽侧壁填充的金属氧化物存储介质，以及在所述的金属氧化物存储介质之上的金属上电极；
其中，所述上电极、存储介质及第一层金属布线通过化学机械抛光一次形成。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110066086.4A CN102683584B (zh) | 2011-03-18 | 2011-03-18 | 集成标准cmos工艺的金属氧化物电阻存储器及其制备方法 |
| PCT/CN2011/076657 WO2012126222A1 (zh) | 2011-03-18 | 2011-06-30 | 金属氧化物电阻存储器及其制备方法 |
| US13/510,467 US8735245B2 (en) | 2011-03-18 | 2011-06-30 | Metal oxide resistive switching memory and method for manufacturing same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110066086.4A CN102683584B (zh) | 2011-03-18 | 2011-03-18 | 集成标准cmos工艺的金属氧化物电阻存储器及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102683584A CN102683584A (zh) | 2012-09-19 |
| CN102683584B true CN102683584B (zh) | 2014-04-02 |
Family
ID=46815211
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110066086.4A Active CN102683584B (zh) | 2011-03-18 | 2011-03-18 | 集成标准cmos工艺的金属氧化物电阻存储器及其制备方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8735245B2 (zh) |
| CN (1) | CN102683584B (zh) |
| WO (1) | WO2012126222A1 (zh) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105226009B (zh) * | 2014-07-01 | 2018-10-16 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
| CN105514264B (zh) * | 2014-09-24 | 2018-09-21 | 中芯国际集成电路制造(上海)有限公司 | 一种阻变存储器及其制备方法、电子装置 |
| CN107155374A (zh) | 2014-09-30 | 2017-09-12 | 惠普发展公司，有限责任合伙企业 | 具有氧化物切换层的忆阻器 |
| TWI563502B (en) * | 2015-04-27 | 2016-12-21 | Winbond Electronics Corp | Resistive random access memory |
| US10230047B2 (en) * | 2015-10-22 | 2019-03-12 | Winbond Electronics Corp. | RRAM device and method for manufacturing the same |
| CN105789438B (zh) * | 2016-04-22 | 2018-07-31 | 中国科学院微电子研究所 | 一种Cu基阻变存储器的制备方法及存储器 |
| US20200058704A1 (en) * | 2017-02-22 | 2020-02-20 | Institute of Microelectronics, Chinese Academy of Sciences | Selector based on transition metal oxide and preparation method therefor |
| CN106910759A (zh) * | 2017-02-22 | 2017-06-30 | 中国科学院微电子研究所 | 基于过渡金属氧化物的选择器及其制备方法 |
| US10886465B2 (en) * | 2018-02-28 | 2021-01-05 | Taiwan Semiconductor Manufacturing Co., Ltd. | Resistive random access memory device |
| US10720444B2 (en) | 2018-08-20 | 2020-07-21 | Sandisk Technologies Llc | Three-dimensional flat memory device including a dual dipole blocking dielectric layer and methods of making the same |
| CN109728161B (zh) * | 2018-12-19 | 2020-10-09 | 北京大学 | 一种基于cmos工艺平台的氧化物忆阻器及其制备方法 |
| CN112259537A (zh) * | 2020-10-22 | 2021-01-22 | 中国科学院微电子研究所 | 可编程二极管的制备方法及铁电存储器 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100593448B1 (ko) * | 2004-09-10 | 2006-06-28 | 삼성전자주식회사 | 전이금속 산화막을 데이터 저장 물질막으로 채택하는비휘발성 기억 셀들 및 그 제조방법들 |
| TWI284899B (en) * | 2005-12-29 | 2007-08-01 | Ind Tech Res Inst | Semiconductor memory device, phase change memory device and method of manufacturing the same |
| US8097878B2 (en) * | 2007-03-05 | 2012-01-17 | Intermolecular, Inc. | Nonvolatile memory elements with metal-deficient resistive-switching metal oxides |
| US20080247214A1 (en) * | 2007-04-03 | 2008-10-09 | Klaus Ufert | Integrated memory |
| CN101118922B (zh) * | 2007-08-30 | 2010-12-15 | 复旦大学 | 以上电极作为保护层的CuxO电阻存储器及其制造方法 |
| KR101480292B1 (ko) * | 2008-03-17 | 2015-01-12 | 삼성전자주식회사 | 상변화막을 포함하는 반도체 소자의 형성 방법 |
| JP2010027835A (ja) * | 2008-07-18 | 2010-02-04 | Renesas Technology Corp | 不揮発性記憶装置およびその製造方法 |
| US8618526B2 (en) * | 2010-08-17 | 2013-12-31 | Panasonic Corporation | Nonvolatile memory device and manufacturing method thereof |
-
2011
- 2011-03-18 CN CN201110066086.4A patent/CN102683584B/zh active Active
- 2011-06-30 WO PCT/CN2011/076657 patent/WO2012126222A1/zh active Application Filing
- 2011-06-30 US US13/510,467 patent/US8735245B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US8735245B2 (en) | 2014-05-27 |
| CN102683584A (zh) | 2012-09-19 |
| US20120305883A1 (en) | 2012-12-06 |
| WO2012126222A1 (zh) | 2012-09-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102683584B (zh) | 集成标准cmos工艺的金属氧化物电阻存储器及其制备方法 | |
| CN102683585B (zh) | 集成标准cmos工艺的电阻存储器及其制备方法 | |
| CN102484114B (zh) | 非易失性半导体存储装置及其制造方法 | |
| US8941089B2 (en) | Resistive switching devices and methods of formation thereof | |
| CN102104055B (zh) | 可变电阻存储器 | |
| TW201042731A (en) | Buried silicide structure and method for making | |
| WO2012162867A1 (zh) | 一种采用电场增强层的阻变存储器结构及其制备方法 | |
| US10103330B2 (en) | Resistance variable memory structure | |
| CN104025294A (zh) | 金属互连当中dram电容器的形成 | |
| US20140113428A1 (en) | Method for Integrating MnOz Based Resistive Memory with Copper Interconnection Back-End Process | |
| KR102316925B1 (ko) | 신규한 저항성 랜덤 액세스 메모리 디바이스 | |
| TW201244075A (en) | Sidewall thin film electrode with self-aligned top electrode and programmable resistance memory | |
| US11818970B2 (en) | Resistive random access memory device | |
| JP5324724B2 (ja) | 不揮発性記憶装置の製造方法 | |
| US10651380B1 (en) | Memory devices and methods of forming the same | |
| CN103681727B (zh) | 双层结构电阻型存储器及其制备方法 | |
| CN102208532A (zh) | 一种采用电场增强层的阻变存储器及其制备方法 | |
| CN102237309B (zh) | 氧化锰基电阻型存储器与铜互连后端工艺集成的方法 | |
| CN102044630A (zh) | 基于溅射铜制备的CuSiO电阻型存储器及其制备方法 | |
| CN101740717B (zh) | 一种CuxO基电阻型存储器及其制备方法 | |
| CN104518086B (zh) | 半导体器件及其制造方法 | |
| CN102544354B (zh) | 集成于铜互连后端结构的CuxO电阻型存储器及其制备方法 | |
| JPWO2010073897A1 (ja) | 抵抗変化素子 | |
| CN101894907B (zh) | 一种CuxO基电阻型存储器的制备方法 | |
| CN102169956B (zh) | 一种氧化钨基电阻型存储器及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |