CN105470275A - 交叉矩阵列式磁性随机存储器制造工艺 - Google Patents

交叉矩阵列式磁性随机存储器制造工艺 Download PDF

Info

Publication number
CN105470275A
CN105470275A CN201510726633.5A CN201510726633A CN105470275A CN 105470275 A CN105470275 A CN 105470275A CN 201510726633 A CN201510726633 A CN 201510726633A CN 105470275 A CN105470275 A CN 105470275A
Authority
CN
China
Prior art keywords
conductive layer
oxide
metal
layer
decker
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510726633.5A
Other languages
English (en)
Other versions
CN105470275B (zh
Inventor
肖荣福
郭一民
陈峻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Ciyu Information Technologies Co Ltd
Original Assignee
Shanghai Ciyu Information Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Ciyu Information Technologies Co Ltd filed Critical Shanghai Ciyu Information Technologies Co Ltd
Priority to CN201510726633.5A priority Critical patent/CN105470275B/zh
Publication of CN105470275A publication Critical patent/CN105470275A/zh
Application granted granted Critical
Publication of CN105470275B publication Critical patent/CN105470275B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明提供了一种交叉矩阵列式磁性随机存储器制造工艺，包括：形成底电极；在所述底电极顶部形成磁记忆单元阵列，其中包括制备多层薄膜形成串联的磁性隧道结和导电层1/氧化物/导电层2三层结构，所述导电层1/氧化物/导电层2三层结构的氧化物是金属氧化物、半导体材料的氧化物，所述导电层1/氧化物/导电层2三层结构的导电层1和/或导电层2是金属、金属合金、金属氮化物或金属硼化物；在所述磁记忆单元阵列顶部形成顶电极。本发明极大的简化了MRAM的生产工艺、降低了成本，并且可以极大地提高存储芯片的集成度，特别是对于pSTT-MRAM产品。

Description

交叉矩阵列式磁性随机存储器制造工艺
技术领域
本发明涉及存储器件领域，尤其涉及一种交叉矩阵列式磁性随机存储器制造工艺。
背景技术
近年来人们利用磁性隧道结(MTJ，MagneticTunnelJunction)的特性做成磁性随机存储器，即为MRAM(MagneticRandomAccessMemory)。MRAM是一种新型固态非易失性记忆体，它有着高速读写的特性。铁磁性MTJ通常为三明治结构，其中有磁性记忆层，它可以改变磁化方向以记录不同的数据；位于中间的绝缘的隧道势垒层；磁性参考层，位于隧道势垒层的另一侧，它的磁化方向是不变的。当磁性记忆层与磁性参考层之间的磁化强度矢量方向平行或反平行时，MTJ元件的电阻态也相应分别为低阻态或高阻态。这样测量MTJ元件的电阻态即可得到存储的信息。
已有一种方法可以得到高的磁电阻(MR，MagnetoResistance)率：在非晶结构的磁性膜的表面加速晶化形成一层晶化加速膜。当此层膜形成后，晶化开始从隧道势垒层一侧形成，这样使得隧道势垒层的表面与磁性表面形成匹配，这样就可以得到高MR率。
一般通过不同的写操作方法来对MRAM器件进行分类。传统的MRAM为磁场切换型MRAM：在两条交叉的电流线的交汇处产生磁场，可改变MTJ元件的磁性记忆层的磁化强度方向。自旋转移矩磁性随机存储器(STT-MRAM，Spin-transferTorqueMagneticRandomAccessMemory)则采用完全不同的写操作，它利用的是电子的自旋角动量转移，即自旋极化的电子流把它的角动量转移给磁性记忆层中的磁性材料。磁性记忆层的容量越小，需要进行写操作的自旋极化电流也越小。所以这种方法可以同时满足器件微型化与低电流密度。STT-MRAM具有高速读写、大容量、低功耗的特性，有潜力在电子芯片产业，尤其是移动芯片产业中，替代传统的半导体记忆体以实现能源节约与数据的非易失性。
对于目前的面内型STT-MRAM(其中MTJ元件的易磁化方向在面内)来说，受面内型MTJ元件的特性所限，单一元件尺寸一般较大，并且相邻MTJ元件需要有较大间距，以避免相互间的磁场干扰。因此，限制了面内型STT-MRAM产品集成度的提升。
垂直型磁性隧道结(PMTJ，PerpendicularMagneticTunnelJunction)即磁矩垂直于衬底表面的磁性隧道结，在这种结构中，由于两个磁性层的磁晶各向异性比较强(不考虑形状各向异性)，使得其易磁化方向都垂直于层表面。在同样的条件下，元件尺寸可以做得比面内型MTJ元件更小，易磁化方向的磁极化误差可以做的很小，并且MTJ元件尺寸的减小使所需的切换电流也可相应减小。另一方面，在存储器阵列中，相邻垂直型MTJ的安全间距较之面内型MTJ也可大为缩小。从而垂直型STT-MRAM(pSTT-MRAM，perpendicularSpin-transferTorqueMagneticRandomAccessMemory)较之面内型STT-MRAM，其集成度有非常大的提升空间。
但在现有的STT-MRAM结构中，每个记忆单元的MTJ元件通常会连接一个三极管作为电流流向选择器，如使用MOS管，通过MOS管的导通和截止以实现电流导向，从而可以通过相应的写电流来设置MTJ元件的高、低电阻态，也即写入了存储信息，以及根据读电流的大小来判断MTJ元件的电阻态，也即读出了存储信息。
对于面内型STT-MRAM来说，基于面内型MTJ元件的尺寸及其相互间距的要求，三极管的尺寸不是提高面内型STT-MRAM集成度的主要瓶颈，或者说缩小三极管的尺寸，对于面内型STT-MRAM集成度的提升程度有限。而对于垂直型STT-MRAM情况却恰恰相反，垂直型MTJ元件的尺寸及其相互间距较之面内型MTJ元件已大为缩小，此时集成度的提升几乎完全取决于三极管的尺寸大小，即使使用当前最先进的工艺(线宽)，三极管的尺寸仍远大于垂直型MTJ元件，同时三极管制造工艺相对也比较复杂，提高了产品的制造成本。
因此，本领域的技术人员致力于开发一种高集成、高性能、成本节省的STT-MRAM制造工艺。
发明内容
为实现上述目的，本发明提供了一种磁性随机存储器制造工艺，包括：
形成底电极；
在所述底电极顶部形成磁记忆单元阵列，其中包括制备多层薄膜形成串联的磁性隧道结和导电层1/氧化物/导电层2三层结构，所述导电层1/氧化物/导电层2三层结构的氧化物是金属氧化物、半导体材料的氧化物，所述导电层1/氧化物/导电层2三层结构的导电层1和/或导电层2是金属、金属合金、金属氮化物或金属硼化物；本文中所述的“顶部”或“顶”表示相应结构中远离衬底基片的一侧；
在所述磁记忆单元阵列顶部形成顶电极。
进一步地，所述底电极的形成包括：
沉积底电极金属层和硬掩膜一；
光刻底电极；
刻蚀底电极；
沉积电介质一；
表面平坦化。
进一步地，所述磁记忆单元阵列的形成包括：
在所述底电极顶部沉积构成所述导电层1/氧化物/导电层2三层结构和所述磁性隧道结的薄膜，其中先沉积构成所述导电层1/氧化物/导电层2三层结构的薄膜再沉积构成所述磁性隧道结的薄膜，或者先沉积构成所述磁性隧道结的薄膜再沉积构成所述导电层1/氧化物/导电层2三层结构的薄膜；
沉积硬掩膜二；
光刻磁记忆单元阵列；
刻蚀磁记忆单元阵列；
沉积电介质二；
表面平坦化。
进一步地，所述顶电极的形成包括：
在所述磁记忆单元阵列顶部沉积顶电极金属层和硬掩膜三；
光刻顶电极；
刻蚀顶电极；
沉积电介质三；
表面平坦化。
进一步地，所述磁性隧道结包括层叠设置的磁性参考层、隧道势垒层和磁性记忆层。由下至上，可以依次是磁性参考层、隧道势垒层和磁性记忆层，也可以依次是磁性记忆层、隧道势垒层和磁性参考层。本文中所述的“上”和“下”的相对位置，“上”较于“下”更远离衬底基片。
进一步地，所述导电层1/氧化物/导电层2三层结构的氧化物包括金属Cu、Cr、Co、Nb、Ni、Cd、Al、Fe、Hf、Ti、Ta、Mg、W、Zr、Zn、ZnMg的氧化物或ITO或Si的氧化物。
进一步地，所述导电层1/氧化物/导电层2三层结构的导电层1和/或导电层2包括Pt、Ti、Ti/Pt、Pt/Ti、Ta、Hf、Ru、Ag、Ni、Al、Au、W、Cr、Zn、Cu、Mo、Co、Fe或Nb元素金属，或包括上述任两种以上元素金属的合金，或包括上述任一元素金属的氮化物，或包括上述任两种以上元素金属的合金的氮化物，或包括上述任一元素金属的晶态或非晶态硼化物，或包括上述任两种以上元素金属的合金的晶态或非晶态硼化物。
进一步地，所述导电层1/氧化物/导电层2三层结构的导电层1和导电层2分别包括与所述导电层1/氧化物/导电层2三层结构的氧化物相邻设置的氧阻止层(OxygenBarrierLayer)或吸氧层(OxygenGettingLayer)，以阻挡氧离子向所述导电层1和导电层2内扩散。
进一步地，所述顶电极和/或所述底电极包括金属层Cu；或是包括多层结构TaN/Ta/Cu/Ta/TaN或TiN/Ti/Cu/Ti/TiN，其中Cu顶部的TaN/Ta或TiN/Ti作为硬掩膜。
进一步地，所述底电极限定了若干第一向导线，所述顶电极限定了与所述若干第一向导线交叉设置的若干第二向导线，从而所述若干第一向导线和所述若干第二向导线限定了若干交叉节点；每个所述交叉节点均设置有一磁记忆单元，所述磁记忆单元分别与其所处交叉节点处的第一向导线和第二向导线电连接。
根据本发明所制得的交叉矩阵列式磁性随机存储器，利用导电层1/氧化物/导电层2三层结构替代三极管作为磁记忆单元中的电流流向选择器，实现了将复杂的供电网路改用简单的交叉式供电方式，从而本发明极大的简化了MRAM的生产工艺、降低了成本，并且可以极大地提高存储芯片的集成度，特别是对于pSTT-MRAM产品。
以下将结合附图对本发明的构思、具体结构及产生的技术效果作进一步说明，以充分地了解本发明的目的、特征和效果。
附图说明
图1是本发明的较佳实施例的工艺流程图；
图2是底电极金属层沉积后的结构示意图；
图3是光刻底电极后的结构示意图；
图4是底电极制备完成后的结构示意图；
图5是图4结构的顶面示意图；
图6是导电层/氧化物/导电层三层结构薄膜沉积后的结构示意图；
图7是MTJ薄膜沉积后的结构示意图；
图8是光刻磁记忆单元阵列后的结构示意图；
图9是刻蚀磁记忆单元阵列后的结构示意图；
图10是磁记忆单元阵列制备完成后的结构示意图；
图11是图10结构的顶面示意图；
图12是顶电极制备完成后的结构示意图；
图13是图12结构的顶面示意图；
图14是先加工MTJ薄膜再加工导电层/氧化物/导电层三层结构薄膜的结构示意图；
图15是一种交叉矩阵列式随机存储器的的立体结构示意图。
具体实施方式
在本发明的实施方式的描述中，需要理解的是，术语“上”、“下”、“前”、“后”、“左”、“右”、“垂直”、“水平”、“顶”、“底”“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
图1是本实施例的磁性随机存储器制备工艺流程图，具体工艺流程如下：
1、沉积底电极导电层和硬掩膜
在衬底基片100上通过物理气相沉积(PVD，PhysicalVaporDeposition)，如物理溅射，形成Cu薄膜210，以及作为硬掩膜(hardmask)的Ta薄膜220，如图2所示。为了防止Cu的电子迁移，优选在Cu薄膜210的上下两侧分别用TaN/Ta和Ta/TaN将Cu薄膜210包围(未示出)，即采用TaN/Ta/Cu/Ta/TaN的多层结构，其中“/”左边的材料层设置在右边材料层之上，并且Ta也可以用Ti替代，即采用TiN/Ti/Cu/Ti/TiN的多层结构。上述多层结构中顶层的TaN/Ta或TiN/Ti可以作为硬掩膜。
2、光刻底电极
涂布光刻胶250并光刻形成底电极图案，如图3所示。
3、刻蚀底电极
通过刻蚀，在Cu薄膜210和Ta薄膜220上形成底电极图案。
4、沉积电介质，表面平坦化
通过化学气相沉积(CVD，ChemicalVaporDeposition)，如等离子化学气相沉积(PECVD，PlasmaEnhancedChemicalVaporDeposition)SiO2薄膜260填充刻蚀后所形成的沟槽，并进行平坦化处理，如采用化学机械研磨(CMP，ChemicalMechanicalPolishing)，从而形成图4(剖视图)和图5(俯视图)所示结构。
5、沉积导电层/氧化物/导电层三层结构薄膜
如图6所示，通过PVD依次沉积导电层310、氧化层320和导电层330。其中，导电层310和导电层330可以从以下金属或其化合物中进行选择，可以是Pt、Ti、Ti/Pt(Ti、Pt双层金属)、Pt/Ti、Ta、Hf、Pt、Ru、Ag、Ni、Al、Au、W、Cr、Zn、Cu、Mo、Co、Fe或Nb等元素金属，也可以是上述任两种以上元素金属的合金，也可以是上述元素金属的氮化物或上述任两种以上元素金属的合金的氮化物，如TiN、TaN等，也可以是上述元素金属的晶态或非晶态硼化物或上述任两种以上元素金属的合金的晶态或非晶态硼化物，如TiB、TaB、AlB、CuB、NiB、CoB、CoFeB等；氧化层320可以从金属Cu、Cr、Co、Nb、Ni、Cd、Al、Fe、Hf、Ti、Ta、Mg、W、Zr、Zn或ZnMg的氧化物，如CrOx、NbOx、CuOx、NiOx、AlOx、FeOx、HfOx、TaOx、MgOx、ZnOx、ZnMgOx等，或是ITO，抑或是Si的氧化物中进行选择，也可以是上述氧化物组成的双层薄膜。典型的三层结构如Cr/CrOx/Au或Nb/NbOx/Nb等等。
优选地，还可以在导电层330与氧化层320之间沉积一氧阻止层(如TaN或TiN)或吸氧层(未示出)，如使用Pt/Ti、Pt/Mg、Pt/Ta等，以阻挡氧离子向导电层330内扩散；同样地，氧化层320与导电层310之间也沉积一氧阻止层或吸氧层，如使用Ti/Pt、Mg/Pt、Ta/Pt等，以阻挡氧离子向导电层310内扩散。
6、沉积MTJ薄膜
上述工艺完成后，再通过PVD沉积生成MTJ。为了生长出高质量的MTJ多层膜，衬底表面的平滑度非常重要，一般来讲，表面粗糙度最好控制在2埃以内。为此目的，先进行CMP平坦化，然后再进行MTJ多层膜生长。具体是依次沉积种子层410(如Ta、NiCr等)、磁性参考层420、隧道势垒层430、磁性记忆层440以及硬掩膜层450(如Ta等)，如图7所示。当然磁性参考层420、隧道势垒层430和磁性记忆层440可以如上述的由下至上依次堆叠，也可以由下至上依次沉积磁性记忆层、隧道势垒层和磁性参考层。
7、光刻磁记忆单元阵列
然后涂布光刻胶460并光刻形成磁记忆单元阵列图案，如图8所示。
8、刻蚀磁记忆单元阵列
再通过特殊磁性材料刻蚀，形成若干柱状的磁记忆单元，每个磁记忆单元均具有串联连接的MTJ和导电层/氧化物/导电层三层结构。
由于上述MTJ多层膜涉及到多种过度金属元素，其中一种方法是用反应离子刻蚀(RIE，ReactiveIonEtch)方法进行刻蚀。具体是先用CF4之类的刻蚀气体刻蚀硬掩膜，然后再用甲醇(CH3OH)或CO+NH3气体进行刻蚀，直至最后停在底电极层。刻蚀过程中，磁记忆单元的边缘480或已被破坏，从而失去它们原有的物理特性，如图9所示。为了除去已被损坏的边缘480，可以用离子束进行一次温和的刻蚀处理，将其全部除去。当然也可以全部用离子束刻蚀整个多层膜，然后用PECVD，立刻生长一层氮化硅(SiN)薄膜将各磁记忆单元的边缘保护起来。
9、沉积电介质，表面平坦化
再通过PECVDSiO2薄膜360填充刻蚀后所形成的沟槽，并用CMP对表面进行平坦化处理，即形成如图10(剖面图)和图11(俯视图)所示的结构。
10、沉积顶电极导电层和硬掩膜
与制备底电极相似，通过PVD形成Cu薄膜510，作为制备顶电极的导电材料。同样地，为了防止Cu的电子迁移，优选在Cu薄膜510的上下两侧分别用TaN/Ta和Ta/TaN将Cu薄膜510包围(未示出)，即采用TaN/Ta/Cu/Ta/TaN的多层结构，并且Ta也可以用Ti替代，即采用TiN/Ti/Cu/Ti/TiN的多层结构。上述多层结构中顶层的TaN/Ta或TiN/Ti可以作为硬掩膜。
11、光刻顶电极，与光刻底电极工艺相似。
12、刻蚀顶电极，与刻蚀底电极工艺相似。
13、沉积电介质，表面平坦化
通过PECVDSiO2薄膜填充刻蚀后所形成的沟槽，并用CMP对表面进行平坦化处理，即形成如图12(剖面图)和图13(俯视图)所示的结构。
上述工艺流程中导电层/氧化物/导电层三层结构薄膜和MTJ薄膜的制备顺序也可以颠倒，即先加工MTJ薄膜再加工导电层/氧化物/导电层三层结构薄膜，如图14所示。
另外，以上工艺流程中，采用一次光刻直接形成磁记忆单元，当然也可以采用两次光刻形成，以上述工艺为例，其中可以在导电层/氧化物/导电层三层结构薄膜制备完成后先做一次光刻、刻蚀、SiO2填充及平坦化，再进行MTJ薄膜的沉积，以及相应的光刻(与前次光刻使用相同的掩膜版)、刻蚀、SiO2填充及平坦化，从而形成与上述结构相同的磁记忆单元阵列。
如图13所示，底电极包括若干垂直向导线，如图中所示的导线211、212、213，顶电极包括若干水平向导线，如图中所示的导线511、512。导线211、212、213与导线511、512相互交叉形成了6个交叉节点；每个交叉节点均设置有一个磁记忆单元，从而形成了一种交叉矩阵列式MRAM，图15示出了交叉矩阵列式随机存储器的的立体结构示意图。
此外，在一个具有M×N个存储元的存储阵列中(M+N>>1)，即M条位线和N条字线，如电流流向选择器的低电阻和高电阻分别为RL和RH，那么：必须远小于1；从而需满足：
因此在本发明的交叉矩阵列式磁性随机存储器制造工艺中，对减少旁路漏电的考虑是非常重要的。所以在导电层/氧化物/导电层三层结构的制备过程中，需要控制好其中的氧化物中有适当缺氧浓度，以使整体结构达到导通电阻与漏电电流的平衡。其中的氧化物最好是双层结构，包括一层完全氧化和一层没有完全氧化，例如TiO2/TiOx(其中x<2)，这样在加上电压后，氧化物与金属相接后形成一个很好的电流整流功能。
以上详细描述了本发明的较佳具体实施例。应当理解，本领域的普通技术人员无需创造性劳动就可以根据本发明的构思作出诸多修改和变化。因此，凡本技术领域中技术人员依本发明的构思在现有技术的基础上通过逻辑分析、推理或者有限的实验可以得到的技术方案，皆应在由权利要求书所确定的保护范围内。

Claims (10)

1.一种磁性随机存储器制造工艺，其特征在于，包括：
形成底电极；
在所述底电极顶部形成磁记忆单元阵列，其中包括制备多层薄膜形成串联的磁性隧道结和导电层1/氧化物/导电层2三层结构，所述导电层1/氧化物/导电层2三层结构的氧化物是金属氧化物、半导体材料的氧化物，所述导电层1/氧化物/导电层2三层结构的导电层1和/或导电层2是金属、金属合金、金属氮化物或金属硼化物；
在所述磁记忆单元阵列顶部形成顶电极。
2.如权利要求1所述的制造工艺，其特征在于，所述底电极的形成包括：
沉积底电极金属层和硬掩膜一；
光刻底电极；
刻蚀底电极；
沉积电介质一；
表面平坦化。
3.如权利要求1所述的制造工艺，其特征在于，所述磁记忆单元阵列的形成包括：
在所述底电极顶部沉积构成所述导电层1/氧化物/导电层2三层结构和所述磁性隧道结的薄膜，其中先沉积构成所述导电层1/氧化物/导电层2三层结构的薄膜再沉积构成所述磁性隧道结的薄膜，或者先沉积构成所述磁性隧道结的薄膜再沉积构成所述导电层1/氧化物/导电层2三层结构的薄膜；
沉积硬掩膜二；
光刻磁记忆单元阵列；
刻蚀磁记忆单元阵列；
沉积电介质二；
表面平坦化。
4.如权利要求1所述的制造工艺，其特征在于，所述顶电极的形成包括：
在所述磁记忆单元阵列顶部沉积顶电极金属层和硬掩膜三；
光刻顶电极；
刻蚀顶电极；
沉积电介质三；
表面平坦化。
5.如权利要求1所述的制造工艺，其特征在于，所述磁性隧道结包括层叠设置的磁性参考层、隧道势垒层和磁性记忆层。
6.如权利要求1所述的制造工艺，其特征在于，所述导电层1/氧化物/导电层2三层结构的氧化物包括金属Cu、Cr、Co、Nb、Ni、Cd、Al、Fe、Hf、Ti、Ta、Mg、W、Zr、Zn、ZnMg的氧化物或ITO或Si的氧化物。
7.如权利要求1所述的制造工艺，其特征在于，所述导电层1/氧化物/导电层2三层结构的导电层1和/或导电层2包括Pt、Ti、Ti/Pt、Pt/Ti、Ta、Hf、Ru、Ag、Ni、Al、Au、W、Cr、Zn、Cu、Mo、Co、Fe或Nb元素金属，或包括上述任两种以上元素金属的合金，或包括上述任一元素金属的氮化物，或包括上述任两种以上元素金属的合金的氮化物，或包括上述任一元素金属的晶态或非晶态硼化物，或包括上述任两种以上元素金属的合金的晶态或非晶态硼化物。
8.如权利要求1所述的制造工艺，其特征在于，所述导电层1/氧化物/导电层2三层结构的导电层1和导电层2分别包括与所述导电层1/氧化物/导电层2三层结构的氧化物相邻设置的氧阻止层或吸氧层，以阻挡氧离子向所述导电层1和导电层2内扩散。
9.如权利要求1所述的制造工艺，其特征在于，所述顶电极和/或所述底电极包括金属层Cu；或是包括多层结构TaN/Ta/Cu/Ta/TaN或TiN/Ti/Cu/Ti/TiN，其中Cu顶部的TaN/Ta或TiN/Ti作为硬掩膜。
10.如权利要求1-9所述的制造工艺，其特征在于，所述底电极限定了若干第一向导线，所述顶电极限定了与所述若干第一向导线交叉设置的若干第二向导线，从而所述若干第一向导线和所述若干第二向导线限定了若干交叉节点；每个所述交叉节点均设置有一磁记忆单元，所述磁记忆单元分别与其所处交叉节点处的第一向导线和第二向导线电连接。
CN201510726633.5A 2015-10-30 2015-10-30 交叉矩阵列式磁性随机存储器制造工艺 Active CN105470275B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510726633.5A CN105470275B (zh) 2015-10-30 2015-10-30 交叉矩阵列式磁性随机存储器制造工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510726633.5A CN105470275B (zh) 2015-10-30 2015-10-30 交叉矩阵列式磁性随机存储器制造工艺

Publications (2)

Publication Number Publication Date
CN105470275A true CN105470275A (zh) 2016-04-06
CN105470275B CN105470275B (zh) 2019-11-08

Family

ID=55607813

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510726633.5A Active CN105470275B (zh) 2015-10-30 2015-10-30 交叉矩阵列式磁性随机存储器制造工艺

Country Status (1)

Country Link
CN (1) CN105470275B (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109935681A (zh) * 2017-12-19 2019-06-25 上海磁宇信息科技有限公司 一种制备磁性隧道结阵列的方法
CN110061126A (zh) * 2018-01-19 2019-07-26 上海磁宇信息科技有限公司 一种磁性随机存储器记忆单元及其制造方法
CN110061125A (zh) * 2018-01-18 2019-07-26 中电海康集团有限公司 一种立体结构磁性随机存储器的制作方法
CN110197873A (zh) * 2018-02-27 2019-09-03 上海磁宇信息科技有限公司 一种制备小尺寸高质量mram元件的方法
CN111081707A (zh) * 2019-12-31 2020-04-28 厦门半导体工业技术研发有限公司 一种半导体集成电路器件
CN111613572A (zh) * 2019-02-25 2020-09-01 上海磁宇信息科技有限公司 一种磁性随机存储器存储单元及其***电路的制备方法
CN111668364A (zh) * 2020-06-15 2020-09-15 浙江驰拓科技有限公司 一种磁存储器件的制备方法及磁存储器件
CN112447900A (zh) * 2019-09-03 2021-03-05 浙江驰拓科技有限公司 电极组件制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6331944B1 (en) * 2000-04-13 2001-12-18 International Business Machines Corporation Magnetic random access memory using a series tunnel element select mechanism
US20040100817A1 (en) * 2002-11-26 2004-05-27 Subramanian Chitra K. Magnetoresistive random access memory (MRAM) cell having a diode with asymmetrical characteristics
WO2005117021A1 (en) * 2004-05-03 2005-12-08 Unity Semiconductor Corporation Non-volatile programmable memory
CN1947245A (zh) * 2004-02-27 2007-04-11 英飞凌科技股份公司 半导体结构
CN102683580A (zh) * 2011-03-18 2012-09-19 三星电子株式会社 磁隧道结器件、电子***以及存储***及其制造方法
US20150249209A1 (en) * 2014-03-03 2015-09-03 Qualcomm Incorporated Self-aligned top contact for mram fabrication

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6331944B1 (en) * 2000-04-13 2001-12-18 International Business Machines Corporation Magnetic random access memory using a series tunnel element select mechanism
US20040100817A1 (en) * 2002-11-26 2004-05-27 Subramanian Chitra K. Magnetoresistive random access memory (MRAM) cell having a diode with asymmetrical characteristics
CN1947245A (zh) * 2004-02-27 2007-04-11 英飞凌科技股份公司 半导体结构
WO2005117021A1 (en) * 2004-05-03 2005-12-08 Unity Semiconductor Corporation Non-volatile programmable memory
CN102683580A (zh) * 2011-03-18 2012-09-19 三星电子株式会社 磁隧道结器件、电子***以及存储***及其制造方法
US20150249209A1 (en) * 2014-03-03 2015-09-03 Qualcomm Incorporated Self-aligned top contact for mram fabrication

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
MICHAEL QURIK等: "《半导体制造技术》", 31 January 2004, 电子工业出版社 *

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109935681A (zh) * 2017-12-19 2019-06-25 上海磁宇信息科技有限公司 一种制备磁性隧道结阵列的方法
CN109935681B (zh) * 2017-12-19 2022-11-08 上海磁宇信息科技有限公司 一种制备磁性隧道结阵列的方法
CN110061125A (zh) * 2018-01-18 2019-07-26 中电海康集团有限公司 一种立体结构磁性随机存储器的制作方法
CN110061126A (zh) * 2018-01-19 2019-07-26 上海磁宇信息科技有限公司 一种磁性随机存储器记忆单元及其制造方法
CN110061126B (zh) * 2018-01-19 2023-04-25 上海磁宇信息科技有限公司 一种磁性随机存储器记忆单元及其制造方法
CN110197873A (zh) * 2018-02-27 2019-09-03 上海磁宇信息科技有限公司 一种制备小尺寸高质量mram元件的方法
CN110197873B (zh) * 2018-02-27 2023-04-25 上海磁宇信息科技有限公司 一种制备小尺寸高质量mram元件的方法
CN111613572A (zh) * 2019-02-25 2020-09-01 上海磁宇信息科技有限公司 一种磁性随机存储器存储单元及其***电路的制备方法
CN112447900A (zh) * 2019-09-03 2021-03-05 浙江驰拓科技有限公司 电极组件制备方法
CN111081707A (zh) * 2019-12-31 2020-04-28 厦门半导体工业技术研发有限公司 一种半导体集成电路器件
CN111668364A (zh) * 2020-06-15 2020-09-15 浙江驰拓科技有限公司 一种磁存储器件的制备方法及磁存储器件

Also Published As

Publication number Publication date
CN105470275B (zh) 2019-11-08

Similar Documents

Publication Publication Date Title
CN105470275A (zh) 交叉矩阵列式磁性随机存储器制造工艺
US11094877B2 (en) Method for making MRAM with small dimension and high qulity
US9275713B2 (en) Magnetoresistive element and method of manufacturing the same
US9105670B2 (en) Magnetic tunnel junction structure
US7884433B2 (en) High density spin-transfer torque MRAM process
US6473328B1 (en) Three-dimensional magnetic memory array with a minimal number of access conductors therein
US10608170B2 (en) Electric field assisted perpendicular STT-MRAM
US9087983B2 (en) Self-aligned process for fabricating voltage-gated MRAM
US9755141B2 (en) Method for fabricating MRAM bits on a tight pitch
US20140246741A1 (en) Magnetoresistive memory cell and method of manufacturing the same
US7195927B2 (en) Process for making magnetic memory structures having different-sized memory cell layers
CN107527994B (zh) 一种磁性隧道结双层侧墙及其形成方法
KR20160056376A (ko) 금속 산화막을 형성하는 방법 및 이를 포함하는 자기 메모리 장치
CN105655481A (zh) 超密型交叉矩阵列式磁性随机存储器制造工艺
CN110061126A (zh) 一种磁性随机存储器记忆单元及其制造方法
CN111668368B (zh) 一种假磁性隧道结单元结构制备方法
TW202034324A (zh) 磁性記憶裝置及形成方法
CN104701453B (zh) 一种通过缓冲层调控的多比特单元磁存储器件
CN108376690B (zh) 一种用于制造高密度mram的自对准互联方法
CN105470385A (zh) 交叉矩阵列式磁性随机存储器制造工艺
CN105529344A (zh) 交叉矩阵列式磁性随机存储器制造工艺
CN109935684B (zh) 一种制作超小型高密度磁性随机存储器单元阵列的方法
CN105514262A (zh) 交叉矩阵列式磁性随机存储器制造工艺
US20240215458A1 (en) Memory device and method of forming the same
CN112086555B (zh) 一种制备磁性隧道结单元阵列的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant