CN101924128A - 场效应晶体管 - Google Patents

场效应晶体管 Download PDF

Info

Publication number
CN101924128A
CN101924128A CN201010201136.0A CN201010201136A CN101924128A CN 101924128 A CN101924128 A CN 101924128A CN 201010201136 A CN201010201136 A CN 201010201136A CN 101924128 A CN101924128 A CN 101924128A
Authority
CN
China
Prior art keywords
charge carrier
effect transistor
insulating barrier
field
peristome
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201010201136.0A
Other languages
English (en)
Other versions
CN101924128B (zh
Inventor
永久哲三
约翰·K·特怀南
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN101924128A publication Critical patent/CN101924128A/zh
Application granted granted Critical
Publication of CN101924128B publication Critical patent/CN101924128B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种场效应晶体管,其具有:基板、沟道层、载流子供给层、源极电极、漏极电极、栅极电极、在源极电极和漏极电极之间层叠于载流子供给层且抑制电流崩塌现象的第一绝缘层、形成于与漏极电极相对的第一绝缘层的端部与漏极电极之间的开口部、以及层叠于在开口部露出的载流子供给层的第二绝缘层。

Description

场效应晶体管
技术领域
本发明涉及一种具有抑制电流崩塌(電流コラプス)现象的绝缘层的场效应晶体管。
背景技术
利用化合物半导体的化合物半导体装置已经被提出。化合物半导体由于电子饱和速度、耐压、热传导性等物理特性优良,因此,在大功率、高频设备的领域正逐渐被采用。
图4是表示第一现有例的场效应晶体管的截面的剖面图。另外,考虑到图的可视性而省略截面的阴影线(在以下的图中也一样)。
第一现有例的场效应晶体管101是采用基本的异质结的HFET(Heterostructure Field Effect Transistor:异质结构场效应晶体管)结构的一例。
场效应晶体管101具有依次层叠于半导体基板110的沟道层111和载流子供给层112。而且,在载流子供给层112上,作为电极而形成有源极电极121和漏极电极122,在源极电极121和漏极电极122之间形成有栅极电极123。作为沟道层111的材料,例如使用非掺杂的GaN,作为载流子供给层112,例如使用n型A1GaN等。
在载流子供给层112中产生并成为施主的电子,集中于沟道层111,在沟道层111和载流子供给层112之间的界面BD附近靠沟道层111侧的区域中,形成被称为二维电子气层115的由二维电子气构成的沟道。根据电压施加于栅极电极123时的电场效应,使形成于栅极正下方的耗尽层的厚度变化,可以控制二维电子气的浓度。即,可以控制场效应晶体管101的源极-漏极间电流。
图5是表示第二现有例的场效应晶体管的截面的剖面图。
近年来,提出有各种关于场效应晶体管的改良,例如提出有第二现有例的场效应晶体管102。另外,由于其基本结构与第一现有例的场效应晶体管101相同,故引用第一现有例的附图标记而主要说明不同的事项。
第二现有例的场效应晶体管102中,为了抑制电流崩塌现象,在载流子供给层112的表面具有第一绝缘层131。另外,电流崩塌现象是使场效应晶体管102在高电压下工作时源极-漏极间电流降低的现象。
为了降低被认为是电流崩塌现象的成因的载流子供给层112的表面态(表面準位)的产生,形成有第一绝缘层131。作为第一绝缘层131的材料,例如使用SiN等(例如参照日本特开2007-73555号公报(专利文献1))。
由于场效应晶体管102具有抑制载流子供给层112的第一绝缘层131,因此,可以抑制电流崩塌现象。但是,另一方面,存在第一绝缘层131和载流子供给层112之间的界面BD容易成为电流泄漏路径的问题。
因此,第二现有例的场效应晶体管102虽然可以抑制电流崩塌现象,但导致栅极泄漏电流增大,难以确保足够的耐压。
作为解决上述问题的手段,例如提出有在栅极电极123和漏极电极122之间,在第一绝缘层131的局部形成开口部的技术(例如参照日本特开2008-219054号公报(专利文献2))。即,专利文献2的场效应晶体管利用形成于栅极电极和漏极电极之间的开口部,降低在第一绝缘层和载流子供给层之间的界面流动的栅极泄漏电流。
但是,专利文献2的场效应晶体管由于在第一绝缘层具有开口,因此,在开口部分产生表面态,因开口部分的表面态而导致出现在源极-漏极间流动的电流降低、即产生电流崩塌现象的问题。另外,专利文献2的场效应晶体管虽然在开口部分形成第二绝缘膜,但难以防止产生表面态。即,在以降低栅极泄漏电流为目的相对于第一绝缘层形成有开口部时,存在导致产生电流崩塌现象的问题。
发明内容
本发明是鉴于上述状况而作出的。即,本发明的目的在于提供一种场效应晶体管,对于将开口部形成于第一绝缘层的场效应晶体管,通过将开口部形成在第一绝缘层的端部与漏极电极之间,使第一绝缘层和载流子供给层之间的界面相对于漏极电极绝缘,从而可以抑制电流崩塌现象及栅极泄漏电流。
本发明的场效应晶体管,其特征在于,具有:基板;层叠于所述基板且使载流子移动的沟道层;层叠于所述沟道层且向所述沟道层供给载流子的载流子供给层;与所述载流子供给层接合的源极电极;与所述源极电极相对配置且与所述载流子供给层接合的漏极电极;配置于所述源极电极和所述漏极电极之间且控制载流子的移动的栅极电极;在所述源极电极和所述漏极电极之间层叠于所述载流子供给层且抑制电流崩塌现象的第一绝缘层;形成于与所述漏极电极相对的所述第一绝缘层的端部与所述漏极电极之间的开口部;以及层叠于在所述开口部露出的所述载流子供给层的第二绝缘层。
因此,本发明的场效应晶体管可以使第一绝缘层和载流子供给层之间的界面相对于漏极电极绝缘,故,可以减小将第一绝缘层和载流子供给层之间的界面作为电流路径的栅极泄漏电流。即,本发明的场效应晶体管可以实现抑制了电流崩塌现象及栅极泄漏电流的晶体管特性。
而且,在本发明的场效应晶体管中,所述第二绝缘层可以被延长而层叠于所述第一绝缘层之上。
此时,本发明的场效应晶体管具有容易形成的第一绝缘层及第二绝缘层,可以切实地保护载流子供给层的表面。
而且,在本发明的场效应晶体管中,所述载流子供给层可以具有对应于所述开口部的开口部离子注入区域。
此时,本发明的场效应晶体管,与在对应于开口部的载流子供给层产生的表面态密度相比,可以增多向开口部离子注入区域注入的离子注入量,因此,在对应于开口部的载流子供给层产生的全部表面态可以俘获在开口部离子注入区域产生的载流子。即,可以降低在对应于开口部的载流子供给层产生的表面态的影响,其结果是,可以抑制二维电子气层的载流子浓度降低,可以抑制电流崩塌现象。
而且,在本发明的场效应晶体管中,所述开口部离子注入区域可以形成为与对应于所述漏极电极的漏极离子注入区域相同的深度。
此时,本发明的场效应晶体管可以缓和在开口部离子注入区域产生的电场集中,可以维持漏极耐压(漏极-栅极间耐压)。
而且,在本发明的场效应晶体管中,所述漏极离子注入区域及所述开口部离子注入区域可以延长至所述沟道层。
此时,本发明的场效应晶体管可以抑制导通电阻并有效地使载流子移动。
而且,在本发明的场效应晶体管中,所述开口部离子注入区域的离子注入量,可以比使在所述开口部产生于所述载流子供给层的全部表面态俘获载流子所需的注入量多。
此时,本发明的场效应晶体管可以排除在对应于开口部的载流子供给层产生的表面态的影响,防止形成于沟道层的二维电子气层的载流子浓度减少,能够切实地抑制电流崩塌现象。
而且,在本发明的场效应晶体管中,所述沟道层及所述载流子供给层可以由氮化物类化合物半导体形成。
此时,本发明的场效应晶体管可以增大电子饱和速度、增大耐压。而且,由于本发明的场效应晶体管可以增大热传导率、提高散热性且能够在高温下进行工作,因此成为高性能的设备。
而且,在本发明的场效应晶体管中,所述沟道层的禁带宽度可以比所述载流子供给层的禁带宽度窄。
此时,本发明的场效应晶体管可以在沟道层的载流子供给层侧形成二维电子气层,因此,成为高性能的设备(异质结构场效应晶体管)。
而且,在本发明的场效应晶体管中,所述第一绝缘层及所述第二绝缘层可以为氮化硅,所述第一绝缘层的折射率比所述第二绝缘层的折射率大。
此时,本发明的场效应晶体管可以容易且高精度地形成第一绝缘层及第二绝缘层。
而且,在本发明的场效应晶体管中,在所述开口部所述第一绝缘层和所述漏极电极之间的距离可以为1μm~2μm的长度。
此时,本发明的场效应晶体管可以抑制因栅极电极和漏极电极之间的距离的缩短而导致的电场强度的增加,可以防止漏极耐压降低。
附图说明
图1是表示本发明第一实施方式的场效应晶体管的截面的剖面图;
图2是表示为了与本发明第一实施方式进行比较而表示的现有场效应晶体管的截面的剖面图;
图3是表示本发明第二实施方式的场效应晶体管的截面的剖面图;
图4是表示第一现有例的场效应晶体管的截面的剖面图;
图5是表示第二现有例的场效应晶体管的截面的剖面图。
附图标记说明
1   场效应晶体管       10  基板          11  沟道层
12  载流子供给层       15  二维电子气层
21  源极电极           22  漏极电极      23  栅极电极
31  第一绝缘层         32  第二绝缘层    40  开口部
41  源极离子注入区域   42  漏极离子注入区域
43  开口部离子注入区域 BD  界面
具体实施方式
以下,基于附图说明本发明的实施方式。
<第一实施方式>
基于图1及图2,对本发明第一实施方式的场效应晶体管进行说明。
图1是表示本第一实施方式的场效应晶体管的截面的剖面图。另外,考虑到图的可视性而省略截面的阴影线(在以下的图中也一样)。
本第一实施方式的场效应晶体管1具有:基板10;层叠于基板10且使载流子移动的沟道层11;层叠于沟道层11且向沟道层11供给载流子的载流子供给层12;与载流子供给层12接合的源极电极21;与源极电极21相对配置且与载流子供给层12接合的漏极电极22;配置于源极电极21和漏极电极22之间且控制载流子的移动的栅极电极23;以及在源极电极21和漏极电极22之间层叠于载流子供给层12且抑制电流崩塌现象的第一绝缘层31。
而且,场效应晶体管1具有:形成于与漏极电极22相对的第一绝缘层31的端部与漏极电极22之间的开口部40;层叠于在开口部40露出的载流子供给层12的第二绝缘层32。
因此,场效应晶体管1通过在第一绝缘层31中形成开口部40,能够使第一绝缘层31与载流子供给层12之间的界面BD相对于漏极电极22绝缘,故可以降低将第一绝缘层31与载流子供给层12之间的界面BD作为电流路径的栅极泄漏电流。即,本第一实施方式的场效应晶体管1能够实现抑制电流崩塌现象及栅极泄漏电流的晶体管特性。
源极电极21及漏极电极22由导电金属形成,并与载流子供给层12欧姆接合。栅极电极23由导电金属形成,并与源极电极21和漏极电极22之间的载流子供给层12肖特基接合。在源极电极21和栅极电极23之间的载流子供给层12层叠有第一绝缘层31。在栅极电极23和漏极电极22之间的载流子供给层12上,除漏极电极22附近的部位之外,层叠有第一绝缘层31。
在栅极电极23和漏极电极22之间的载流子供给层12中,形成有用于使第一绝缘层31的侧壁与漏极电极22的侧壁分开的开口部40。因此,第一绝缘层31和载流子供给层12的界面BD,与漏极电极22电绝缘。
而且,在开口部40中,替代第一绝缘层31而埋入第二绝缘层32。第二绝缘层32被延长而层叠于第一绝缘层31之上。因此,本第一实施方式的场效应晶体管1具有容易形成的第一绝缘层31及第二绝缘层32,能够可靠地保护载流子供给层12的表面。
载流子供给层12具有对应于开口部40的开口部离子注入区域43。因此,本第一实施方式的场效应晶体管1构成为,相比在对应于开口部40的载流子供给层12产生的表面态密度,能够增多向开口部离子注入区域43注入的离子注入量,因此,在对应于开口部40的载流子供给层12中产生的全部表面态,能够俘获在开口部载流子注入区域43产生的载流子。另外,开口部载流子注入区域43形成于载流子供给层12的表面附近即可(参照第二实施方式)。
即,场效应晶体管1使在对应于开口部40的载流子供给层12产生的表面态的影响降低,其结果是,可以抑制二维电子气层15的载流子浓度降低、可以抑制电流崩塌现象。
而且,载流子供给层12具有:对应于源极电极21的源极离子注入区域41、和漏极离子注入区域42。
开口部离子注入区域43形成至与对应于漏极电极22的漏极离子注入区域42相同的深度。因此,本第一实施方式的场效应晶体管1能够缓和在开口部离子注入区域43产生的电场集中,能够维持漏极耐压(漏极-栅极间耐压)。
如上所述,在本第一实施方式的场效应晶体管1中,开口部离子注入区域43不是仅仅形成于载流子供给层12的表面附近,而且形成至与漏极离子注入区域42的深度相同程度的深度。
当开口部离子注入区域43较浅地形成而未到达二维电子气层15时,在开口部离子注入区域43中的、靠近栅极电极23一侧的端部的最深部,形成凸状边界,导致有可能产生电场集中。
因此,通过使开口部离子注入区域43的深度与漏极离子注入区域42的深度大致相同,使开口部离子注入区域43到达二维电子气层15,从而可以缓和在开口部离子注入区域43产生的电场集中。
漏极离子注入区域42及开口部离子注入区域43延长至沟道层11。因此,本第一实施方式的场效应晶体管1能够抑制导通电阻并使载流子有效地移动。
基板10例如由硅(Si)形成。另外,基板10只要是能够与沟道层11取得一定程度的晶格匹配的材料即可。除硅基板之外,基板10例如可以采用蓝宝石基板、SiC基板、GaN基板等。
沟道层11及载流子供给层12优选由氮化物类化合物半导体形成。通过应用氮化物类化合物半导体(特别是包含氮化镓的化合物半导体),场效应晶体管1可以提高电子饱和速度、提高耐压。而且,由于场效应晶体管1可以提高热传导率、提高散热性且能够在高温下进行工作,因此成为高性能的设备。
沟道层11的禁带宽度优选比载流子供给层12的禁带宽度窄。根据该结构,本第一实施方式的场效应晶体管1能够在沟道层11的载流子供给层12侧形成二维电子气层15,因此,成为高性能的设备(异质结构场效应晶体管:HFET)。
作为沟道层11及载流子供给层12的材料的组合,作为沟道层11,例如能够应用非掺杂的GaN(i-GaN),作为载流子供给层12,例如能够应用AlGaN。由于应用GaN及AlGaN,故不存在有害物质,不会产生环境问题。
在GaN(沟道层11)和AlGaN(载流子供给层12)接触(接合)时,自施主AlGaN产生的电子集中到GaN,从而在AlGaN与GaN的边界附近靠GaN侧的区域,形成被称为二维电子气层15的由二维电子气构成的沟道。
二维电子气层15成为电子移动的沟道,是具有高迁移率的电子移动区域。对于沟道层11及载流子供给层12的材料的组合,只要是彼此能够获得一定程度的晶格匹配,相对于沟道层11成为能够供给载流子的载流子供给层12的材料即可。
作为沟道层11、载流子供给层12的组合,除本实施方式所采用的组合(GaN/AlGaN)之外,可以采用沟道层11为Al0.1Ga0.9N、载流子供给层12为Al0.3Ga0.7N的组合,或沟道层11为GaN、载流子供给层12为AlGaInN的组合等。
而且,在基板10和沟道层11之间根据需要可以形成适当的缓冲层。而且,在沟道层11和载流子供给层12之间,根据需要可以形成例如由AlN等构成的隔离层。
而且,在载流子供给层12的表面(与其他层之间的界面中、位于与基板10侧相反的一侧的界面),根据需要可以层叠适当的盖层或高载流子浓度的接触层。
作为源极电极21及漏极电极22的材料,例如可以应用Ti/Al/Au。作为适用于源极电极21及漏极电极22的材料,只要是具有导电性的金属且相对于载流子供给层12形成欧姆接合的材料即可。
作为栅极电极23的材料,例如可以应用WN/Au。作为适用于栅极电极23的材料,只要是具有导电性的金属且相对于载流子供给层12形成肖特基接合的材料即可。
作为第一绝缘层31的材料,例如可以应用折射率为2.0以上的氮化硅(SiN)。如上所述,电流崩塌现象指的是在高电压下进行工作时源极-漏极间电流降低的现象。作为电流崩塌现象的成因,可认为是在载流子供给层12的表面附近产生表面态,基于产生的表面态所俘获的载流子的电荷,二维电子气层15的载流子浓度相对减少。
即,电流崩塌现象的成因可认为是,基于表面态所俘获的载流子的电荷,二维电子气层15的载流子浓度减少,从而导致源极-漏极间电流降低。
通过将第一绝缘层31层叠于载流子供给层12,可以减少产生载流子供给层12的表面态。因此,因表面态而导致的载流子的俘获减少,故可以防止源极-漏极间电流降低,其结果是,可以抑制电流崩塌现象。
第一绝缘层31通常被称为钝化膜,有时也简单地被称为保护膜。另外,第一绝缘层只要是具有抑制电流崩塌现象的作用即可,也可以称为崩塌抑制层。作为适用于第一绝缘层13的材料,只要是具有抑制电流崩塌现象这一效果的绝缘物且能够保持其与载流子供给层12的紧贴性的材料即可。
开口部40可以在对应于开口部40的区域内对抗蚀剂进行构图,在源极电极21和漏极电极22之间层叠(堆积)第一绝缘层31之后,通过除去抗蚀剂,从而将层叠于开口部40的第一绝缘层31剥离而形成。或者,也可以在源极电极21和漏极电极22之间层叠(堆积)第一绝缘层31之后,以构图的抗蚀剂作为掩模进行蚀刻等,将层叠于开口部40的第一绝缘层31除去而形成开口部40。
在开口部40第一绝缘层31和漏极电极22之间的距离优选为1μm~2μm的长度。根据该结构,本第一实施方式的场效应晶体管1可以抑制因栅极电极23和漏极电极22之间的距离的缩短而导致的电场强度的增加,可以防止漏极耐压降低。
即,第一绝缘层31的侧壁与漏极电极22的侧壁之间的距离,分开至能够保持界面BD与漏极电极22之间的绝缘的程度即可。但是,当第一绝缘层31和漏极电极22之间的距离增大时,由于与开口部40对应的开口部离子注入区域43的端部(靠近栅极电极23的端部)靠近栅极电极23,因此,栅极电极23和漏极电极22之间的实质距离缩短,栅极电极23和漏极电极22之间的电场强度增强,故有可能导致耐压降低。
因此,第一绝缘层31和漏极电极22之间的距离优选为1μm~2μm的长度。另外,如上所述,可以考虑对耐压的影响而适当设定该距离,并不限于上述范围内。
作为第二绝缘层32的材料,例如可以应用折射率为1.7左右的氮化硅(SiN)。即,优选为,第一绝缘层31及第二绝缘层32优选为氮化硅,且第一绝缘层31的折射率比第二绝缘层32的折射率大。根据该结构,本第一实施方式的场效应晶体管1能够容易且高精度地形成第一绝缘层31及第二绝缘层32。
即,第一绝缘层31及第二绝缘层32为折射率彼此不同的氮化硅,故容易形成。而且,由于可以使折射率小的氮化硅的形成温度比折射率大的氮化硅的形成温度低,因此,第一绝缘层31及第二绝缘层32能够保持稳定的膜质。
另外,第二绝缘层32的材料只要是相对于源极电极21、栅极电极23及漏极电极22具有绝缘性的材料即可。因此,除本实施方式所采用的SiN之外,例如可以采用SiO2、Al2O3、HfOx、AlN等。
源极离子注入区域41能够使源极电极21和二维电子气层15导通即可。而且,漏极离子注入区域42能够使漏极电极22和二维电子气层15导通即可。通过源极离子注入区域41及漏极离子注入区域42,可以减小场效应晶体管1的导通电阻。相对于源极离子注入区域41、漏极离子注入区域42的离子注入量例如为1015/cm2左右。作为注入的离子,例如可以应用Si等。
开口部离子注入区域43的离子注入量优选为,比使在开口部40产生于载流子供给层12的全部表面态俘获载流子所需的注入量多。根据该结构,本第一实施方式的场效应晶体管1能够排除在对应于开口部40的载流子供给层12产生的表面态的影响,防止形成于沟道层11的二维电子气层15的载流子浓度减少,能够切实地抑制电流崩塌现象。
以下,对于上述要件的理由,进一步说明详情。
如上所述,电流崩塌现象指的是,因在载流子供给层12的表面附近产生量子态(準位)(表面态)而导致的现象。在载流子供给层12的表面附近实际产生的表面态密度可认为是1012/cm2左右。
因此,使在载流子供给层12产生的全部表面态俘获在开口部离子注入区域43中产生的载流子,从而可以排除载流子供给层12产生的表面态对于在沟道层11中形成的二维电子气层15的载流子浓度的影响。
即,在本第一实施方式中,对应于开口部40的载流子供给层12所产生的全部表面态俘获在开口部离子注入区域43产生的载流子,因此,可以排除表面态的影响,其结果是,可以防止二维电子气层15的载流子浓度的减少,能够抑制电流崩塌现象。
在本第一实施方式中,作为源极离子注入区域41、漏极离子注入区域42实际注入的离子注入量,如上所述例如为1015/cm2左右。因此,在形成源极离子注入区域41及漏极离子注入区域42时,若一并同样地形成开口部离子注入区域43,则对开口部离子注入区域43也可以进行例如1015/cm2左右的离子注入。
因此,相对于在载流子供给层12中的表面态密度为1012/cm2,可以在开口部离子注入区域43中产生1015/cm2的载流子,能够使载流子供给层12的全部表面态俘获产生的载流子。
另外,虽然开口部离子注入区域43具有导电性,但在第一绝缘层31和载流子供给层12之间存在带隙差(禁带宽度之差),因此,在第一绝缘层31及载流子供给层12之间的界面BD与开口部离子注入区域43之间,不会产生载流子的往来,故可以保持绝缘性。
图2是为了与本发明第一实施方式进行比较而表示的现有场效应晶体管的截面的剖面图。
现有的场效应晶体管101(HFET)具有:基板110、层叠于基板110的沟道层111、层叠于沟道层111的载流子供给层112。而且,源极电极121和漏极电极122与载流子供给层112欧姆接合,由导电金属形成的栅极电极123与源极电极121和漏极电极122之间的载流子供给层112肖特基接合。
在源极电极121和栅极电极123之间的载流子供给层112上、以及在栅极电极123和漏极电极122之间的载流子供给层112上,层叠有第一绝缘层131。而且,在对应于源极电极121的载流子供给层112中,形成有源极离子注入区域141,在对应于漏极电极122的载流子供给层112中,形成有漏极离子注入区域142。而且,源极离子注入区域141及漏极离子注入区域142延长到沟道层111。在沟道层111与载流子供给层112之间的边界,形成有二维电子气层115,可以使载流子移动。
在现有的场效应晶体管101中,第一绝缘层131和载流子供给层112之间的界面BD有可能成为电流泄漏路径。即,由于在处于源极电极121、栅极电极123及漏极电极122彼此之间的载流子供给层112的整个面上形成第一绝缘层131,因此,容易产生以界面BD为泄漏路径的泄漏电流。
在实际使用时,栅极-漏极间例如产生数百V的电位差,因此,尤其是栅极泄漏电流会成为问题。另外,在此的栅极泄漏电流指的是,在断开电源时,在栅极电极123和漏极电极122之间流动的泄漏电流。
为了降低由于场效应晶体管101的结构而产生的栅极泄漏电流,可考虑通过在栅极电极123和漏极电极122之间的第一绝缘层131形成开口部来截断界面BD,从而将栅极电极123和漏极电极122之间的泄漏路径截断(参照专利文献2)。但是,由于在开口部不存在第一绝缘层131,因此,在载流子供给层112产生表面态,成为导致产生电流崩塌现象的原因。
相对于现有的场效应晶体管101,本第一实施方式的场效应晶体管1如上所述,具有:形成在与漏极电极22相对的第一绝缘层31的端部与漏极电极22之间的开口部40;层叠于在开口部40露出的载流子供给层12的第二绝缘层32。而且,载流子供给层12具有对应于开口部40的开口部离子注入区域43。
因此,场效应晶体管1可以容易且切实地消除在现有的场效应晶体管101中所产生的问题。
另外,由于可以应用公知的技术进行沟道层11的成膜、载流子供给层12的成膜、第一绝缘层31的成膜、第二绝缘层32的成膜、源极电极21的形成、漏极电极22的形成、栅极电极23的形成、开口部40的形成、源极离子注入区域41的形成、漏极离子注入区域42的形成、开口部离子注入区域43的形成,因此,对于成膜方法、形成方法(电极形成方法、离子注入方法、构图方法)省略详细说明。
<第二实施方式>
基于图3,对本发明第二实施方式的场效应晶体管进行说明。
图3是表示本发明第二实施方式的场效应晶体管的截面的剖面图。
本第二实施方式的场效应晶体管1的基本结构与第一实施方式的场效应晶体管1的结构相同,因此,引用第一实施方式的附图标记主要对不同事项进行说明。
在第一实施方式中,开口部离子注入区域43形成至与漏极离子注入区域42相同程度的深度,但在本第二实施方式中,开口部离子注入区域43仅形成至载流子供给层12的表面附近。
如上所述,对应于开口部40的载流子供给层12的表面态在载流子供给层12的表面附近产生。因此,为了防止表面态的影响并抑制电流崩塌现象,在对应于开口部40的区域,在载流子供给层12的至少表面附近,形成有离子注入区域41即可。
另外,在第一实施方式及第二实施方式中,栅极电极23和载流子供给层12构成肖特基结,但也可以设置使栅极电极23相对于载流子供给层12绝缘的绝缘层,构成所谓MIS(metal-insulator-semiconductor:金属绝缘体半导体)结构,在该情况下,也具有同样的效果。
以上,说明了本发明的实施方式,但本发明并不限于上述实施方式,可以在各权利要求所示的范围内进行各种变更。而且,对于将不同的实施方式分别公开的技术手段适当组合而能够实现的实施方式,也包含在本发明的技术范围内。
本申请基于2009年6月9日在日本提出的专利申请特愿第2009-138083号主张优先权。通过该声明,其全部内容被包含在本申请中。

Claims (10)

1.一种场效应晶体管,其特征在于,具有:
基板;
层叠于所述基板且使载流子移动的沟道层;
层叠于所述沟道层且向所述沟道层供给载流子的载流子供给层;
与所述载流子供给层接合的源极电极;
与所述源极电极相对配置且与所述载流子供给层接合的漏极电极;
配置于所述源极电极和所述漏极电极之间且控制载流子的移动的栅极电极;
在所述源极电极和所述漏极电极之间层叠于所述载流子供给层且抑制电流崩塌现象的第一绝缘层;
形成于与所述漏极电极相对的所述第一绝缘层的端部与所述漏极电极之间的开口部;以及
层叠于在所述开口部露出的所述载流子供给层的第二绝缘层。
2.如权利要求1所述的场效应晶体管,其特征在于,
所述第二绝缘层被延长而层叠于所述第一绝缘层之上。
3.如权利要求1所述的场效应晶体管,其特征在于,
所述载流子供给层具有对应于所述开口部的开口部离子注入区域。
4.如权利要求3所述的场效应晶体管,其特征在于,
所述开口部离子注入区域形成至与对应于所述漏极电极的漏极离子注入区域相同的深度。
5.如权利要求4所述的场效应晶体管,其特征在于,
所述漏极离子注入区域及所述开口部离子注入区域延长至所述沟道层。
6.如权利要求3所述的场效应晶体管,其特征在于,
所述开口部离子注入区域的离子注入量,比使在所述开口部产生于所述载流子供给层的全部表面态俘获载流子所需的注入量多。
7.如权利要求1所述的场效应晶体管,其特征在于,
所述沟道层及所述载流子供给层由氮化物类化合物半导体形成。
8.如权利要求7所述的场效应晶体管,其特征在于,
所述沟道层的禁带宽度比所述载流子供给层的禁带宽度窄。
9.如权利要求1所述的场效应晶体管,其特征在于,
所述第一绝缘层及所述第二绝缘层为氮化硅,所述第一绝缘层的折射率比所述第二绝缘层的折射率大。
10.如权利要求1所述的场效应晶体管,其特征在于,
在所述开口部所述第一绝缘层和所述漏极电极之间的距离为1μm~2μm的长度。
CN201010201136.0A 2009-06-09 2010-06-09 场效应晶体管 Expired - Fee Related CN101924128B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009138083A JP4794655B2 (ja) 2009-06-09 2009-06-09 電界効果トランジスタ
JP138083/09 2009-06-09

Publications (2)

Publication Number Publication Date
CN101924128A true CN101924128A (zh) 2010-12-22
CN101924128B CN101924128B (zh) 2012-07-25

Family

ID=43300119

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010201136.0A Expired - Fee Related CN101924128B (zh) 2009-06-09 2010-06-09 场效应晶体管

Country Status (3)

Country Link
US (1) US8258544B2 (zh)
JP (1) JP4794655B2 (zh)
CN (1) CN101924128B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103943676A (zh) * 2013-01-17 2014-07-23 富士通株式会社 半导体装置及其制造方法、电源装置和高频放大器
CN108598149A (zh) * 2018-04-20 2018-09-28 苏州闻颂智能科技有限公司 一种GaN基HEMT器件
CN112242441A (zh) * 2019-07-16 2021-01-19 联华电子股份有限公司 高电子迁移率晶体管

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4897948B2 (ja) * 2005-09-02 2012-03-14 古河電気工業株式会社 半導体素子
JP4794655B2 (ja) * 2009-06-09 2011-10-19 シャープ株式会社 電界効果トランジスタ
JP5739774B2 (ja) * 2011-09-13 2015-06-24 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
JP6136573B2 (ja) * 2013-05-27 2017-05-31 富士通株式会社 半導体装置及び半導体装置の製造方法
JP6287143B2 (ja) * 2013-12-06 2018-03-07 株式会社デンソー 半導体装置およびその製造方法
JP6627441B2 (ja) * 2015-11-11 2020-01-08 住友電気工業株式会社 半導体装置
JP6640687B2 (ja) * 2016-09-09 2020-02-05 株式会社東芝 半導体装置
JP6997002B2 (ja) 2018-02-19 2022-01-17 住友電気工業株式会社 半導体装置及びその製造方法
EP3817049A4 (en) * 2019-04-01 2021-12-29 Nuvoton Technology Corporation Japan Resistance element and electrical power amplifier circuit

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1638143A (zh) * 2003-12-24 2005-07-13 松下电器产业株式会社 场效应晶体管及其制造方法
JP2008147524A (ja) * 2006-12-12 2008-06-26 Sanken Electric Co Ltd 半導体装置及びその製造方法
JP2008219054A (ja) * 2008-06-16 2008-09-18 Fujitsu Ltd 化合物半導体装置
CN101308796A (zh) * 2007-05-16 2008-11-19 冲电气工业株式会社 场效应晶体管及其制造方法
JP2008306026A (ja) * 2007-06-08 2008-12-18 Eudyna Devices Inc 半導体装置の製造方法

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2873583B2 (ja) * 1989-05-10 1999-03-24 富士通株式会社 高速半導体装置
US5081511A (en) * 1990-09-06 1992-01-14 Motorola, Inc. Heterojunction field effect transistor with monolayers in channel region
US5049951A (en) * 1990-12-20 1991-09-17 Motorola, Inc. Superlattice field effect transistor with monolayer confinement
JPH05308082A (ja) * 1992-04-30 1993-11-19 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法
JP3259106B2 (ja) * 1992-09-02 2002-02-25 富士通株式会社 高電子移動度電界効果半導体装置
JPH0766366A (ja) * 1993-08-26 1995-03-10 Hitachi Ltd 半導体積層構造体およびそれを用いた半導体装置
JP3295675B2 (ja) * 1993-10-29 2002-06-24 三菱電機株式会社 化合物半導体デバイスの製造方法
JPH08107216A (ja) * 1994-10-04 1996-04-23 Fujitsu Ltd 半導体装置
US6207976B1 (en) * 1997-12-17 2001-03-27 Fujitsu Limited Semiconductor device with ohmic contacts on compound semiconductor and manufacture thereof
US6144048A (en) * 1998-01-13 2000-11-07 Nippon Telegraph And Telephone Corporation Heterojunction field effect transistor and method of fabricating the same
JP2000349280A (ja) * 1999-06-03 2000-12-15 Nec Corp 半導体装置及びその製造方法並びに半導体基板構造
JP2001338988A (ja) * 2000-05-25 2001-12-07 Hitachi Ltd 半導体装置及びその製造方法
WO2004040638A1 (ja) * 2002-10-29 2004-05-13 Matsushita Electric Industrial Co., Ltd. 窒化砒化ガリウムインジウム系ヘテロ電界効果トランジスタ及びその製造方法並びにそれを用いた送受信装置
JP2005286135A (ja) * 2004-03-30 2005-10-13 Eudyna Devices Inc 半導体装置および半導体装置の製造方法
US7859014B2 (en) * 2004-06-24 2010-12-28 Nec Corporation Semiconductor device
JP2006086398A (ja) * 2004-09-17 2006-03-30 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP4730529B2 (ja) * 2005-07-13 2011-07-20 サンケン電気株式会社 電界効果トランジスタ
JP4897948B2 (ja) * 2005-09-02 2012-03-14 古河電気工業株式会社 半導体素子
JP5125512B2 (ja) * 2005-09-30 2013-01-23 日本電気株式会社 電界効果トランジスタ
EP2166575B1 (en) * 2006-03-16 2011-08-17 Fujitsu Limited Compound semiconductor device
US8193591B2 (en) * 2006-04-13 2012-06-05 Freescale Semiconductor, Inc. Transistor and method with dual layer passivation
JP5420157B2 (ja) * 2007-06-08 2014-02-19 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
JP2008311355A (ja) * 2007-06-13 2008-12-25 Rohm Co Ltd 窒化物半導体素子
JP2009027081A (ja) * 2007-07-23 2009-02-05 Hitachi Cable Ltd 半導体集積回路装置及びこれを用いた半導体スイッチ装置
JP5217301B2 (ja) * 2007-08-28 2013-06-19 富士通株式会社 化合物半導体装置とその製造方法
US7859021B2 (en) * 2007-08-29 2010-12-28 Sanken Electric Co., Ltd. Field-effect semiconductor device
JP5386829B2 (ja) * 2008-01-30 2014-01-15 富士通株式会社 半導体装置
JP2009206123A (ja) * 2008-02-26 2009-09-10 Sanken Electric Co Ltd Hfetおよびその製造方法
JP2010118556A (ja) * 2008-11-13 2010-05-27 Furukawa Electric Co Ltd:The 半導体装置および半導体装置の製造方法
JP5487613B2 (ja) * 2008-12-19 2014-05-07 富士通株式会社 化合物半導体装置及びその製造方法
JP5323527B2 (ja) * 2009-02-18 2013-10-23 古河電気工業株式会社 GaN系電界効果トランジスタの製造方法
JP4794655B2 (ja) * 2009-06-09 2011-10-19 シャープ株式会社 電界効果トランジスタ
US8384129B2 (en) * 2009-06-25 2013-02-26 The United States Of America, As Represented By The Secretary Of The Navy Transistor with enhanced channel charge inducing material layer and threshold voltage control
JP5589329B2 (ja) * 2009-09-24 2014-09-17 豊田合成株式会社 Iii族窒化物半導体からなる半導体装置、電力変換装置
JP5776143B2 (ja) * 2010-07-06 2015-09-09 サンケン電気株式会社 半導体装置
JP5685020B2 (ja) * 2010-07-23 2015-03-18 住友電気工業株式会社 半導体装置の製造方法
JP2010283372A (ja) * 2010-07-30 2010-12-16 Sumitomo Electric Device Innovations Inc 半導体装置
JP2012033688A (ja) * 2010-07-30 2012-02-16 Sumitomo Electric Ind Ltd 半導体装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1638143A (zh) * 2003-12-24 2005-07-13 松下电器产业株式会社 场效应晶体管及其制造方法
JP2008147524A (ja) * 2006-12-12 2008-06-26 Sanken Electric Co Ltd 半導体装置及びその製造方法
CN101308796A (zh) * 2007-05-16 2008-11-19 冲电气工业株式会社 场效应晶体管及其制造方法
JP2008306026A (ja) * 2007-06-08 2008-12-18 Eudyna Devices Inc 半導体装置の製造方法
JP2008219054A (ja) * 2008-06-16 2008-09-18 Fujitsu Ltd 化合物半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103943676A (zh) * 2013-01-17 2014-07-23 富士通株式会社 半导体装置及其制造方法、电源装置和高频放大器
CN103943676B (zh) * 2013-01-17 2017-06-23 富士通株式会社 半导体装置及其制造方法、电源装置和高频放大器
CN108598149A (zh) * 2018-04-20 2018-09-28 苏州闻颂智能科技有限公司 一种GaN基HEMT器件
CN112242441A (zh) * 2019-07-16 2021-01-19 联华电子股份有限公司 高电子迁移率晶体管

Also Published As

Publication number Publication date
US8258544B2 (en) 2012-09-04
JP4794655B2 (ja) 2011-10-19
JP2010287605A (ja) 2010-12-24
CN101924128B (zh) 2012-07-25
US20100308373A1 (en) 2010-12-09

Similar Documents

Publication Publication Date Title
CN101924128B (zh) 场效应晶体管
CN108028273B (zh) 半导体装置和制造半导体装置的方法
CN102386223B (zh) GaN高阈值电压增强型MOSHFET器件及制备方法
JP5383652B2 (ja) 電界効果トランジスタ及びその製造方法
US8618578B2 (en) Field effect transistor
CN110392929A (zh) 氮化镓晶体管
CN102820325B (zh) 一种具有背电极结构的氮化镓基异质结场效应晶体管
CN106158948B (zh) Ⅲ族氮化物增强型hemt器件及其制作方法
CN105870013A (zh) 通过p型钝化实现增强型HEMT的方法及增强型HEMT
JP2006286910A (ja) 半導体装置及びその製造方法
CN104201202B (zh) 一种具有复合势垒层的氮化镓基异质结场效应管
CN102856374B (zh) 一种GaN增强型MIS-HFET器件及其制备方法
CN105336789A (zh) 一种高质量MIS结构的GaN基场效应晶体管及其制备方法
CN102082176A (zh) GaN增强型MISFET器件及其制备方法
WO2023273900A1 (zh) 一种低动态电阻增强型GaN器件
Zhu et al. Effects of rapid thermal annealing on ohmic contact of AlGaN/GaN HEMTs
US9136346B2 (en) High electron mobility transistor (HEMT) capable of absorbing a stored hole more efficiently
CN111081763B (zh) 一种场板下方具有蜂窝凹槽势垒层结构的常关型hemt器件及其制备方法
CN110310981A (zh) 氮面增强型复合势垒层氮化镓基异质结场效应管
KR101103774B1 (ko) 리세스 게이트 에지 구조의 질화물계 반도체 소자 및 그 제조 방법
CN205564759U (zh) 一种新型增强型iii-v异质结场效应晶体管
CN105609551B (zh) 立体多槽栅增强型hemt器件及其制备方法
Li et al. Normally-off AlGaN/AlN/GaN HEMT with a composite recessed gate
CN105826369A (zh) 一种新型增强型iii-v异质结场效应晶体管
CN107706238A (zh) Hemt器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120725

Termination date: 20210609

CF01 Termination of patent right due to non-payment of annual fee