CN105336789A - 一种高质量MIS结构的GaN基场效应晶体管及其制备方法 - Google Patents

一种高质量MIS结构的GaN基场效应晶体管及其制备方法 Download PDF

Info

Publication number
CN105336789A
CN105336789A CN201510715034.3A CN201510715034A CN105336789A CN 105336789 A CN105336789 A CN 105336789A CN 201510715034 A CN201510715034 A CN 201510715034A CN 105336789 A CN105336789 A CN 105336789A
Authority
CN
China
Prior art keywords
layer
gan
effect transistor
epitaxial
aln
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510715034.3A
Other languages
English (en)
Inventor
刘扬
何亮
杨帆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sun Yat Sen University
Original Assignee
Sun Yat Sen University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sun Yat Sen University filed Critical Sun Yat Sen University
Priority to CN201510715034.3A priority Critical patent/CN105336789A/zh
Publication of CN105336789A publication Critical patent/CN105336789A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明涉及半导体材料器件领域,公开了一种高质量MIS结构的GaN基场效应晶体管结构及其制备方法。具体涉及GaN?MISFET器件栅极介质层及其与GaN界面的改进方法,该器件包括衬底及生长在衬底上的外延层以及栅极、源极、漏极、绝缘层。所述外延层包括一次外延生长的应力缓冲层及GaN外延层,以及其上的选择区域生长的二次外延层和三次外延层,二次外延生长GaN/AlGaN异质结构并形成凹槽沟道,三次外延AlN薄层。AlN薄层部分氧化形成AlN/氧化物介质层堆叠结构。栅极金属覆盖于凹槽沟道处,两端形成源极和漏极区域并覆盖金属形成源极和漏极。本发明器件结构和制备工艺简单可靠,能形成高质量的MIS栅极结构,提高GaN?MISFET器件的性能,尤其是对栅极漏电的降低、沟道电阻的降低以及阈值电压稳定性问题的改善是十分关键的。

Description

一种高质量MIS结构的GaN基场效应晶体管及其制备方法
技术领域
本发明涉及半导体器件制备技术领域,公开了一种高质量GaNMISFET结构及其制备方法,具体涉及GaNMISFET器件栅极介质层及其与GaN界面的改进方法。
背景技术
GaN半导体材料具有禁带宽度大、击穿电场高、饱和电子漂移速度大和热导率高等优越的性能。GaN基功率开关器件通常利用AlGaN/GaN异质结构界面处高浓度、高迁移率的二维电子气工作,使器件具有导通电阻小、开关速度快的优点,成为下一代功率开关器件的理想替代品。
高性能常关型开关器件的实现是GaN电力电子器件面临的一个重要挑战,是目前学术界与产业界公认的一个科技难点。高性能常关型器件不仅要求具备正的阈值电压和高的阈值电压值,以简化器件***电路、保证***失效安全,而且要有稳定的阈值电压,确保器件稳定可靠的工作。采用凹槽型MIS栅结构实现器件常关,其中MIS栅主要是为了降低栅极漏电流,增大栅压范围。Si基器件中可采用热氧化方法制备高质量Si/SiO2MOS界面结构,然而对于GaN基器件,MIS栅的引入增加了一些额外的问题,如:界面电荷、界面态、介质层缺陷等等。目前制备方法得到GaNMIS界面质量不佳,导致MIS界面***中存在较高的固定电荷及介质层/GaN界面电荷和界面态密度。在介质层与GaN接触界面存在的Ga的本体氧化物是引发高界面态的重要因素,劣化器件特性。栅极在不同的偏压下,这些界面态和缺陷电荷会进行充放电,而造成阈值电压的漂移,大大地劣化了器件工作的稳定性。因此寻找合适的方法制备高质量的介质层,减少或去除介质层/GaN界面处Ga2O3的生成,从而降低界面态密度,提高器件的性能,尤其是对MIS结构栅极漏电的降低以及阈值电压稳定性问题的改善是非常重要的。
发明内容
本发明为克服上述现有技术所述的至少一种缺陷,本发明目的主要在于提高现有技术方案中栅极介质层与GaN形成的界面***的质量,提升介质层的绝缘特性,降低MIS界面态密度,提高栅极区域沟道电子的迁移率,提供一种能够实现高阈值电压稳定性、低导通电阻、高输出电流密度、高开关比的常关型GaNMISFET器件及其制作方法。
本发明可以采用分子束外延(MBE)设备来三次外延制备高质量AlN层,并进一步氧化得到高质量的绝缘介质层且同时使得MIS界面态密度得到有效降低。基本思路为:在等离子体辅助MBE设备中,在位处理去除GaN表面本征氧化物,随后进行表面氮化处理,再外延生长高质量AlN薄层。由于AlN易被热氧化,可通过氧化生成高质量的Al2O3(或AlON),控制氧化条件以保留一层超薄AlN层形成Al2O3/AlN/GaN栅极堆叠结构。这一氧化AlN的方法既制备了高质量低缺陷电荷的Al2O3,同时又避免了高界面态的Al2O3/Ga2O3/GaN界面。
为解决上述技术问题,本发明采用的技术方案是:一种高质量GaNMISFET结构及其制备方法,其结构由下往上依次包括衬底、应力缓冲层、GaN外延层、二次外延层及二次外延形成的凹槽、三次外延层、三次外延层的表面氧化生成一层绝缘氧化物介质层、两端形成源极和漏极、凹槽沟道处的绝缘层上覆盖有栅极。
该凹槽呈U型或梯型结构。
所述衬底为Si衬底、蓝宝石衬底、碳化硅衬底、GaN自支撑衬底中的任一种。
所述应力缓冲层为AlN、AlGaN、GaN的任一种或组合;应力缓冲层厚度为100nm~10μm。
所述GaN外延层为非故意掺杂的GaN外延层或掺杂高阻GaN外延层,所述掺杂高阻层的掺杂元素为碳或铁;GaN外延层厚度为100nm~20μm。
所述的二次外延层AlGaN/GaN异质结构,AlGaN层厚度为5-50nm,且铝组分浓度可变化,GaN层厚度为0-500nm。
所述的AlGaN势垒层材料还可以为AlInN、InGaN、AlInGaN、AlN中的一种或任意几种的组合;所述的二次外延层中的AlGaN势垒层与GaN层之间还可以***一AlN薄层,厚度为1-10nm。
所述的三次外延层为高质量的AlN层,厚度为1-100nm;所述绝缘氧化物介质层为Al2O3或AlON化合物,厚度为1-100nm;一般三次外延AlN层的表面氧化形成一层绝缘氧化物介质层后,AlN层的剩余厚度控制在0-5nm,形成AlN/氧化物介质层堆叠结构。
所述的源极和漏极材料包括但不限于Ti/Al/Ni/Au合金、Ti/Al/Ti/Au合金、Ti/Al/Mo/Au合金或Ti/Al/Ti/TiN合金,其他能够实现欧姆接触的各种金属或合金均可作为源极和漏极材料;栅极材料包括但不限于Ni/Au合金、Pt/Al合金、Pd/Au合金或TiN/Ti/Al/Ti/TiN合金,其他能够实现高阈值电压的各种金属或合金均可作为栅极材料。
一种所述的高质量MIS结构的GaN基场效应晶体管的制作方法,包括以下步骤:
S1、在Si衬底上生长应力缓冲层;
S2、在应力缓冲层上生长GaN外延层;
S3、在GaN外延层上沉积一层SiO2,作为掩膜层;
S4、通过光刻的方法,保留形成栅极区域之上的掩膜层;
S5、选择区域生长二次外延层,形成凹槽型栅极区域;
S6、去除栅极区域之上的掩膜层;
S7、生长三次外延层AlN薄层;
S8、氧化形成AlN/氧化物介质层堆叠结构;
S9、干法刻蚀完成器件隔离,同时刻蚀出源极和漏极欧姆接触区域;
S10、在源极和漏极区域蒸镀上源极和漏极欧姆接触金属;
S11、在凹槽处介质层上栅极区域蒸镀栅极金属。
所述的步骤S1中的应力缓冲层和步骤S2中的GaN外延层及步骤S5中的二次外延层的生长方法为金属有机化学气相沉积法、分子束外延法等高质量成膜方法;
所述步骤S3中掩膜层的生长方法为等离子体增强化学气相沉积法、原子层沉积法、物理气相沉积法或磁控溅射法;
所述的步骤S7中三次外延层AlN薄层的生长方法为金属有机化学气相沉积法、分子束外延法或原子层沉积方法等高质量成膜方法;
所述步骤S8的氧化方法为高温热氧化法、氧等离子体氧化法、臭氧氧化法或溶液氧化法等氧化方式。
与现有技术相比,有益效果是:本发明提出了一种高质量GaNMISFET结构及其制备方法,提高了器件的性能,尤其是对MIS结构栅极漏电的降低以及阈值电压稳定性的提高是十分显著的。本发明器件结构简单,工艺重复性和可靠性高,能制备高质量的绝缘介质层,且同时减少或去除介质层/GaN界面处本体氧化物的生成,使得MIS界面态密度得到有效降低,提高栅极区域沟道电子的迁移率,提供一种能够实现高阈值电压稳定性、低导通电阻、高输出电流密度、高开关比的常关型GaNMISFET器件及其制作方法。
附图说明
图1-11为本发明实施例1的器件制作方法工艺示意图。
图12为本发明实施例2的器件结构示意图。
图13为本发明实施例3的器件结构示意图。
具体实施方式
附图仅用于示例性说明,不能理解为对本专利的限制;为了更好说明本实施例,附图某些部件会有省略、放大或缩小,并不代表实际产品的尺寸;对于本领域技术人员来说,附图中某些公知结构及其说明可能省略是可以理解的。附图中描述位置关系仅用于示例性说明,不能理解为对本专利的限制。
实施例1
如图11所示为本实施例的器件结构示意图,其结构由下往上依次包括衬底1,应力缓冲层2,GaN外延层3,二次外延层4,二次外延形成凹槽,三次外延层5,三次外延层5的表面氧化生成一层绝缘氧化物介质层6,两端形成源极7和漏极8,凹槽沟道处的绝缘层6上覆盖有栅极9。
上述高质量MIS结构的GaN基场效应晶体管的制作方法如图1-图10所示,包括以下步骤:
S1、利用金属有机化学气相沉积方法,在Si衬底(1)上生长一层应力缓冲层(2),如图1所示;
S2、利用金属有机化学气相沉积方法,在应力缓冲层(2)上生长GaN外延层(3),如图2所示;
S3、通过等离子体增强化学气相沉积一层SiO2,作为掩膜层(10),如图3所示;
S4、通过光刻方法选择区域刻蚀,保留栅极区域之上的掩膜层(10),如图4所示;
S5、利用金属有机化学气相沉积方法,在有掩膜层(10)的衬底上选择区域生长二次外延GaN/AlGaN层(4),形成凹槽栅极,如图5所示;
S6、采用腐蚀方法,去除栅极区域之上的掩膜层(10),如图6所示;
S7、利用分子束外延方法,生长一层高质量的三次外延AlN薄层(5),如图7所示;
S8、利用等离子体氧化方法,将三次外延的AlN层氧化形成AlN/AlON介质层(6)堆叠结构,如图8所示;
S9、利用ICP完成器件隔离,同时刻蚀出源极和漏极欧姆接触区域,如图9所示;
S10、在源极和漏极区域蒸镀上Ti/Al/Ni/Au合金作为源极(7)和漏极(8)的欧姆接触金属,如图10所示;
S11、在凹槽栅极区域的绝缘层上蒸镀Ni/Au合金作为栅极(9)金属,如图11所示。
至此,即完成了整个器件的制备过程。图11即为实施例1的器件结构示意图。
实施例2
如图12所示为本实施例的器件结构示意图,其与实施例1结构区别仅在于:实施例1中GaN/AlGaN异质结构为二次外延形成并同时自然形成栅极凹槽区,而实施例2中GaN/AlGaN异质结构为一次外延形成并利用干法(或湿法)刻蚀形成栅极凹槽区,标号11为一次外延GaN/AlGaN异质结构层。
实施例3
如图13所示为本实施例的器件结构示意图,其与实施例1结构区别仅在于:实施例1为横向导通型器件结构,而实施例2为纵向导通型器件结构。衬底12为重掺杂GaN自支撑衬底或低阻硅衬底或低阻碳化硅衬底等,13为缓冲层,14为轻掺杂GaN漂移层,15为p型掺杂的GaN层或AlGaN层。采用纵向结构,提高了单位面积芯片功率,有效提高器件击穿电压等。
此外,需要说明的是,以上实施例的附图仅是为了示意的目的,因此没有必要按比例绘制。
显然,本发明的上述实施例仅仅是为清楚地说明本发明所作的举例,而并非是对本发明的实施方式的限定。本发明的核心内容为高质量GaN基MIS界面***的设计与制备,本发明仅借助了几种器件结构来进行相关技术的阐明,而在其它类似的经过变形的器件方案中依然可行,比如AlGaN薄势垒层、p型gate、F-注入等方式均可形成常关结构,在此不进行一一说明。对于所属领域的普通技术人员来说,在上述说明的基础上还可以做出其它不同形式的变化或变动,各实施方式中的技术方案包括步骤次序、材料种类和参数的选择、工艺方法和参数的选择等,都可以适当变化组合,各实施方案间也可适当组合,形成本领域技术人员可以理解的其他实施方案。这里无需也无法对所有的实施方式予以穷举。凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本发明权利要求的保护范围之内。

Claims (10)

1.一种高质量MIS结构的GaN基场效应晶体管,其特征在于,由下往上依次包括衬底(1),应力缓冲层(2),GaN外延层(3),二次外延层(4),二次外延形成凹槽,三次外延层(5),三次外延层(5)的表面氧化生成一层绝缘氧化物介质层(6),两端形成源极(7)和漏极(8),凹槽沟道处的绝缘层(6)上覆盖有栅极(9)。
2.根据权利要求1所述的一种高质量MIS结构的GaN基场效应晶体管,其特征在于:所述的凹槽呈U型或梯型结构。
3.根据权利要求1所述的一种高质量MIS结构的GaN基场效应晶体管,其特征在于:所述的衬底(1)为Si衬底、蓝宝石衬底、碳化硅衬底、GaN自支撑衬底中的任一种。
4.根据权利要求1所述的一种高质量MIS结构的GaN基场效应晶体管,其特征在于:所述的应力缓冲层(2)为AlN、AlGaN、GaN的任一种或组合;应力缓冲层厚度为100nm~10μm。
5.根据权利要求1所述的一种高质量MIS结构的GaN基场效应晶体管,其特征在于:所述的一次生长GaN外延层(3)为非故意掺杂的GaN外延层或掺杂的高阻GaN外延层,所述掺杂高阻层的掺杂元素为碳或铁;GaN外延层厚度为100nm~20μm。
6.根据权利要求1所述的一种高质量MIS结构的GaN基场效应晶体管,其特征在于:所述的二次外延层(4)为AlGaN/GaN异质结构,AlGaN层厚度为5-50nm,且铝组分浓度可变化,GaN层厚度为0-500nm。
7.根据权利要求6所述的一种高质量MIS结构的GaN基场效应晶体管,其特征在于:所述的AlGaN势垒层材料还可以为AlInN、InGaN、AlInGaN、AlN中的一种或任意几种的组合。
8.根据权利要求5所述的一种高质量MIS结构的GaN基场效应晶体管,其特征在于:所述的二次外延层(4)中,AlGaN势垒层与GaN层之间还可以***一AlN薄层,厚度为1-10nm。
9.根据权利要求1所述的一种高质量MIS结构的GaN基场效应晶体管,其特征在于:所述的三次外延层(5)为高质量的AlN层,厚度为1-100nm;所述绝缘氧化物介质层(6)为Al2O3或AlON化合物,厚度为1-100nm;一般三次外延AlN层(5)的表面氧化形成一层绝缘氧化物介质层(6)后,AlN层(5)的剩余厚度控制在0-5nm,形成AlN/氧化物介质层堆叠结构;
源极(7)和漏极(8)材料为Ti/Al/Ni/Au合金、Ti/Al/Ti/Au合金、Ti/Al/Mo/Au合金或Ti/Al/Ti/TiN合金;栅极(9)材料为Ni/Au合金、Pt/Al合金、Pd/Au合金或TiN/Ti/Al/Ti/TiN合金。
10.一种根据权利要求1所述的高质量MIS结构的GaN基场效应晶体管的制备方法,其特征在于,包括以下步骤:
S1、在Si衬底(1)上生长应力缓冲层(2);
S2、在应力缓冲层上生长GaN外延层(3);
S3、在GaN外延层上沉积一层SiO2,作为掩膜层(10);
S4、通过光刻的方法,保留形成栅极区域之上的掩膜层(10);
S5、选择区域生长二次外延层(4),形成凹槽型栅极区域;
S6、去除栅极区域之上的掩膜层(10);
S7、生长三次外延层AlN薄层(5);
S8、氧化形成AlN/氧化物介质层(6)堆叠结构;
S9、干法刻蚀完成器件隔离,同时刻蚀出源极和漏极欧姆接触区域;
S10、在源极和漏极区域蒸镀上源极(7)和漏极(8)欧姆接触金属;
S11、在凹槽处介质层上栅极区域蒸镀栅极(9)金属;
步骤S1中的应力缓冲层(2)和步骤S2中的GaN外延层(3)及步骤S5中的二次外延层(4)的生长方法为金属有机化学气相沉积法、分子束外延法等高质量成膜方法;所述步骤S3中掩膜层(10)的生长方法为等离子体增强化学气相沉积法、原子层沉积法、物理气相沉积法或磁控溅射法;所述的步骤S7中三次外延层AlN薄层(5)的生长方法为金属有机化学气相沉积法、分子束外延法或原子层沉积方法等高质量成膜方法;所述步骤S8的氧化方法为高温热氧化法、氧等离子体氧化法、臭氧氧化法或溶液氧化法等氧化方式。
CN201510715034.3A 2015-10-29 2015-10-29 一种高质量MIS结构的GaN基场效应晶体管及其制备方法 Pending CN105336789A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510715034.3A CN105336789A (zh) 2015-10-29 2015-10-29 一种高质量MIS结构的GaN基场效应晶体管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510715034.3A CN105336789A (zh) 2015-10-29 2015-10-29 一种高质量MIS结构的GaN基场效应晶体管及其制备方法

Publications (1)

Publication Number Publication Date
CN105336789A true CN105336789A (zh) 2016-02-17

Family

ID=55287205

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510715034.3A Pending CN105336789A (zh) 2015-10-29 2015-10-29 一种高质量MIS结构的GaN基场效应晶体管及其制备方法

Country Status (1)

Country Link
CN (1) CN105336789A (zh)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105789315A (zh) * 2016-05-03 2016-07-20 中山大学 一种高质量MIS结构的AlNGaN基场效应晶体管及其制备方法
CN106206297A (zh) * 2016-09-05 2016-12-07 中山大学 一种选区外延高质量的AlGaN/GaN生长方法
CN106373884A (zh) * 2016-09-08 2017-02-01 西安电子科技大学 复合栅介质GaN基绝缘栅高电子迁移率晶体管的制作方法
CN106549051A (zh) * 2017-01-18 2017-03-29 中国科学院微电子研究所 GaN基HEMT器件栅极结构
CN107230610A (zh) * 2016-03-25 2017-10-03 北京大学 氮化镓高电子迁移率晶体管的制作方法
CN107230705A (zh) * 2016-03-25 2017-10-03 北京大学 功率半导体器件及其制作方法
CN107742644A (zh) * 2017-10-30 2018-02-27 中山大学 一种高性能常关型的GaN场效应晶体管及其制备方法
CN107910265A (zh) * 2017-11-17 2018-04-13 清华大学 制备半导体结构的方法、半导体结构及场效应晶体管
CN108022833A (zh) * 2017-11-17 2018-05-11 清华大学 制备半导体结构的方法、半导体结构及场效应晶体管
CN108417488A (zh) * 2018-03-15 2018-08-17 吉林大学 一种复合绝缘结构、晶体管以及复合绝缘结构和晶体管的制作方法
CN110047925A (zh) * 2019-05-07 2019-07-23 西安邮电大学 一种半导体开关器件
CN110739348A (zh) * 2019-10-25 2020-01-31 南方科技大学 半导体外延结构、制备方法结构及半导体器件
WO2023124246A1 (zh) * 2021-12-28 2023-07-06 湖南三安半导体有限责任公司 一种横向场效应管及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080164527A1 (en) * 2006-12-15 2008-07-10 Takashi Kataoka Semiconductor device and method of manufacturing the same
CN103500763A (zh) * 2013-10-15 2014-01-08 苏州晶湛半导体有限公司 Ⅲ族氮化物半导体器件及其制造方法
CN104638010A (zh) * 2015-01-21 2015-05-20 中山大学 一种横向导通的GaN常关型MISFET器件及其制作方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080164527A1 (en) * 2006-12-15 2008-07-10 Takashi Kataoka Semiconductor device and method of manufacturing the same
CN103500763A (zh) * 2013-10-15 2014-01-08 苏州晶湛半导体有限公司 Ⅲ族氮化物半导体器件及其制造方法
CN104638010A (zh) * 2015-01-21 2015-05-20 中山大学 一种横向导通的GaN常关型MISFET器件及其制作方法

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107230610A (zh) * 2016-03-25 2017-10-03 北京大学 氮化镓高电子迁移率晶体管的制作方法
CN107230705A (zh) * 2016-03-25 2017-10-03 北京大学 功率半导体器件及其制作方法
CN105789315A (zh) * 2016-05-03 2016-07-20 中山大学 一种高质量MIS结构的AlNGaN基场效应晶体管及其制备方法
CN106206297A (zh) * 2016-09-05 2016-12-07 中山大学 一种选区外延高质量的AlGaN/GaN生长方法
CN106373884B (zh) * 2016-09-08 2019-12-24 西安电子科技大学 复合栅介质GaN基绝缘栅高电子迁移率晶体管的制作方法
CN106373884A (zh) * 2016-09-08 2017-02-01 西安电子科技大学 复合栅介质GaN基绝缘栅高电子迁移率晶体管的制作方法
CN106549051A (zh) * 2017-01-18 2017-03-29 中国科学院微电子研究所 GaN基HEMT器件栅极结构
CN107742644A (zh) * 2017-10-30 2018-02-27 中山大学 一种高性能常关型的GaN场效应晶体管及其制备方法
CN107742644B (zh) * 2017-10-30 2024-05-28 中山大学 一种高性能常关型的GaN场效应晶体管及其制备方法
CN108022833A (zh) * 2017-11-17 2018-05-11 清华大学 制备半导体结构的方法、半导体结构及场效应晶体管
CN107910265A (zh) * 2017-11-17 2018-04-13 清华大学 制备半导体结构的方法、半导体结构及场效应晶体管
CN108417488A (zh) * 2018-03-15 2018-08-17 吉林大学 一种复合绝缘结构、晶体管以及复合绝缘结构和晶体管的制作方法
CN110047925A (zh) * 2019-05-07 2019-07-23 西安邮电大学 一种半导体开关器件
CN110047925B (zh) * 2019-05-07 2022-02-01 西安邮电大学 一种半导体开关器件
CN110739348A (zh) * 2019-10-25 2020-01-31 南方科技大学 半导体外延结构、制备方法结构及半导体器件
WO2023124246A1 (zh) * 2021-12-28 2023-07-06 湖南三安半导体有限责任公司 一种横向场效应管及其制备方法

Similar Documents

Publication Publication Date Title
CN105336789A (zh) 一种高质量MIS结构的GaN基场效应晶体管及其制备方法
CN110034186B (zh) 基于复合势垒层结构的iii族氮化物增强型hemt及其制作方法
JP5675084B2 (ja) 窒化物系ダイオード
US8618578B2 (en) Field effect transistor
CN107946358A (zh) 一种与Si‑CMOS工艺兼容的AlGaN/GaN异质结HEMT器件及其制作方法
WO2008041277A1 (fr) Dispositif à semi-conducteur a base de composé et processus de fabrication correspondant
CN106298887B (zh) 一种高阈值电压高迁移率凹槽栅mosfet的制备方法
CN105789315A (zh) 一种高质量MIS结构的AlNGaN基场效应晶体管及其制备方法
CN102386223A (zh) GaN高阈值电压增强型MOSHFET器件及制备方法
CN108365008B (zh) 具有p型二维材料栅极增强型氮化镓场效应器件的制备方法
JP2011009493A (ja) 半導体装置およびその製造方法
JP5546104B2 (ja) GaN系電界効果トランジスタ
JP6343807B2 (ja) 電界効果トランジスタおよびその製造方法
CN107706241A (zh) 一种高质量MOS界面的常关型GaNMOSFET结构及其制备方法
CN107785435A (zh) 一种低导通电阻MIS凹槽栅GaN基晶体管及制备方法
CN102082176A (zh) GaN增强型MISFET器件及其制备方法
JP2013191637A (ja) 窒化物系化合物半導体素子
JP2007281453A (ja) 半導体電界効果トランジスタ及びその製造方法
CN114899227A (zh) 一种增强型氮化镓基晶体管及其制备方法
CN107706232A (zh) 一种原位MIS栅结构常关型GaN基晶体管及制备方法
JP5605353B2 (ja) Mis型半導体装置およびその製造方法
CN210897283U (zh) 一种半导体器件
CN112820648A (zh) 一种氮化镓金属氧化物半导体晶体管及其制备方法
CN207664049U (zh) 一种高质量MOS界面的常关型GaNMOSFET结构
JP2013016786A (ja) パワー素子およびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20160217