CN205564759U - 一种新型增强型iii-v异质结场效应晶体管 - Google Patents
一种新型增强型iii-v异质结场效应晶体管 Download PDFInfo
- Publication number
- CN205564759U CN205564759U CN201620407438.6U CN201620407438U CN205564759U CN 205564759 U CN205564759 U CN 205564759U CN 201620407438 U CN201620407438 U CN 201620407438U CN 205564759 U CN205564759 U CN 205564759U
- Authority
- CN
- China
- Prior art keywords
- layer
- semiconductor layer
- hfet
- type iii
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本实用新型提供一种新型增强型III‑V异质结场效应晶体管，在衬底材料层上形成第二半导体层，在第二半导体层上构造出漏电极和源电极，漏电极和源电极之间通过第一半导体层相连且与第一半导体层欧姆接触从而形成沟道；第一半导体层比第二半导体层具有更大的禁带宽度；第二半导体层和第一半导体层结合在一起构成异质结构；第一半导体层的厚度不大于在异质结构上形成二维电子气2DEG的临界厚度，使异质结构中天然的二维电子气2DEG被耗尽。相对于现有技术，本实用新型提供的新型增强型III‑V异质结场效应晶体管，利用薄势垒层方案获得耗尽的沟道，采用高栅电压重新诱导出2DEG，从而实现性能稳定的增强型器件。
Description
技术领域
本实用新型涉及半导体器件技术领域，尤其涉及一种新型增强型III-V异质结场效应晶体管。
背景技术
某些III族和V族元素构成的二元或者三元化合物(甚至多元化合物)具有自发极化和压电极化效应，当它们结合在一起构成异质结时(如AlGaN/GaN)，会在异质结的界面处形成高浓度的二维电子气(2DEG)，以异质结界面处的2DEG为导电机构的器件称为异质结场效应管(HFET)，也可以称为高电子迁移率晶体管(HEMT)。
HFET器件具有高电子迁移率、器件工作频率高以及高效率的特点。在微波功率发射极传输以及电力电子领域具有非常重要的应用前景。但是，迄今为止，HFET器件作为增强型器件时存在一个天然的缺憾，以AlGaN/GaNHFET为例，由于极强的自发极化和压电极化，在无任何外加电压的情况下，异质结界面形成了高浓度的2DEG，HFET器件天然为耗尽型(常开型)。HFET器件的缺陷限制了器件在逻辑电路和电力电子电路中的应用，前者需要增强型和耗尽型的逻辑互补，而后者出于安全性及节能的考虑，更需要的是增强型器件。参阅图1，所示为现有技术耗尽型III-V HFET器件的剖视图，包含衬底材料层9，第二半导体层10，第一半导体层14，二维电子气11，漏电极12，源电极13，栅介质层15和栅电极16，其中，第二半导体层10和第一半导体层14之间构成异质结构，由于现有技术中第一半导体层14的厚度超过临界厚度，所以在不加任何外加电压的情况下，由于材料体系的压电极化和自发极化，在异质结界面，即第一半导体和第二半导体的界面处，即存在高浓度的二维电子气2DEG。
现有技术为了实现增强型HFET器件，通常有以下几种方式获得：
栅下沟道F离子注入技术：即在栅极下部的势垒层中注入F的负离子，靠负电势将栅下的沟道电子耗尽，实现器件的正向阈值(增强型)。
槽栅技术：用干法刻蚀技术将栅下部分势垒层刻薄，当厚度低于临界厚度时，栅下的2DEG将耗尽。只有当栅压高于某一电压时，才会重新诱导出2DEG。实现了增强型器件。
利用P-AlGaN层的器件，这种器件是在栅下部位增加了一层p-AlGaN层，由于能带的均衡作用，使沟道的2DEG耗尽。
以上几种技术存在不同的劣势，其中F离子注入技术在可靠性及获得较大的阈值方面存在问题，槽栅技术在工艺控制方面存在较大难度，P-AlGaN技术存在材料生长困难、器件开关频率低等缺点。
故，针对目前现有技术中存在的上述缺陷，实有必要进行研究，以提供一种方案，解决现有技术中存在的缺陷。
实用新型内容
有鉴于此，本实用新型的目的在于提供一种新型增强型III-V异质结场效应晶体管，以解决上述问题。
一种新型增强型III-V异质结场效应晶体管，包括衬底材料层、第二半导体层、第一半导体层、漏电极、源电极、第一介质层，第二介质层和栅电极，其中，
在所述衬底材料层上形成所述第二半导体层，在所述第二半导体层上构造出漏电极和源电极，所述漏电极和源电极之间通过第一半导体层相连且与第一半导体层欧姆接触从而形成沟道；所述第一半导体层比所述第二半导体层具有更大的禁带宽度；
所述第二半导体层和所述第一半导体层结合在一起构成异质结构；所述第一半导体层的厚度不大于在异质结构上形成二维电子气2DEG的临界厚度，使所述异质结构中天然的二维电子气2DEG被耗尽；
所述第一半导体层表面还设有第一介质层，所述第一介质层上设有所述栅电极，所述栅电极覆盖整个沟道长度且所述栅电极的两个边缘延伸分别超过所述漏电极和源电极靠近沟道一侧的边缘，在所述栅电极与所述漏电极、源电极之间设有所述第二介质层。
优选地，所述第二介质层仅位于所述栅电极与所述漏电极和源电极的交迭的边缘部分。
优选地，所述第一半导体层与第二半导体层之间还设有用以提高异质结界面的二维电子气的迁移率的***层，所述***层的厚度为1nm。
优选地，所述***层为AlN层。
优选地，所述第一半导体层为AlGaN层，其厚度为3～10nm；所述第二半导体层为GaN层，其厚度为2μm。
优选地，所述第一半导体层为AlN层，其厚度为5nm；所述第二半导体层为GaN层，其厚度为2μm。
优选地，所述第一介质层为生长异质结构材料时原位生长的Si3N4，其厚度为5～25nm。
优选地，所述的栅电极和第一介质层之间还设有第三介质层，所述第三介质层用于进一步降低器件的栅泄漏电流。
优选地，所述第二介质层为SiO2层，其厚度为100nm。
优选地，所述第二介质层朝向沟道一侧边缘分别超出所述漏电极、源电极的长度均为0.5μm。
优选地，所述漏电极与所述源电极之间的距离为2.5μm。
相对于现有技术，本实用新型提供的新型增强型III-V异质结场效应晶体管，利用薄势垒层方案获得耗尽的沟道，并采用MIS栅结构，采用高栅电压重新诱导出2DEG，从而实现性能稳定的增强型器件。
附图说明
图1是现有技术常规增强型III-V HFET器件的剖面示意图。
图2是本实用新型新型增强型III-V异质结场效应晶体管的剖面示意图。
图3是本实用新型新型增强型III-V异质结场效应晶体管的俯视图。
标号说明：
衬底材料层1，第二半导体层2，第一半导体层3，漏电极4，源电极5，第一介质层6，第二介质层7，栅电极8。
具体实施方式
以下是本实用新型的具体实施例并结合附图，对本实用新型的技术方案作进一步的描述，但本实用新型并不限于这些实施例。
针对现有技术存在的缺陷，申请人对现有技术中HFET器件的结构进行了深入的研究，申请人发现，常规器件的势垒层，即第一半导体层的厚度超过临界厚度，所以在不加任何外加电压的情况下，由于材料体系的压电极化和自发极化，在异质结界面，即第一半导体和第二半导体的界面处，即存在高浓度的二维电子气2DEG。要想获得增强型器件，必须采用槽栅、F离子注入掺杂等特殊工艺。这些工艺存在难以精确控制和额外延长工艺周期的缺点，另外，槽栅结构由于工艺过程中要采用刻蚀工艺，对器件沟道存在损伤，因此，对于器件的性能有损伤，另外，在器件的可靠性方面也存在一定隐患。F注入工艺很难进行精确的控制，并且在可靠性方面存在隐患。
为了克服以上缺点，本实用新型提出一种新型增强型III-V异质结场效应晶体管，参见图2和图3所示，其中图2为器件的剖面图，图3为其俯视图，包括衬底材料层1、第二半导体层2、第一半导体层3、漏电极4、源电极5、第一介质层6，第二介质层7和栅电极8，其中，
在衬底材料层1上形成第二半导体层2，在第二半导体层2上构造出漏电极4和源电极5，漏电极4和源电极5之间通过第一半导体层3相连且与第一半导体层3欧姆接触从而形成沟道；第一半导体层3比第二半导体层2具有更大的禁带宽度；
第二半导体层2和第一半导体层3结合在一起构成异质结构；第一半导体层3的厚度不大于在异质结构上形成二维电子气2DEG的临界厚度，使第一半导体层3异质结构中天然的二维电子气2DEG被耗尽；通过薄结构的第一半导体层的设计，由于第一半导体层的厚度低于临界厚度，消除了在异质结构上天然存在高浓度的二维电子气2DEG，因此，在无外加栅压的情况下，第一半导体层和第二半导体层的异质界面不存在2DEG，只有当外加栅压超过某一正阈值电压，才能在沟道中诱导出高浓度的2DEG，从而实现了增强型形态；从而大大简化了形成增强型器件的工艺。
第一半导体层3表面还设有第一介质层6，第一介质层6上设有栅电极8，栅电极8覆盖整个沟道长度且栅电极8的两个边缘延伸分别超过漏电极4和源电极5靠近沟道一侧的边缘，在栅电极8与漏电极4、源电极5之间设有第二介质层7。由于采用栅电极完全覆盖的沟道结构，实现了栅电压对于沟道2DEG的完全控制，从而实现无电流崩塌效应的器件。
在一种优选实施方式中，第二介质层7仅位于栅电极8与漏电极4和源电极5的交迭的边缘部分。第二介质层7的目的是为了阻止栅电极8与漏电极4和源电极5的电连通，但第二介质层7又会对栅电容造成影响，进而影响栅控能力和放大能力。该结构使第二介质层7仅仅覆盖栅电极8与漏电极4和源电极5的交迭的边缘部分，与第二介质层完全覆盖第一介质层相比，在实现良好电隔离的前提下，能够保证更大的栅电容，具有更大的器件跨导，使器件具有更大的栅控能力和放大能力。优选地，第二介质层的厚度应尽量小。这样，在栅的正投影下方，第二介质层非常少，使栅电容的减少降到最低。
同时，本实用新型新型增强型III-V异质结场效应晶体管的实现工艺与现有技术HFET器件的工艺基本相同，无需额外增加器件的工艺复杂程度。本实用新型的器件可通过如下主要工艺步骤实现：(1)基片材料生长：在合适衬底材料上(如Si衬底)，按照材料生长规律生长相应缓冲层、第二半导体层、选择性生长***层、第一半导体层、原位Si3N4层。(2)基片材料清洗：采用合适的清洗方案，获得洁净的材料表面。(3)源漏电极构造。(3)第二介质层生长。(4)第二栅介质层选区刻蚀。(5)栅电极构造。(6)钝化及封装。
因此，采用上述技术方案，并没有额外增加器件的工艺复杂程度，阈值电压可通过设置第一半导体层厚度和第一介质层厚度等参数设定，实现了器件工艺的可重复性，有利于器件的工业生产。
实施例1：本实施例新型增强型III-V异质结场效应晶体管包括以下几部分：衬底材料包含Si材料和在其上生长的低温AlN缓冲层，第二半导体层为GaN材料层(厚度约为2μm)，第一半导体层为AlGaN层(厚度约为3～10nm)，在第一和第二半导体层之间设有AlN***层(厚度约为1nm)，用于提高2DEG的电学特性。第一介质层为原位生长Si3N4层，厚度约为5～25nm。源、漏电极都采用Ti/Al/Ni/Au(20/120/50/200nm)经金属淀积与高温热退火形成。源漏电极之间的距离为2.5μm。第二介质层为SiO2层，其厚度约为100nm。第二介质层朝向沟道中心一层边缘超出源、漏电极的长度皆为0.5μm。栅电极采用Ni/Au(50/150nm)。
实施例2：本实施例新型增强型III-V异质结场效应晶体管包括以下几部分：衬底材料包含SiC材料和在其上生长的低温AlN缓冲层，第二半导体层为GaN材料层(厚度约为2μm)，第一半导体层为AlN层(厚度约为5nm)，第一介质层为原位生长Si3N4层，厚度约为5～25nm。源、漏电极都采用Ti/Al/Ni/Au(20/120/50/200nm)经金属淀积与高温热退火形成。源漏电极之间的距离为2.5μm。第二介质层为SiO2层，其厚度约为100nm。第二介质层朝向沟道中心一层边缘超出源、漏电极的长度皆为0.5μm。栅电极采用Ni/Au(50/150nm)。
以上实施例的说明只是用于帮助理解本实用新型的方法及其核心思想。应当指出，对于本技术领域的普通技术人员来说，在不脱离本实用新型原理的前提下，还可以对本实用新型进行若干改进和修饰，这些改进和修饰也落入本实用新型权利要求的保护范围内。对这些实施例的多种修改对本领域的专业技术人员来说是显而易见的，本申请中所定义的一般原理可以在不脱离本实用新型的精神或范围的情况下在其它实施例中实现。因此，本实用新型将不会被限制于本申请所示的这些实施例，而是要符合与本申请所公开的原理和新颖特点相一致的最宽的范围。
Claims (9)
1.一种新型增强型III-V异质结场效应晶体管，其特征在于，包括衬底材料层(1)、第二半导体层(2)、第一半导体层(3)、漏电极(4)、源电极(5)、第一介质层(6)，第二介质层(7)和栅电极(8)，其中，
在所述衬底材料层(1)上形成所述第二半导体层(2)，在所述第二半导体层(2)上构造出漏电极(4)和源电极(5)，所述漏电极(4)和源电极(5)之间通过第一半导体层(3)相连且与第一半导体层(3)欧姆接触从而形成沟道；所述第一半导体层(3)比所述第二半导体层(2)具有更大的禁带宽度；
所述第二半导体层(2)和所述第一半导体层(3)结合在一起构成异质结构；所述第一半导体层(3)的厚度不大于在异质结构上形成二维电子气2DEG的临界厚度，使所述异质结构中天然的二维电子气2DEG被耗尽；
所述第一半导体层(3)表面还设有第一介质层(6)，所述第一介质层(6)上设有所述栅电极(8)，所述栅电极(8)覆盖整个沟道长度且所述栅电极(8)的两个边缘延伸分别超过所述漏电极(4)和源电极(5)靠近沟道一侧的边缘，在所述栅电极(8)与所述漏电极(4)、源电极(5)之间设有所述第二介质层(7)。
2.根据权利要求1所述的新型增强型III-V异质结场效应晶体管，其特征在于，所述第二介质层(7)仅位于所述栅电极(8)与所述漏电极(4)和源电极(5)的交迭的边缘部分。
3.根据权利要求1或2所述的新型增强型III-V异质结场效应晶体管，其特征在于，所述第一半导体层(3)与第二半导体层(2)之间还设有用以提高异质结界面的二维电子气的迁移率的***层，所述***层的厚度为1nm。
4.根据权利要求3所述的新型增强型III-V异质结场效应晶体管，其特征在于，所述***层为AlN层。
5.根据权利要求1或2所述的新型增强型III-V异质结场效应晶体管，其特征在于，所述第一半导体层(3)为AlGaN层，其厚度为3～10nm；所述第二半导体层(2)为GaN层。
6.根据权利要求1或2所述的新型增强型III-V异质结场效应晶体管，其特征在于，所述第一半导体层(3)为AlN层；所述第二半导体层(2)为GaN层。
7.根据权利要求1或2所述的新型增强型III-V异质结场效应晶体管，其特征在于，所述第一介质层(6)为生长异质结构材料时原位生长的Si3N4，其厚度为5～25nm。
8.根据权利要求1或2所述的新型增强型III-V异质结场效应晶体管，其特征在于，所述的栅电极(8)和第一介质层(6)之间还设有第三介质层，所述第三介质层用于进一步降低器件的栅泄漏电流。
9.根据权利要求1或2所述的新型增强型III-V异质结场效应晶体管，其特征在于，所述第二介质层(7)为SiO2层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201620407438.6U CN205564759U (zh) | 2016-05-06 | 2016-05-06 | 一种新型增强型iii-v异质结场效应晶体管 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201620407438.6U CN205564759U (zh) | 2016-05-06 | 2016-05-06 | 一种新型增强型iii-v异质结场效应晶体管 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN205564759U true CN205564759U (zh) | 2016-09-07 |
Family
ID=56803702
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201620407438.6U Expired - Fee Related CN205564759U (zh) | 2016-05-06 | 2016-05-06 | 一种新型增强型iii-v异质结场效应晶体管 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN205564759U (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105826369A (zh) * | 2016-05-06 | 2016-08-03 | 杭州电子科技大学 | 一种新型增强型iii-v异质结场效应晶体管 |
| WO2017190643A1 (zh) * | 2016-05-06 | 2017-11-09 | 杭州电子科技大学 | 一种新型iii-v异质结场效应晶体管 |
| JP2019062197A (ja) * | 2017-09-22 | 2019-04-18 | パワー・インテグレーションズ・インコーポレーテッド | ＧａＮデバイスのための非対称プラグ技術 |
-
2016
- 2016-05-06 CN CN201620407438.6U patent/CN205564759U/zh not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105826369A (zh) * | 2016-05-06 | 2016-08-03 | 杭州电子科技大学 | 一种新型增强型iii-v异质结场效应晶体管 |
| WO2017190643A1 (zh) * | 2016-05-06 | 2017-11-09 | 杭州电子科技大学 | 一种新型iii-v异质结场效应晶体管 |
| JP2019062197A (ja) * | 2017-09-22 | 2019-04-18 | パワー・インテグレーションズ・インコーポレーテッド | ＧａＮデバイスのための非対称プラグ技術 |
| JP7285629B2 (ja) | 2017-09-22 | 2023-06-02 | パワー・インテグレーションズ・インコーポレーテッド | ＧａＮデバイスのための非対称プラグ技術 |
| US11776815B2 (en) | 2017-09-22 | 2023-10-03 | Power Integrations, Inc. | Asymmetrical plug technique for GaN devices |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6999197B2 (ja) | 複合バリア層構造に基づくｉｉｉ族窒化物エンハンスメント型ｈｅｍｔ及びその製造方法 | |
| WO2020221222A1 (zh) | 一种高阈值电压常关型高电子迁移率晶体管及其制备方法 | |
| CN106158948B (zh) | Ⅲ族氮化物增强型hemt器件及其制作方法 | |
| CN105870013A (zh) | 通过p型钝化实现增强型HEMT的方法及增强型HEMT | |
| CN111900203B (zh) | 一种GaN基高空穴迁移率晶体管及其制备方法 | |
| CN101924128A (zh) | 场效应晶体管 | |
| CN112289858A (zh) | Ⅲ族氮化物增强型hemt器件及其制备方法 | |
| CN111081763B (zh) | 一种场板下方具有蜂窝凹槽势垒层结构的常关型hemt器件及其制备方法 | |
| CN101414623B (zh) | 槽栅型源-漏复合场板异质结场效应晶体管及其制作方法 | |
| CN109037326A (zh) | 一种具有p型埋层结构的增强型hemt器件及其制备方法 | |
| CN109950323B (zh) | 极化超结的ⅲ族氮化物二极管器件及其制作方法 | |
| CN205564759U (zh) | 一种新型增强型iii-v异质结场效应晶体管 | |
| CN111223777A (zh) | GaN基HEMT器件及其制作方法 | |
| CN206116406U (zh) | 一种具有复合势垒层结构的常关型iii‑v异质结场效应晶体管 | |
| CN117219676A (zh) | 一种异质pn结栅极的增强型HEMT器件 | |
| WO2017190643A1 (zh) | 一种新型iii-v异质结场效应晶体管 | |
| CN106531789A (zh) | 通过极性控制实现增强型hemt的方法及增强型hemt | |
| CN105826369A (zh) | 一种新型增强型iii-v异质结场效应晶体管 | |
| CN114883407B (zh) | 基于Fin-FET栅结构HEMT及其制作方法 | |
| CN111509042A (zh) | 一种MIS结构GaN高电子迁移率晶体管及其制备方法 | |
| CN109742144A (zh) | 一种槽栅增强型mishemt器件及其制作方法 | |
| CN110970499A (zh) | GaN基横向超结器件及其制作方法 | |
| CN205881909U (zh) | 一种新型常关型iii-v异质结场效应晶体管 | |
| CN101414637B (zh) | 凹槽绝缘交叠栅异质结场效应晶体管 | |
| CN108346687B (zh) | 一种氮化镓基高电子迁移率晶体管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20160907 Termination date: 20200506 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |