CN101842894B - 模块壳体和用于制造模块壳体的方法 - Google Patents

模块壳体和用于制造模块壳体的方法 Download PDF

Info

Publication number
CN101842894B
CN101842894B CN2008801143556A CN200880114355A CN101842894B CN 101842894 B CN101842894 B CN 101842894B CN 2008801143556 A CN2008801143556 A CN 2008801143556A CN 200880114355 A CN200880114355 A CN 200880114355A CN 101842894 B CN101842894 B CN 101842894B
Authority
CN
China
Prior art keywords
method step
connection element
inner housing
shell body
housing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2008801143556A
Other languages
English (en)
Other versions
CN101842894A (zh
Inventor
R·路德维希
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Publication of CN101842894A publication Critical patent/CN101842894A/zh
Application granted granted Critical
Publication of CN101842894B publication Critical patent/CN101842894B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/4998—Combined manufacture including applying or shaping of fluent material
    • Y10T29/49982—Coating

Landscapes

  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Connector Housings Or Holding Contact Members (AREA)
  • Injection Moulding Of Plastics Or The Like (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Casings For Electric Apparatus (AREA)
  • Manufacturing Of Electrical Connectors (AREA)

Abstract

本发明提出一种模块壳体，具有一内壳体、一外壳体以及一连接元件，其中，该内壳体具有至少一个元件并且完全被该外壳体形状锁合地包围，并且，该连接元件在第一部分区域中被该内壳体形状锁合地包围，其特征在于，该连接元件在第三部分区域中具有电插塞触头。

Description

模块壳体和用于制造模块壳体的方法
技术领域
本发明涉及一种模块壳体，具有一内壳体、一外壳体以及一连接元件，其中，该内壳体具有至少一个元件并且完全被该外壳体形状锁合地包围，并且，该连接元件在第一部分区域中被该内壳体形状锁合地包围。
背景技术
这种模块被一般性公开。例如由文献DE 10 2004 058 815 A1公开了一种具有壳体和引线框的芯片模块，其中，该壳体具有一元件，特别一半导体元件，引线框在一个部分区域中该被壳体形状锁合地包围。在制造过程中，该元件首先被安装到该引线框上并且随后借助环氧化物注塑包封以生成该壳体。随后冲压引线框，使得产生各个芯片模块。没有设计借助一外壳体通过压力注塑包封包围芯片模块的壳体和引线框的第二部分区域，因而必需用于使元件或者芯片模块典型地通过装配工艺或焊接工艺在电路板上触点接触的附加方法步骤以及用于构成保护壳体或者用于将壳体***到保护壳体中的其它方法步骤。
发明内容
本发明模块壳体和用于制造模块壳体的本发明方法具有的优点是，相对于现有技术，可实现借助可较好掌控的工艺步骤将至少一个元件集成在一外壳体中，其中，可以简单地和工艺成本最低地实现根据用户特定的和/或根据使用特定的对外壳体造型的要求和/或电接触的类型和方式。这一方面通过外壳体和内壳体之间的形状锁合和/或材料锁合的连接来实现，使得与现有技术相比不需要附加的载体元件，该载体元件需要在费用多的附加方法步骤中制造和装配。以可较好掌控的压铸工艺或者模制工艺制造外壳体可实现外壳体的变化的和灵活的造型，使得可以简单地实现对外壳体的专门要求。另一方面，连接元件在第三部分区域中具有插塞触头，使得不需要用于接通连接元件或者所述至少一个元件的附加元件(尤其是通过一可插接的触头)。该连接元件因此尤其有利地同时起到元件的机械固定和电接触的作用，使得与现有技术相比完全不需要印刷电路板、电路板或附加的插头。有利的是插塞触头和元件触头一体连接，使得不需要附加的、必须在附加方法步骤中接触的印制导线和/或电触头。此外，通过外壳体形状锁合地包围内壳体保证了对内壳体最大的保护和止动功能，因为内壳体被所有侧机械固定。在现有技术中，内壳体仅从底侧通过材料锁合的连接被止动。
根据另一优选的扩展构型，外壳体具有一插头，该插头至少部分地包罩所述电插接触头，其中，尤其是电插接触头的不同造型可通过相应的冲压-弯曲工艺实现。因此，外壳体和插头有利地一体式连接并且可在一个唯一的相对简单的方法步骤中制造。压力注塑包封工艺和/或电插接触头的不同造型的实现以简单的方式允许实现外壳体的不同造型，因此也允许实现不同的插头形状，尤其是统一规格的和/或标准化的插头类型。
根据一优选的扩展构型，连接元件在第三部分区域中具有与其它插接触头的电的和/或机械的连接，使得尤其有利地实现其它插接触头的不同于连接元件的材料厚度或材料类型的材料厚度。因此例如能够以冲压-弯曲工艺实现简单并且成本有利地制造相对薄的连接元件，而为了实现确定的、具有相应要求的插接触头材料厚度的插头标准，使用具有所要求的厚度的另一材料作为另一插接触头。优选该另一插接触头与连接元件导电地连接，尤其通过材料锁合的、力锁合的和/或形状锁合的连接。
根据一优选的扩展构型，所述至少一个元件具有与连接元件接触的电的和/或机械的第一触头和/或连接元件在第二部分区域中被外壳体形状锁合地包围，使得该连接元件有利地同时用于所述元件的机械固定以及所述元件的电接触。因此有利地完全不需要附加的载体元件和/或电路板或印刷电路板用于元件的电接触，这些需要相对成本高的制造方法和装配方法。
根据另一优选扩展构型，连接元件包括至少一个导电的印制导线，其中，这些印制导线分别至少部分地在连接元件的第一、第二和第三部分区域上延伸。因此可通过连接元件有利地实现元件的简单的电接触。与现有技术相比，显著地减少接触费用，因为仅使用了唯一的构件来产生由插接触头至元件的导电连接并且因此节省了成本高的电路板或印刷电路板制造、装配和电接触。
根据另一优选构型，内壳体和/或外壳体包括一模制壳体或一压铸壳体和/或所述元件包括至少一个半导体芯片和/或至少一个无源的电子元件。模制壳体或者压铸壳体的应用使得能够实现内壳体和外壳体的简单的、变化的造型，尤其因为模制工艺(例如“注射模塑，injection molding”)和/或压铸工艺可较好地掌握。元件或内壳体有利地包括多体式布置的半导体芯片和/或无源元件，尤其是传感器芯片和/或ASIC，它们装配在连接元件的第一部分区域上，使得优选也可在内壳体内部实现复杂的多部分式电路。连接元件的第一部分区域尤其优选具有用于多个半导体芯片和/或多个无源元件的安装和电路连接的、相互电绝缘的或者说分开的印制导线，其中，相应的半导体芯片和/或无源元件的“占用位置(Footprint)”尤其优选集成在连接元件中。
本发明的另一主题是用于制造模块壳体的方法，其中，在第一方法步骤中将所述至少一个元件装配在连接元件上，在第二方法步骤中将所述至少一个元件和所述连接元件的第一部分区域压力注塑包封以产生内壳体，并且，在第三方法步骤中将内壳体并且至少部分地将连接元件压力注塑包封以产生外壳体。因此，可有利地在仅三个相对简单并且好掌控的方法步骤中实现具有变化的外壳体造型的模块壳体。尤其不需要使用附加的载体元件和印刷电路板或者说电路板。元件优选钎焊和/或粘接到连接元件上，其中，尤其优选该连接元件在元件的区域中具有元件的“占用位置”。
根据另一优选扩展构型，在第一和第二方法步骤之间实施第四方法步骤，用于所述至少一个元件的电接触，尤其借助键合过程。因此可有利地实现元件的电路连接，尤其是多个元件相互间的电路连接，使得优选可实现具有多个半导体芯片和/或多个无源元件的复杂的电路，其中，尤其优选连接元件在第一部分区域中具有多个印制导线，这些印制导线适配于多个元件或者它们的占用位置的优化的电接触。
根据另一优选扩展构型，在第二和第三方法步骤之间实施第五方法步骤，用于冲压和/或弯曲连接元件，优选在连接元件的第三部分区域中用于产生插塞触头。因此有利地以简单的方式没有附加构件地实现了插塞触头，其中，插塞触头在弯曲和/或冲压过程中变化的形状适配能够实现特殊的插接接触要求，也就是用于统一规格的和/或标准的插头类型。优选在弯曲过程中在连接元件的第三部分区域中例如形成夹紧位置和/或弹性弯曲位置，使得在插头和相应的插头配对件之间插接连接的情况下获得提高的连接强度。尤其有利地在冲压过程中同时进行多余连接元件材料与连接元件的分离。
根据另一优选扩展构型，在第一方法步骤中将多个元件装配在一联合体上，尤其是引线框联合体上，在第二方法步骤中将这多个元件分别压力注塑包封以产生多个内壳体，其中，在第五方法步骤中将联合体冲压，使得形成被内壳体部分包围的多个连接元件。因此可有利地同时实现相对成本有利地生产多个模块壳体。尤其优选同时制造多个内壳体，这些内壳体包围连接元件的第一部分区域并且分别具有至少一个元件，其中，在第三方法步骤中分别根据要求以个性化的造型制造外壳体，使得可制造例如具有不同外壳体的多个相同的模块壳体，尤其是传感器。
根据另一优选扩展构型，第二方法步骤包括模制过程，其中，优选实施“注射模塑”工艺，和/或第三方法步骤包括压铸过程，其中，优选借助塑料工艺实施压力注塑包封。因此在可相对好地掌控并且成本有利的制造工艺中以简单的方式有利地实现变化的壳体形状。
本发明的实施例在附图中示出并且在下面的说明中详细地解释。
附图说明
附图示出：
图1根据本发明第一实施形式的模块壳体的俯视示意图和侧视示意图，
图2a至图2g根据本发明其它实施形式的模块壳体的其它初部结构的示意图，
图3根据其它实施形式之一的多个模块壳体的第一初部结构，
图4根据其它实施形式之一的模块壳体的内壳体以及
图5根据其它实施形式之一的模块壳体的内壳体的元件。
在不同的附图中，相同的部件设有基本上相同的附图标记并且因此通常也分别仅提到一次。
具体实施方式
在图1中示出了根据本发明第一实施形式的模块壳体1的示意性俯视图或者说观看图以及示意性侧视图或者说侧向观看图，其中，该模块壳体1具有内壳体2、外壳体3以及连接元件4，其中，该内壳体2具有至少一个元件5并且连接元件4在第一部分区域6中被内壳体2形状锁合地包围，此外该连接元件4在第二部分区域6′中以及内壳体2完全被外壳体3分别形状锁合地包围。此外，外壳体3包括一用于连接元件4的触点接触的插头9，其中，没有示出的元件5具有通至连接元件4的电的和机械的第一触点7，并且，连接元件4在第三部分区域6″中作用为插头9的电插塞触头8。为了元件5的电接触，该连接元件4至少包括两个导电的印制导线12，这些印制导线在第一、第二和第三部分区域6、6′、6″上延伸。该内壳体2优选包括模制壳体，这些模制壳体用环氧化物“注射模塑”工艺制成，该外壳体3优选包括塑料壳体，这些塑料壳体通过压铸工艺制成。插塞触头8在第三区域6″中特别优选具有夹紧和/或弹性弯曲部位，使得在插头9和相应的插头配对件之间插接的情况下获得提高的强度。
在图2a至图2g中示出了根据本发明其它实施形式的模块壳体1的其它初部结构的示意图，它们基本与分别没有外壳体3的第一实施形式模块壳体1一致，其中，仅连接元件4在第三部分区域6″的形状在这些其它实施形式中这样变化，使得实现用于不同插头9的多个不同的插塞触头8。图2e示出另一初部结构的示意图，该初部结构是连接元件4的基本初始形状，从该基本初始形状出发通过冲压-弯曲工艺可制成插塞触头的所有可能的实施形式，例如图2a至图2g中描述的其它实施形式。
图3中示出了多个根据其它实施形式之一的模块壳体1的第一初部结构，它们作为基本初始形状设置在引线框联合体中，其中，多个没有示出的元件5在第一方法步骤中与连接元件4的联合体4′装配，优选在第四方法步骤中进行电接触并且在第二方法步骤被多个内壳体2包围。连接元件4或者说印制导线12的、借助初部结构的示出的联合体4′在下面的第五方法步骤中这样冲压出，使得各个连接元件4或者印制导线12分别与一个内壳体2一起生成，其中，优选同时进行连接元件4在第三部分区域6″中的弯曲和/或冲压，以产生相应的插塞触头8。在下面的第三方法步骤中，每个内壳体2和每个连接元件4的第二部分区域6′分别基本上通过压力注塑包封设置外壳体3，其中，该外壳体3优选具有一插头9并且该外壳体3的外部造型分别尤其是优选可变化地设置。
在图4中示出根据这些其它实施形式之一的模块壳体1的示例性内壳体2，其中，该内壳体是一模制壳体，该模制壳体在第一部分区域6中形状锁合并且特别是材料锁合地包围该连接元件4。
在图5中也示出了根据这些其它实施形式之一的模块壳体1的内壳体2，其中，该内壳体2具有元件5，该元件包括半导体芯片以及无源元件。这些元件5装配在连接元件4上并且与连接元件4的印制导线12电接触。这些元件5优选包括一运动传感器和一ASIC。

Claims (12)

1.模块壳体(1)，具有一内壳体(2)、一外壳体(3)以及一连接元件(4)，其中，该内壳体(2)具有至少一个元件(5)并且完全被该外壳体(3)形状锁合地包围，并且，该连接元件(4)在第一部分区域(6)中被该内壳体(2)形状锁合地包围，其特征在于，该连接元件(4)在第三部分区域(6″)中具有电插塞触头(8)，该连接元件(4)在第二部分区域(6′)中被该外壳体(3)形状锁合地包围，该连接元件(4)包括至少两个导电的印制导线(12)，其中，这些印制导线(12)分别至少部分地在该连接元件(4)的第一、第二和第三部分区域(6，6′，6″)上延伸，并且，在该外壳体(3)与该内壳体(2)之间形成材料锁合的连接。
2.根据权利要求1的模块壳体(1)，其特征在于，该外壳体(3)具有一插头(9)，该插头至少部分地包住该电插塞触头(8)，其中，该电插塞触头(8)的不同的造型能够通过相应的冲压-弯曲工艺实现。
3.根据权利要求2的模块壳体(1)，其特征在于，该连接元件(4)在第三部分区域(6″)中具有至其它插塞触头的电的和/或机械的连接。
4.根据权利要求3的模块壳体(1)，其特征在于，所述至少一个元件(5)具有至该连接元件(4)的电的和/或机械的第一触头(7)。
5.根据权利要求4的模块壳体(1)，其特征在于，该内壳体(2)和/或该外壳体(3)包括一模制壳体和/或该元件包括至少一个半导体芯片(10)和/或至少一个无源的电元件(11)。
6.用于制造根据上述权利要求之一的模块壳体(1)的方法，其特征在于，在第一方法步骤中将所述至少一个元件(5)装配在连接元件(4)上，在第二方法步骤中将所述至少一个元件(5)和该连接元件(4)的第一部分区域(6)压力注塑包封以产生内壳体(2)，并且，在第三方法步骤中将该内壳体(2)和至少部分地将该连接元件(4)压力注塑包封以产生外壳体(3)，在该第二和第三方法步骤之间实施第五方法步骤，用于该连接元件(4)在该连接元件的第三部分区域(6″)中的冲压和/或弯曲，用于生成插塞触头(8)。
7.根据权利要求6的方法，其特征在于，在该第一和第二方法步骤之间实施一第四方法步骤用于所述至少一个元件(5)的电接触。
8.根据权利要求6的方法，其特征在于，在第一方法步骤中将多个元件(5)装配到一联合体(4′)上，在第二方法步骤中将多个元件分别压力注塑包封以产生多个内壳体(2)，其中，在第五方法步骤中将该联合体(4′)这样冲压，使得形成被内壳体(2)部分地包围的多个连接元件(4)。
9.根据权利要求8的方法，其特征在于，该第二方法步骤包括模制过程，和/或该第三方法步骤包括压铸工艺。
10.根据权利要求6的方法，其特征在于，在该第一和第二方法步骤之间借助键合过程实施一第四方法步骤用于所述至少一个元件(5)的电接触。
11.根据权利要求8的方法，其特征在于，所述联合体是引线框联合体。
12.根据权利要求8的方法，其特征在于，该第二方法步骤包括模制过程，其中，实施“注射模塑”工艺，和/或该第三方法步骤包括压铸工艺，其中，实施借助塑料工艺压力注塑包封。
CN2008801143556A 2007-10-30 2008-09-29 模块壳体和用于制造模块壳体的方法 Active CN101842894B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102007051870.8 2007-10-30
DE102007051870A DE102007051870A1 (de) 2007-10-30 2007-10-30 Modulgehäuse und Verfahren zur Herstellung eines Modulgehäuses
PCT/EP2008/062992 WO2009056414A2 (de) 2007-10-30 2008-09-29 Modulgehäuse und verfahren zur herstellung eines modulgehäuses

Publications (2)

Publication Number Publication Date
CN101842894A CN101842894A (zh) 2010-09-22
CN101842894B true CN101842894B (zh) 2012-08-22

Family

ID=40514205

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008801143556A Active CN101842894B (zh) 2007-10-30 2008-09-29 模块壳体和用于制造模块壳体的方法

Country Status (7)

Country Link
US (1) US20120127670A1 (zh)
EP (1) EP2215008B1 (zh)
JP (1) JP2011502355A (zh)
CN (1) CN101842894B (zh)
AT (1) ATE548322T1 (zh)
DE (1) DE102007051870A1 (zh)
WO (1) WO2009056414A2 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015216217A1 (de) * 2015-08-25 2017-03-02 Continental Teves Ag & Co. Ohg Verfahren zum Ummanteln einer elektrischen Einheit und elektrisches Bauelement
CN112992818B (zh) * 2021-04-26 2022-03-18 佛山市国星光电股份有限公司 一种功率器件及其制作方法
CN113808962A (zh) * 2021-11-15 2021-12-17 宁波中车时代传感技术有限公司 一种芯片封装工艺

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5041902A (en) * 1989-12-14 1991-08-20 Motorola, Inc. Molded electronic package with compression structures
US6704204B1 (en) * 1998-06-23 2004-03-09 Intel Corporation IC package with edge connect contacts
US6779260B1 (en) * 2003-03-28 2004-08-24 Delphi Technologies, Inc. Overmolded electronic package including circuit-carrying substrate

Family Cites Families (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH515629A (de) * 1970-03-20 1971-11-15 Holzer Patent Ag Verfahren zur Herstellung eines gabelförmigen Kontaktelementes
US3670091A (en) * 1971-05-20 1972-06-13 Sqrague Electric Co Encapsulated electrical components with protective pre-coat containing collapsible microspheres
US3778685A (en) * 1972-03-27 1973-12-11 Nasa Integrated circuit package with lead structure and method of preparing the same
US3839660A (en) * 1973-02-05 1974-10-01 Gen Motors Corp Power semiconductor device package
US4001655A (en) * 1974-01-10 1977-01-04 P. R. Mallory & Co., Inc. Compressible intermediate layer for encapsulated electrical devices
IN148328B (zh) * 1977-04-18 1981-01-17 Rca Corp
US4158745A (en) * 1977-10-27 1979-06-19 Amp Incorporated Lead frame having integral terminal tabs
US4506238A (en) * 1981-12-14 1985-03-19 Toko, Inc. Hybrid circuit device
US4470648A (en) * 1982-12-27 1984-09-11 Ford Motor Company Interconnection construction to thick film substrate
DE3604075A1 (de) * 1986-02-08 1987-08-13 Bosch Gmbh Robert Verpackung von leistungsbauelementen
US4766520A (en) * 1986-12-05 1988-08-23 Capsonic Group, Inc. Injection molded circuit housing
JPS63102246U (zh) * 1986-12-22 1988-07-02
US4829403A (en) * 1987-01-20 1989-05-09 Harding Ade Yemi S K Packaging arrangement for energy dissipating devices
US4804805A (en) * 1987-12-21 1989-02-14 Therm-O-Disc, Incorporated Protected solder connection and method
US4870224A (en) * 1988-07-01 1989-09-26 Intel Corporation Integrated circuit package for surface mount technology
JP2712618B2 (ja) * 1989-09-08 1998-02-16 三菱電機株式会社 樹脂封止型半導体装置
JPH03108744A (ja) * 1989-09-22 1991-05-08 Toshiba Corp 樹脂封止型半導体装置
US5098320A (en) * 1990-11-29 1992-03-24 Molex Incorporated Shrouded electrical connector
IT1247304B (it) * 1991-04-30 1994-12-12 Sgs Thomson Microelectronics Complesso circuitale di potenza a struttura modulare ad elevata compattezza e ad alta efficienza di dissipazione termica
JPH0546057U (ja) * 1991-11-18 1993-06-18 和泉電気株式会社 Ｌｅｄ表示装置
US5294827A (en) * 1992-12-14 1994-03-15 Motorola, Inc. Semiconductor device having thin package body and method for making the same
JP2560974B2 (ja) * 1993-06-04 1996-12-04 日本電気株式会社 半導体装置
US5640746A (en) * 1995-08-15 1997-06-24 Motorola, Inc. Method of hermetically encapsulating a crystal oscillator using a thermoplastic shell
JP3435271B2 (ja) * 1995-11-30 2003-08-11 三菱電機株式会社 半導体装置
JP2871591B2 (ja) * 1996-05-14 1999-03-17 日本電気株式会社 高周波用電子部品および高周波用電子部品の製造方法
US5882214A (en) * 1996-06-28 1999-03-16 The Whitaker Corporation Electrical connector with contact assembly
US5774342A (en) * 1996-09-26 1998-06-30 Delco Electronics Corporation Electronic circuit with integrated terminal pins
JP3671563B2 (ja) * 1996-12-09 2005-07-13 株式会社デンソー モールドｉｃをケースに固定した構造の半導体装置
JP3620185B2 (ja) * 1996-12-10 2005-02-16 株式会社デンソー 半導体センサ装置
JPH1130559A (ja) * 1997-07-10 1999-02-02 Fuji Koki Corp 圧力センサ
JP3564994B2 (ja) * 1997-08-25 2004-09-15 株式会社村田製作所 電子部品およびその製造方法
DE19752196C1 (de) * 1997-11-25 1999-02-11 Siemens Ag Halbleiterbauelement mit definiertem Verhalten bei einem Ausfall und Verfahren zur Herstellung eines solchen
US5957734A (en) * 1998-01-21 1999-09-28 General Motors Corporation Tuning fork inline connection system
JPH11254476A (ja) * 1998-03-13 1999-09-21 Mitsubishi Eng Plast Corp 電気・電子部品の樹脂封止成形品の製造方法
US6404065B1 (en) * 1998-07-31 2002-06-11 I-Xys Corporation Electrically isolated power semiconductor package
US6008074A (en) * 1998-10-01 1999-12-28 Micron Technology, Inc. Method of forming a synchronous-link dynamic random access memory edge-mounted device
US6700210B1 (en) * 1999-12-06 2004-03-02 Micron Technology, Inc. Electronic assemblies containing bow resistant semiconductor packages
JP3794937B2 (ja) * 2001-05-30 2006-07-12 株式会社日立製作所 回転検出装置
JP4620303B2 (ja) * 2001-09-20 2011-01-26 株式会社東海理化電機製作所 半導体装置及びその製造方法
JP4127396B2 (ja) * 2001-10-18 2008-07-30 株式会社日立製作所 センサ装置
JP3752444B2 (ja) * 2001-11-16 2006-03-08 株式会社日立製作所 圧力検出装置
JP2003331613A (ja) * 2002-05-17 2003-11-21 Yazaki Corp 自動車用電球の接続構造
JP3720801B2 (ja) * 2002-10-24 2005-11-30 三菱電機株式会社 磁気検出装置
JP3839802B2 (ja) * 2003-07-25 2006-11-01 三菱電機株式会社 磁気検出装置
DE102004058815A1 (de) 2004-12-07 2006-06-08 Robert Bosch Gmbh Chipmodul und Verfahren zu dessen Herstellung
JP2007033047A (ja) * 2005-07-22 2007-02-08 Mitsubishi Electric Corp 半導体圧力センサ
JP4899481B2 (ja) * 2006-01-10 2012-03-21 サンケン電気株式会社 外部に露出する放熱体を上部に有する樹脂封止型半導体装置の製法
JP4249193B2 (ja) * 2006-02-20 2009-04-02 三菱電機株式会社 半導体圧力センサ装置
US7957158B2 (en) * 2006-10-31 2011-06-07 Sanyo Electric Co., Ltd. Circuit device
JP4348643B2 (ja) * 2007-06-19 2009-10-21 株式会社デンソー 樹脂漏れ検出方法及び樹脂漏れ検出装置
JP2009094189A (ja) * 2007-10-05 2009-04-30 Tokai Rika Co Ltd コネクタ付き半導体パッケージ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5041902A (en) * 1989-12-14 1991-08-20 Motorola, Inc. Molded electronic package with compression structures
US6704204B1 (en) * 1998-06-23 2004-03-09 Intel Corporation IC package with edge connect contacts
US6779260B1 (en) * 2003-03-28 2004-08-24 Delphi Technologies, Inc. Overmolded electronic package including circuit-carrying substrate

Also Published As

Publication number Publication date
ATE548322T1 (de) 2012-03-15
WO2009056414A2 (de) 2009-05-07
EP2215008A2 (de) 2010-08-11
US20120127670A1 (en) 2012-05-24
CN101842894A (zh) 2010-09-22
EP2215008B1 (de) 2012-03-07
WO2009056414A3 (de) 2009-07-23
JP2011502355A (ja) 2011-01-20
DE102007051870A1 (de) 2009-05-07

Similar Documents

Publication Publication Date Title
JP4180613B2 (ja) センサ装置
US7281960B2 (en) Plastic flange with molded-over wire harness
CN101690424B (zh) 电子组件和制造电子组件的方法
JP2009123953A (ja) トランスファーモールド型パワーモジュール
CN108352355A (zh) 具有预模制双引线框的半导体***
CN102119333B (zh) 具有装入传感器壳体中的芯片组件的电子传感器或传感器装置、尤其是加速度传感器
CN101652647B (zh) 用于压力传感器的连接单元
JPWO2006126441A1 (ja) 電子部品用パッケージ、このパッケージを使用した電子部品、および電子部品用パッケージの製造方法
CN101842894B (zh) 模块壳体和用于制造模块壳体的方法
CN103748976B (zh) 具有唯一的电支承件的传感器
WO2011053952A1 (en) Led lamp package with integral driver
CN110036538B (zh) 用于机动车的变速器控制机构和用于制造插头壳体的方法
CN214067190U (zh) 轮速传感器芯片模组和轮速传感器
US11477576B2 (en) Injection molding method for product with elastic connection sheet, and loudspeaker and electronic apparatus
US8094465B2 (en) Module and method for producing a module
WO2018088141A1 (ja) 半導体モジュール
CN110800093A (zh) 电路装置、电路装置的制造方法以及连接器
CN109219246B (zh) 封装的集成电路构件
CN104396352A (zh) 具有集成印刷电路板的注模的线路载体
CN103718389A (zh) 壳体插拔连接器以及带有壳体插拔连接器的壳体
JP2006085960A (ja) 多極コネクタ及びその製造方法
CN101599470B (zh) 传感器组件和用于制造传感器组件的方法
CN210604708U (zh) 引线框架和传感器模块
JP4747081B2 (ja) シールドコネクタ
JP3960071B2 (ja) 電子装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant