CN102097324B - 半导体元件及其制造方法 - Google Patents

半导体元件及其制造方法 Download PDF

Info

Publication number
CN102097324B
CN102097324B CN 201010529260 CN201010529260A CN102097324B CN 102097324 B CN102097324 B CN 102097324B CN 201010529260 CN201010529260 CN 201010529260 CN 201010529260 A CN201010529260 A CN 201010529260A CN 102097324 B CN102097324 B CN 102097324B
Authority
CN
China
Prior art keywords
oxide
mos
metal
channel layer
functional group
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN 201010529260
Other languages
English (en)
Other versions
CN102097324A (zh
Inventor
洪铭钦
林威廷
涂峻豪
陈嘉祥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AU Optronics Corp
Original Assignee
AU Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AU Optronics Corp filed Critical AU Optronics Corp
Priority to CN 201010529260 priority Critical patent/CN102097324B/zh
Publication of CN102097324A publication Critical patent/CN102097324A/zh
Application granted granted Critical
Publication of CN102097324B publication Critical patent/CN102097324B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Thin Film Transistor (AREA)

Abstract

一种半导体元件及其制造方法,该半导体元件包括栅极、覆盖栅极的绝缘层、位于绝缘层上方的源极以及漏极、位于栅极以及源极与漏极之间的金属氧化物半导体通道层、以及覆盖金属氧化物半导体通道层以及源极与漏极的保护层。特别是,保护层包括主体材料以及含氧化物官能基成份,所述含氧官能基成份与主体材料产生键结,且含氧官能基成份与金属氧化物半导体通道层产生键结。由于本发明的半导体元件中的保护层的含氧官能基成份会与金属氧化物半导体通道层产生键结,使得金属氧化物半导体通道层的载子浓度降低。因此使用上述金属氧化物半导体通道层之薄膜晶体管之元件特性便转变成增强型,因而可使其栅极启始电压等于0(Vg=0)时的漏电流变小。

Description

半导体元件及其制造方法
技术领域
本发明是有关于一种半导体元件及其制造方法,且特别是有关于一种具有金属氧化物半导体通道层的半导体元件及其制造方法。
背景技术
近来环保意识抬头,具有低消耗功率、空间利用效率佳、无辐射、高画质等优越特性的平面显示面板(flat display panels)已成为市场主流。常见的平面显示器包括液晶显示器(liquid crystal displays)、等离子显示器(plasmadisplays)、有机电激发光显示器(electroluminescent displays)等。以目前最为普及的液晶显示器为例,其主要是由薄膜晶体管数组基板、彩色滤光基板以及夹于二者之间的液晶层所构成。在***面显示器的关键元件。
然而,目前金属氧化物半导体薄膜晶体管的元件操作性质是属于空乏型。因此,其在栅极启始电压等于0(Vg=0)时会有漏电流偏高的情形,因而限制了金属氧化物半导体薄膜晶体管在某些电路上的应用。
发明内容
本发明提供一种半导体元件及其制造方法,其可降低金属氧化物半导体薄膜晶体管之栅极启始电压等于0(Vg=0)时的漏电流。
本发明提出一种半导体元件的制造方法,包括在基板上形成栅极。在栅极上形成绝缘层。在绝缘层上形成金属氧化物半导体通道层。在绝缘层上形成源极以及漏极。在基板上形成保护层,覆盖金属氧化物半导体通道层。特别是,形成保护层的方法包括制备保护材料混合物,其包括主体材料以及含氧化物官能基成份。所述含氧化物官能基成份之化学式如式1所示:
R1-O-O-R2       (式1)
其中R1以及R2分别表示氢(hydrogen)、具有1~20个碳原子的经取代或未经取代的烷基(C1~C20alkyl)、具有3~20个碳的经取代或未经取代的环烷基(C3-C20cycloalkyl)、具有6~20个碳原子的经取代或未经取代的芳香族羟基(C6-C20aryl)、具有7~20个碳原子的经取代或未经取代的芳烷基(C7-C20aralkyl)或具有7~20个碳原子的经取代或未经取代的烷芳基(C7-C20alkaryl),或是R1与R2构成具有3~20个碳原子的经取代或未经取代的环烷基(C3-C12cycloalkyl)。接着,将上述保护材料混合物涂布于金属氧化物半导体通道层上,并以使保护材料混合物的含氧化物官能基成份与该金属氧化物半导体通道层产生反应。
其中,R1以及R2分别进一步包括直链或分支烷基。
其中,R1以及R2分别为经取代的烷基、环烷基、芳香族羟基、芳烷基、烷芳基,或是R1与R2构成经取代的环烷基,且R1以及R2可由一或多个取代基取代,所述取代基选自氢氧基、氧烷基、直链或分支烷基、芳烷基、卤素、酯基、羧基、亚硝酸基、或氨基。
其中,该保护材料混合物的该主体材料包括丙烯酸聚合物、环烯烃聚合物、环氧树脂、硅氧烷、氟聚合物、聚酰亚胺或其组合。
其中,该保护材料混合物的该含氧化物官能基成份选自:
Figure BSA00000332554400021
式2;
Figure BSA00000332554400022
                  式3;或
式4。
其中,该含氧化物官能基成份于该保护材料混合物中的比例为0.1wt%~10wt%。
其中,更包括在该保护层上形成一像素电极,该像素电极与该漏极电性连接。
其中,该金属氧化物半导体通道层包括氧化铟镓锌、氧化锌、氧化锡、氧化铟锌、氧化镓锌、氧化锌锡或氧化铟锡。
其中,将该保护材料混合物涂布于该金属氧化物半导体通道层上之后,更包括进行一固化程序,以使该保护材料混合物固化,并使该保护材料混合物的该含氧化物官能基成份与该金属氧化物半导体通道层产生反应。
其中,该固化程序包括一加热程序或是一照光程序。
其中,该金属氧化物半导体通道层的厚度为50~1200埃,该保护层的厚度为0.2~3.0微米。
本发明提出一种半导体元件,其包括栅极、覆盖栅极之绝缘层、位于绝缘层上方之源极以及漏极、位于栅极以及源极与漏极之间的金属氧化物半导体通道层、以及覆盖金属氧化物半导体通道层以及源极与漏极的保护层。特别是,保护层包括主体材料以及含氧化物官能基成份,所述含氧官能基成份与主体材料产生键结,且含氧官能基成份与金属氧化物半导体通道层产生键结。
其中,该保护材料混合物的该主体材料包括丙烯酸聚合物、环烯烃聚合物、环氧树脂、硅氧烷、氟聚合物、聚酰亚胺或其组合。
其中,该保护材料混合物的该含氧化物官能基成份选自:
Figure BSA00000332554400032
式2;
Figure BSA00000332554400041
式3;或
式4。
其中,更包括一像素电极,位在该保护层上,且该像素电极与该漏极电性连接。
其中,该金属氧化物半导体通道层包括氧化铟镓锌、氧化锌、氧化锡、氧化铟锌、氧化镓锌、氧化锌锡或氧化铟锡。
其中,该金属氧化物半导体通道层的厚度为50~1200埃,该保护层的厚度为0.2~3.0微米。
基于上述,由于本发明的半导体元件中的保护层的含氧官能基成份会与金属氧化物半导体通道层产生键结,使得金属氧化物半导体通道层的载子浓度降低。因此使用上述金属氧化物半导体通道层之薄膜晶体管之元件特性便转变成增强型,因而可使其栅极启始电压等于0(Vg=0)时的漏电流变小。
为让本发明的上述特征和优点能更明显易懂,下文特举实施例,并配合所附图式作详细说明如下。
附图说明
图1A至图1B是根据本发明一实施例的半导体元件的制造流程剖面示意图。
图2A至图2B是根据本发明一实施例的半导体元件的制造流程剖面示意图。
图3与图4分别为传统金属氧化物晶体管与本发明一实施例的金属氧化物晶体管的电压-电流曲线图。
其中,附图标记:
100:基板
102:绝缘层
104:保护层
G:栅极
S:源极
D:漏极
CH:金属氧化物半导体通道层
C:接触窗开口
PE:像素电极
具体实施方式
图1A至图1B是根据本发明一实施例的半导体元件的制造流程剖面示意图。请先参照图1A,首先提供基板100。基板100的材质可为玻璃、石英、有机聚合物、不透光/反射材料(例如:导电材料、金属、晶圆、陶瓷、或其它可适用的材料)、或是其它可适用的材料。根据一实施例,可在基板100的表面上进一步形成一层绝缘层(未绘示),以作为缓冲层。
接着,在基板100上形成栅极G。根据一实施例,形成栅极G的方法例如是先沈积一层导电层(未绘示),之后再以微影以及蚀刻程序图案化所述导电层,以形成栅极G。另外,在形成栅极G的同时,也可同时定义出与栅极G电性连接的扫描线(未绘示)。基于导电性的考虑,栅极G一般是使用金属材料。然,本发明不限于此,根据其它实施例,栅极G也可以使用其它导电材料。例如:合金、金属材料的氮化物、金属材料的氧化物、金属材料的氮氧化物、或其它合适的材料)、或是金属材料与其它导材料的堆栈层。
之后,在基板100上形成绝缘层102,以覆盖栅极G。在此,绝缘层102又可称为栅极绝缘层,其材料包含无机材料(例如:氧化硅、氮化硅、氮氧化硅、其它合适的材料、或上述至少二种材料的堆栈层)、有机材料、或其它合适的材料、或上述的组合。
接着,在绝缘层102上形成源极S以及漏极D。根据一实施例,形成源极S以及漏极D的方法例如是先沈积一层导电层(未绘示),之后再以微影以及蚀刻程序图案化所述导电层,以形成源极S以及漏极D。另外,在形成源极S以及漏极D的同时,也可同时定义出与源极S电性连接的数据线(未绘示)。基于导电性的考虑,源极S以及漏极D一般是使用金属材料。然,本发明不限于此,根据其它实施例,源极S以及漏极D也可以使用其它导电材料。例如:合金、金属材料的氮化物、金属材料的氧化物、金属材料的氮氧化物、或其它合适的材料)、或是金属材料与其它导材料的堆栈层。
之后,在源极S以及漏极D上方形成金属氧化物半导体通道层CH。根据一实施例,形成金属氧化物半导体通道层CH的方法如是先沈积一层金属氧化物层(未绘示),之后再以微影以及蚀刻程序图案化所述金属氧化物层,以形成金属氧化物半导体通道层CH。另外,金属氧化物半导体通道层CH可包括氧化铟镓锌(Indium-Gallium-Zinc Oxide,IGZO)、氧化锌(ZnO)氧化锡(SnO)、氧化铟锌(Indium-Zinc Oxide,IZO)、氧化镓锌(Gallium-Zinc Oxide,GZO)、氧化锌锡(Zinc-Tin Oxide,ZTO)或氧化铟锡(Indium-Tin Oxide,ITO)。
接着,在基板100上形成保护层104,以覆盖金属氧化物半导体通道层CH以及源极S与漏极D。特别是,形成保护层104的方法如下所述。
首先,制备保护材料混合物。所述保护材料混合物包括主体材料以及含氧化物官能基成份。根据本实施例,所述含氧化物官能基成份于保护材料混合物中的比例为0.1wt%~10wt%。
此外,保护材料混合物的主体材料可包括丙烯酸聚合物(acrylicpolymer)、环烯烃聚合物(cyclic olefin polymer)、环氧树脂(epoxy resin)、硅氧烷(siloxane)、氟聚合物(fluoropolymer)、聚酰亚胺(polyimide)或其组合。
保护材料混合物的含氧化物官能基成份的化学式如式1所示:
R1-O-O-R2(式1)
其中R1以及R2分别表示氢(hydrogen)、具有1~20个碳原子的经取代或未经取代的烷基(C1~C20alkyl)、具有3~20个碳的经取代或未经取代的环烷基(C3-C20cycloalkyl)、具有6~20个碳原子的经取代或未经取代的芳香族羟基(C6-C20aryl)、具有7~20个碳原子的经取代或未经取代的芳烷基(C7-C20aralkyl)或具有7~20个碳原子的经取代或未经取代的烷芳基(C7-C20alkaryl),或是R1与R2构成具有3~20个碳原子的经取代或未经取代的环烷基(C3-C12cycloalkyl)。
根据本发明的一实施例,上述的R1以及R2可分别进一步包括直链或分支烷基。另外,倘若上述R1以及R2分别为经取代的烷基、环烷基、芳香族羟基、芳烷基、烷芳基,或是R1与R2构成经取代的环烷基,且R1以及R2可由一或多个取代基取代时,则其取代基可选自氢氧基(hydroxyl)、氧烷基(alkoxy)、直链或分支烷基(linear or branched alkyl)、芳烷基(aryloxy)、卤素(halogen)、酯基(ester)、羧基(carboxy)、亚硝酸基(nitrile)、或氨基(amido)。
举例来说,保护材料混合物的含氧化物官能基成份可选自:
Figure BSA00000332554400071
(式2);
(式3);或
Figure BSA00000332554400073
(式4)。
上述的保护材料混合物除了主体材料以及含氧化物官能基成份之外,还可进一步包括溶剂或是其它添加物。
承上所述,在完成上述保护材料混合物的制备程序之后,接着将上述保护材料混合物涂布于基板100上以覆盖金属氧化物半导体通道层CH。
接着,进行固化程序(curing),使得保护材料混合物硬化而成为保护层104。根据本发明的一实施例,所述固化程序可为加热程序或是照光程序。值得一提的是,在上述固化程序的过程中,由于上述保护材料混合物内含有含氧化物官能基成份,因此此含氧化物官能基成份会与金属氧化物半导体通道层CH产生反应,使得含氧官能基成份与金属氧化物半导体通道层CH产生键结。
更详细来说,由于本实施例此使用的保护材料混合物包括主体材料以及含氧化物官能基成份。当于进行固化程序时,含氧化物官能基成份R1-O-O-R2的两个氧原子之间的键结会断裂而形成R1-O-以及R2-O-。此时,R1-O-以及R2-O-除了会与保护材料的主体材料产生反应而使主体材料与R1-O-以及R2-O-产生键结之外,R1-O-以及R2-O-也会与下方的金属氧化物半导体通道层CH产生反应而使金属氧化物半导体通道层CH与R1-O-以及R2-O-产生键结。
举例来说,倘若保护材料混合物的含氧化物官能基成份是使用如式(3)所示的成份,那么金属氧化物半导体通道层CH与如式(3)所示的成份产生键结之后的结构如式(5)所示。
Figure BSA00000332554400081
式(3)
Figure BSA00000332554400082
                    式(5)
其中,M表示In、Ga、Zn、Sn或是金属氧化物半导体通道层CH中的其它金属原子。
倘若保护材料混合物的含氧化物官能基成份是使用如式(2)所示的成份,那么金属氧化物半导体通道层CH与如式(2)所示的成份产生键结之后的结构如式(6)所示。
Figure BSA00000332554400083
式(2)
                      式(6)
其中,M表示In、Ga、Zn、Sn或是金属氧化物半导体通道层CH中的其它金属原子。
根据本实施例,金属氧化物半导体通道层CH的厚度为50~1200埃(Angstrom),且保护层104的厚度为0.2~3.0微米(micrometer)。举例来说,金属氧化物半导体通道层CH的厚度为300埃(Angstrom),而保护层104的厚度为1.5微米(micrometer)。一般来说,由于保护层(保护材料混合物)104的厚度相较于金属氧化物半导体通道层CH足够厚,因此保护材料混合物中的含氧化物官能基成份足以与金属氧化物半导体通道层CH反应,使得金属氧化物半导体通道层CH中的具有金属-金属(M-M)键结的成份降低,使得金属氧化物半导体通道层CH中存在大部分的具有金属-氧(M-O)键结的成份。
在上述图1A的步骤之后,所形成的半导体元件称为薄膜晶体管。所述薄膜晶体管包括栅极G、源极S、漏极D、金属氧化物半导体通道层CH以及保护层104。金属氧化物半导体通道层CH位于栅极G上方的绝缘层102上且位于源极S与漏极D之间。保护层104覆盖金属氧化物半导体通道层CH以及源极S与漏极D,其中保护层104包括主体材料以及含氧化物官能基成份,且所述含氧官能基成份与金属氧化物半导体通道层CH产生键结。
由于图1A的薄膜晶体管中的保护层104的含氧官能基成份与金属氧化物半导体通道层CH产生键结,使得金属氧化物半导体通道层CH中的含氧量提高,因此金属氧化物半导体通道层CH的载子浓度得以降低。如此一来,所述薄膜晶体管的元件特性便转变成增强型,因而可降低栅极启始电压等于0(Vg=0)时的漏电流。
图3与图4分别为传统金属氧化物晶体管与本发明一实施例的金属氧化物晶体管的电压-电流曲线图。请参照图3以及图4,横轴表示栅极启始电压值,且纵轴表示元件的源极-漏极电流。由图3可知,传统金属氧化物晶体管在栅极启始电压值0V时,其有10-6~10-7A的漏电流。而由图4可知,本实施例的金属氧化物晶体管在栅极启始电压值0V时,其电流值可降低至10-13~10-14A。由此可知,本实施例的金属氧化物晶体管使用特殊保护层材料,以降低金属氧化物晶体管中的载子浓度,确实可以达到降低漏电流的情形。
上述的薄膜晶体管可以作为任何电子装置的开关元件。举例来说,上述的薄膜晶体管可以作为显示器中的像素结构的开关元件,说明如下。
请参照图1B,在完成上述的薄膜晶体管之后,可进一步在保护层104中形成接触窗开口C,暴露出漏极D。形成接触窗开口C的方法例如是采用微影程序或是微影与蚀刻程序。
接着,在绝缘层104上形成像素电极PE,像素电极PE透过接触窗开口C与漏极D电性连接。像素电极PE可为穿透像素电极、反射像素电极或是半穿透半反射像素电极。穿透像素电极的材质包括金属氧化物,例如是铟锡氧化物、铟锌氧化物、铝锡氧化物、铝锌氧化物、铟锗锌氧化物、或其它合适的氧化物、或者是上述至少二者的堆栈层。反射像素电极的材质包括高反射率的金属材料。
在上述图1B的步骤之后,所形成的半导体结构称为像素结构,其包括薄膜晶体管以及像素电极PE。薄膜晶体管包括栅极G、绝缘层102、源极S、漏极D、金属氧化物半导体通道层CH以及保护层104。属氧化物半导体通道层CH位于栅极G以及源极S与漏极D之间。像素电极PE与漏极D电性连接。
承上所述,由于上述像素结构的薄膜晶体管中的保护层104的含氧官能基成份与金属氧化物半导体通道层CH产生键结,使得金属氧化物半导体通道层CH中的含氧量提高,因而薄膜晶体管的栅极启始电压等于0(Vg=0)具有较低的漏电流。因此,以此薄膜晶体管作为开关元件的像素结构具有较佳的可靠度。
图2A至图2B是根据本发明一实施例的半导体元件的制造流程剖面示意图。请先参照图2A,图2A的实施例与图1A的实施例相似,因此在此与图1A相同的元件以相同的符号表示,且不再重复赘述。图2A的实施例与图1A的实施例不同的处在于金属氧化物半导体通道层CH是形成在栅极上方的绝缘层102上,且源极S以及漏极D是形成在栅极G上方的金属氧化物半导体通道层CH上。
类似地,在图2A的实施例中,在源极S、漏极D是以及金属氧化物半导体通道层CH上形成有保护层104,且形成保护层104的方法与图1的保护层104的形成方法相同或相似。因此,本实施例的保护层104包括主体材料以及含氧化物官能基成份,且含氧官能基成份会与金属氧化物半导体通道层CH产生键结。
换言之,由于图2A的薄膜晶体管中的保护层104的含氧官能基成份与金属氧化物半导体通道层CH产生键结,使得金属氧化物半导体通道层CH中的含氧量提高,因此金属氧化物半导体通道层CH的载子浓度得以降低。如此一来,所述薄膜晶体管的元件特性便转变成增强型,因而可降低栅极启始电压等于0(Vg=0)时的漏电流。
类似地上述的薄膜晶体管可以作为任何电子装置的开关元件。举例来说,上述的薄膜晶体管可以作为显示器中的像素结构的开关元件,说明如下。
请参照图2B,在完成上述的薄膜晶体管之后,可进一步在保护层104中形成接触窗开口C,暴露出漏极D。接着,在绝缘层104上形成像素电极PE,像素电极PE透过接触窗开口C与漏极D电性连接。
承上所述,由于上述像素结构的薄膜晶体管中的保护层104的含氧官能基成份与金属氧化物半导体通道层CH产生键结,使得金属氧化物半导体通道层CH中的含氧量提高,因而薄膜晶体管的栅极启始电压等于0(Vg=0)具有较低的漏电流。因此,以此薄膜晶体管作为开关元件的像素结构具有较佳的可靠度。
当然,本发明还可有其它多种实施例,在不背离本发明精神及其实质的情况下,熟悉本领域的技术人员可根据本发明作出各种相应的改变和变形,但这些相应的改变和变形都应属于本发明权利要求的保护范围。

Claims (17)

1.一种半导体元件的制造方法,其特征在于,包括:
在一基板上形成一栅极;
在该栅极上形成一绝缘层;
在该绝缘层上形成一金属氧化物半导体通道层;
在该绝缘层上形成一源极以及一漏极;以及
在该基板上形成一保护层,覆盖该金属氧化物半导体通道层,其中形成该保护层的方法包括:
制备一保护材料混合物,其包括一主体材料以及一含氧化物官能基成份,其中该含氧化物官能基成份的化学式如式1所示:
R1-O-O-R2    式1
其中R1以及R2分别表示氢(hydrogen)、具有1~20个碳原子的经取代或未经取代的烷基、具有3~20个碳的经取代或未经取代的环烷基、具有6~20个碳原子的经取代或未经取代的芳香族羟基、具有7~20个碳原子的经取代或未经取代的芳烷基或具有7~20个碳原子的经取代或未经取代的烷芳基,或是R1与R2构成具有3~20个碳原子的经取代或未经取代的环烷基;以及
将该保护材料混合物涂布于该金属氧化物半导体通道层上,并以使该保护材料混合物的该含氧化物官能基成份与该金属氧化物半导体通道层产生反应。
2.根据权利要求1所述的半导体元件的制造方法,其特征在于,R1以及R2分别进一步包括直链或分支烷基。
3.根据权利要求1所述的半导体元件的制造方法,其特征在于,R1以及R2分别为经取代的烷基、环烷基、芳香族羟基、芳烷基、烷芳基,或是R1与R2构成经取代的环烷基,且R1以及R2可由一或多个取代基取代,所述取代基选自氢氧基、氧烷基、直链或分支烷基、芳烷基、卤素、酯基、羧基、亚硝酸基、或氨基。
4.根据权利要求1所述的半导体元件的制造方法,其特征在于,该保护材料混合物的该主体材料包括丙烯酸聚合物、环烯烃聚合物、环氧树脂、硅氧烷、氟聚合物、聚酰亚胺或其组合。
5.根据权利要求1所述的半导体元件的制造方法,其特征在于,该保护材料混合物的该含氧化物官能基成份选自:
Figure FSB00000800221300021
式2;
Figure FSB00000800221300022
式3;或
Figure FSB00000800221300023
式4。
6.根据权利要求1所述的半导体元件的制造方法,其特征在于,该含氧化物官能基成份于该保护材料混合物中的比例为0.1wt%~10wt%。
7.根据权利要求1所述的半导体元件的制造方法,其特征在于,更包括在该保护层上形成一像素电极,该像素电极与该漏极电性连接。
8.根据权利要求1所述的半导体元件的制造方法,其特征在于,该金属氧化物半导体通道层包括氧化铟镓锌、氧化锌、氧化锡、氧化铟锌、氧化镓锌、氧化锌锡或氧化铟锡。
9.根据权利要求1所述的半导体元件的制造方法,其特征在于,将该保护材料混合物涂布于该金属氧化物半导体通道层上之后,更包括进行一固化程序,以使该保护材料混合物固化,并使该保护材料混合物的该含氧化物官能基成份与该金属氧化物半导体通道层产生反应。
10.根据权利要求9所述的半导体元件的制造方法,其特征在于,该固化程序包括一加热程序或是一照光程序。
11.根据权利要求1所述的半导体元件的制造方法,其特征在于,该金属氧化物半导体通道层的厚度为50~1200埃,该保护层的厚度为0.2~3.0微米。
12.一种半导体元件,其特征在于,包括:
一栅极;
一绝缘层,覆盖该栅极;
一源极以及一漏极,位于该绝缘层上方;
一金属氧化物半导体通道层,位于该栅极以及该源极与该漏极之间;以及
一保护层,覆盖该金属氧化物半导体通道层以及该源极与该漏极,其特征在于,该保护层包括一主体材料以及一含氧化物官能基成份,该含氧官能基成份与该主体材料产生键结,且该含氧官能基成份与金属氧化物半导体通道层产生键结,
并且,该含氧化物官能基成份的化学式如式1所示:
R1-O-O-R2    式1
其中R1以及R2分别表示氢(hydrogen)、具有1~20个碳原子的经取代或未经取代的烷基、具有3~20个碳的经取代或未经取代的环烷基、具有6~20个碳原子的经取代或未经取代的芳香族羟基、具有7~20个碳原子的经取代或未经取代的芳烷基或具有7~20个碳原子的经取代或未经取代的烷芳基,或是R1与R2构成具有3~20个碳原子的经取代或未经取代的环烷基。
13.根据权利要求12所述的半导体元件,其特征在于,该保护材料混合物的该主体材料包括丙烯酸聚合物、环烯烃聚合物、环氧树脂、硅氧烷、氟聚合物、聚酰亚胺或其组合。
14.根据权利要求12所述的半导体元件,其特征在于,该保护材料混合物的该含氧化物官能基成份选自:
Figure FSB00000800221300031
式2;
Figure FSB00000800221300032
式3;或
Figure FSB00000800221300041
式4。
15.根据权利要求12所述的半导体元件,其特征在于,更包括一像素电极,位在该保护层上,且该像素电极与该漏极电性连接。
16.根据权利要求12所述的半导体元件,其特征在于,该金属氧化物半导体通道层包括氧化铟镓锌、氧化锌、氧化锡、氧化铟锌、氧化镓锌、氧化锌锡或氧化铟锡。
17.根据权利要求12所述的半导体元件,其特征在于,该金属氧化物半导体通道层的厚度为50~1200埃,该保护层的厚度为0.2~3.0微米。
CN 201010529260 2010-10-22 2010-10-22 半导体元件及其制造方法 Active CN102097324B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 201010529260 CN102097324B (zh) 2010-10-22 2010-10-22 半导体元件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 201010529260 CN102097324B (zh) 2010-10-22 2010-10-22 半导体元件及其制造方法

Publications (2)

Publication Number Publication Date
CN102097324A CN102097324A (zh) 2011-06-15
CN102097324B true CN102097324B (zh) 2012-12-12

Family

ID=44130348

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201010529260 Active CN102097324B (zh) 2010-10-22 2010-10-22 半导体元件及其制造方法

Country Status (1)

Country Link
CN (1) CN102097324B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI446545B (zh) * 2011-08-30 2014-07-21 Au Optronics Corp 顯示面板之薄膜電晶體及其製作方法
CN106992116B (zh) * 2017-04-20 2019-10-11 京东方科技集团股份有限公司 制造半导体器件的方法、阵列基板和显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007158146A (ja) * 2005-12-07 2007-06-21 Toppan Printing Co Ltd 半導体デバイスおよびその製造方法
CN101548389A (zh) * 2006-12-05 2009-09-30 佳能株式会社 底栅型薄膜晶体管、其制造方法及显示装置
CN101800248A (zh) * 2009-02-09 2010-08-11 索尼公司 薄膜晶体管和显示器件

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101413655B1 (ko) * 2007-11-30 2014-08-07 삼성전자주식회사 산화물 반도체 박막 트랜지스터의 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007158146A (ja) * 2005-12-07 2007-06-21 Toppan Printing Co Ltd 半導体デバイスおよびその製造方法
CN101548389A (zh) * 2006-12-05 2009-09-30 佳能株式会社 底栅型薄膜晶体管、其制造方法及显示装置
CN101800248A (zh) * 2009-02-09 2010-08-11 索尼公司 薄膜晶体管和显示器件

Also Published As

Publication number Publication date
CN102097324A (zh) 2011-06-15

Similar Documents

Publication Publication Date Title
US10403757B2 (en) Top-gate self-aligned metal oxide semiconductor TFT and method of making the same
CN105552027B (zh) 阵列基板的制作方法及阵列基板
CN102184967B (zh) 薄膜晶体管
JP2020167416A (ja) 半導体装置
JP2021036610A (ja) トランジスタ
TWI548054B (zh) 顯示裝置
CN104170069B (zh) 半导体器件及其制造方法
JP2020170849A (ja) 半導体装置
TWI575752B (zh) 電晶體的製造方法
CN102082170A (zh) 非晶态氧化物半导体材料、场效应晶体管和显示装置
KR20120050912A (ko) 반도체 장치 및 그 제조 방법
CN106129086B (zh) Tft基板及其制作方法
CN103730346A (zh) 一种薄膜晶体管及其制备方法、阵列基板、显示装置
CN102064109B (zh) 薄膜晶体管及其制造方法
CN105405808A (zh) 制作光学感测元件与薄膜晶体管元件的方法
CN104756253A (zh) 半导体设备、显示单元以及电子装置
CN106356306A (zh) 顶栅型薄膜晶体管的制作方法及顶栅型薄膜晶体管
CN102646715A (zh) 薄膜晶体管及其制造方法
US20110189818A1 (en) Method for forming oxide thin film transistor
CN105206677A (zh) 氧化物半导体薄膜晶体管及其制作方法
CN102097324B (zh) 半导体元件及其制造方法
CN104157610A (zh) 氧化物半导体tft基板的制作方法及其结构
CN107221563A (zh) 一种底栅自对准结构金属氧化物薄膜晶体管及其制备方法
CN101976650B (zh) 薄膜晶体管及其制造方法
US10714514B2 (en) Back-channel-etched TFT substrate

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant