JPH0261620A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JPH0261620A JPH0261620A JP63212462A JP21246288A JPH0261620A JP H0261620 A JPH0261620 A JP H0261620A JP 63212462 A JP63212462 A JP 63212462A JP 21246288 A JP21246288 A JP 21246288A JP H0261620 A JPH0261620 A JP H0261620A
- Authority
- JP
- Japan
- Prior art keywords
- signal line
- video signal
- liquid crystal
- crystal display
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 47
- 238000005530 etching Methods 0.000 claims abstract description 18
- 239000004065 semiconductor Substances 0.000 claims abstract description 9
- 238000000206 photolithography Methods 0.000 claims abstract description 7
- 239000010408 film Substances 0.000 claims description 74
- 239000010409 thin film Substances 0.000 claims description 12
- 238000005516 engineering process Methods 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 5
- 239000011521 glass Substances 0.000 description 13
- 239000000758 substrate Substances 0.000 description 13
- 230000001681 protective effect Effects 0.000 description 9
- 239000004020 conductor Substances 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 8
- 239000002689 soil Substances 0.000 description 7
- 238000000034 method Methods 0.000 description 6
- 238000004544 sputter deposition Methods 0.000 description 6
- 230000007547 defect Effects 0.000 description 5
- 239000011159 matrix material Substances 0.000 description 4
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 3
- 102100036464 Activated RNA polymerase II transcriptional coactivator p15 Human genes 0.000 description 3
- 101000713904 Homo sapiens Activated RNA polymerase II transcriptional coactivator p15 Proteins 0.000 description 3
- 229910004444 SUB1 Inorganic materials 0.000 description 3
- 239000002131 composite material Substances 0.000 description 3
- 239000000975 dye Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 239000004925 Acrylic resin Substances 0.000 description 2
- 229920000178 Acrylic resin Polymers 0.000 description 2
- 229910018888 PSV2 Inorganic materials 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- XMPZTFVPEKAKFH-UHFFFAOYSA-P ceric ammonium nitrate Chemical compound [NH4+].[NH4+].[Ce+4].[O-][N+]([O-])=O.[O-][N+]([O-])=O.[O-][N+]([O-])=O.[O-][N+]([O-])=O.[O-][N+]([O-])=O.[O-][N+]([O-])=O XMPZTFVPEKAKFH-UHFFFAOYSA-P 0.000 description 2
- 238000004043 dyeing Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- HTXDPTMKBJXEOW-UHFFFAOYSA-N iridium(IV) oxide Inorganic materials O=[Ir]=O HTXDPTMKBJXEOW-UHFFFAOYSA-N 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000009194 climbing Effects 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Liquid Crystal (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、液晶表示装置、特に、アクティブ・マトリッ
クス方式で構成される液晶表示装置に適用して有効な技
術に関するものである。
クス方式で構成される液晶表示装置に適用して有効な技
術に関するものである。
アクティブ・マトリックス方式の液晶表示装置の液晶表
示部にはマトリックス状に複数の画素を配置している。
示部にはマトリックス状に複数の画素を配置している。
各画素は水平方向に延在する複数の走査信号線(ゲート
信号線)とそれと交差する垂直方向に延在、する複数の
映像信号線(ドレイン信号線)とで周囲を囲まれた領域
内に配置されている。前記走査信号線の一端部には走査
信号が印加される外部端子が、映像信号線の一端部には
映像信号が印加される外部端子が夫々接続されている。
信号線)とそれと交差する垂直方向に延在、する複数の
映像信号線(ドレイン信号線)とで周囲を囲まれた領域
内に配置されている。前記走査信号線の一端部には走査
信号が印加される外部端子が、映像信号線の一端部には
映像信号が印加される外部端子が夫々接続されている。
各外部端子は液晶表示部の外周に配列されている。
前記各画素は薄膜トランジスタ(TPT)と透明画素電
極との直列回路で構成されている。薄膜トランジスタは
ゲート電極上にゲート絶縁膜、半導体層(チャネル形成
領域)、ソース電極及びドレイン電極を順次積層して構
成されている。ソース電極は透明画素電極に電気的に接
続されている。ドレイン電極は前記映像信号線と一体に
構成され電気的に接続されている。前記ゲート電極は走
査信号線に一体に構成され電気的に接続されている。
極との直列回路で構成されている。薄膜トランジスタは
ゲート電極上にゲート絶縁膜、半導体層(チャネル形成
領域)、ソース電極及びドレイン電極を順次積層して構
成されている。ソース電極は透明画素電極に電気的に接
続されている。ドレイン電極は前記映像信号線と一体に
構成され電気的に接続されている。前記ゲート電極は走
査信号線に一体に構成され電気的に接続されている。
この種の液晶表示装置は、特開昭59−22030号公
報に記載されるように、映像信号線の外部端子に接続す
る部分を映像信号線の幅寸法に比べて部分的に太く形成
している。この映像信号線の幅寸法が太く形成された部
分はゲート絶縁膜に相当する絶縁膜の端部に形成された
段差部分を乗り越えるように形成されている。つまり、
映像信号線は、前記段差部分の乗り越えによる断線を防
止し、映像信号線に接続された複数の画素が使用不可能
になる所謂線欠陥を低減できる特徴がある。
報に記載されるように、映像信号線の外部端子に接続す
る部分を映像信号線の幅寸法に比べて部分的に太く形成
している。この映像信号線の幅寸法が太く形成された部
分はゲート絶縁膜に相当する絶縁膜の端部に形成された
段差部分を乗り越えるように形成されている。つまり、
映像信号線は、前記段差部分の乗り越えによる断線を防
止し、映像信号線に接続された複数の画素が使用不可能
になる所謂線欠陥を低減できる特徴がある。
前述の液晶表示装置の映像信号線はフォトリソグラフィ
技術(写真蝕刻技術)で形成されている。
技術(写真蝕刻技術)で形成されている。
つまり、導電膜上にフォトレジスト膜でエツチングマス
クを形成し、このエツチングマスクを用いて前記導電膜
を所定の平面形状でエツチングすることにより、映像信
号線は形成されている。しかしながら、映像信号線の段
差部分は幅寸法が太いので、この映像信号線の段差部分
とエツチングマスクとの界面に線膨張係数の違いによる
応力が増大し、前記界面が剥離する現象が多発した。こ
のため、前記エツチングの際に前記剥離された界面にエ
ツチング液が浸入し、サイドエツチングにより映像信号
線が断線するという問題点があった。
クを形成し、このエツチングマスクを用いて前記導電膜
を所定の平面形状でエツチングすることにより、映像信
号線は形成されている。しかしながら、映像信号線の段
差部分は幅寸法が太いので、この映像信号線の段差部分
とエツチングマスクとの界面に線膨張係数の違いによる
応力が増大し、前記界面が剥離する現象が多発した。こ
のため、前記エツチングの際に前記剥離された界面にエ
ツチング液が浸入し、サイドエツチングにより映像信号
線が断線するという問題点があった。
この映像信号線の断線は、液晶表示装置に特有な線欠陥
となり、液晶表示装置の製造上の歩留りを低下させる。
となり、液晶表示装置の製造上の歩留りを低下させる。
本発明の目的は、液晶表示装置において、信号配線の段
差部分の断線を防止することが可能な技術を提供するこ
とにある。
差部分の断線を防止することが可能な技術を提供するこ
とにある。
本発明の他の目的は、前記液晶表示装置において、液晶
表示装置に特有な線欠陥を防止し、製造上の歩留りを低
減することが可能な技術を提供することにある。
表示装置に特有な線欠陥を防止し、製造上の歩留りを低
減することが可能な技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述及び添付図面によって明らかになるであろ
う。
明細書の記述及び添付図面によって明らかになるであろ
う。
本願において開示される発明のうち、代表的なものの概
要を簡単に説明すれば、下記のとおりである。
要を簡単に説明すれば、下記のとおりである。
液晶表示装置において、少なくとも映像信号線(又は走
査信号線)の段差部を乗り越える部分を複数本の信号配
線に分岐する。
査信号線)の段差部を乗り越える部分を複数本の信号配
線に分岐する。
上述した手段によれば、前記映像信号線の段差部を乗り
越える部分の表面々積を縮小し、映像信号線とフォトレ
ジスト膜(エツチングマスク)との界面に作用する応力
を低減したので、前記界面の剥離に起因する映像信号線
の断線を防止することができる。
越える部分の表面々積を縮小し、映像信号線とフォトレ
ジスト膜(エツチングマスク)との界面に作用する応力
を低減したので、前記界面の剥離に起因する映像信号線
の断線を防止することができる。
この結果、液晶表示装置に特有の線欠陥を防止すること
ができるので、液晶表示装置の製造上の歩留りを向上す
ることができる。
ができるので、液晶表示装置の製造上の歩留りを向上す
ることができる。
以下、本発明の構成について、アクティブ・マトリック
ス方式を採用する液晶表示装置に本発明を適用した一実
施例とともに説明する。
ス方式を採用する液晶表示装置に本発明を適用した一実
施例とともに説明する。
なお、実施例を説明するための全図において、同一機能
を有するものは同一符号を付け、その繰り返しの説明は
省略する。
を有するものは同一符号を付け、その繰り返しの説明は
省略する。
本発明の一実施例である液晶表示装置の液晶表示部を第
1図(要部平面図)で示し、第1図の■−■切断線で切
った断面を第2図で示す。
1図(要部平面図)で示し、第1図の■−■切断線で切
った断面を第2図で示す。
第1図及び第2図に示すように、液晶表示装置は、1.
1[mml程度の厚さを有する下部透明ガラス基板SU
B 1の内側(液晶側)の表面上に薄膜トランジスタT
PTを有している。薄膜トランジスタTPTは、主に、
ゲート電極GT、ゲート絶縁膜として使用される絶縁膜
GI、チャネル形成領域として使用されるi型半導体層
AS、ソース電極(又はドレイン電極)SDI、ドレイ
ン電極(又はソース電極)SD2で構成されている。
1[mml程度の厚さを有する下部透明ガラス基板SU
B 1の内側(液晶側)の表面上に薄膜トランジスタT
PTを有している。薄膜トランジスタTPTは、主に、
ゲート電極GT、ゲート絶縁膜として使用される絶縁膜
GI、チャネル形成領域として使用されるi型半導体層
AS、ソース電極(又はドレイン電極)SDI、ドレイ
ン電極(又はソース電極)SD2で構成されている。
前記ゲート電極GTは例えばスパッタ法で堆積した約1
100r人]程度の膜厚のCr膜で形成されている。ゲ
ート電極GTは、走査信号線(ゲート信号線又は水平信
号4りGLと同一製造工程(同一導電層)で形成され、
走査信号線GLに一体化されている。走査信号線OLは
例えば前記Cr膜上にAQ−8i膜を積層した複合膜で
形成されている。AQ−8i膜は、スパッタ法で堆積し
、約1000r人]程度の膜厚で形成する。このAQ−
8i膜は、主に走査信号線GLの抵抗値を低減し、走査
信号の伝達速度を速くするように構成されている。前記
ゲート電極GTは走査信号線GLのうちの下層のCr膜
と一体に構成されている。走査信号線OLは、第1図に
示すように水平方向に延在しており、図示していないが
垂直方向に複数本配置されている。
100r人]程度の膜厚のCr膜で形成されている。ゲ
ート電極GTは、走査信号線(ゲート信号線又は水平信
号4りGLと同一製造工程(同一導電層)で形成され、
走査信号線GLに一体化されている。走査信号線OLは
例えば前記Cr膜上にAQ−8i膜を積層した複合膜で
形成されている。AQ−8i膜は、スパッタ法で堆積し
、約1000r人]程度の膜厚で形成する。このAQ−
8i膜は、主に走査信号線GLの抵抗値を低減し、走査
信号の伝達速度を速くするように構成されている。前記
ゲート電極GTは走査信号線GLのうちの下層のCr膜
と一体に構成されている。走査信号線OLは、第1図に
示すように水平方向に延在しており、図示していないが
垂直方向に複数本配置されている。
前記走査信号線OLの少なくとも一端部は図示しないが
液晶表示装置の液晶表示部の外周部分において外部端子
GPに接続されている。この外部端子GPには走査信号
が印加されるように構成されている。
液晶表示装置の液晶表示部の外周部分において外部端子
GPに接続されている。この外部端子GPには走査信号
が印加されるように構成されている。
前記絶縁膜GIは、前記外部端子GP(後述する外部端
子DPも同轡に)を除き、ゲート電極GT及び走査信号
線OLの上層に形成されている。
子DPも同轡に)を除き、ゲート電極GT及び走査信号
線OLの上層に形成されている。
絶縁膜GIは、例えばプラズマCVD法で堆積させた窒
化珪素膜を用い、約3500[入]程度の膜厚で形成さ
れている。
化珪素膜を用い、約3500[入]程度の膜厚で形成さ
れている。
i型土導体層ASはゲート絶縁膜GIの上層に島形状で
構成されている。i型土導体層ASは、CVD法で堆積
させた非晶質珪素膜又、は多結晶珪素膜で形成し、約2
500[人コ程度の膜厚で形成されている。i型土導体
層ASは主に薄膜トランジスタTPTのチャネル形成領
域として使用されている。
構成されている。i型土導体層ASは、CVD法で堆積
させた非晶質珪素膜又、は多結晶珪素膜で形成し、約2
500[人コ程度の膜厚で形成されている。i型土導体
層ASは主に薄膜トランジスタTPTのチャネル形成領
域として使用されている。
ソース電極SD1、ドレイン電極SD2の夫々はi型半
導体層As上に夫々離隔して設けられている。ソース電
極SDIとドレイン電極SD2とは回路のバイアス極性
が変ると動作上ソースとドレインが入れ替わる。つまり
、薄膜トランジスタTPTは絶縁ゲート型電界効果トラ
ンジスタFETと同様に双方向性で構成されている。
導体層As上に夫々離隔して設けられている。ソース電
極SDIとドレイン電極SD2とは回路のバイアス極性
が変ると動作上ソースとドレインが入れ替わる。つまり
、薄膜トランジスタTPTは絶縁ゲート型電界効果トラ
ンジスタFETと同様に双方向性で構成されている。
ソース電極soi、 ドレイン電極SD2の夫々は、
同一製造工程で形成されており、明確に断面構造を示し
ていないが例えばi型土導体層ASに接触する下層側か
ら n+型型厚導体層Cr膜、AQ−5i膜を順次積層
した複合膜で構成されている。n°型型半体体層、非晶
質珪素膜又は多結晶珪素膜で形成され、約500[人]
程度の膜厚で形成されている。n0型半導体層はi型土
導体層ASとCr膜との接触抵抗値を低減するように構
成されている。前記Cr膜は1例えばスパッタ法で堆積
し、約600[人]程度の膜厚で形成する。AQ−5i
膜は、例えばスパッタ法で堆積し、約3500c人]程
度の膜厚で形成する。Afi−8i膜は、主に映像信号
11DLの抵抗値を低減し、映像信号の伝達速度を速く
するように構成されている。
同一製造工程で形成されており、明確に断面構造を示し
ていないが例えばi型土導体層ASに接触する下層側か
ら n+型型厚導体層Cr膜、AQ−5i膜を順次積層
した複合膜で構成されている。n°型型半体体層、非晶
質珪素膜又は多結晶珪素膜で形成され、約500[人]
程度の膜厚で形成されている。n0型半導体層はi型土
導体層ASとCr膜との接触抵抗値を低減するように構
成されている。前記Cr膜は1例えばスパッタ法で堆積
し、約600[人]程度の膜厚で形成する。AQ−5i
膜は、例えばスパッタ法で堆積し、約3500c人]程
度の膜厚で形成する。Afi−8i膜は、主に映像信号
11DLの抵抗値を低減し、映像信号の伝達速度を速く
するように構成されている。
前記映像信号線DLはソース電極SDI及びドレイン電
極SD2と同様にCr膜、Afl−8i膜の夫々を順次
積層した複合膜で形成されている。
極SD2と同様にCr膜、Afl−8i膜の夫々を順次
積層した複合膜で形成されている。
映像信号線DLは、第1図に示すように走査信号線GL
と交差する垂直方向に延在し、水平方向に複数本配置さ
れている。ドレイン電極SD2は映像信号線DLと一体
に構成され電気的に接続されており、見かけ上、ドレイ
ン電極SD2は映像信号線DLの一部として見ることが
できる。
と交差する垂直方向に延在し、水平方向に複数本配置さ
れている。ドレイン電極SD2は映像信号線DLと一体
に構成され電気的に接続されており、見かけ上、ドレイ
ン電極SD2は映像信号線DLの一部として見ることが
できる。
前記ソース電極SDIには、画素毎に設けられた透明電
極(透明画素電極)ITOIが接続されている。透明電
極ITOIは液晶表示部の画素電極の一方を構成する。
極(透明画素電極)ITOIが接続されている。透明電
極ITOIは液晶表示部の画素電極の一方を構成する。
透明電極ITOIは絶縁膜GI上に設けられている。透
明電極ITOIは、例えばスパッタ法で堆積し、約12
00E人コ程度の膜厚で形成する。
明電極ITOIは、例えばスパッタ法で堆積し、約12
00E人コ程度の膜厚で形成する。
第1図及び第2図に示すように、ソース電極SD1.ド
レイン電極5D2(映像信号線DL)の夫々は段差部を
乗り越えるように形成されている。
レイン電極5D2(映像信号線DL)の夫々は段差部を
乗り越えるように形成されている。
この段差部は薄膜トランジスタTPTのチャネル形成領
域であるi型土導体層ASの端部で形成されている。実
際には、前記段差部は、i型土導体層ASの端部で形成
される段差部に、ゲート電極GTの端部で形成される段
差部を加算した高さで形成されている。このソース電極
SDI、ドレイン電極SD2の夫々の段差部分は、第1
図に示すように、複数の電極(信号配線)として分岐さ
せている。分岐された個々の電極は夫々独立的に段差部
を乗り越えるように構成されており、この分岐された個
々の電極は表面々積を低減するようになっている0本実
施例においてはソース電極SD1、ドレイン電極SD2
の夫々の段差部分は3個の電極に分岐されているが、本
発明はこの数に限定されず、表面々積を小さくするため
に、2個又は4個の電極に分岐してもよい。
域であるi型土導体層ASの端部で形成されている。実
際には、前記段差部は、i型土導体層ASの端部で形成
される段差部に、ゲート電極GTの端部で形成される段
差部を加算した高さで形成されている。このソース電極
SDI、ドレイン電極SD2の夫々の段差部分は、第1
図に示すように、複数の電極(信号配線)として分岐さ
せている。分岐された個々の電極は夫々独立的に段差部
を乗り越えるように構成されており、この分岐された個
々の電極は表面々積を低減するようになっている0本実
施例においてはソース電極SD1、ドレイン電極SD2
の夫々の段差部分は3個の電極に分岐されているが、本
発明はこの数に限定されず、表面々積を小さくするため
に、2個又は4個の電極に分岐してもよい。
前記ソース電極SDI、ドレイン電極SD2及び映像信
号線DLはフォトリソグラフィ(写真蝕刻)技術で形成
されている。つまり、これらの電極及び配線は、Cr膜
、A Q −S i膜等で形成された導電膜上にフォト
レジスト膜で形成されたエツチングマスクを形成し、こ
のエツチングマスクを用いて前記導電膜を所定の平面形
状でエツチングすることにより形成することができる。
号線DLはフォトリソグラフィ(写真蝕刻)技術で形成
されている。つまり、これらの電極及び配線は、Cr膜
、A Q −S i膜等で形成された導電膜上にフォト
レジスト膜で形成されたエツチングマスクを形成し、こ
のエツチングマスクを用いて前記導電膜を所定の平面形
状でエツチングすることにより形成することができる。
Cr膜のエッチャントは例えば硝酸第2セリウムアンモ
ニウム溶液である。A 11−8 i膜のエッチャント
は例えばリン酸、硝酸及び酢酸の混合溶液である。
ニウム溶液である。A 11−8 i膜のエッチャント
は例えばリン酸、硝酸及び酢酸の混合溶液である。
このように、フォトリソグラフィ技術で形成されるソー
ス電極SDI、ドレイン電極SD2.映像信号線DLの
夫々がi型半導体層Asの端部等に形成される段差部を
乗り越える液晶表示装置において、前記ソース電極SD
I、ドレイン電極SD2、映像信号線DLの夫々の前記
段差部分を複数本の電極や信号配線に分岐することによ
り、前記ソース電極SDI、ドレイン電極SD2.映像
信号線DLの夫々の段差部を乗り越える部分の表面々積
を縮小し、フォトリソグラフィ工程中においてそれらの
表面とフォトレジスト膜(エツチングマスク)との界面
に作用する応力を低減し、前記界面の接着性を向上する
ことができるので、前記界面にエツチング液が浸入する
ことを防止し。
ス電極SDI、ドレイン電極SD2.映像信号線DLの
夫々がi型半導体層Asの端部等に形成される段差部を
乗り越える液晶表示装置において、前記ソース電極SD
I、ドレイン電極SD2、映像信号線DLの夫々の前記
段差部分を複数本の電極や信号配線に分岐することによ
り、前記ソース電極SDI、ドレイン電極SD2.映像
信号線DLの夫々の段差部を乗り越える部分の表面々積
を縮小し、フォトリソグラフィ工程中においてそれらの
表面とフォトレジスト膜(エツチングマスク)との界面
に作用する応力を低減し、前記界面の接着性を向上する
ことができるので、前記界面にエツチング液が浸入する
ことを防止し。
ソース電極SD1、ドレイン電極SD2.映像信号線D
Lの夫々の段差部分がサイドエツチングされ断線するこ
とを防止することができる。この結果、液晶表示装置に
特有の線欠陥を防止することができるので、液晶表示装
置の製造上の歩留りを向上することができる。
Lの夫々の段差部分がサイドエツチングされ断線するこ
とを防止することができる。この結果、液晶表示装置に
特有の線欠陥を防止することができるので、液晶表示装
置の製造上の歩留りを向上することができる。
前記映像信号線DLの少なくとも一端部は、前記外部端
子GPと同様に、第3図(外部端子領域の要部平面図)
に示すように、液晶表示装置の液晶表示部の外周部分に
おいて外部端子DPに接続されている。この外部端子D
Pには映像信号が印加されるように構成されている。外
部端子DPは下部透明ガラス基板SUB 1の表面に複
数配列されている。外部端子DPは映像信号線DLと一
体に構成され略同−製造工程で形成されている。
子GPと同様に、第3図(外部端子領域の要部平面図)
に示すように、液晶表示装置の液晶表示部の外周部分に
おいて外部端子DPに接続されている。この外部端子D
Pには映像信号が印加されるように構成されている。外
部端子DPは下部透明ガラス基板SUB 1の表面に複
数配列されている。外部端子DPは映像信号線DLと一
体に構成され略同−製造工程で形成されている。
この映像信号線DLの外部端子DPとの接続部分(液晶
表示部と外部端子領域との境界部分)は映像信号線DL
の下層に形成された絶縁膜GIの端部に形成された段差
部を乗り越えるように構成されている。この映像信号線
DLの段差部分は、前記ソース電極SD1. ドレイン
電極SD2、映像信号線DLの夫々と同様に、複数本の
信号配線に分岐されている。つまり、映像信号線DLの
段差部分は断線を防止できるように構成されている。
表示部と外部端子領域との境界部分)は映像信号線DL
の下層に形成された絶縁膜GIの端部に形成された段差
部を乗り越えるように構成されている。この映像信号線
DLの段差部分は、前記ソース電極SD1. ドレイン
電極SD2、映像信号線DLの夫々と同様に、複数本の
信号配線に分岐されている。つまり、映像信号線DLの
段差部分は断線を防止できるように構成されている。
前記薄膜トランジスタTPT及び透明電極IrO2上に
は保護膜psvtが設けられている。保護膜PSVIは
、主に薄膜トランジスタTPTを湿気等から保護するた
めに形成されており、透明性が高くしかも耐湿性の良い
ものを使用する。保護IEiPSV1は、例えばプラズ
マCVD法で堆積した酸化珪素膜や窒化珪素膜で形成さ
れ、約10oooc人]程度の膜厚で形成されている。
は保護膜psvtが設けられている。保護膜PSVIは
、主に薄膜トランジスタTPTを湿気等から保護するた
めに形成されており、透明性が高くしかも耐湿性の良い
ものを使用する。保護IEiPSV1は、例えばプラズ
マCVD法で堆積した酸化珪素膜や窒化珪素膜で形成さ
れ、約10oooc人]程度の膜厚で形成されている。
薄膜トランジスタTFT上の保護膜PSVIの上部には
、外部光がチャネル形成領域として使用されるi型半導
体層ASに入射されないように、遮光膜LSが設けられ
ている。遮光膜LSは、光に対する遮光性が高くしかも
導電性を有するように例えばAQ膜(或はA Q−8i
、 A n−Cu)、Cr[等で形成されており、ス
パッタ法で堆積し1000〜4000[人]程度の膜厚
で形成されている。
、外部光がチャネル形成領域として使用されるi型半導
体層ASに入射されないように、遮光膜LSが設けられ
ている。遮光膜LSは、光に対する遮光性が高くしかも
導電性を有するように例えばAQ膜(或はA Q−8i
、 A n−Cu)、Cr[等で形成されており、ス
パッタ法で堆積し1000〜4000[人]程度の膜厚
で形成されている。
液晶LCは、下部透明ガラス基板SUB 1と上部透明
ガラス基板5UB2との間に形成された空関内に、液晶
分子の向きを設定する下部配向膜○RII及び上部配向
膜0RI2に規定され、封入されている。
ガラス基板5UB2との間に形成された空関内に、液晶
分子の向きを設定する下部配向膜○RII及び上部配向
膜0RI2に規定され、封入されている。
下部配向膜0RIIは下部透明ガラス基板5UBl側の
保護膜psviの上部に形成される。
保護膜psviの上部に形成される。
上部透明ガラス基板5UB2の内側(液晶側)の表面に
は、カラーフィルタFIL、保護膜PSv2、共通透明
電極(共通透明画素電極)IrO2及び前記上部配向膜
0RI2が順次積層して設けられている。
は、カラーフィルタFIL、保護膜PSv2、共通透明
電極(共通透明画素電極)IrO2及び前記上部配向膜
0RI2が順次積層して設けられている。
前記共通透明電極ITO2は、下部透明ガラス基板5U
BI側に画素毎に設けられた透明電極工TOIに対向し
、隣接する他の共通透明電極IT○2と一体に構成され
ている。
BI側に画素毎に設けられた透明電極工TOIに対向し
、隣接する他の共通透明電極IT○2と一体に構成され
ている。
カラーフィルタFILは、アクリル樹脂等の樹脂材料で
形成される染色基材を各画素毎に染料で染め分けること
により形成されている。染料の染め分けは、フォトリソ
グラフィ技術を用いて行っている。
形成される染色基材を各画素毎に染料で染め分けること
により形成されている。染料の染め分けは、フォトリソ
グラフィ技術を用いて行っている。
保護膜PSV2は、前記カラーフィルタFILを異なる
色に染め分けた染料が液晶LCに漏れることを防止する
ために設けられている。保護膜PSV2は1例えば、ア
クリル樹脂、エポキシ樹脂等の透明樹脂材料で形成され
ている。
色に染め分けた染料が液晶LCに漏れることを防止する
ために設けられている。保護膜PSV2は1例えば、ア
クリル樹脂、エポキシ樹脂等の透明樹脂材料で形成され
ている。
この液晶表示装置は、下部透明ガラス基板5UBl側、
上部透明ガラス基板5UB2側の夫々の層を別々に形成
し、その後、上下透明ガラス基板SUB 1及び5UB
2を重ね合せ、両者間に液晶LCを封入することによっ
て組み立てられる。
上部透明ガラス基板5UB2側の夫々の層を別々に形成
し、その後、上下透明ガラス基板SUB 1及び5UB
2を重ね合せ、両者間に液晶LCを封入することによっ
て組み立てられる。
下部透明ガラス基板5UB1.上部透明ガラス基板5U
B2の夫々の外側の表面には偏光板POLが形成されて
いる。
B2の夫々の外側の表面には偏光板POLが形成されて
いる。
以上、本発明者によってなされた発明を、前記実施例に
基づき具体的に説明したが、本発明は、前記実施例に限
定されるものではなく、その要旨を逸脱しない範囲にお
いて種々変更可能であることは勿論である。
基づき具体的に説明したが、本発明は、前記実施例に限
定されるものではなく、その要旨を逸脱しない範囲にお
いて種々変更可能であることは勿論である。
例えば、本発明は、走査信号線が段差部分を乗り越える
構造で構成されている場合、この走査信号線の段差部分
を複数本の信号配線に分岐してもよい。
構造で構成されている場合、この走査信号線の段差部分
を複数本の信号配線に分岐してもよい。
また、本発明は、前記映像信号線の走査信号線と交差す
る部分の段差部分を複数本の信号配線に分岐してもよい
。
る部分の段差部分を複数本の信号配線に分岐してもよい
。
すなわち1本発明は、信号配線や電極が段差部を乗り越
える際に断線する部分を複数本に分岐するものであり、
液晶表示装置においてこのような構造が存在する部分に
は全べて適用することができる。
える際に断線する部分を複数本に分岐するものであり、
液晶表示装置においてこのような構造が存在する部分に
は全べて適用することができる。
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記のとおりであ
る。
て得られる効果を簡単に説明すれば、下記のとおりであ
る。
液晶表示装置において、信号配線の断線を防止すること
ができる。
ができる。
【図面の簡単な説明】
第1図は、本発明の一実施例である液晶表示装置の液晶
表示部を示す要部平面図、 第2図は、前記第1図の■−■切断線で切った断面図。 第3図は、前記第1図に示す液晶表示装置の外部端子領
域を示す要部平面図である。 図中、SUB・・透明ガラス基板、GL・・・走査信号
線、DL・・・映像信号線、GI・・・絶縁膜、GT・
・・ゲート電極、AS・・・i型半導体層、SD1山ソ
ース電極、SD2・・・ドレイン電極、Psv・・・保
護膜、LS・・・遮光膜、LC・・・液晶、TPT・・
・薄膜トランジスタ、GP、DP・・・外部端子である
。 第1図 第3因
表示部を示す要部平面図、 第2図は、前記第1図の■−■切断線で切った断面図。 第3図は、前記第1図に示す液晶表示装置の外部端子領
域を示す要部平面図である。 図中、SUB・・透明ガラス基板、GL・・・走査信号
線、DL・・・映像信号線、GI・・・絶縁膜、GT・
・・ゲート電極、AS・・・i型半導体層、SD1山ソ
ース電極、SD2・・・ドレイン電極、Psv・・・保
護膜、LS・・・遮光膜、LC・・・液晶、TPT・・
・薄膜トランジスタ、GP、DP・・・外部端子である
。 第1図 第3因
Claims (1)
- 【特許請求の範囲】 1、フォトリソグラフィ技術で形成される映像信号線又
は走査信号線が絶縁膜端部等に形成される段差部を乗り
越える液晶表示装置において、前記映像信号線又は走査
信号線の前記段差部分を複数本の信号線に分岐したこと
を特徴とする液晶表示装置。 2、前記映像信号線は、薄膜トランジスタのチャネル形
成領域として使用される半導体層の端部に形成される段
差部を乗り越える部分、外部端子に接続する際に絶縁膜
端部に形成される段差部を乗り越える部分を複数の信号
線に分岐したことを特徴とする特許請求の範囲第1項に
記載の液晶表示装置。 3、前記映像信号線又は走査信号線は、導電膜上にレジ
スト膜で形成されるエッチングマスクを形成し、このエ
ッチングマスクを用いて前記導電膜を所定の平面形状に
エッチングすることにより形成されていることを特徴と
する特許請求の範囲第1項又は第2項に記載の液晶表示
装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63212462A JPH0261620A (ja) | 1988-08-29 | 1988-08-29 | 液晶表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63212462A JPH0261620A (ja) | 1988-08-29 | 1988-08-29 | 液晶表示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0261620A true JPH0261620A (ja) | 1990-03-01 |
Family
ID=16623037
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63212462A Pending JPH0261620A (ja) | 1988-08-29 | 1988-08-29 | 液晶表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0261620A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009044529A1 (ja) | 2007-10-05 | 2009-04-09 | Nec Electronics Corporation | 疎水化多孔質膜の製造方法 |
JP2009211007A (ja) * | 2008-03-06 | 2009-09-17 | Hitachi Displays Ltd | 液晶表示装置 |
JP2010183027A (ja) * | 2009-02-09 | 2010-08-19 | Sony Corp | 薄膜トランジスタおよび表示装置 |
JP2014197679A (ja) * | 2009-03-26 | 2014-10-16 | 株式会社半導体エネルギー研究所 | 半導体装置及び電子機器 |
US10381226B2 (en) | 2016-07-27 | 2019-08-13 | Asm Ip Holding B.V. | Method of processing substrate |
US10381219B1 (en) | 2018-10-25 | 2019-08-13 | Asm Ip Holding B.V. | Methods for forming a silicon nitride film |
-
1988
- 1988-08-29 JP JP63212462A patent/JPH0261620A/ja active Pending
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009044529A1 (ja) | 2007-10-05 | 2009-04-09 | Nec Electronics Corporation | 疎水化多孔質膜の製造方法 |
JP2009211007A (ja) * | 2008-03-06 | 2009-09-17 | Hitachi Displays Ltd | 液晶表示装置 |
JP2010183027A (ja) * | 2009-02-09 | 2010-08-19 | Sony Corp | 薄膜トランジスタおよび表示装置 |
JP2014197679A (ja) * | 2009-03-26 | 2014-10-16 | 株式会社半導体エネルギー研究所 | 半導体装置及び電子機器 |
JP2016012725A (ja) * | 2009-03-26 | 2016-01-21 | 株式会社半導体エネルギー研究所 | 表示装置及び電子機器 |
US9268185B2 (en) | 2009-03-26 | 2016-02-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including transistors and electronic device including the same |
JP2016096360A (ja) * | 2009-03-26 | 2016-05-26 | 株式会社半導体エネルギー研究所 | 表示装置及び電子機器 |
US9576983B2 (en) | 2009-03-26 | 2017-02-21 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and electronic device including the same |
US10460690B2 (en) | 2009-03-26 | 2019-10-29 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and electronic device including the same |
US11114054B2 (en) | 2009-03-26 | 2021-09-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US10381226B2 (en) | 2016-07-27 | 2019-08-13 | Asm Ip Holding B.V. | Method of processing substrate |
US10381219B1 (en) | 2018-10-25 | 2019-08-13 | Asm Ip Holding B.V. | Methods for forming a silicon nitride film |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5966190A (en) | Array substrate for displaying device with capacitor lines having particular connections | |
KR100255592B1 (ko) | 액정 표시 장치 구조 및 그 제조 방법 | |
KR100270468B1 (ko) | 박막소자의 제조방법,액티브 매트릭스 기판,액정표시장치,액티브 매트릭스 기판의 제조방법,및 액정표시장치에 포함되는 능동소자의 정전파괴방지방법 | |
US6614500B2 (en) | Liquid crystal display having a dummy source pad and method for manufacturing the same | |
KR0169385B1 (ko) | 블랙 매트릭스 구조가 가능한 액정용 박막 트랜지스터 기판 및 그 제조방법 | |
US20020126232A1 (en) | Liquid crystal display (LCD) devices having redundant patterns | |
GB2307087A (en) | Liquid crystal displays | |
US7872698B2 (en) | Liquid crystal display with structure resistant to exfoliation during fabrication | |
JPH0261620A (ja) | 液晶表示装置 | |
KR100656900B1 (ko) | 정전기 방전 구조를 가지는 액정 표시 장치용 박막트랜지스터 기판 및 그 제조 방법 | |
JP2735236B2 (ja) | 液晶表示装置の製造方法 | |
JPH09101541A (ja) | 表示装置用アレイ基板及びその製造方法 | |
JPH05323375A (ja) | 液晶表示装置 | |
KR100229610B1 (ko) | 액정표시장치 및 그 제조방법 | |
JPH0267523A (ja) | 液晶表示装置 | |
JPH05119332A (ja) | 液晶表示装置 | |
JPH0534717A (ja) | 液晶表示装置およびその製造方法 | |
JPS63276031A (ja) | 液晶表示装置 | |
JP2002099225A (ja) | 表示装置用アレイ基板及びその製造方法 | |
KR100318540B1 (ko) | 액정표시장치및그제조방법 | |
JPH0258028A (ja) | 液晶表示装置 | |
JPH0227322A (ja) | アクティブマトリクス基板 | |
JPH01284831A (ja) | アクティブマトリックス基板 | |
JPH09113923A (ja) | 液晶表示装置の製造方法 | |
KR100372303B1 (ko) | 액정디스플레이패널및그제조방법 |