CN101768777B - 硅晶片及其制造方法 - Google Patents

硅晶片及其制造方法 Download PDF

Info

Publication number
CN101768777B
CN101768777B CN2009102663681A CN200910266368A CN101768777B CN 101768777 B CN101768777 B CN 101768777B CN 2009102663681 A CN2009102663681 A CN 2009102663681A CN 200910266368 A CN200910266368 A CN 200910266368A CN 101768777 B CN101768777 B CN 101768777B
Authority
CN
China
Prior art keywords
temperature
minute
bmd
concentration
silicon wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2009102663681A
Other languages
English (en)
Other versions
CN101768777A (zh
Inventor
福田真行
中居克彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siltronic AG
Original Assignee
Siltronic AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siltronic AG filed Critical Siltronic AG
Publication of CN101768777A publication Critical patent/CN101768777A/zh
Application granted granted Critical
Publication of CN101768777B publication Critical patent/CN101768777B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02Elements
    • C30B29/06Silicon
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02Heat treatment
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24942Structurally defined web or sheet [e.g., overall dimension, etc.] including components having same physical characteristic in differing degree
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/28Web or sheet containing structurally defined element or component and having an adhesive outermost layer
    • Y10T428/2813Heat or solvent activated or sealable
    • Y10T428/2817Heat sealable
    • Y10T428/2822Wax containing
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/31504Composite [nonstructural laminate]
    • Y10T428/31855Of addition polymer from unsaturated monomers

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Thermal Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本发明提供可以在器件制造过程中同时抑制滑移位错和翘曲的产生的硅晶片及其制造方法。根据本发明的硅晶片是具有八面体BMD的硅晶片。位于比距该硅晶片表面20μm的深度更浅的位置处且对角线长度为200nm以上的BMD的浓度为2×109/cm3以下,而位于比50μm的深度更深的位置处且对角线长度为10nm以上至50nm以下的BMD的浓度为1×1012/cm3以上。

Description

硅晶片及其制造方法
技术领域
本发明涉及硅晶片及其制造方法,其可在半导体晶片制造技术领域,特别是在器件制造过程中抑制滑移位错及翘曲的产生。
背景技术
用作半导体器件等的基材的硅晶片是通过切割硅单晶锭并实施热处理、镜面加工等而制造的。硅单晶锭的制造方法例如是Czochralski法(下面称作CZ法)。因为可以容易地获得大直径的单晶锭并且可以比较容易地控制缺陷,所以CZ法占据硅单晶锭的制造方法的大部分。
通过CZ法拉伸的硅单晶(下面称作“CZ-Si”)中存在称作“向内生长缺陷(grown-in defect)”的晶体缺陷。CZ-Si在晶格之间吸收过饱和状态的氧。然而过饱和氧由于后续实施的热处理(退火)导致称作块体微缺陷(下面称作“BMD”)的微小缺陷。
在硅晶片内形成半导体器件要求在半导体器件形成区域内不存在晶体缺陷。若在形成电路的表面上存在晶体缺陷,则该缺陷部分会引起电路破坏等。另一方面,在硅晶片内部需要存在适当量的BMD。这是因为BMD的作用是吸除会导致半导体器件发生故障的金属杂质等。
为了满足上述要求,采用一种对硅晶片实施高温退火而诱发硅晶片内部的BMD形成固有吸杂层(下面称作“IG层”)方法,消除存在于硅晶片表面上的向内生长缺陷,并形成具有极少量晶体缺陷的裸露区域层(Denuded Zone,下面称作“DZ层”)。
一个具体的实例是,(专利文献1)建议了一种方法,其中对含氮的基材实施高温退火以降低表面上的向内生长缺陷,并在基材内部形成具有氮作为核心的BMD。
然而,因为在热处理期间氧向外扩散,所以通过高温退火过程在硅晶片的上下表面上形成的DZ层的氧浓度极低。因此,抑制位错缺陷在晶片的上下表面上延伸的作用显著降低。因此,由于在退火步骤中导致的在上下表面上的微小损伤,位错缺陷(下面称作“滑移”)容易向块体内延伸。滑移位错的延伸非期望地使硅晶片的强度下降。例如若晶片在由热处理端子等支撑的状态下实施退火,则滑移位错通常从晶片下表面***区域内的支撑部分开始延伸。滑移位错还可能从硅晶片边缘开始延伸。
若硅晶片的强度降低,则在制造步骤中晶片可能会损伤或者破坏。然而DZ层是制造半导体器件必不可少的。具有DZ层及优异强度特性的硅晶片是所期望的。
在专利文献1中记载的现有技术中,并没有考虑硅晶片强度的下降。通过上述方法制得的硅晶片无法避免滑移位错的延伸。
另一方面,为了避免产生滑移位错,还建议一种以高密度产生BMD的方法。
具体而言,(专利文献2)建议了一种硅晶片制造方法,其中对由硅单晶锭切割的基材在氮气或惰性气体或氨气与惰性气体的混合气的气氛中于500℃以上至1200℃以下的温度下实施快速升降温热处理1至600分钟,从而在BMD层中以1×1010/cm3以上的浓度形成尺寸为20nm以下的氧析出核心。(专利文献3)建议了一种硅晶片制造方法,其中在非氧化气氛中对氧浓度为1.2×1018个原子/cm3至1.4×1018个原子/cm3且碳浓度为0.5×1016个原子/cm3至2×1017个原子/cm3的硅晶片在如下条件下实施热处理:1100℃至1250℃的温度;1小时至5小时;及在1100℃至1250℃的温度范围内的升温速率为0.1至1℃/分钟,从而以5×109/cm3以上的浓度形成尺寸为150nm以下的BMD。(专利文献4)建议了一种硅晶片,其中重复若干次热处理以产生高浓度(1×1010/cm3至1×1012/cm3)的BMD。此外,(专利文献5)也建议了一种硅晶片,其中以5×1011/cm3的浓度形成位于深度为距表面50μm的位置处且尺寸为10nm以上至50nm以下的BMD以抑制滑移和翘曲。
专利文献1:特開平10-98047号公报
专利文献2:特開2006-40980号公报
专利文献3:特開2006-269896号公报
专利文献4:特開平08-213403号公报
专利文献5:特開2008-160069号公报
发明内容
然而近年来因为硅晶片直径变大并且半导体器件图案的集成度增加,所以除了产生滑移位错以外,在晶片内产生的翘曲是成问题的。
作为热处理炉已知批式热处理炉和RTA。滑移是由硅晶片边缘下表面与硅晶片支撑部分之间的接触点或者由硅晶片边缘部分引入的。引入的滑移在[110]方向上延伸,有时可能会导致硅晶片损伤或破坏。翘曲是由在热处理时的热扭曲导致硅晶片变形的现象。在赋予硅晶片所期望的特性的热处理之前,通常抑制硅晶片的翘曲至10μm以下。然而若实施热处理,则硅晶片的峰与谷之间的高度差达到几十微米。半导体器件图案无法在晶片表面上正确曝光,导致半导体器件的产率下降。
若晶片直径为200mm以上,则翘曲的问题是明显的。在不考虑表面层的BMD浓度及尺寸的情况下,无法解决特别是批式热处理中的翘曲导致的问题。即使如上所述仅规定在深度为50μm或更大的位置处形成的BMD的尺寸小,仍然无法避免该问题。
通过本发明要解决的问题是提供制造硅晶片的方法,该硅晶片具有适当面积的DZ层并控制BMD密度,其在器件制造过程中可以同时抑制滑移位错和翘曲的产生。
本发明的发明人如实地进行研究以解决该问题。本发明的发明人由此获得以下知识以实现本发明。即在紧邻DZ层下方的BMD中,在深度为50μm或更大的块体内将尺寸为200μm以上的BMD控制在浓度为2×109/m3以下,并将尺寸为10nm以上至50nm以下的BMD控制在密度为1×1012/cm3以上,从而可以抑制在器件制造过程中由批式热处理炉导致的滑移和翘曲的产生。
在批式热处理中,晶片***区域与晶片中心部分之间的温度差上升。由此使晶片变形为凸型或凹型的应力发挥作用。此时的应力在厚度中心处为零,并朝向晶片表面附近的部分增加。另一方面,由于产生翘曲,由BMD产生位错。若BMD的尺寸大,则容易产生位错。因此,若大尺寸的BMD存在于应力大的晶片表面附近,则由BMD产生位错,晶片容易翘曲。本发明的发明人发现,控制存在于晶片内相对更深的位置处(深度为50μm或更大的位置)的BMD的浓度和尺寸对于改善翘曲特性并不重要,而是控制表面层附近(深度为20μm或更小的位置)的BMD的浓度和尺寸非常有效地改善翘曲特性。在先文献1至5中所述的任一传统技术均不涉及控制位于比距表面20μm更浅的位置处的BMD的浓度和尺寸。因此,在传统技术中,无法改善批式热处理中的晶片翘曲特性。
更具体而言,本发明涉及硅晶片及其制造方法,其中在块体内以高浓度析出BMD以抑制滑移位错,并使在批式热处理中产生最大热应力的表面层附近的BMD的尺寸减小以抑制翘曲。本发明包括以下发明(1)至(3)。
(1)具有八面体BMD的硅晶片,其特征在于,位于比距硅晶片表面20μm的深度更浅的位置处且对角线长度为200nm以上的BMD的浓度为2×109/m3以下,而位于比50μm的深度更深的位置处且对角线长度为10nm以上至50nm以下的BMD的浓度为1×1012/cm3以上。
(2)用于制造如(1)所述的硅晶片的方法,其特征在于,基材的氮浓度为5×1014个原子/cm3以上至1×1016个原子/cm3以下,而碳浓度为1×1015个原子/cm3以上至3×1016个原子/cm3以下,对其实施热处理,包括:
(A)低温热处理步骤,其中在650℃以上至750℃以下的温度范围内实施热处理历时30分钟以上至5小时以下的所需时间;
(B)此外,以0.5℃/分钟以上至2℃/分钟以下的升温速率在最高850℃的温度范围内升温的热处理;
(C)在升温步骤之后的降温取出步骤,其中炉温以1℃/分钟以上至10℃/分钟以下的降温速率下降,在炉温为600℃以上至750℃以下时将基材从炉内取出,将基材冷却至室温;及
(D)在降温取出步骤之后的高温热处理,其中将炉温设置到600℃以上至750℃以下,将基材放入该炉中,使该炉温度以5℃/分钟以上至10℃/分钟以下的升温速率在低于1100℃的温度范围内上升,并以1℃/分钟以上至2℃/分钟以下的升温速率在1100℃以上至1250℃以下的温度范围内升温,保持温度在1000℃以上至1250℃以下,从而使间隙氧的扩散长度为50μm以上。
(3)用于制造如(1)所述的硅晶片的方法,其特征在于,基材的氮浓度为5×1014个原子/cm3以上至1×1016个原子/cm3以下,而碳浓度为1×1015个原子/cm3以上至3×1016个原子/cm3以下,对其实施热处理,包括:
(A)低温热处理步骤,其中在650℃以上至750℃以下的温度范围内实施热处理历时30分钟以上至5小时以下的所需时间;
(B)此外,以0.5℃/分钟以上至2℃/分钟以下的升温速率在最高850℃的温度范围内升温的热处理;
(C)此外,高温热处理,其中以5℃/分钟以上至10℃/分钟以下的升温速率在低于1100℃的温度范围内升温,并以1℃/分钟以上至2℃/分钟以下的升温速率在1100℃以上至1250℃以下的温度范围内升温,保持温度在1000℃以上至1250℃以下,从而使间隙氧的扩散长度为50μm以上。
在此情况下,根据本发明,八面体BMD意味着具有被多个{111}面及其他面包围的形状的BMD。这些形状通常包括被8个{111}面包围的形状以及被{111}面和{100}面包围的形状。可能会出现不同于{111}面和{100}面的其他面。
除了八面体以外,存在于晶片内的BMD的形状还包括板状。板状BMD是具有被2个比较大的{100}面及其他面包围的形状的BMD。此外,BMD内部可以具有树状形状。八面体与板状之间的区别如下:在[001]方向上看在[100]方向和[010]方向上的尺寸中,长的尺寸被定义为A,而短的尺寸被定义为B。在此情况下,A/B之比(下面称作“扁平率”)为1.5以下的形状被定义为八面体,而A/B之比大于1.5的形状被定义为板状。因为硅晶片内的BMD的形状不同,所以可以如下方式判断存在于晶片内的BMD的形状是八面体还是板状。即测量存在于晶片内的不同位置上的多个BMD的A/B之比,计算A/B之比的平均值(下面称作“平均扁平率”),及判断该数值是否超过1.5。若该数值超过1.5,则作用在BMD周围的晶格上的扭曲状况彼此不同。因此抑制滑移和翘曲产生的最佳BMD尺寸分布不同于本发明的精神和范围。
在本发明中,八面体BMD的对角线长度是指[100]方向和[010]方向中的较长尺寸A。
根据本发明的硅晶片是具有八面体BMD的硅晶片,其中在距硅晶片表面的深度为20μm的位置处的BMD中,对角线长度为200nm以上的BMD的浓度为2×109/cm3以下,而位于深度为50μm或更大的位置处的BMD中,对角线长度为10nm以上至50nm以下的BMD的浓度为1×1012/cm3以上。因此,使在器件制造过程中滑移和翘曲的产生均极端最小化,可以避免硅晶片在具有DZ层时强度下降,并且可以制造大型(通常为200mm)的高品质器件。
与其中不含BMD的镜面晶片相比,在根据本发明的硅晶片中难以产生滑移位错和翘曲,并且可以获得高吸杂能力。
具体实施方式
下面参考实施例详细描述本发明。
(硅晶片)
根据本发明的硅晶片的特征在于,可使在器件制造过程中滑移和翘曲的产生均极端最小化。
在此情况下,实现本发明的晶片的尺寸(直径和厚度)以及存在/不存在不同元素的掺杂没有特别的限制。这些特征可以根据所需半导体硅晶片的种类适当地加以选择。
使用根据本发明的硅晶片制造的半导体器件没有特别的限制。本发明可以应用于制造各种不同的半导体器件。具体而言,根据本发明的硅晶片可以广泛地应用于制造表面上形成外延层的外延晶片、绝缘体上硅(SOI)晶片、实施过SIMOX(Separation By Implanted Oxygen,注氧隔离)处理的SIMOX晶片或表面上形成SiGe层的SiGe晶片。
根据本发明的硅晶片的特征在于,硅晶片具有八面体BMD,在位于距所述硅晶片表面的深度为20μm的位置处的BMD中,对角线长度为200nm以上的BMD的浓度为2×109/cm3以下,而在位于深度为50μm或更大的位置处的BMD中,对角线长度为10nm以上至50nm以下的BMD的浓度为1×1012/cm3以上。这是本发明的发明人下面解释说明的认识。
换而言之,在包含八面体BMD的硅晶片中,位于距表面的深度为20μm的位置处的BMD影响翘曲特性。此外,位于深度为50μm或更大的位置处的对角线长度为10nm以上至50nm以下的BMD影响抑制滑移的特性。在一般的器件制造过程中,可以使翘曲和滑移的产生极端最小化。以此方式即使在器件制造过程中从晶片支撑部分产生滑移,仍然可以避免滑移穿透硅晶片表面。即使从晶片边缘部分产生滑移,仍然可以避免滑移到达半导体器件形成区域,并且可以避免滑移对器件的负面影响。
若位于深度为50μm或更大的位置处的BMD的对角线长度小于10nm,或者若BMD的浓度小于1×1012/cm3,则BMD难以用作滑移延伸的充分的阻碍。虽然可用作滑移延伸的阻碍的BMD的密度和对角线长度没有上限,但是由于下述的原因,在可由实际的硅晶片实现的范围内,BMD的对角线长度的上限为50nm。换而言之,若存在高浓度的BMD,则几乎所有的固溶氧作为BMD析出。另一方面,作为BMD析出的氧原子的数量不超过溶解在CZ-Si中氧原子的数量,而固溶氧浓度最高为1×1018个原子/cm3。因此,若存在高浓度的BMD,则作为BMD析出的氧原子的浓度可以恒定地约为1×1018个原子/cm3。在此情况下,若BMD浓度上升,则对角线长度减小。换而言之,以特定或更大浓度存在的BMD的对角线长度具有上限,而通过对角线长度大于50nm的BMD无法实现浓度为1×1012/cm3的BMD。因此,可以抑制滑移延伸的BMD的浓度和对角线长度的范围分别是1×1012/cm3以上以及10nm以上至50nm以下。
为此,间隙氧浓度优选为5×1017个原子/cm3以下。另一方面,间隙氧浓度的下限可为约2×1017个原子/cm3。因为很长时间的热处理必须在低温下进行,所以难以进一步降低间隙氧浓度。
在整个晶片表面上实现上述的BMD尺寸分布及间隙氧浓度是所期望的。然而,取决于用途,可以在某些区域内实现所述分布和浓度。例如若仅避免由晶片边缘部分引入的典型滑移,在距离晶片中心为晶片半径的80%或更大的区域内,可以实现上述的BMD尺寸分布和间隙氧浓度。这是因为由晶片边缘部分引入的滑移主要在距离晶片中心为晶片半径的80%或更大的区域内产生。为了仅避免典型晶片的翘曲,可以在晶片半径的80%以内的区域内实现上述的BMD尺寸分布和间隙氧浓度。这是因为在导致翘曲的典型晶片内的高浓度位错通常在晶片半径的80%以内的区域内产生。
根据本发明的硅晶片的优异之处在于,在器件制造过程中产生的滑移和翘曲小。更具体而言,根据本发明的硅晶片,特别是其中如上所述控制BMD并且间隙氧浓度降低的硅晶片的特征在于,在以下热处理中产生的滑移的长度非常小(滑移长度通常为10mm以下,并且在热处理之后获得的翘曲的量为10μm以下)。
换而言之,在器件制造过程中用于评价滑移和阻碍翘曲产生的耐性的测试是如下的热处理,其中保持炉温在900℃,将晶片放入炉中,并在1100℃的温度下保持30分钟。
在该热处理中,在容易产生滑移和翘曲的温度范围内,热应力实际上最大。因此,若避免在该温度范围内以升温/降温速率产生位错,则可以认为根据本发明的硅晶片是在几乎所有的器件制造过程中使滑移和翘曲的产生极端最小化的硅晶片。
为了测定如上所述的BMD的形状、对角线长度和数量,通常可以采用已知的测量方法。更具体而言,给出通过透射电子显微镜(下面称作“TEM”)及红外干涉法及光学析出物分析仪法(Optical PrecipitateProfiler,下面称作“OPP”)而实施的方法。
用于测定和评价晶片的滑移位错和翘曲的量的方法没有限制。通常可以通过已知的方法测量滑移位错和翘曲的量。更具体而言,采用X射线形貌测量滑移位错。可以通过使用NIDEK公司的FT-90A观测和评价翘曲的量。
此外,可用傅里叶变换红外吸收分光法(FTIR)测量间隙氧浓度。
(硅晶片的制造方法)
根据本发明的硅晶片具有如上所述的特征。因此,可以任意采用用于制造具有所述特征的硅晶片的方法。具体而言,通过适当地控制单晶生长条件(晶体拉伸速率、晶体冷却速率、坩埚旋转、气流等)及热处理条件(热处理温度、时间、升降温等)可制造具有上述特征的硅晶片。
在本发明中,特别优选逐步地热处理基材。
在此情况下,基材是指尚未实施热处理的硅晶片,也是指从单晶锭切割下并且除了热处理之外还实施诸如倒角的步骤的基材。
尺寸(直径、厚度等)以及存在/不存在不同元素的掺杂没有特别的限制,可以根据所需硅晶片的种类和性能适当地选择尺寸和存在/不存在掺杂。
基材中所含的间隙氧浓度可以是通过CZ法在通常条件下实施的硅单晶生长时硅中所含的氧浓度。若通过下述的热处理制造基材,则该浓度优选在8.0×1017个原子/cm3以上至9.5×1017个原子/cm3以下的范围内。若氧浓度在该范围以外,则无法以高浓度形成BMD,而大尺寸的BMD非期望地具有高浓度。
在本发明中,分离的热处理更优选包含(A)低温热处理,其中在650℃以上至750℃以下的温度范围内实施热处理历时30分钟以上至5小时以下的所需时间;(B)此外,以0.5℃/分钟以上至2℃/分钟以下的升温速率升温至最高850℃的热处理;(C)在升温步骤之后的降温取出步骤,其中炉温以1℃/分钟以上至10℃/分钟以下的降温速率下降,在炉温为600℃以上至750℃以下时将基材从炉内取出,将基材冷却至室温;及(D)在降温取出步骤之后的高温热处理,其中将炉温设置到600℃以上至750℃以下,将晶片放入炉中,使炉温以5℃/分钟以上至10℃/分钟以下的升温速率在最高1100℃的温度范围内上升,并以1℃/分钟以上至2℃/分钟以下的升温速率在1100℃以上至1250℃以下的温度范围内升温,保持温度在1000℃以上至1250℃以下,从而使间隙氧的扩散长度为50μm以上。
本发明中的批式热处理(一括熱処理)更优选包括(A)低温热处理,其中在650℃以上至750℃以下的温度范围内实施热处理历时30分钟以上至5小时以下;(B)此外,以0.5℃/分钟以上至2℃/分钟以下的升温速率升温至最高800℃的热处理;及(C)此外,高温热处理,其中以5℃/分钟以上至10℃/分钟以下的升温速率在低于1100℃的温度范围内升温,并以1℃/分钟以上至2℃/分钟以下的升温速率在1100℃以上至1250℃以下的温度范围内升温,恒定地保持温度在1000℃以上至1250℃以下,从而使间隙氧的扩散长度为50μm以上。
在步骤(A)中,因为若热处理温度低于650℃,则氧的扩散不足,BMD的形成不充分,所以是不优选的。另一方面,若温度超过750℃,则热处理几乎不影响BMD的最优化,而且浪费非期望地增多。若热处理时间短于30分钟,则形成BMD核心所需的时间不足。若时间超过5小时,则产率非期望地大幅下降。
此外,在步骤(B)中,若升温步骤中的升温速率低于0.5℃/分钟,则无法确保稳定的升温速率。若升温速率超过2℃/分钟,则析出的BMD会非期望地消失。
此外,高温热处理步骤(D)用于向外扩散间隙氧以形成DZ层。在该步骤中,若保持温度低于1000℃,则需要长时间以向外扩散间隙氧从而降低产率,所以是不优选的。若保持温度超过1250℃,则退火炉的部件非期望地严重损坏。间隙氧的扩散长度是基于该步骤中的温度和时间计算的数值。具体而言,该数值可以根据以下等式(i)计算
间隙氧的扩散长度(μm)=2×104×(D×时间(秒))0.5    (i)
其中,
D(cm2/秒)=0.17×exp(-2.53÷8.62×10-5÷温度(K))。
以此方式获得扩散长度为50μm以上的热处理优选形成宽度为5μm以上的大尺寸DZ层。
若使用两个热处理炉及在不同的炉中分别实施低温热处理和高温热处理,则将取出步骤加至热处理中。若各个热处理优选在不同的炉中实施以提高产率,则优选加入降温取出步骤以将热处理分成低温热处理和高温热处理。
在降温取出步骤中的降温速率优选为可由一般的炉实现的1℃/分钟以上至10℃/分钟以下。因为将基材从炉内取出时炉温低于600℃会导致炉的加热器的寿命缩短,所以是非期望的。因为超过750℃的温度会导致炉的部件损坏,所以是非期望的。
出于与降温取出步骤相同的原因,在高温热处理中放入晶片时的炉温低于600℃是非期望的,高于750℃也是非期望的。最高至1100℃的升温速率优选为可由一般的炉实现的5℃/分钟以上至10℃/分钟以下,而在1100℃以上至1250℃以下的温度范围内的升温速率优选为1℃/分钟以上至2℃/分钟以下。在1000℃以上的热处理中的温度和氧的扩散长度的范围如上所述。在实施高温热处理之后的降温速率和取出温度没有特别的限制。
用于实施上述一系列热处理的装置没有特别的限制,优选可以使用公知的装置。具体而言,可以使用通常的批式垂直炉、具有氧吹扫功能的批式垂直炉等。
在根据本发明的制造方法中,上述基材优选包含氮。这是因为在上述基材包含氮时翘曲被抑制到更低的水平(通常为15μm以下)。通过以此方式进一步抑制翘曲,可以制造具有更高性能的器件。
为此添加的氮的浓度优选为5×1014个原子/cm3以上至1×1016个原子/cm3以下。若浓度超过该范围,则会发生多晶化并降低产率,所以是不优选的。
在本发明的制造方法中,上述基材优选包含碳。这是因为在上述基材包含碳时,即使在低温下以比较短的时间实施低温热处理,仍然可以有利地形成BMD。
为此添加的碳的浓度优选为1×1015个原子/cm3以上至3×1016个原子/cm3以下。若以高出上述范围的浓度添加碳,则在结晶制造过程中的产率非期望地下降。此外,若浓度低于该范围,则块体内的BMD的浓度难以达到1×1012/cm3以上。此外,碳浓度更优选为2×1016个原子/cm3以下,特别优选为1×1016个原子/cm3以下。
添加氮和碳至基材的方法没有特别的限制,优选采用公知的方法。更具体而言,在添加氮的方法中将具有氮化物薄膜的基材加入用于拉伸单晶的熔液以调节所得基材内的氮浓度。而在添加碳的方法中将碳粉加入用于拉伸单晶的熔液以调节所得基材内的碳浓度。
用于测定基材内所含的氮、碳和氧的浓度的方法没有特别的限制,优选可以通过公知的方法测量所述浓度。更具体而言,可以使用二次离子质谱装置(SIMS)测量氮浓度。氧浓度和碳浓度可以通过红外吸收法加以测量,并用由日本电子情报技术产业协会(JEITA)定义的值作为换算系数进行计算。
实施例
下面基于实施例详细地阐述本发明,但本发明并不特别地局限于此。
(退火晶片的制造方法)
在各种不同的条件(晶片直径、传导型、氧浓度、氮浓度和碳浓度)下制造单晶锭,使用钢丝锯切割各个单晶锭的直的主干的相同部分。通过实施镜面处理获得的厚度为725μm以上至750μm以下的部分用作基材。通过以下方法从这些基材制造退火晶片。
分离的热处理
将获得的基材放入批式的第一垂直热处理炉中,并对基材实施低温热处理。将基材放入第二垂直热处理炉中,并在氩气氛中实施高温热处理。根据高温热处理中的温度图样对式(i)积分而获得高温热处理中的间隙氧的扩散长度。各实施例和比较例的热处理条件如下所述。
批式热处理(一括熱処理)
将获得的基材放入批式垂直热处理炉中,在同一炉中在氩气氛中实施低温热处理和高温热处理。根据高温热处理中的温度图样对式(i)积分而获得高温热处理中的间隙氧的扩散长度。各实施例和比较例的热处理条件如下所述。
热处理实施例
实施例1至3:在700℃下4小时,以1℃/分钟升温至800℃,在800℃下0小时,以3℃/分钟降温,在700℃下取出基材并冷却至室温,在700℃下放入基材,在低于1100℃的温度下以5℃/分钟升温/降温,在1100℃以上以1℃/分钟升温/降温,在1200℃下5小时;
实施例4:在700℃下4小时,以0.5℃/分钟升温至750℃,在750℃下0小时,以3℃/分钟降温,在700℃下取出基材并冷却至室温,在700℃下放入基材,在低于1100℃的温度下以5℃/分钟升温/降温,在1100℃以上以1℃/分钟升温/降温,在1200℃下5小时;
实施例5:在700℃下4小时,以0.5℃/分钟升温至800℃,以8℃/分钟升温/降温至1100℃,在1100℃以上以1℃/分钟升温/降温,在1200℃下5小时;
比较例1至4:在700℃下4小时,以1℃/分钟升温至800℃,在800℃下0小时,以3℃/分钟降温,在700℃下取出基材并冷却至室温,在700℃下放入基材,在低于1100℃的温度下以5℃/分钟升温/降温,在1100℃以上以1℃/分钟升温/降温,在1200℃下1小时;
比较例5:在700℃下4小时,在700℃下取出基材并冷却至室温,在700℃下放入基材,在低于1100℃的温度下以5℃/分钟升温/降温,在1100℃以上以1℃/分钟升温/降温,在1200℃下1小时;
比较例6:在700℃下4小时,以0.5℃/分钟升温至800℃,在800℃下0小时,以3℃/分钟降温,在700℃下取出基材并冷却至室温,在700℃下放入基材,在低于1100℃的温度下以5℃/分钟升温/降温,在1100℃以上以1℃/分钟升温/降温,在1200℃下1小时。
所制晶片(实施例1至5及比较例1至6)的制造条件(晶片直径、传导型、基材中氮、氧和碳的浓度以及各个热处理中的间隙氧的扩散长度)列于表1中。在该表中,P型代表硼掺杂,而N型代表磷掺杂。根据公知的通常方法调节和测定所含物质(氧等)的浓度。
表1:所制晶片的制造条件以及基材中的浓度
  晶片直径(mm)   传导型   氮(个原子/cm3)   氧(个原子/cm3)   碳(个原子/cm3)  高温热处理中间隙氧的扩散长度(μm)
 实施例1   200   P   1.3E+15   9.2E+17   1.5E+15  52
 实施例2   200   P   1.4E+15   9.0E+17   3.5E+15  52
 实施例3   200   N   1.9E+15   9.3E+17   2.6E+15  52
 实施例4   200   P   1.6E+15   9.2E+17   4.7E+15  52
 实施例5   200   P   2.4E+15   8.8E+17   8.1E+15  52
 比较例1   200   P   1.3E+15   9.2E+17   1.5E+15  23
 比较例2   200   N   1.9E+15   9.3E+17   2.6E+15  23
 比较例3   200   P   3.3E+15   8.6E+17   1.0E+16  23
 比较例4   200   P   1.4E+15   9.0E+17   3.5E+15  23
 比较例5   200   P   1.4E+15   8.7E+17   3.3E+15  23
 比较例6   200   P   3.2E+15   8.6E+17   1.3E+16  23
(退火晶片的测定和评价)
在以下(1)、(2)、(3)和(4)的方面测量和评价在上述制造条件下获得的各个退火晶片。用于测量(1)和(2)的试样中TEM试样是利用精磨机研磨各晶片至预定深度(50μm、100μm及300μm)并从晶片中心部分及距边缘10mm的部分提取的。通过设定焦点至各晶片内的预定深度(距表面层5μm及15μm)及预定位置(中心及距边缘10mm)而使用OPP进行测量。
(1)确定BMD形状:在将OPP的扫描方向变为<110>方向和<100>方向时,测量同一待测试样两次,由两次测量获得的信号强度之比确定BMD扁平率。换而言之,预先确定信号强度之比与BMD扁平率之间的关系,并由信号强度之比计算扁平率。还通过TEM实施测量。此时根据从[001]方向上看的显微图像测量和计算扁平率。由这些结果确定BMD的形状。在每个试样中测量至少10个BMD,从而对获得的所有扁平率求平均以计算平均扁平率。判断平均扁平率是否超过1.5。
(2)BMD尺寸及浓度:使用OPP测量距表面层的深度小于20μm的部分及使用TEM测量深度为50μm以上的部分,从而获得尺寸及浓度。根据在以下方法1)和2)中获得的BMD的观察结果,计算具有预定尺寸的BMD的浓度。使用在预定深度的3个位置的平均值作为具有预定尺寸的BMD的浓度。
1)通过OPP进行测量:使用由AXENT Technologies公司制造的OPP测量对由BMD导致的透射激光的位相差实施电信号处理获得的信号强度。使用距设定值±5μm的深度范围作为深度方向上的测量范围。换而言之,若将焦点设定在距表面的深度为5μm的位置,则测量深度为0μm至10μm的范围。若将焦点设定在距表面的深度为15μm的位置,则测量深度为10μm至20μm的范围。预先利用OPP测量具有已知尺寸的BMD并生成信号强度与BMD尺寸的校正曲线,从而实施BMD的尺寸校准。校正曲线如下所述
八面体BMD的对角线长度(nm)=153×(OPP信号)0.43
通过使用该校正曲线由信号强度计算BMD尺寸。在计算尺寸时,实施假信号去除过程(Ghost Signal Removal Process,K.Nakai Review ofScientific Instruments,vol.69(1988),pp.3283)。检测灵敏度设定到可以测量对角线长度为80nm以上的BMD的灵敏度。
2)通过TEM进行测量:根据通过测量获得的显微图像计算具有预定尺寸的BMD的浓度。由在视野内观察到的BMD的数量以及对应于所观察的区域的试样的体积计算浓度。
(3)退火晶片内的氮浓度
从退火晶片提取试样,抛光20μm以去除表面上的氮向外扩散层,然后测量氮浓度。
评价退火晶片的滑移长度和翘曲耐性
对退火晶片实施以下(4)的热处理(下面称作“类似器件加工热处理”)。使用由NIDEK公司制造的FT-90A测量在类似器件加工热处理之前和之后的退火晶片的翘曲,并根据下式计算翘曲的增加量:
翘曲的增加量=热处理之后的翘曲-热处理之前的翘曲。
在类似器件加工热处理之后利用X射线形貌观察退火晶片,并将所观察的滑移长度中的最大长度定义为代表值。
(4)使用批式热处理炉进行热处理
(I):保持炉温在900℃,并将晶片放入炉中;
(II):在900℃的温度下于氧气氛中保持30分钟,然后于900℃下取出晶片。
(退火晶片的测量结果及评价结果)
对于在如表1所示的制造条件下制造的退火晶片,测得的具有预定尺寸的BMD的浓度和由类似器件加工热处理产生的滑移和翘曲量列于表2,作为实施例和比较例。在任何条件下制得的晶片内的BMD的平均扁平率为1.5以下。
Figure G2009102663681D00181
在此情况下,表2中“表面层”的BMD浓度是尺寸为200nm以上的BMD的浓度,而“块体内部”的BMD浓度是指尺寸为10nm以上至50nm以下的BMD的浓度。“表面层”的浓度值是在深度为5μm及深度为15μm处所测浓度之和。
通过这些结果可知:
(i)表面层的BMD浓度为2×109/cm3以下,而块体内部的BMD浓度为1×1012/cm3以上。因此滑移长度为10mm以下,而翘曲量被抑制到10μm以下。
(ii)添加氮的退火晶片内的氮浓度与基材内测得的氮浓度没有区别。
(iii)对于滑移和翘曲,P型和N型没有区别。
(iv)在分离的热处理和批式热处理(一括熱処理)中产生相同的效果。
(v)对于基材内的氮浓度、氧浓度和碳浓度相同的晶片,通过使间隙氧的扩散长度达到50μm,可以同时满足滑移特性和翘曲特性。
(vi)对于基材内的氮浓度、氧浓度和碳浓度基本相同的晶片,通过改变低温热处理,可以满足滑移特性或翘曲特性,但是无法同时满足两个特性。

Claims (2)

1.用于制造硅晶片的方法,所述硅晶片具有八面体BMD,其中位于比距该硅晶片表面20μm的深度更浅的位置处且对角线长度为200nm以上的BMD的浓度为2×109/cm3以下,而位于比50μm的深度更深的位置处且对角线长度为10nm以上至50nm以下的BMD的浓度为1×1012/cm3以上,该方法包括
提供氮浓度为5×1014个原子/cm3以上至1×1016个原子/cm3以下且碳浓度为1×1015个原子/cm3以上至8.1×1015个原子/cm3以下的硅基材;
对所述硅基材实施热处理,包括:
(A)低温热处理步骤,其中在650℃以上至750℃以下的温度范围内实施热处理历时30分钟以上至5小时以下的所需时间;
(B)此外,以0.5℃/分钟以上至2℃/分钟以下的升温速率在最高850℃的温度范围内升温的热处理;
(C)在升温步骤之后的降温取出步骤,其中炉温以1℃/分钟以上至10℃/分钟以下的降温速率下降,在该炉温度为600℃以上至750℃以下时将基材从炉内取出,将基材冷却至室温;及
(D)在降温取出步骤之后的高温热处理,其中将炉温设置到600℃以上至750℃以下,将基材放入该炉中,使该炉温度以5℃/分钟以上至10℃/分钟以下的升温速率在低于1100℃的温度范围内上升,并以1℃/分钟以上至2℃/分钟以下的升温速率在1100℃以上至1250℃以下的温度范围内升温,保持温度在1000℃以上至1250℃以下,从而使间隙氧的扩散长度大于50μm。
2.用于制造硅晶片的方法,所述硅晶片具有八面体BMD,其中位于比距该硅晶片表面20μm的深度更浅的位置处且对角线长度为200nm以上的BMD的浓度为2×109/cm3以下,而位于比50μm的深度更深的位置处且对角线长度为10nm以上至50nm以下的BMD的浓度为1×1012/cm3以上,该方法包括
提供氮浓度为5×1014个原子/cm3以上至1×1016个原子/cm3以下且碳浓度为1×1015个原子/cm3以上至8.1×1015个原子/cm3以下的硅基材;
对所述硅基材实施热处理,包括:
(A)低温热处理步骤,其中在650℃以上至750℃以下的温度范围内实施热处理历时30分钟以上至5小时以下的所需时间;
(B)此外,以0.5℃/分钟以上至2℃/分钟以下的升温速率在最高850℃的温度范围内升温的热处理;
(C)此外,高温热处理,其中以5℃/分钟以上至10℃/分钟以下的升温速率在低于1100℃的温度范围内升温,并以1℃/分钟以上至2℃/分钟以下的升温速率在1100℃以上至1250℃以下的温度范围内升温,保持温度在1000℃以上至1250℃以下,从而使间隙氧的扩散长度大于50μm。
CN2009102663681A 2008-12-26 2009-12-24 硅晶片及其制造方法 Active CN101768777B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008-332424 2008-12-26
JP2008332424A JP5537802B2 (ja) 2008-12-26 2008-12-26 シリコンウエハの製造方法

Publications (2)

Publication Number Publication Date
CN101768777A CN101768777A (zh) 2010-07-07
CN101768777B true CN101768777B (zh) 2013-11-06

Family

ID=42140054

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009102663681A Active CN101768777B (zh) 2008-12-26 2009-12-24 硅晶片及其制造方法

Country Status (7)

Country Link
US (2) US8343618B2 (zh)
EP (1) EP2204476B1 (zh)
JP (1) JP5537802B2 (zh)
KR (1) KR101116949B1 (zh)
CN (1) CN101768777B (zh)
SG (1) SG162693A1 (zh)
TW (1) TWI398927B (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ATE493755T1 (de) * 2007-05-02 2011-01-15 Siltronic Ag Siliciumwafer und herstellungsverfahren dafür
EP2412849B1 (en) * 2009-03-25 2016-03-23 SUMCO Corporation Silicon wafer and method for manufacturing same
US8357939B2 (en) * 2009-12-29 2013-01-22 Siltronic Ag Silicon wafer and production method therefor
DE102012214085B4 (de) 2012-08-08 2016-07-07 Siltronic Ag Halbleiterscheibe aus einkristallinem Silizium und Verfahren zu deren Herstellung
US10141413B2 (en) 2013-03-13 2018-11-27 Taiwan Semiconductor Manufacturing Co., Ltd. Wafer strength by control of uniformity of edge bulk micro defects
US9064823B2 (en) * 2013-03-13 2015-06-23 Taiwan Semiconductor Manufacturing Co., Ltd. Method for qualifying a semiconductor wafer for subsequent processing
US9397051B2 (en) 2013-12-03 2016-07-19 Invensas Corporation Warpage reduction in structures with electrical circuitry
CN106463403B (zh) * 2014-06-02 2020-05-05 胜高股份有限公司 硅晶片及其制造方法
US9425063B2 (en) * 2014-06-19 2016-08-23 Infineon Technologies Ag Method of reducing an impurity concentration in a semiconductor body, method of manufacturing a semiconductor device and semiconductor device
JP6387797B2 (ja) * 2014-11-10 2018-09-12 三菱マテリアル株式会社 シリコン部品用シリコン結晶の製造方法
JP6100226B2 (ja) * 2014-11-26 2017-03-22 信越半導体株式会社 シリコン単結晶ウェーハの熱処理方法
JP6413952B2 (ja) * 2015-06-26 2018-10-31 株式会社Sumco シリコンウェーハの良否判定方法、該方法を用いたシリコンウェーハの製造方法およびシリコンウェーハ
JP6717267B2 (ja) * 2017-07-10 2020-07-01 株式会社Sumco シリコンウェーハの製造方法
JP6834816B2 (ja) * 2017-07-10 2021-02-24 株式会社Sumco シリコンウェーハの加工方法
JP6436255B1 (ja) * 2018-02-27 2018-12-12 株式会社Sumco シリコンウェーハの反り量の予測方法およびシリコンウェーハの製造方法
JP7115456B2 (ja) * 2019-10-18 2022-08-09 信越半導体株式会社 シリコン単結晶ウエーハの窒素濃度の測定方法
CN114664657A (zh) * 2021-10-29 2022-06-24 中国科学院上海微***与信息技术研究所 一种晶圆表面处理方法
CN114334792A (zh) * 2021-10-29 2022-04-12 上海新昇半导体科技有限公司 Soi结构的半导体硅晶圆及其制备方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4437922A (en) * 1982-03-26 1984-03-20 International Business Machines Corporation Method for tailoring oxygen precipitate particle density and distribution silicon wafers
JPH0198047A (ja) 1987-10-09 1989-04-17 Nec Corp 割込み処理方式
JPH09190954A (ja) * 1996-01-10 1997-07-22 Sumitomo Sitix Corp 半導体基板およびその製造方法
WO2000055397A1 (fr) * 1999-03-16 2000-09-21 Shin-Etsu Handotai Co., Ltd. Procede de production d'une tranche de silicium et tranche de silicium ainsi obtenue
JP3735002B2 (ja) * 2000-03-27 2006-01-11 シルトロニック・ジャパン株式会社 シリコン半導体基板およびその製造方法
WO2002002852A1 (fr) * 2000-06-30 2002-01-10 Shin-Etsu Handotai Co., Ltd. Plaquette en silicium monocristallin et procede de fabrication
JP4857517B2 (ja) * 2003-11-26 2012-01-18 信越半導体株式会社 アニールウエーハ及びアニールウエーハの製造方法
JP2006040980A (ja) 2004-07-22 2006-02-09 Sumco Corp シリコンウェーハおよびその製造方法
JP2006261558A (ja) * 2005-03-18 2006-09-28 Fujitsu Ltd シリコン半導体基板
JP5160023B2 (ja) 2005-03-25 2013-03-13 株式会社Sumco シリコンウェーハ及びシリコンウェーハの製造方法
JP2007305968A (ja) * 2006-04-14 2007-11-22 Covalent Materials Corp シリコンウェハ、その製造方法および半導体装置用シリコンウェハ
JP5072460B2 (ja) * 2006-09-20 2012-11-14 ジルトロニック アクチエンゲゼルシャフト 半導体用シリコンウエハ、およびその製造方法
US7781715B2 (en) 2006-09-20 2010-08-24 Fujifilm Corporation Backside illuminated imaging device, semiconductor substrate, imaging apparatus and method for manufacturing backside illuminated imaging device
JP5207706B2 (ja) * 2006-12-01 2013-06-12 ジルトロニック アクチエンゲゼルシャフト シリコンウエハ及びその製造方法
JP5207705B2 (ja) * 2006-12-07 2013-06-12 ジルトロニック アクチエンゲゼルシャフト シリコンウエハ及びその製造方法
JP2008166516A (ja) 2006-12-28 2008-07-17 Covalent Materials Corp 半導体基板の製造方法
JP2008213403A (ja) 2007-03-07 2008-09-18 Teijin Dupont Films Japan Ltd 光学用易接着フィルム
ATE493755T1 (de) * 2007-05-02 2011-01-15 Siltronic Ag Siliciumwafer und herstellungsverfahren dafür

Also Published As

Publication number Publication date
CN101768777A (zh) 2010-07-07
JP2010153706A (ja) 2010-07-08
EP2204476A3 (en) 2010-08-25
KR20100076875A (ko) 2010-07-06
TWI398927B (zh) 2013-06-11
SG162693A1 (en) 2010-07-29
EP2204476A2 (en) 2010-07-07
TW201025453A (en) 2010-07-01
JP5537802B2 (ja) 2014-07-02
EP2204476B1 (en) 2017-02-08
US8343618B2 (en) 2013-01-01
USRE45238E1 (en) 2014-11-11
KR101116949B1 (ko) 2012-03-14
US20100163807A1 (en) 2010-07-01

Similar Documents

Publication Publication Date Title
CN101768777B (zh) 硅晶片及其制造方法
CN101675507B (zh) 硅晶片及其制造方法
JP5072460B2 (ja) 半導体用シリコンウエハ、およびその製造方法
KR100829767B1 (ko) 고저항 실리콘 웨이퍼 및 이의 제조방법
US8545622B2 (en) Annealed wafer and manufacturing method of annealed wafer
US8142885B2 (en) Silicon wafer and method for manufacturing the same
CN101240447B (zh) 硅晶片及其制造方法
JP5217245B2 (ja) シリコン単結晶ウェーハ及びその製造方法
KR20060040733A (ko) 웨이퍼의 제조방법
JP4615161B2 (ja) エピタキシャルウエーハの製造方法
CN103237930B (zh) 制造退火晶片的方法
EP0973190A2 (en) Silicon wafer and method for producing it
JP5597378B2 (ja) シリコンウェーハの熱処理方法
KR101524913B1 (ko) 실리콘 웨이퍼
JP5207705B2 (ja) シリコンウエハ及びその製造方法
US20220259767A1 (en) Carbon-doped silicon single crystal wafer and method for manufacturing the same
JP4385539B2 (ja) シリコン単結晶ウェーハの熱処理方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant