JPH0198047A - 割込み処理方式 - Google Patents

割込み処理方式

Info

Publication number
JPH0198047A
JPH0198047A JP25607387A JP25607387A JPH0198047A JP H0198047 A JPH0198047 A JP H0198047A JP 25607387 A JP25607387 A JP 25607387A JP 25607387 A JP25607387 A JP 25607387A JP H0198047 A JPH0198047 A JP H0198047A
Authority
JP
Japan
Prior art keywords
interrupt
input
output control
processing unit
command code
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP25607387A
Other languages
English (en)
Inventor
Tsukasa Furuya
古屋 司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP25607387A priority Critical patent/JPH0198047A/ja
Publication of JPH0198047A publication Critical patent/JPH0198047A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/20Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24Handling requests for interconnection or transfer for access to input/output bus using interrupt

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明の情報処理装置の処理方式に関し、特に周辺制御
装置から演算処理装置への割込み方式に関する。
(従来の技術) 複数のタスクと呼ばれるソフトウェアが同時進行的に実
行されるとき、それらのタスクのそれぞれが使用する周
辺制御装置を動作させる情報処理装置において、効率よ
く装置を運用させるために割込みの概念が導入されてい
る。入出力制御装置に動作指示を出したタスクは、その
動作が終了するまで待ち状態となるので、他のタスクに
実行をゆすることができる。これらのタスクには、それ
ぞれ実行する几めのレベルが付与され、レベルの優先度
が高い程、待ち状態から実行状態に遷移する権利が高い
すなわち、低い優先度をもつタスクは、人出力制御装置
の動作終了報告があっても、より高いレベルのタスクが
優先されて実行状態に入れないことを意味している。演
算処理装置は割込み指示コードに対して自己の実行レベ
ルと比較し、実行レベルの方が優先度が高い場合には入
出力制御装置に対して割込み拒否を返す。この割込み拒
否によジ、入出力制御装置の割込みが保留される。
演算処理装置が高いレベルの実行を終了して低いレベル
に遷移するとき、バスに接続されているすべての入出力
制御装置に対して、−斉通知の形で再割込み許可指令コ
ードを出すことにより、入出力制御装置は再割込みする
ことが可能となる。演算処理装置が複数のタスクを同時
に実行しているとき、このようなレベルの変化は常に発
生し、そのたびにバス上には再割込みが起る。
(発明が解決しようとする問題点) 上述し几従来の複数のタスクが同時進行的に実行すれる
マルチタスクプロセシングシステムでは、そのリソース
も複数ある。そのため、これら複数のリソースである複
数の周辺装置が同時に動作を行っている。
これらの周辺装置を制御する入出力制御装置において、
各周辺装置の動作の終了は割込みで演算処理装置に知ら
される。もし%演算処理装置の走行レベルが割込みレベ
ルの値よりも高優先であるならば1割込みは保留状態と
なる。演算処理装置の走行レベルの変化で再割込み許可
が発行されると入出力制御装置は再割込みするが、許可
を受けてからバス上に割込みを発行するまでの時間は入
出力制御装置のハードウェアにより異なる。
例えば、高優先度の割込みレベルを与えられたリソース
と、低優先度のリソースとの間で、再割込み許可を受け
てから再割込みを実行するまでの時間が逆転し、低優先
度の方が早く再割込みする場合がある。このようなケー
スは、システムにとって好ましいものではない。すなわ
ち、演算処理装置は優先度の低い再割込みを受けた後、
さらに優先度の高い割込み処理を行なわなければならな
い友め、余分にタスクを切換えなければならないと云う
問題点がある。
本発明の目的は、演算処理装置と、主記憶装置と、複数
の入出力制御装置とを相互にシステムバスにより接続し
、入出力制御装置から演算処理装置に対して動作終了報
告によって割込みを指令したとき、演算処理装置から入
出力制御装置に対する再割込み許可を指令できるように
しておき、再割込み許可指令の一部のフィールドに入出
力制御装置が再割込み許可を受けてから再割込み金行う
までの時間をタイマ値により規定することによって上記
欠点を除去し、余分なタスクの切換えを必要としないよ
うに構成し次側込み処理方式を提供することにある。
(問題点全解決するための手段) 本発明による割込み処理方式は演算処理装置と、主記憶
装置と、複数の入出力制御装置と全システムバスにより
相互に接続してデータ交換を行う情報処理装置における
ものである。上記構成において、入出力制御装置はそれ
ぞれ通知手段と、再割込み許可手段と、タイマ手段と全
具備して構成し比ものである。
通知手段は、演算処理装置からの指令コードに従って主
記憶装置との間のデータ転送を行い。
データ転送の完了報告として演算処理装置に対して割込
み指令コードにより通知する。
再割込み許可手段は、以前に割込みを拒否されて割込み
保留状態になっているときに、再割込み指令コードによ
り再割込みを許可するためのものである。
タイマ手段は、再割込み指令コードの一部に設定されて
いる再割込みの許可を受けてから再割込みの実行までの
時間を規定するタイマ値を処理に適用するためのもので
ある。
(実施例) 次に1本発明について図面全参照して説明する。
第1図は1本発明による割込み処理方式の一実施例を示
すブロック図である。第1図にお込て、1はシステムバ
ス、2は演算処理装置3は主記憶装置、41〜43はそ
れぞれ入出力制御装置である。
第1図において、入出力制御装置41〜43のそれぞれ
は通知手段と、再割込み許可手段と。
タイマ手段とが備えられている。通知手段はデータ転送
の完了上報告するものであり、再割込み許可手段は割込
み保留状態にある入出力制御装置に対して再割込みが発
行されたときに、これを許可するものである。タイマ手
段は、再割込みの許可の受付けから再割込みの実行まで
の時間を規定するものであり、タイマ値により割込みの
優先度を自動的に切換える。
第1図において、システムバス1には演算処理装[2と
、主記憶装置3と、入出力制御装置4とが接続され、y
L算処理装R2は主記憶装置3に格納されているソフト
ウェア、すなわちプログラムを読出して実行し、プログ
ラムの意図する処理を行う。
プログラムの内部には、入出力制御装置41〜43を動
作させる命令が含まれている。命令は入出力制御装置4
1〜43に対して、それらの配下にある周辺装置(図示
してない。)を動作させ、データの交換を指示するため
の動作指令コードを出すことにより実行される。
データの交換、すなわちデータの転送が終了すると、入
出力制御装置41〜43は演算処理装R2に対して動作
完了の報告として割込み指令コードを出す。もし、演算
処理fci2の実行レベルが入出力制御装[41〜43
に与えられた割込みレベルより高いとき、上記割込み指
令コードは演算処理装置t2によって拒否され、割込み
保留状態となる。保留状態においてプログラムの実行に
よってレベルが変化したとき、演算処理装[2から再割
込み許可指令コードが出される。保留状態にある入出力
制御装置41〜43は上記指令を受取り、演算処理装置
2に対して再割込みを起動する。
第2図((転)〜(C)は、%種の指令コードを示す説
明図である。
第2図(a)に示す動作指令コードは、演算処理装置2
が入出力制御装置41〜43に対して動作を指示するコ
マンドを含む。ディストネーションID、ディストネー
ションI D’ 、  およびソースIDFi、システ
ムバスl上の装置に付けられた認識番号、すなわちアド
レスである。ディストネーションID’は入出力制御装
置41〜43の配下に接続されたデバイスを指すIDで
、システムパス1上においては直接関係がない。ソース
IDには上記動作指令コードを発行した演算処理装置2
のIDが入る。
第2図(b)に示す割込み指令コードは、入出力制御装
置41〜43から演算処理装置2へ割込むときのコード
である。勿論、再割込み時にも同じものが使われる。割
込みレベルは動作終了時に報告するときのレベルであり
、演算処理装置2はこのレベルと演算処理装置2の実行
レベルとを比較し、拒否teは許諾をする。
M2図(C)に示す再割込み許可指令コードは。
割込みを拒否した入出力制御装置41〜43に対して再
割込みを促すときに送出される。このコードのディスト
ネーションID、ID’は意味がない。タイマ値は入出
力制御装置41〜43が再割込み許可上受け、再割込み
コード金システムバス1に出すまでの時間を示す。ここ
で。
すべてのレベルの入出力制御装置41〜43に対して同
一のタイマ値を指示するのではなく、所定の割込みレベ
ルより優先度の低いレベルに対して適用するのが効果的
である。すべてのレベルに対して規定した場合、特に低
いレベルから高いレベルに上った場合、切換えられた新
走行レベルの最小実行時間が保証される。
このタスクの実際の走行時間が極めて短い場合、他のレ
ベルへ切換える必要なしに同一レベルt−夷行し終える
ことができる。さらに、論理的に可能な全レベルを少な
くとも2つのグループに分割し、優先度の高いレベルで
はタイマの規定を適用せず、1/2 レベル以下の優先
度の低いレベルのみに対してタイマ値を適用するように
すれば、高い割込みレベルの与えられ九人出力制御装置
の再割込みの成功回数を増加させることができる。
(発明の効果) 以上説明したように本発明は、演算処理装置と、主記憶
装置と、複数の入出力制御装置と全相互にシステムバス
により接続し、入出力制御装置から演算処理装置に対し
て動作終了報告によって割込み指令を送出したとき、演
算処理装置から入出力制御装置に対する再割込み許可を
指令できるようにしておき、再割込み許可指令の一部の
フィールドに入出力制御装置が再割込み許可を受けてか
ら再割込みを行うまでの時間t−タイマ値により規定す
ることにより、タスクの実際の走行時間が著しく短いと
きには他レベルへ切換える必要がないと云う効果がある
従って、すべての入出力制御装置に対して再割込みのチ
ャンスを同等にすることができるので、論理的に可能な
全レベルを少なくとも2つのグループに分割し、優先度
の高いレベルではタイマ規定を適用せず、1/!レベル
以下の優先度の低いレベルに対してタイマ値全適用する
ようにすれば、高い割込みレベルを与えられ九人出力制
御装置の再割込みの成功回数全増加できる九め、情報処
理時間を短縮できるとともに信頼性を向上できると云う
効果がある。
【図面の簡単な説明】
第1図は、本発明による割込み処理方式全実現する一実
施例金示すブロック図である。 第2図(a)〜(c)は、各種の指示コードを示す説明
図である。 1・・・システムバス  2・・・演算処理装置3・・
・主記憶装置 41〜43・・・入出力制御装置

Claims (1)

    【特許請求の範囲】
  1. 演算処理装置と、主記憶装置と、複数の入出力制御装置
    とをシステムバスにより相互に接続してデータ交換を行
    う情報処理装置の割込み処理方式であつて、前記入出力
    制御装置のそれぞれは前記演算処理装置からの指令コー
    ドに従つて前記主記憶装置との間のデータ転送を行い、
    前記データ転送の完了報告として前記演算処理装置に対
    して割込み指令コードにより通知するための通知手段と
    、以前に割込みを拒否されて割込み保留状態になつてい
    るときに再割込み指令コードにより再割込みを許可する
    ための再割込み許可手段と、前記再割込み指令コードの
    一部に設定されている前記再割込みの許可を受けてから
    再割込みの実行までの時間を規定するタイマ値を処理に
    適用するためのタイマ手段とを具備して構成したことを
    特徴とする割込み処理方式。
JP25607387A 1987-10-09 1987-10-09 割込み処理方式 Pending JPH0198047A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25607387A JPH0198047A (ja) 1987-10-09 1987-10-09 割込み処理方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25607387A JPH0198047A (ja) 1987-10-09 1987-10-09 割込み処理方式

Publications (1)

Publication Number Publication Date
JPH0198047A true JPH0198047A (ja) 1989-04-17

Family

ID=17287517

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25607387A Pending JPH0198047A (ja) 1987-10-09 1987-10-09 割込み処理方式

Country Status (1)

Country Link
JP (1) JPH0198047A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8343618B2 (en) 2008-12-26 2013-01-01 Siltronic Ag Silicon wafer and method of manufacturing the same
US8382894B2 (en) 2007-05-02 2013-02-26 Siltronic Ag Process for the preparation of silicon wafer with reduced slip and warpage

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8382894B2 (en) 2007-05-02 2013-02-26 Siltronic Ag Process for the preparation of silicon wafer with reduced slip and warpage
US8343618B2 (en) 2008-12-26 2013-01-01 Siltronic Ag Silicon wafer and method of manufacturing the same
USRE45238E1 (en) 2008-12-26 2014-11-11 Siltronic Ag Silicon wafer and method of manufacturing the same

Similar Documents

Publication Publication Date Title
US3614745A (en) Apparatus and method in a multiple operand stream computing system for identifying the specification of multitasks situations and controlling the execution thereof
JPS6156542B2 (ja)
KR930009633B1 (ko) 데이타 처리장치의 인터럽트 처리방법
JPH0198047A (ja) 割込み処理方式
JPS63127303A (ja) プログラマブルコントロ−ラ
JPS63636A (ja) タスク制御方式
JPH0199163A (ja) マルチプロセッサ割込み処理方式
JPH06337796A (ja) プライオリティアクセス制御装置
JPS61136159A (ja) シングルチツプマイクロコンピユ−タ
JPS59146362A (ja) インタフエ−ス切換え制御方式
JPH01243158A (ja) 情報処理装置
JPH0199162A (ja) マルチプロセッサ割込み処理方式
JPH02195463A (ja) 情報処理装置
JPS6266370A (ja) マルチプロセツサシステム
JPS61288232A (ja) 出力命令制御方式
JPS63186335A (ja) 計算機構造
JPS62204354A (ja) 入出力命令制御方式
JPH0462093B2 (ja)
JPH087689B2 (ja) タスク制御方式
JPS63228253A (ja) 割込み処理方式
JPS6029845A (ja) 演算処理装置における割込信号制御方式
JPH01292413A (ja) 情報処理装置
JPS6170653A (ja) プロセツサ間の割込み制御方式
JPH03141403A (ja) プログラマブルコントローラ
JPH01246634A (ja) タスク制御方式