CN101526829B - 无毛刺时钟切换电路 - Google Patents
无毛刺时钟切换电路 Download PDFInfo
- Publication number
- CN101526829B CN101526829B CN2008100080941A CN200810008094A CN101526829B CN 101526829 B CN101526829 B CN 101526829B CN 2008100080941 A CN2008100080941 A CN 2008100080941A CN 200810008094 A CN200810008094 A CN 200810008094A CN 101526829 B CN101526829 B CN 101526829B
- Authority
- CN
- China
- Prior art keywords
- clock
- signal
- selector
- input end
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000001514 detection method Methods 0.000 claims abstract description 88
- 101100328957 Caenorhabditis elegans clk-1 gene Proteins 0.000 claims description 21
- 238000000034 method Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 6
- 101100113692 Caenorhabditis elegans clk-2 gene Proteins 0.000 description 3
- 101100003180 Colletotrichum lindemuthianum ATG1 gene Proteins 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 3
- 238000004088 simulation Methods 0.000 description 2
- 241000156948 Aphantopus hyperantus Species 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000011896 sensitive detection Methods 0.000 description 1
Images
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
- Manipulation Of Pulses (AREA)
Abstract
本发明提供了一种无毛刺时钟切换电路，该电路包括一级或多级切换电路以实现对两个或多个时钟信号的切换，每级切换电路包括第一、第二时钟检测模块及一时钟切换模块，第一、第二时钟检测模块分别用于检测两待切换时钟信号是否出现故障，时钟切换模块用于根据两时钟检测模块的时钟检测结果选择切换信号和时钟输出使能信号。本发明通过时钟检测模块对待切换时钟信号是否正常跳变的检测，根据检测结果对切换电路进行控制，从而保证在待切换时钟出现错误时也能可靠切换到所需的时钟。
Description
技术领域
本发明涉及***中包含多个不同频率的时钟域，且***中部分或全部需要进行时钟选择切换的领域，尤其是一种无毛刺时钟切换电路。
背景技术
随着大规模可编程逻辑器件集成度的日益提高，越来越多的功能都在同一个逻辑器件中实现，从而出现了需要在同一逻辑器件中处理2个以上不同速率、相位时钟域信号的需求，这就要求逻辑器件能够支持在不同时钟之间进行切换。此时，时钟切换电路的优劣很大程度影响了整个***的性能及稳定性。
目前的时钟切换有以下几种：
一、直接使用逻辑选择器选择切换
这种方法最为简单，但是效果也最差，没有任何毛刺消除手段，将会带来很大的毛刺问题。
二、Xilinx FPGA中的BUFGMUX元件。
这种方法非常简单，它能够在选择时钟的同时，确保输出时钟上不会出现毛刺。但是这种方法也存在问题，在Spartan2及其以前的芯片中不包含这种元件，因此无法在此类器件上应用。
三、公布于2001年10月31日的国际专利申请专利公布号CN1320233A——无尖脉冲的时钟脉冲转换
此方法的原理框图如图1所示，这种方法实现是通过立即关断，延时导通的方法实现无毛刺切换的。不过这种电路如果应用在不同频时钟切换时，在需要关断低频时钟，导通高频时钟，由于B0EN信号需要1个B0CLK时钟才能变低，而B1EN信号需要3个B1CLK时钟就可以有效。如果高频时钟频率是低频时钟的3倍以上，就可能出现B1EN已经使能，而B0EN还没有关断的情况，从而出现毛刺。
四、公开于2005年3月30日的中国专利申请公开号为CN1601953A——一种快速无毛刺的时钟倒换方法和装置
此方法的原理框图如图2所示，这个电路存在这个问题：如果clk2上升沿在clk1下降沿之后、clk1上升沿之前，那么输出时钟就会出现clk1下降沿与clk2上升沿之间的低电平毛刺，如图3所示。
五、公告于2007年2月20日的中国实用新型专利，公告号为CN2872451Y——新型时钟动态切换电路
此方法的原理框图如图4所示，这个电路存在这个问题：如果switch_0＝1，切换到clk_0之后，clk_0发生故障，不再变化，此时即使将switch_0＝0，由于s0_sync信号无法变化，因此clk_1_latch输出保持0，电路不能切换到clk_1，如图5所示。
发明内容
本发明要解决的技术问题是提供一种无毛刺时钟切换电路，以确保进行切换时，该电路输出正确的切换时钟信号。
为了解决上述问题，本发明提供了一种无毛刺时钟切换电路，该电路包括一级或多级切换电路以实现对两个或多个时钟信号的切换，每级切换电路包括第一、第二时钟检测模块及一时钟切换模块，第一、第二时钟检测模块分别用于检测两待切换时钟信号是否出现故障，时钟切换模块用于根据两时钟检测模块的时钟检测结果选择切换信号和时钟输出使能信号，以确保进行切换时，该电路输出正确的切换时钟信号。
进一步地，时钟切换模块由第一及第二D触发器，双D触发器，第一、第二及第三与门，第一及第二锁存器，一或非门，一或门及第一、第二、第三选择器实现，其中，
时钟切换选择信号连接到第一D触发器(11)的D端、第一与门(21)的输入端、第一选择器(61)的第一输入端及第二选择器(62)的第一输入端；
第一待切换信号连接到第一D触发器(11)、双D触发器(13)、第一锁存器(31)的clk端、第二与门(22)的输入端及第一时钟检测模块(72)的输入端；其中接入第一锁存器(31)的是clk信号的反向信号；
第二待切换信号连接到第二D触发器(12)、第二锁存器(32)的clk端、第三与门的输入端以及第二时钟检测模块(71)的输入端；其中，接入第二锁存器的是clk_1信号的反向信号；
该第一D触发器(11)的Q端连接到第一选择器(61)的第二输入端，第一选择器(61)的选择端与第一时钟检测模块(72)的输出端连接，第一选择器(61)的输出端连接到第二D触发器(12)、双D触发器(13)的D端、或非门(4)的输入端及第三选择器(63)的第一输入端；其中接入第三选择器(63)的是第一选择器(61)输出端信号的反向信号，或非门(4)的另一输入端则与第二D触发器(12)的Q端相连，而其输出端则连接到第二锁存器(32)的D端，第三选择器(63)的第二输入端与第二锁存器(32)的Q端连接，其选择端与第二时钟检测模块(71)的输出端连接；
第一与门(21)的另一输入端与双D触发器(13)的Q端连接，其输出端则连接到第一锁存器(31)的D端，第一锁存器(31)的Q端接入第二选择器(62)的第二输入端；
第二与门(22)的另一输入端与第二选择器(62)的输出端连接，其输出端连接到或门(5)的输入端；
第三与门(23)的另一输入端与第三选择器(63)的输出端连接，其输出端连接到或门(5)的另一输入端；
该或门(5)的输出端是该时钟动态切换电路的输出端。
进一步地，第一时钟检测模块若检测到第一待切换时钟信号正常跳变，第一选择器输出第一D触发器Q端的信号，否则第一选择器输出时钟切换选择信号。
进一步地，第一时钟检测模块若检测到第一待切换时钟信号正常跳变，第二选择器输出第一锁存器Q端的信号，否则第二选择器输出时钟切换选择信号。
进一步地，第二时钟检测模块若检测到第二待切换时钟信号正常跳变，第三选择器输出第二锁存器Q端的信号，否则第三选择器输出第一选择器输出信号的反向信号。
进一步地，时钟检测模块输出结果为1表示被测时钟信号存在，输出结果为0表示被测时钟信号出现故障，第一、第二及第三选择器的第一输入端为0端，第二输入端为1端。
进一步地，时钟检测模块输出结果为0表示被测时钟信号存在，输出结果为1表示被测时钟信号出现故障，第一、第二及第三选择器的第一输入端为1端，第二输入端为0端。
进一步地，时钟检测模块由两个计数器、两个计数结构检测子模块及一个或非门实现，其中两计数器均接入一参考时钟信号，并分别接入正反两向被测时钟信号，两计数器的输出端分别连接两计数结果检测子模块，计数结果检测子模块的输出端连接至或非门，由或非门输出最终检测结果。
进一步地，第一、第二时钟检测模块接入的参考时钟信号的频率是根据被检测的待切换时钟信号确定的。
进一步地，该电路包括多级切换电路以实现多个待切换信号的切换，各级电路采用级联方式连接，前一级切换电路的输出时钟信号是本级切换电路的其中一个待切换时钟信号。
相较于现有技术，本发明无毛刺切换电路是纯数字电路，通过时钟检测模块对待切换时钟信号是否正常跳变的检测，根据检测结果对切换电路进行控制，从而保证在待切换时钟中出现错误时也能可靠切换到所需的时钟，能够对不同频率的时钟进行无毛刺切换。
附图说明
图1是现有技术三无尖脉冲的时钟脉冲转换结构图。
图2是现有技术四快速无毛刺的时钟倒换装置结构图。
图3是现有技术四快速无毛刺的时钟倒换装置的波形图。
图4是现有技术五型时钟动态切换电路结构图。
图5是现有技术五新型时钟动态切换电路的波形图。
图6是本发明时钟切换电路结构框图。
图7是本发明时钟切换电路中的时钟检测模块电路框图。
图8是本发明时钟切换电路图。
图9是本发明时钟切换电路仿真波形图。
图10是实现三个时钟切换的时钟切换电路框图。
具体实施方式
本发明无毛刺时钟切换电路包括两个时钟检测模块及一时钟切换模块，两时钟检测模块分别用于检测两待切换时钟信号是否出现故障，时钟切换模块用于根据两时钟检测模块的时钟检测结果选择切换信号和时钟输出使能信号，以确保进行切换时，该电路输出正确的切换时钟信号。
以下结合附图对时钟检测模块和时钟切换模块进行详细说明。
时钟检测模块能够实时的检测待切换时钟状态，灵敏的检测出待切换时钟是否跳变，即在时钟出现故障后能很快地检测出来，如图7所示，时钟检测模块通过可编程逻辑器件实现，包括两个计数器、两个计数结构检测子模块及一个或非门，其中两计数器均接入一参考时钟信号，并分别接入正反两向被测时钟信号，两计数器的输出端分别连接两计数结果检测子模块，计数结果检测子模块的输出端连接至或非门，由或非门输出最终检测结果。
计数器1和计数器2是两个单向不循环的计数器，根据参考时钟计数，根据被测时钟清零，一个高电平清零，另一个低电平清零，其中直接接入被测时钟信号，计数器2通过反相器接入被测时钟信号。
如果被测时钟存在，则两个计数器将不停的被交替清零，永远不会计到最大值，如果被测时钟丢失了，无论是停在高电平还是低电平，必将有一个计数器计到最大值；
两个计数结果检测子模块是完全相同的，是由一个比较器实现的，当比较器的输入值等于最大值，则计数结果检测子模块输出高电平，当比较器的输入不等于最大值，则计数结果检测子模块输出低电平。
两个计数结果检测模块的输出经过一个或非门后，作为整个时钟检测电路的输出，如果其中一个计数结果检测子模块输出是高电平，则整个时钟检测电路的输出是低电平，表明待切换时钟信号不存在，有故障，从而达到实时、灵敏的检测时钟有无的目的。
其中参考时钟信号通过晶振产生，两个时钟检测模块分别接入两个参考时钟信号，参考时钟信号频率根据被测待切换时钟信号确定。
以上时钟检测模块是根据专利申请号为CN200420009097的时钟检测装置实现的，当然也可以采用别的方式实现。
时钟切换模块如图8所示，图中11、12是D触发器；13是双D触发器；21、22、23是与门；31、32是锁存器；4是或非门；5是或门；61、62、63是二选一选择器；71、72是时钟检测电路；输入信号加上小圈表示信号取反。
以下对时钟切换模块进行详细说明。
时钟切换选择信号switch_0分别连接到第一D触发器11的D端、第一与门21的输入端、第一选择器61的0端及第二选择器62的0端；
第一待切换信号clk_0分别连接到第一D触发器11、双D触发器13、第一锁存器31的clk端、第二与门22的输入端及第一时钟检测模块72的输入端；其中接入第一锁存器31的是clk信号的反向信号；
第二待切换信号clk_1分别连接到第二D触发器12、第二锁存器32的clk端、第三与门的输入端以及第二时钟检测模块71的输入端；其中，接入第二锁存器的是c1k_1信号的反向信号；
该第一D触发器11的Q端连接到第一选择器61的1端，第一选择器61的选择端与第一时钟检测模块72的输出端连接，第一选择器61的输出端连接到第二D触发器12、双D触发器13的D端、或非门4的输入端及第三选择器63的0端；其中接入第三选择器63的是第一选择器61输出端信号的反向信号，或非门4的另一输入端则与第二D触发器12的Q端相连，而其输出端则连接到第二锁存器32的D端，第三选择器63的1端与第二锁存器32的Q端连接，其选择端与第二时钟检测模块71的输出端连接；
第一与门21的另一输入端与双D触发器13的Q端连接，其输出端则连接到第一锁存器31的D端，第一锁存器31的Q端接入第二选择器62的1端；
第二与门22的另一输入端与第二选择器62的输出端连接，其输出端连接到一或门5的输入端；
第三与门23的另一输入端与第三选择器63的输出端连接，其输出端连接到或门5的另一输入端；
该或门5的输出端是该时钟动态切换电路的输出端。
图8所示电路中是以‘时钟检测模块输出“1”表示有时钟正常跳变，“0”表示时钟信号无变化’为例进行说明的，当然也可以根据‘时钟检测模块输出“0”表示有时钟正常跳变，“1”表示时钟信号无变化’进行电路设计，相应的，接入各选择器中0端和1端的信号需要互换。总之，时钟切换模块中第一、第二及第三选择器的输出端的信号是由时钟检测模块的检测结果决定的。第一时钟检测模块检测结果为第一待切换时钟信号正常跳变时，第一选择器输出第一D触发器Q端的信号，否则第一选择器输出时钟切换选择信号；第二选择器输出第一锁存器Q端的信号，否则第二选择器输出时钟切换选择信号；第二时钟检测模块检测结果为第二待切换时钟信号正常跳变时，第三选择器输出第二锁存器Q端的信号，否则第三选择器输出第一选择器输出信号的反向信号。
如图8所示，clk_0和clk_1是待切换时钟。switch_0是时钟切换选择信号，当该信号为“1”时切换到clk_0，为“0”时切换到clk_1。
时钟检测模块输出“1”表示有时钟，“0”表示时钟信号无变化。
clk_0_dect是clk_0的时钟检测输出信号，若clk_0有时钟信号，clk_0_dect＝1，若clk_0没有变化，出现故障，则clk_0_dect＝0。clk_1_dect是clk_1的时钟检测输出信号，若clk_1有时钟信号，clk_1_dect＝1，若clk_1没有变化，出现故障，则clk_1_dect＝0。
(一)时钟从clk_0切换到clk_1
若将时钟从clk_0切换到clk_1，而clk_0无变化时，有两种情况：1)clk_0＝0；2)clk_0＝1。
1)clk_0＝0。
此时第二与门22输出为0，或门5的输出仅跟第三与门23输出有关。switch_0＝0，由于第一选择器61的作用，s1＝switch_0＝0，那么s1_sync在1个clk_1时钟后为0，第三与门23的输出将在clk_1的下一个下降沿之后跟随clk_1变化。即或门5的输出切换到clk_1。
2)clk_0＝1。
此时第二与门22的一个输入信号由于第二选择器62的作用等于switch_0，为0，所以第二与门22输出为0。或门5的输出仍然跟随clk_1变化，切换到clk_1上。
(二)时钟从clk_1切换到clk_0
若希望切换到clk_0，而clk_1无变化时，此时clk_1_dect＝0。因为切换到clk_0，switch_0＝1，此时s1＝1，所以第三选择器63输出为0，第三与门23输出为0，或门5的输出仅跟随clk_0变化。即切换到了clk_0。
图9是改进后的电路仿真波形，从图中可以看到当clk_0时钟发生故障时进行时钟切换，也能及时切换到clk_1时钟上。
以上图示和描述都是以实现两个时钟信号的切换而设计的时钟切换电路，如果需要完成三个或更多个时钟信号的切换，则可以采用级联的方式设计出多级时钟切换电路，每一级切换电路都包括两个时钟检测模块和一个时钟切换模块，如图10所示，如果需要完成三个时钟信号的切换，则第一级切换电路的待切换时钟信号为clk_0和clk_1，时钟切换选择信号为switch_0，第二级切换电路的待切换信号为第一级切换电路的输出时钟信号和clk_2，时钟切换选择信号为swich_1。当然如果需要完成更多个时钟信号的切换，则继续依次增加级联电路，相应地，都是由上一级时钟输出信号作为本级时钟切换电路的其中一个待切换信号。
相较于现有技术，本发明无毛刺切换电路是纯数字电路，能够在各种FPGA以及ASIC中实现，通过时钟检测模块对待切换时钟信号是否正常跳变的检测，根据检测结果对切换电路进行控制，确保在待切换时钟中出现错误时也能可靠切换到所需的时钟，能够对不同频率的时钟进行无毛刺切换。
Claims (9)
1.一种无毛刺时钟切换电路，该电路包括一级或多级切换电路以实现对两个或多个时钟信号的切换，其特征在于：每级切换电路包括第一、第二时钟检测模块及一时钟切换模块，第一、第二时钟检测模块分别用于检测两待切换时钟信号是否出现故障，时钟切换模块用于根据两时钟检测模块的时钟检测结果选择切换信号和时钟输出使能信号，以确保进行切换时，该电路输出正确的切换时钟信号；
所述时钟切换模块由第一及第二D触发器，双D触发器，第一、第二及第三与门，第一及第二锁存器，一或非门，一或门及第一、第二、第三选择器实现，其中，
时钟切换选择信号连接到第一D触发器(11)的D端、第一与门(21)的输入端、第一选择器(61)的第一输入端及第二选择器(62)的第一输入端；
第一待切换信号连接到第一D触发器(11)、双D触发器(13)、第一锁存器(31)的clk端、第二与门(22)的输入端及第一时钟检测模块(72)的输入端；其中接入第一锁存器(31)的是clk_0信号的反向信号；
第二待切换信号连接到第二D触发器(12)、第二锁存器(32)的clk端、第三与门的输入端以及第二时钟检测模块(71)的输入端；其中，接入第二锁存器的是clk_1信号的反向信号；
该第一D触发器(11)的Q端连接到第一选择器(61)的第二输入端，第一选择器(61)的选择端与第一时钟检测模块(72)的输出端连接，第一选择器(61)的输出端连接到第二D触发器(12)、双D触发器(13)的D端、或非门(4)的输入端及第三选择器(63)的第一输入端；其中接入第三选择器(63)的是第一选择器(61)输出端信号的反向信号，或非门(4)的另一输入端则与第二D触发器(12)的Q端相连，而其输出端则连接到第二锁存器(32)的D端，第三选择器(63)的第二输入端与第二锁存器(32)的Q端连接，其选择端与第二时钟检测模块(71)的输出端连接；
第一与门(21)的另一输入端与双D触发器(13)的Q端连接，其输出端则连接到第一锁存器(31)的D端，第一锁存器(31)的Q端接入第二选择器(62)的第二输入端；
第二与门(22)的另一输入端与第二选择器(62)的输出端连接，其输出端连接到或门(5)的输入端；
第三与门(23)的另一输入端与第三选择器(63)的输出端连接，其输出端连接到或门(5)的另一输入端；
该或门(5)的输出端是该时钟动态切换电路的输出端。
2.如权利要求1所述的电路，其特征在于：第一时钟检测模块若检测到第一待切换时钟信号正常跳变，第一选择器输出第一D触发器Q端的信号，否则第一选择器输出时钟切换选择信号。
3.如权利要求1所述的电路，其特征在于：第一时钟检测模块若检测到第一待切换时钟信号正常跳变，第二选择器输出第一锁存器Q端的信号，否则第二选择器输出时钟切换选择信号。
4.如权利要求1所述的电路，其特征在于：第二时钟检测模块若检测到第二待切换时钟信号正常跳变，第三选择器输出第二锁存器Q端的信号，否则第三选择器输出第一选择器输出信号的反向信号。
5.如权利要求1所述的电路，其特征在于：时钟检测模块输出结果为1表示被测时钟信号存在，输出结果为0表示被测时钟信号出现故障，第一、第二及第三选择器的第一输入端为0端，第二输入端为1端。
6.如权利要求1所述的电路，其特征在于：时钟检测模块输出结果为0表示被测时钟信号存在，输出结果为1表示被测时钟信号出现故障，第一、第二及第三选择器的第一输入端为1端，第二输入端为0端。
7.如权利要求1所述的电路，其特征在于：时钟检测模块由两个计数器、两个计数结构检测子模块及一个或非门实现，其中两计数器均接入一参考时钟信号，并分别接入正反两向被测时钟信号，两计数器的输出端分别连接两计数结果检测子模块，计数结果检测子模块的输出端连接至或非门，由或非门输出最终检测结果。
8.如权利要求7所述的电路，其特征在于：第一、第二时钟检测模块接入的参考时钟信号的频率是根据被检测的待切换时钟信号确定的。
9.如权利要求1至8中任一项所述的电路，其特征在于：该电路包括多级切换电路以实现多个待切换信号的切换，各级电路采用级联方式连接，前一级切换电路的输出时钟信号是本级切换电路的其中一个待切换时钟信号。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2008100080941A CN101526829B (zh) | 2008-03-06 | 2008-03-06 | 无毛刺时钟切换电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2008100080941A CN101526829B (zh) | 2008-03-06 | 2008-03-06 | 无毛刺时钟切换电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101526829A CN101526829A (zh) | 2009-09-09 |
| CN101526829B true CN101526829B (zh) | 2011-08-10 |
Family
ID=41094714
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2008100080941A Expired - Fee Related CN101526829B (zh) | 2008-03-06 | 2008-03-06 | 无毛刺时钟切换电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101526829B (zh) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103197728B (zh) * | 2012-01-06 | 2017-07-04 | 上海华虹集成电路有限责任公司 | 不同时钟域无毛刺时钟切换电路的实现方法及电路 |
| CN103631318B (zh) * | 2012-08-20 | 2017-07-04 | 上海华虹集成电路有限责任公司 | 无毛刺时钟切换电路 |
| CN103809105B (zh) * | 2012-11-13 | 2016-08-17 | 上海华虹宏力半导体制造有限公司 | 具有高低频时钟切换功能的芯片 |
| CN103746625B (zh) * | 2013-11-19 | 2016-02-03 | 广东威灵电机制造有限公司 | 电机控制***中微处理器的***时钟故障检测方法 |
| CN104076863B (zh) * | 2014-07-01 | 2017-03-01 | 大唐微电子技术有限公司 | 一种时钟切换装置 |
| CN104536511B (zh) * | 2014-12-03 | 2017-10-31 | 泰斗微电子科技有限公司 | 一种基于rtc计时的时钟切换电路 |
| CN106066817B (zh) * | 2016-05-30 | 2023-04-07 | 珠海市一微半导体有限公司 | 时钟监控电路及其方法 |
| CN109379063B (zh) * | 2018-10-29 | 2022-06-28 | 无锡中微爱芯电子有限公司 | 一种mcu时钟切换电路 |
| CN112214064B (zh) * | 2019-07-11 | 2022-11-11 | 珠海格力电器股份有限公司 | 应用于芯片***的时钟控制方法及装置 |
| CN110413041B (zh) * | 2019-07-29 | 2020-11-17 | 珠海零边界集成电路有限公司 | 一种芯片时钟电路及其控制方法 |
| CN110795289B (zh) * | 2019-10-29 | 2023-09-26 | 北京计算机技术及应用研究所 | 一种多时钟自动切换方法 |
| CN111613257B (zh) * | 2020-05-29 | 2022-07-15 | 西安紫光国芯半导体有限公司 | 一种多相位时钟信号的门控电路、方法及电子设备 |
| CN114003086B (zh) * | 2021-10-29 | 2022-11-15 | 北京中科昊芯科技有限公司 | 一种时钟切换电路、时钟***、芯片和电子设备 |
| CN116974329A (zh) * | 2022-04-24 | 2023-10-31 | 雅特力科技股份有限公司 | 具备时钟丢失容限的无毛刺时钟切换电路、装置及方法 |
| CN116015255A (zh) * | 2022-12-30 | 2023-04-25 | 成都电科星拓科技有限公司 | 一种支持丢失自动切换的时钟无缝切换电路 |
| CN116318071A (zh) * | 2023-05-22 | 2023-06-23 | 合肥智芯半导体有限公司 | 时钟切换电路、时钟切换方法 |
| CN117811539A (zh) * | 2023-11-17 | 2024-04-02 | 北京国科天迅科技股份有限公司 | Fpga时钟无毛刺切换电路 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002062948A (ja) * | 2000-08-23 | 2002-02-28 | Ricoh Co Ltd | クロック切換装置 |
| CN2872451Y (zh) * | 2005-11-01 | 2007-02-21 | 智多微电子（上海）有限公司 | 新型时钟动态切换电路 |
| CN101078944A (zh) * | 2007-05-11 | 2007-11-28 | 东南大学 | 时钟切换电路 |
| CN101126941A (zh) * | 2007-10-16 | 2008-02-20 | 北京天碁科技有限公司 | 时钟切换方法以及时钟切换装置 |
-
2008
- 2008-03-06 CN CN2008100080941A patent/CN101526829B/zh not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002062948A (ja) * | 2000-08-23 | 2002-02-28 | Ricoh Co Ltd | クロック切換装置 |
| CN2872451Y (zh) * | 2005-11-01 | 2007-02-21 | 智多微电子（上海）有限公司 | 新型时钟动态切换电路 |
| CN101078944A (zh) * | 2007-05-11 | 2007-11-28 | 东南大学 | 时钟切换电路 |
| CN101126941A (zh) * | 2007-10-16 | 2008-02-20 | 北京天碁科技有限公司 | 时钟切换方法以及时钟切换装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101526829A (zh) | 2009-09-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101526829B (zh) | 无毛刺时钟切换电路 | |
| US7363561B2 (en) | Method and circuit arrangement for resetting an integrated circuit | |
| US9207704B2 (en) | Glitchless clock switching that handles stopped clocks | |
| CN102353891B (zh) | 一种数字集成电路功能测试仪 | |
| CN107562163B (zh) | 一种具有稳定复位控制的数字逻辑电路 | |
| CN101599760B (zh) | 非同步乒乓计数器 | |
| CN101825917A (zh) | 时钟提供方法及信息处理设备 | |
| US6265930B1 (en) | Glitch free clock multiplexer circuit | |
| JP4211195B2 (ja) | クロック異常検出回路 | |
| CN112667292A (zh) | 一种异步微流水线控制器 | |
| CN102195638A (zh) | 一种低延时数字时钟分频方法 | |
| CN107422193B (zh) | 一种测量单粒子翻转瞬态脉冲长度的电路及方法 | |
| US7015726B1 (en) | Edge detector and method | |
| CN105629159B (zh) | D触发器的数据建立时间的测量电路 | |
| CN103049323A (zh) | 一种在fpga中实现的多中断均衡管理方法 | |
| US7363568B2 (en) | System and method for testing differential signal crossover using undersampling | |
| CN1333529C (zh) | 一种电子设备中时钟信号检测方法和装置 | |
| CN103684362A (zh) | 多相位时钟除频器 | |
| CN203813760U (zh) | 移位分频器电路 | |
| Coates et al. | Congestion and starvation detection in ripple FIFOs | |
| CN108549006B (zh) | 自检错时间数字转化电路 | |
| EP0886918B1 (en) | Clock multiplexer | |
| US5600695A (en) | Counter circuit having load function | |
| CN114513167B (zh) | 通信模块及电池管理*** | |
| JP3246482B2 (ja) | 出力遅延時間測定用テスト方法およびそのテスト回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20170825 Address after: 110000 1-25-1, 69 Nanyang Lake Street, Yuhong District, Liaoning, Shenyang Patentee after: Yuan Yuan Address before: 518057 Nanshan District high tech Industrial Park, Guangdong, South Road, science and technology, ZTE building, legal department Patentee before: ZTE Corporation |
|
| TR01 | Transfer of patent right | ||
| CB03 | Change of inventor or designer information | ||
| CB03 | Change of inventor or designer information |
Inventor after: Yuan Yuan Inventor before: Zhang Qing Inventor before: Yan Xiaoyan Inventor before: Jiang Tiejun |
|
| CP02 | Change in the address of a patent holder | ||
| CP02 | Change in the address of a patent holder |
Address after: 541002 No. two, No. 5, West Road, Xiangshan District, Guilin, the Guangxi Zhuang Autonomous Region Patentee after: Yuan Yuan Address before: 110000 1-25-1, 69 Nanyang Lake Street, Yuhong District, Liaoning, Shenyang Patentee before: Yuan Yuan |
|
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20110810 Termination date: 20180306 |