CN101563782B - 半导体装置和半导体装置的制造方法 - Google Patents

半导体装置和半导体装置的制造方法 Download PDF

Info

Publication number
CN101563782B
CN101563782B CN2007800475155A CN200780047515A CN101563782B CN 101563782 B CN101563782 B CN 101563782B CN 2007800475155 A CN2007800475155 A CN 2007800475155A CN 200780047515 A CN200780047515 A CN 200780047515A CN 101563782 B CN101563782 B CN 101563782B
Authority
CN
China
Prior art keywords
insulator film
film
transparent insulator
semiconductor device
smears
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2007800475155A
Other languages
English (en)
Other versions
CN101563782A (zh
Inventor
大见忠弘
杉谷耕一
小池匡
番场昭典
小林章洋
绵贯耕平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tohoku University NUC
Ube Exsymo Co Ltd
Ube Corp
Original Assignee
Tohoku University NUC
Ube Industries Ltd
Ube Nitto Kasei Co Ltd
Nippon Zeon Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tohoku University NUC, Ube Industries Ltd, Ube Nitto Kasei Co Ltd, Nippon Zeon Co Ltd filed Critical Tohoku University NUC
Publication of CN101563782A publication Critical patent/CN101563782A/zh
Application granted granted Critical
Publication of CN101563782B publication Critical patent/CN101563782B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78639—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a drain or source connected to a bulk conducting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1292—Multistep manufacturing methods using liquid deposition, e.g. printing

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本发明涉及具有透明性和平坦性优异的栅极绝缘膜的薄膜晶体管(TFT)及其制造方法。由RxMOy表示的氧化物形成的透明绝缘体膜131作为设置在栅极和导电体层之间的栅极绝缘膜。此外，所述透明绝缘体膜131是有下述涂布剂形成，所述涂布剂由将RxMXm-x表示的化合物进行水解缩合反应而得到的缩合物溶解或分散在有机溶剂、水或它们的混合溶剂中而得到的混合液中的一种制成，或是将两种以上的上述混合液进行混合而得到。

Description

半导体装置和半导体装置的制造方法
技术领域
本发明涉及半导体装置，特别是涉及薄膜晶体管(TFT)及其制造方法。
背景技术
一般地，液晶显示装置、有机EL装置、无机EL装置等显示装置通过在具有平坦的一个主面的基板上依次成膜并图案化布线图案、电极图案等导电图案而形成。然后在构成电极膜、显示装置的元件上依次成膜并图案化必要的各种膜等，从而制作显示装置。
近年来，对于该种显示装置强烈要求大型化。为了得到大型的显示装置则需要在基板上高精度地形成更多的显示元件，并把这些元件与布线图形电连接。这时，布线图案以及绝缘膜、TFT(薄膜晶体管)元件、发光元件等以多层化的状态形成在衬底上。其结果，通常在基板上得到台阶状的高低差异，布线图案要跨越这些高低差异来布线。进而，在使显示装置大型化时，布线图案自身会变长，因此需要降低该布线图案的电阻。
作为消除布线图案的高低差异并降低电阻的方法，专利文献1和专利文献2所公开了以下方法：为了形成液晶显示器这样的平面显示器用布线，在透明衬底表面形成布线和与布线同等高度的透明绝缘材料，并使它们与布线图案相连接。在专利文献2中还公开了：利用加热冲压和CMP(ChemicalMechanical Polishing化学机械研磨)来使布线平坦化的方法。
此外，在专利文件3中，公开了一种栅极，其包括衬底贴合层、催化剂层、导电金属层以及形成在其上面的扩散抑制层，从而改善了与玻璃衬底之间的贴合性和栅极的平坦性。
专利文献1：WO2004/110117号
专利文献2：特开2005-210081号
专利文献3：特愿2005-173050号
发明内容
发明要解决的问题
专利文献1中公开了：通过在由树脂图案形成的沟道中埋设布线并且以厚膜进行布线，能够提高显示装置的特性。作为布线形成方法公开了喷墨法、网板印刷法等方法。但可以判定其所公开的方法在对基板的贴合性上有问题。另一方面还可以得知，当如专利文献1所记载的那样，由导电性油墨和网板印刷等形成布线时，布线的表面粗糙，且布线上形成的绝缘层等的平坦性不好。在将通过导电性油墨、网板印刷所形成的布线作为栅极使用时，由于布线表面粗糙，因此，观测到使通过通道的载流子传播率恶化，并成为高速运转的障碍的情况。而且还可以判定，在导电性油墨、网板印刷等中，若布线微细，则难于得到希望的形状。例如，即使想用上述方法形成宽度20μm、长度50μm的栅极，发现电极材料也不能遍布整个面，在实际应用中不可能形成所希望的图形。
专利文献2中作为解决布线表面粗糙问题的方法，提出了采用：利用冲压部件来按压绝缘膜和已埋入的布线的加热冲压处理或是CMP处理的步骤。但近年来随着基样玻璃(マザ一ガラス)的衬底尺寸的大型化，特别是第五代1100mm×1300mm以上大小的玻璃衬底中，这些使布线平滑化的方法变得不现实。加热冲压处理的微小玻璃变形都会招致破损，且采用CMP进行的大型玻璃衬底全面均匀研磨非常困难，带来成本的增加。
此外，还发现在镀层与周围树脂膜之间产生间隙的现象。其原因是，镀覆处理时的高温使树脂膨胀，而镀层形成后又发生收缩。若存在这种间隙，则栅极绝缘膜出现电场集中而破坏了绝缘性，使得栅极与通道区域短路。
此外，专利文献3中，为了提高贴合性所提出的制造方法至少包括：对绝缘基板上进行表面改性的步骤、在该绝缘基板上形成树脂膜的步骤、通过把该树脂膜形成图案而形成收容电极或布线的凹部的步骤、向该凹部添加催化剂的步骤、把该树脂膜加热固化的步骤、利用镀覆法在该凹部形成导电性材料的步骤。栅极等的导电金属层例如Cu层由非电解镀覆法形成，在其上利用选择性的化学气相沉积(CVD，Chemical Vapor Deposition)法而形成W层作为Cu的扩散抑制层或是利用非电解镀覆法形成Ni层，这样来作为栅极。
根据该方法，栅极对基板的贴合性得以改善，即使是宽度20μm、长度50μm的栅极，不论尺寸大小，都可以形成希望的图形。但是，得知即使是该方法，栅极的表面也粗糙、栅极上形成的栅极绝缘层平坦性也不好。例如由非电解镀覆法形成的Cu层表面的平坦度Ra高达17.74nm，其上形成的Ni层表面的平坦度Ra高达8.58nm。而且得知，由于该表面粗糙，因此，该表面与由化学气相沉积(CVD)法形成的作为栅极绝缘膜的氮化硅表面、即半导体层的沟道区域的界面也粗糙，表面扩散的结果，使得载流子的迁移率发生恶化。
本发明的目的在于提供一种栅极绝缘膜的平坦性优异的薄膜晶体管(TFT)及其制造方法。
本发明的另一目的在于提供一种具有界面平坦性优良且透明度高的栅极绝缘膜的薄膜晶体管及其制造方法。
本发明的再一目的在于提供一种可以形成透明性以及平坦性均优异的栅极绝缘膜的涂布剂。
解决问题的方法
以下，列举本发明的实施方式。
根据本发明的第1实施方式，提供一种半导体装置，其包括透明衬底、透明绝缘体膜A、栅极和半导体层，所述透明绝缘体膜A设置在该透明衬底的一个主表面上，且形成有达到该一个主表面的沟道，所述栅极形成于该沟道内，且栅极的表面与上述透明绝缘体膜A的表面呈大致平坦，所述半导体层隔着栅极绝缘膜设置在上述栅极上，其中，所述栅极绝缘膜至少包括两层，且所述栅极绝缘膜的至少一层为透明绝缘体膜B，所述透明绝缘体膜B由以MO重复单元为主要骨架，且其组分为由RxMOy(式中，R表示不可水解的取代基；M表示选自Si、Ti、Al、Zr、Zn、Sn以及In中的任一元素；x表示0～3的整数，y满足下式(m-x)/2＜y＜m-x-0.5(m为M的化学价数))。
根据本发明的第2实施方式，提供一种半导体装置，其包括透明衬底、透明绝缘体膜A、栅极和半导体层，所述透明绝缘体膜A设置在该透明衬底的一个主表面上，且形成有到达该主表面的沟道，所述栅极形成于该沟道内，且栅极的表面与上述透明绝缘体膜A的表面呈大致持平，所述半导体层隔着栅极绝缘膜设置在上述栅极上，其中，所述栅极绝缘膜至少包括两层，且其中的至少一层为经过150～300℃温度范围的加热而形成的透明绝缘体膜B，所述透明绝缘体膜B的浊度(Hz)为3％以下，透过率(Tt)为80％以上。
根据本发明的第3实施方式，可以得到本发明的第1实施方式或第2实施方式所述的半导体装置，其中，所述透明绝缘体膜B是通过涂布涂布液而形成的透明绝缘体涂布膜。
根据本发明的第4实施方式，可以得到本发明的第1～3实施方式中任一项所述的半导体装置，其中，所述透明绝缘体膜B的表面粗糙度(Ra)为5nm以下。
根据本发明的第5实施方式，可以得到本发明的第1～4实施方式中任一项所述的半导体装置，其中，设所述透明绝缘体膜B的厚度为d(
Figure G2007800475155D00041
)、介电常数为ε时，满足280＞d/ε的关系。
根据本发明的第6实施方式，提供一种用于形成本发明第3～5实施方式中任一项所述的透明绝缘体膜B的涂布剂，其由将RxMXm-x(其中，R为不可水解的取代基；M为选自Si、Ti、Al、Zr、Zn、Sn以及In中的任一元素；X为可水解的取代基，x为0～3的整数，m为M的化学价数)所表示的化合物进行水解缩合反应而得到的缩合物溶解或分散在有机溶剂、水或它们的混合溶剂中而得到的混合液的一种制成，或将两种以上的上述混合液进行混合而得到。
根据本发明的第7实施方式，提供一种涂布剂，其用于形成本发明的第3～5实施方式中任一项所述的透明绝缘体膜B，该涂布剂按下述方式得到：使一种或两种以上的由RxMXm-x(式中，R表示不可水解的取代基；M表示选自Si、Ti、Al、Zr、Zn、Sn以及In中的任一元素；X为可水解的取代基，x为0～3的整数，m为M的化学价数)所表示的化合物进行水解缩合反应，并将得到的缩合物溶解或分散在有机溶剂、水或它们的混合溶剂中。
根据本发明的第8实施方式，可以得到本发明的第6或第7实施方式所述的涂布剂，所述可水解的取代基X为烷氧基。
根据本发明的第9实施方式，可以得到本发明的第1～5实施方式中任一项所述的半导体装置，其中，所述栅极绝缘膜还包括通过化学气相沉积法(CVD)形成且介电常数为4以上的绝缘体膜C。
根据本发明的第10实施方式，可以得到本发明的第9实施方式所述的半导体装置，其中，所述栅极绝缘膜C是透明的，且铺设在所述透明绝缘体膜B的上部。
根据本发明的第11实施方式，提供一种半导体装置的制造方法，该方法包括以下步骤：
在透明衬底表面上形成透明绝缘体膜A的步骤；
选择性地除去所述透明绝缘体膜的一部分，从而形成到达所述透明衬底的沟道的步骤；
在所述沟道内形成到达所述透明衬底表面的栅极的步骤；
将涂布剂涂布在包括所述栅极表面在内的所述透明绝缘体膜A表面上的步骤，所述涂布剂为下述涂布剂(1)或(2)：
涂布剂(1)：由将RxMXm-x(式中，R表示不可水解的取代基；M表示选自Si、Ti、Al、Zr、Zn、Sn以及In中的任一元素；X表示可水解的取代基，x表示0～3的整数，m为M的化学价数)所表示的化合物进行水解缩合反应而得到的缩合物溶解或分散在有机溶剂、水或它们的混合溶剂中而得到的混合液的一种制成，或是将两种以上的上述混合液进行混合而得到；
涂布剂(2)：使一种或两种以上的由RxMXm-x(式中，R表示不可水解的取代基；M表示选自Si、Ti、Al、Zr、Zn、Sn以及In中的任一元素；X为可水解的取代基，x为0～3的整数，m为M的化学价数)所表示的化合物进行水解缩合反应，将得到的缩合物溶解或分散在有机溶剂、水或它们的混合溶剂中而得到的涂布剂；
对在所述涂布步骤中得到的涂布膜进行加热的步骤；
从而在得到的透明绝缘体膜B上形成半导体膜的步骤。
根据本发明的第12实施方式，可以得到第11实施方式所述的半导体装置的制备方法，其中，所述可水解的取代基X为烷氧基。
根据本发明的第13实施方式，可以得到第11或第12实施方式的半导体装置的制备方法，其中，在所述涂布膜的加热步骤和所述半导体膜形成步骤之间，还包括通过化学气相沉积法形成介电常数为4以上且覆盖所述透明绝缘体膜B的透明绝缘体膜C的步骤。
发明效果
根据本发明，通过在表面粗糙的栅极上设置绝缘体涂布膜，由此制备其表面的平坦度Ra为5nm以下、透明度高、且光学特性、电特性优异的栅极绝缘膜，并可以提供一种栅极绝缘膜，其使得与沟道区域之间的界面变得平坦，从而防止载流子的界面扩散，实现高的载流子迁移率，同时使栅极以外的部分维持良好的光学电学特性。进而，根据本发明可以得到适合形成透明性以及平坦性优异的栅极绝缘膜的涂布剂。
附图说明
图1是示出本发明的薄膜晶体管结构一例的剖面图；
图2是将本发明的薄膜晶体管栅极部结构之一例放大显示的剖面图；
图3是说明本发明的实施例的薄膜晶体管制造方法的一个步骤的剖面图；
图4是说明在图3所示步骤后进行的下一步骤的剖面图；
图5是说明在图4所示步骤后进行的下一步骤的剖面图；
图6是说明在图5所示步骤后进行的下一步骤的剖面图；
图7是说明在图6所示步骤后进行的下一步骤的剖面图。
符号说明
10：玻璃衬底               11：透明绝缘体膜A
12：栅极                   121：衬底贴合层
122：催化剂层              123：导电金属层
124：导电金属扩散抑制层    13：栅极绝缘膜
131：透明绝缘体膜B         132：绝缘体膜C
14：半导体层               141：非晶硅膜
142：n+型非晶硅膜          15：源极
16：漏极
具体实施方式
使用附图来说明本发明的实施方式。图1是表示本发明的薄膜晶体管(TFT：Thin Film Transistor)结构一例的剖面图，如图所示，薄膜晶体管包括：
透明树脂膜11(相当于透明绝缘体膜A)，其形成在玻璃衬底(绝缘衬底)10上，且由透明感光性树脂制成，
栅极12，其形成在透明树脂膜11上并到达玻璃衬底10，且形成为与透明树脂膜11大致同一高度，
栅极绝缘膜13，形成在透明树脂膜11和栅极12上，包括绝缘体涂布膜131(相当于透明绝缘体膜B)和在其上的化学气相沉积电介体膜132(相当于绝缘体膜C)，
半导体层14，其隔着栅极绝缘膜13形成在栅极12上，
源极15和漏极16，与半导体层14连接。
如本发明的实施方式中所记载，栅极绝缘膜13优选由透明绝缘体膜B131和绝缘体膜C132两层形成。此外，从良好的表现出本发明所希望的效果的观点出发，优选栅极绝缘膜13形成在包含栅极12表面在内的透明绝缘体A11的表面上。
图2是将本发明所示薄膜晶体管的栅极部结构放大显示的剖面图。图中所示出的栅极12，按照从玻璃衬底10侧到半导体层侧的顺序(即从图的下方开始顺序)，包括：衬底贴合层121、催化剂层122、导电金属层123和导电金属扩散抑制层124，并且，该栅极埋设在形成于平滑的透明树脂膜11中的沟道中。
从图2可以明确，栅极12埋设在透明树脂膜的沟道中，栅极12的表面与透明树脂膜11的表面形成大致同一平面。因此，保证了栅极12上部结构的平坦性，但微观看时则平坦性有问题。即，导电金属层123表面通常通过非电解镀Cu而形成，但通过非电解镀所形成的导电金属层123(Cu层)表面的平坦度Ra高达17.74nm，在其上形成的导电金属扩散抑制层124(非电解镀Ni层)的表面平坦度Ra也高达8.58nm。
在本发明中，在导电金属扩散抑制层124上形成作为透明绝缘体膜B131的厚度为40nm以上的绝缘体涂布膜，该膜填补了栅极12和树脂膜11之间的间隙112，同时，提供不会体现出栅极12表面的凹凸的Ra为5nm以下的平滑表面。其结果是，可以得到氮化硅电介体膜(绝缘体膜C)132的表面平坦性，该氮化硅电介体膜(绝缘体膜C)132是利用化学气相沉积法在作为绝缘体涂布膜(外涂层膜)的透明绝缘体膜B131上形成的，其厚度为150～160nm。其结果是，由于在形成薄膜晶体管(TFT)时，不会在形成于栅极绝缘膜13上的半导体层产生由栅极引起的凹凸，所以能够大幅度提高载流子的迁移率。
需要说明的是，作为绝缘体涂布膜(外涂层膜)的透明绝缘体膜B131是采用了下述涂布剂代替以往所公知的SOG(spin on glass)形成的。
1.溶剂的种类
作为溶剂，可以使用例如甲醇、乙醇、异丙醇、丙醇、环己醇等醇类，乙二醇、丙二醇等二醇类或它们的衍生物，丙酮、甲基异丁基酮、环己酮等酮类，以及，甲苯、二甲苯、醚类、脂肪族烃类等有机溶剂，水等。这些可以单独使用，也可以将两种以上混合后使用。
2.材料的种类和比例范围：
就涂布剂而言，可使用下述涂布剂，由将下述缩合物溶解或分散在上述的溶剂中而得到的混合液中的一种制成的涂布剂，或将两种以上的上述混合液进行混合而得到的涂布剂，所述缩合物由RxMXm-x(式中，R表示不可水解的取代基；M表示选自Si、Ti、Al、Zr、Zn、Sn以及In中的任一元素；X为可水解的取代基，x为0～3的整数，m为M的化学价数)所表示的化合物进行水解缩合反应而得到；或者，一种或两种以上的由RxMXm-x所表示的化合物进行水解缩合反应，并将得到的缩合物溶解或分散在上述的溶剂中而得到的涂布剂。
就上述由RxMXm-x所表示的化合物而言，不可水解的取代基R是指，烷基、具有(甲基)丙烯酰氧基或环氧基的烷基、链烯基、芳基或芳烷基。具体而言，作为不可水解的取代基，例如可以举出：甲基、乙基、正丙基、异丙基、正丁基、异丁基、仲丁基、叔丁基、戊基、己基、辛基、环戊基、环己基、γ-丙烯酰氧基丙基、γ-甲基丙烯酰氧基丙基、γ-缩水甘油醚丙基、3，4-环氧环己基、乙烯基、烯丙基、丁烯基、己烯基、辛烯基、苯基、甲苯基、二甲苯基、萘基、苄基、苯乙基、苯基丙基、萘甲基等，从耐热性、贴合性、成本、平坦性等观点考虑，优选甲基、乙基、苯基。
可水解的取代基X是指，卤原子、烷氧基、氢、异氰酸酯基、硅氨烷基、配位性取代基等。具体而言，作为可水解的取代基，例如可举出：氯原子、甲氧基、乙氧基、正丙氧基、异丙氧基、正丁氧基、异丁氧基、仲丁氧基、叔丁氧基、戊氧基、己氧基、环戊氧基、环己氧基、乙酰丙酮基等，从反应的易控制性、成本等方面考虑，优选甲氧基、乙氧基、丙氧基、丁氧基。M优选Si、Ti、Al，x优选0～2。
由RxMXm-x所表示的化合物，例如，可以举出，甲基三甲氧基硅烷、甲基三乙氧基硅烷、甲基三丙氧基硅烷、甲基三异丙氧基硅烷、乙基三甲氧基硅烷、乙基三乙氧基硅烷、丙基三乙氧基硅烷、丁基三甲氧基硅烷、苯基三甲氧基硅烷、苯基三乙氧基硅烷、二甲基二甲氧基硅烷、甲基苯基二甲氧基硅烷、甲基三氯硅烷、乙基三氯硅烷、二甲基二氯硅烷、四甲氧基硅烷、四乙氧基硅烷、四正丙氧基硅烷、四异丙氧基硅烷、四正丁氧基硅烷、四异丁氧基硅烷、四仲丁氧基硅烷、四叔丁氧基硅烷、四氯硅烷等，以及与这些硅烷对应的四烷氧基钛、三烷氧基钛、二烷氧基钛、三甲氧基铝、三乙氧基铝、三正丙氧基铝、三异丙氧基铝、三正丁氧基铝、三异丁氧基铝、三仲丁氧基铝、三叔丁氧基铝等，从反应的难易度、成本、贴合性、平坦性等观点考虑，优选甲基三甲氧基硅烷、甲基三乙氧基硅烷、甲基三丙氧基硅烷、甲基三异丙氧基硅烷、乙基三甲氧基硅烷、乙基三乙氧基硅烷、苯基三甲氧基硅烷、二甲基二甲氧基硅烷、四甲氧基硅烷、四乙氧基硅烷，以及这些硅烷对应的的四烷氧基钛。其中，优选将甲基三甲氧基硅烷和四乙氧基硅烷的缩合物混合后使用，两种缩合物的量的比例，以摩尔比(前者/后者)计优选1/9～8/2。
上述由RxMXm-x所表示的化合物的水解缩合反应是，例如，使用酸或碱作为催化剂，添加水，在规定的溶剂中，将温度设成0～80℃，使用带有搅拌器的反应装置，搅拌1～24小时左右。
上述缩合物在涂布剂中的含量，没有特别的限定，通常是0.5～25重量％，根据涂布方法或膜厚的设定，该含量的最佳值有所不同，但考虑到涂布剂随时间的变化，优选1～10重量％。
3.其它成分
也可添加流平剂(レベリング剤)、粘度调整剂等。
上述涂布剂涂布在包括栅极12以及作为透明树脂膜的透明绝缘体膜A11的表面上后，被加热。结果，在栅极12以及透明绝缘体膜A11上，形成了作为绝缘体涂布膜(外涂层膜)的透明绝缘体膜B131。
此时，构成作为绝缘体涂布膜(外涂层膜)的透明绝缘体膜B131的物质的成分(组成)和特性如下所述。
(1)成分
其成分由下述氧化物中的一种、或两种以上的混合物构成，所述氧化物以MO重复单元为主骨架，且其组成为由RxMOy(其中，R表示不可水解的取代基；M表示选自Si、Ti、Al、Zr、Zn、Sn以及In中的任一元素；x表示0～3的整数，y满足下式(m-x)/2＜y＜m-x-0.5(m为M的化学价数))。需要说明的是，R的定义与上述相同。此外，R、M以及x的优选方式也与上述相同。
(2)薄膜的特征
280＞d/ε(d：薄膜的厚度(
Figure G2007800475155D00101
)、ε：薄膜的介电常数)。需要说明的是，通常情况下，上述d/ε的下限为40。
表面粗糙度Ra为5nm以下。
在涂布如上所述的涂布剂之后，在150～300℃的任意温度下进行加热时的绝缘体涂布膜，其Hz(浊度)＜3％、Tt(透过率)＞80％，作为薄膜晶体管的栅极绝缘膜13，具有充分的透明性。
需要说明的是，上述的介电常数是可通过Four Dimensions株式会社制造的CVmap 92测定得到，上述表面粗糙度Ra是可通过AFM(SeikoInstruments(セイコ一インスツルメンツ)株式会社)制造的测定得到，上述的浊度以及透过率是可通过浊度计(日本电色工业(株)制造的NDH2000(测定方法2))测定得到。
在形成透明绝缘体膜B131之后，在该透明绝缘体膜B131的表面上，通过化学气相沉积法形成了作为绝缘体膜C132的氮化硅电介体膜。
这里，包括作为绝缘体涂布膜的透明绝缘体膜131以及位于其上的作为CVD电介体膜132的绝缘体膜C132的栅极绝缘膜13的厚度如果过厚，则晶体管的驱动能力恶化，且由于栅极容量增加而招致信号延迟，所以当栅极膜为氮化硅膜的情况下优选350～360nm左右以下，EOT(二氧化硅的介电常数除以膜的平均介电常数，得到的商再乘以膜厚度所得到的二氧化硅换算膜厚)是200nm以下。
此外，栅极绝缘膜13的厚度若过薄，则泄漏电流增加，由于如果是通常的LCD，最大15V的电压加在TFT的栅极与源极之间，所以优选耐压15V以上，因此优选EOT是95nm以上。
另一方面，就构成栅极绝缘膜13的绝缘体涂布膜(即，透明绝缘体膜)131的厚度而言，为了得到不受于衬底粗糙度影响的平坦表面(当衬底的表面粗糙度以P-V值计为30nm左右时)，则其物理膜厚度最低需要40nm。该膜的介电常数可能有不所同，但考虑到介电常数最大是10左右时，优选二氧化硅换算膜厚(EOT)是15nm以上。另外，在采用复合栅极膜的情况下，优选最高膜厚度是120nm左右以下。需要说明的是，在计算d/ε的情况下，可以明绝缘体膜B131的膜厚换算为
Figure G2007800475155D00111
后使用。
就CVD电介体膜(绝缘体膜C)132的厚度而言，考虑到该膜主要承担耐压的作用，优选EOT为80nm以上，其上限优选设定为200nm-15nm＝185nm。
实施例
接着，使用附图对上述本发明的实施例所涉及的薄膜晶体管的形成方法进行说明。图3～图7是按步骤顺序说明本实施例的薄膜晶体管制造方法的示意图。首先，参考图3，准备玻璃衬底10作为衬底。该衬底是能够形成30英寸以上大型画面的大型衬底。将该衬底在0.5体积％的氢氟酸水溶液中处理10秒，使用纯净水对表面进行清洗，由此洗净除去表面的污染。
然后，通过向纯水添加氢氧化钠得到pH控制在10的水溶液，在该水溶液中以0.1体积％的浓度溶解硅烷偶联剂即氨基丙基乙氧基硅烷，以这样的硅烷偶联剂溶液处理玻璃衬底10，即在室温下在该硅烷偶联剂中溶液浸渍30分钟，使硅烷偶联剂吸附在玻璃衬底表面上。然后在热板上以110℃处理60分钟，使硅烷偶联剂与玻璃衬底表面发生化学键合，制成衬底贴合层(厚度10nm)121。通过这样形成衬底贴合层121，实质上是在玻璃衬底10表面配置了氨基，并形成了容易配位金属配位体的结构。由于硅烷偶联剂通常是透明的，所以即使形成在玻璃衬底10的整个面上，也能得到本发明的效果，而且从得到玻璃衬底10与后步骤使用的透明感光性树脂贴合性的观点来看是优选的。
在形成衬底贴合层121后，使用旋涂器把正型光致抗蚀剂液涂布在衬底贴合层的表面上，通过在热板上以100℃进行120秒钟的加热预烘烤处理，形成具有2μm厚度的感光性透明树脂膜作为透明树脂膜A11。另外，上述的正型光致抗蚀剂使用特开2002-296780号公报中记载的含有碱可溶性脂环烯烃类树脂。作为形成透明树脂膜A11的有机材料，可使用选自丙烯酸类树脂、硅树脂、氟树脂、聚酰亚胺类树脂、聚烯烃类树脂、脂环式烯烃类树脂和环氧类树脂的透明树脂。从使后续步骤变得容易的观点来看，作为透明树脂膜A11，优选使用特开2001-188343号公报或特开2002-296780号公报中所详细记载的感光性透明树脂组合物制成。
参照图4，形成感光性透明树脂膜作为透明树脂膜11A，然后利用掩模对准器(mask aligner)并隔着掩模图形选择地对感光性透明树脂膜11照射g、h、i线的混合光。然后，使用0.3重量％的四甲基氢氧化铵水溶液进行90秒的显影，之后用纯水进行60秒的冲洗处理，在玻璃衬底10上形成具有规定图形的沟道。然后，在氮气氛中进行230℃、60分钟的热处理，使感光性透明树脂膜(即，透明树脂膜A)11固化。
接着，将其在氯化钯-盐酸水溶液(氯化钯0.005体积％、盐酸0.01体积％)中于室温浸渍3分钟，再用还原剂(上村工业(株)制还原剂MAB-2)处理，并水洗，由此，在形成的沟道内选择性地添加钯催化剂层(厚度10～50nm)122。
参照图5，把被添加了钯催化剂层122的基板浸渍在铜的非电解镀覆液(上村工业(株)制PGT)中，在所述沟道内选择性地形成铜层(厚度1.9μm)作为导电金属层123。就铜层而言，形成铜层的处理在到达比透明感光性树脂膜11的表面高度低的位置时停止，并留出后续的导电金属扩散抑制层124的膜厚。然后，浸渍在镍的非电解镀覆液中，在作为导电金属层123的铜层上形成了由镍形成的导体金属扩散抑制膜124(厚度0.1μm)。
参照图6，接着，形成绝缘体涂布膜(即，透明绝缘体膜B)131，并使其铺设在包括栅电极12表面在内的感光性透明树脂膜11表面上。
图中示出的绝缘体涂布膜131是使用下述的涂布剂形成的。即，将甲基三甲氧基硅烷(71.0g)、四乙氧基硅烷(52.0g)、IPA(异丙醇；97.1g)、0.1N硝酸(9.6g)以及水(82.7g)依次混合，进行了24小时的水解缩合反应。将得到的反应液用甲基异丁基酮(437.0g)和丙二醇单甲基醚(250.5g)的混合溶液稀释，得到涂布剂。涂布所得到的涂布剂，制备涂布膜，对得到的涂布膜在300℃下热处理1小时，制得了绝缘体涂布膜131。
图中示出的绝缘体涂布膜131是由聚甲基倍半硅氧烷(即，CH3SiO1.5)和二氧化硅(SiO2)的复合体构成，且其膜厚为60nm。另外，测定得到的介电常数为ε＝2.5。从而d/ε为240。对透明性进行评价的结果，Hz为0.09％，Tt为92.61％。通过AFM测定得到的表面粗糙度Ra＝4.5nm。
接着，使微波激发RLSA等离子体处理装置，使Si3N4膜进行CVD成长，由此形成了绝缘体膜C132，从而，制备了具有透明绝缘体膜B131以及绝缘体膜C132的栅极绝缘膜13。
在这里，在半导体产业中通常作为栅极绝缘膜使用的SiO2膜的介电常数为3.9，从这个角度来看，绝缘体膜C132的介电常数优选为4以上，更优选为7以上。介电常数的上限通常为7.5左右。此外，绝缘体膜C优选基本上透明。作为能够满足上述特性的绝缘体膜C的材料，没有特别的限定，通常情况下，优选使用Si3N4膜。
接着，如图6所示，利用公知的等离子增强化学气相沉积法(PECVD法)连续沉积非晶硅膜141、n+型非晶硅膜142，利用光刻法和公知的RIE(Reactive Ion Etching)法把除栅极12上及其周边部分以外的非晶硅膜的一部分除去。
参照图7，接着利用公知的溅射法等按Ti、Al、Ti的顺序进行成膜以作为源极和漏极，利用光刻法形成图案，形成源极15和漏极16。然后，把形成的源极15和漏极16作为掩模，利用公知的方法蚀刻n+型非晶硅膜142，由此，把源极区域与漏极区域进行分离。接着利用公知的PECVD法形成作为保护膜的硅氮化膜(未图示)，完成本发明的薄膜晶体管(TFT)。需要说明的是，源极15和漏极16在元件区域以外的区域形成源极布线和漏极布线是不言而喻的。
另外，在上述实施方式中，仅对液晶显示装置进行了说明，但本发明也对构成平面显示板的各种基板适用。
此外，作为构成栅极的材料，除了铜之外，还可以使用银、透明氧化物导电体(ITO等)。
工业实用性
本发明适用于液晶显示装置、有机EL装置、无机EL装置等显示装置，可以使这些显示装置大型化，而且还能够适用于显示装置以外的布线。

Claims (31)

1.一种半导体装置，包括透明衬底、透明绝缘体膜A、栅极和半导体层，所述透明绝缘体膜A设置在所述透明衬底的一个主表面上，且形成有到达该主表面的沟道，所述栅极形成于所述沟道内，且栅极的表面与上述透明绝缘体膜A的表面持平，所述半导体层隔着栅极绝缘膜设置在上述栅极上，其中，
所述栅极绝缘膜至少包括两层，且所述栅极绝缘膜的至少一层为透明绝缘体膜B，所述透明绝缘体膜B由以MO重复单元为主要骨架、且其组成为以RxMOy表示的一种或两种以上的氧化物构成，式中，R为不可水解的取代基；M表示选自Si、Ti、Al、Zr、Zn、Sn以及In中的任一元素；x表示0～3的整数；y满足下述式(m-x)/2＜y＜m-x-0.5，m为M的化学价数。
2.权利要求1所述的半导体装置，其中，所述透明绝缘体膜B是通过涂布涂布液而形成的透明绝缘体涂布膜。
3.权利要求1所述的半导体装置，其中，所述透明绝缘体膜B的表面粗糙度Ra为5nm以下。
4.权利要求2所述的半导体装置，其中，所述透明绝缘体膜B的表面粗糙度Ra为5nm以下。
5.权利要求1所述的半导体装置，其中，设所述透明绝缘体膜B的厚度为d，d的单位为
Figure FSB00000458742300011
设介电常数为ε时，满足280＞d/ε的关系。
6.权利要求2所述的半导体装置，其中，设所述透明绝缘体膜B的厚度为d，d的单位为
Figure FSB00000458742300012
设介电常数为ε时，满足280＞d/ε的关系。
7.权利要求3所述的半导体装置，其中，设所述透明绝缘体膜B的厚度为d，d的单位为设介电常数为ε时，满足280＞d/ε的关系。
8.权利要求4所述的半导体装置，其中，设所述透明绝缘体膜B的厚度为d，d的单位为
Figure FSB00000458742300014
设介电常数为ε时，满足280＞d/ε的关系。
9.一种用于形成权利要求2～8中任一项所述的透明绝缘体膜B的涂布剂，其由将下述缩合物溶解或分散在有机溶剂、水或它们的混合溶剂中而得到的混合液中的一种制成，或者将两种以上的上述混合液进行混合而得到，
所述缩合物由RxMXm-x所表示的化合物进行水解缩合反应而得到，式中，R表示不可水解的取代基；M表示选自Si、Ti、Al、Zr、Zn、Sn以及In中的任一元素；X表示可水解的取代基，x表示0～3的整数，m表示M的化学价数。
10.一种用于形成权利要求2～8中任一项所述的透明绝缘体膜B的涂布剂，其按下述方法得到：使一种或两种以上的由RxMXm-x表示的化合物进行水解缩合反应，并将得到的缩合物溶解或分散在有机溶剂、水或它们的混合溶剂中，式中，R表示不可水解的取代基；M表示选自Si、Ti、Al、Zr、Zn、Sn以及In中的任一元素；X表示可水解的取代基，x表示0～3的整数，m为M的化学价数。
11.权利要求9所述的涂布剂，其中，所述可水解的取代基X为烷氧基。
12.权利要求10所述的涂布剂，其中，所述可水解的取代基X为烷氧基。
13.权利要求1～8中任一项所述的半导体装置，其中，所述栅极绝缘膜还包括通过CVD法形成且介电常数为4以上的绝缘体膜C。
14.权利要求13所述的半导体装置，其中，所述绝缘体膜C为透明的，且铺设在所述透明绝缘体膜B的上部。
15.一种半导体装置，包括透明衬底、透明绝缘体膜A、栅极和半导体层，所述透明绝缘体膜A设置在该透明衬底的一个主表面上，且形成有到达该主表面的沟道，所述栅极形成于该沟道内，且栅极的表面与上述透明绝缘体膜A的表面持平，所述半导体层隔着栅极绝缘膜设置在上述栅极上，其中，所述栅极绝缘膜至少包括两层，且所述栅极绝缘膜的至少一层为经过150～300℃温度范围的加热而形成的透明绝缘体膜B，所述透明绝缘体膜B的浊度Hz为3％以下，透过率Tt为80％以上。
16.权利要求15所述的半导体装置，其中，所述透明绝缘体膜B是通过涂布涂布液而形成的透明绝缘体涂布膜。
17.权利要求15所述的半导体装置，其中，所述透明绝缘体膜B的表面粗糙度Ra为5nm以下。
18.权利要求16所述的半导体装置，其中，所述透明绝缘体膜B的表面粗糙度Ra为5nm以下。
19.权利要求15所述的半导体装置，其中，设所述透明绝缘体膜B的厚度为d，d的单位为
Figure FSB00000458742300031
设介电常数为ε时，满足280＞d/ε的关系。
20.权利要求16所述的半导体装置，其中，设所述透明绝缘体膜B的厚度为d，d的单位为
Figure FSB00000458742300032
设介电常数为ε时，满足280＞d/ε的关系。
21.权利要求17所述的半导体装置，其中，设所述透明绝缘体膜B的厚度为d，d的单位为
Figure FSB00000458742300033
设介电常数为ε时，满足280＞d/ε的关系。
22.权利要求18所述的半导体装置，其中，设所述透明绝缘体膜B的厚度为d，d的单位为
Figure FSB00000458742300034
设介电常数为ε时，满足280＞d/ε的关系。
23.一种用于形成权利要求16～22中任一项所述的透明绝缘体膜B的涂布剂，其由将下述缩合物溶解或分散在有机溶剂、水或它们的混合溶剂中而得到的混合液中的一种制成，或者将两种以上的上述混合液进行混合而得到，
所述缩合物由RxMXm-x所表示的化合物进行水解缩合反应而得到，式中，R表示不可水解的取代基；M表示选自Si、Ti、Al、Zr、Zn、Sn以及In中的任一元素；X表示可水解的取代基，x表示0～3的整数，m表示M的化学价数。
24.一种用于形成权利要求16～22中任一项所述的透明绝缘体膜B的涂布剂，其按下述方法得到：使一种或两种以上的由RxMXm-x表示的化合物进行水解缩合反应，并将得到的缩合物溶解或分散在有机溶剂、水或它们的混合溶剂中，式中，R表示不可水解的取代基；M表示选自Si、Ti、Al、Zr、Zn、Sn以及In中的任一元素；X表示可水解的取代基，x表示0～3的整数，m为M的化学价数。
25.权利要求23所述的涂布剂，其中，所述可水解的取代基X为烷氧基。
26.权利要求24所述的涂布剂，其中，所述可水解的取代基X为烷氧基。
27.权利要求15～22中任一项所述的半导体装置，其中，所述栅极绝缘膜还包括通过CVD法形成且介电常数为4以上的绝缘体膜C。
28.权利要求27所述的半导体装置，其中，所述绝缘体膜C为透明的，且铺设在所述透明绝缘体膜B的上部。
29.一种半导体装置的制造方法，该方法包括以下步骤：
在透明衬底表面上形成透明绝缘体膜A的步骤，
选择性地除去所述透明绝缘体膜A的一部分，从而形成到达所述透明衬底的沟道的步骤，
在所述沟道内形成到达所述透明衬底表面的栅极的步骤，
将涂布剂涂布在包括所述栅极表面在内的所述透明绝缘体膜A表面上的步骤，所述涂布剂为下述涂布剂(1)或(2)：
涂布剂(1)：由将RxMXm-x所示化合物进行水解缩合反应而得到的缩合物溶解或分散在有机溶剂、水或它们的混合溶剂中而得到的混合液中的一种制成，或将两种以上的上述混合液进行混合而得到，式中，R表示不可水解的取代基；M表示选自Si、Ti、Al、Zr、Zn、Sn以及In中的任一元素；X表示可水解的取代基，x表示0～3的整数，m表示M的价数；
涂布剂(2)：使一种或两种以上的由RxMXm-x表示的化合物进行水解缩合反应，并将得到的缩合物溶解或分散在有机溶剂、水或它们的混合溶剂中而得到，式中，R表示不可水解的取代基；M为选自Si、Ti、Al、Zr、Zn、Sn以及In中的任一元素；X为可水解的取代基，x为0～3的整数，m为M的化学价数，
对所述涂布步骤中得到的涂布膜进行加热的步骤，
从而在得到的透明绝缘体膜B上形成半导体膜的步骤。
30.权利要求29所述的半导体装置的制造方法，其中，所述可水解的取代基X为烷氧基。
31.权利要求29或30所述的半导体装置的制造方法，其中，在所述涂布膜的加热步骤和所述半导体膜形成步骤之间，还包括通过CVD法形成介电常数为4以上且覆盖所述透明绝缘体膜B的透明绝缘体膜C的步骤。
CN2007800475155A 2006-12-21 2007-12-19 半导体装置和半导体装置的制造方法 Expired - Fee Related CN101563782B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006344404A JP5329038B2 (ja) 2006-12-21 2006-12-21 半導体装置及び半導体装置の製造方法
JP344404/2006 2006-12-21
PCT/JP2007/074451 WO2008075727A1 (ja) 2006-12-21 2007-12-19 半導体装置及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN101563782A CN101563782A (zh) 2009-10-21
CN101563782B true CN101563782B (zh) 2011-07-13

Family

ID=39536355

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007800475155A Expired - Fee Related CN101563782B (zh) 2006-12-21 2007-12-19 半导体装置和半导体装置的制造方法

Country Status (7)

Country Link
US (1) US20100059820A1 (zh)
EP (1) EP2096678A4 (zh)
JP (1) JP5329038B2 (zh)
KR (1) KR20090097861A (zh)
CN (1) CN101563782B (zh)
TW (1) TW200847442A (zh)
WO (1) WO2008075727A1 (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011114164A (ja) * 2009-11-26 2011-06-09 Ube Nitto Kasei Co Ltd 素子分離材料用塗布液の作製方法、素子分離材料用塗布液、素子分離層用薄膜、素子分離層用薄膜の形成方法、基板、及び、基板の形成方法
JP2011114163A (ja) * 2009-11-26 2011-06-09 Ube Nitto Kasei Co Ltd 素子分離材料用塗布液、素子分離材料用塗布液の作製方法、素子分離層用薄膜、素子分離層用薄膜の形成方法、基板、及び、基板の形成方法
JP5462603B2 (ja) * 2009-11-26 2014-04-02 宇部エクシモ株式会社 素子分離材料用塗布液、素子分離材料用塗布液の作製方法、素子分離層用薄膜、素子分離層用薄膜の形成方法、基板、及び、基板の形成方法
JP2011114165A (ja) * 2009-11-26 2011-06-09 Ube Nitto Kasei Co Ltd 素子分離材料用塗布液の作製方法、素子分離材料用塗布液、素子分離層用薄膜、素子分離層用薄膜の形成方法、基板、及び、基板の形成方法
JP2012164963A (ja) * 2010-11-26 2012-08-30 Kobe Steel Ltd 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
DK2776833T3 (da) * 2011-11-11 2019-01-02 Eli N Glezer Cobinder-understøttet testfremgangsmåde
WO2013176247A1 (ja) * 2012-05-25 2013-11-28 株式会社ニコン トランジスタの製造方法およびトランジスタ
US9478419B2 (en) * 2013-12-18 2016-10-25 Asm Ip Holding B.V. Sulfur-containing thin films
US9245742B2 (en) * 2013-12-18 2016-01-26 Asm Ip Holding B.V. Sulfur-containing thin films
US10490475B2 (en) 2015-06-03 2019-11-26 Asm Ip Holding B.V. Methods for semiconductor passivation by nitridation after oxide removal
US9711350B2 (en) 2015-06-03 2017-07-18 Asm Ip Holding B.V. Methods for semiconductor passivation by nitridation
US9711396B2 (en) * 2015-06-16 2017-07-18 Asm Ip Holding B.V. Method for forming metal chalcogenide thin films on a semiconductor device
US9741815B2 (en) 2015-06-16 2017-08-22 Asm Ip Holding B.V. Metal selenide and metal telluride thin films for semiconductor device applications
US10964767B2 (en) * 2018-04-11 2021-03-30 Sakai Display Products Corporation Organic EL display device and manufacturing method for organic EL display device
US11192822B2 (en) * 2018-11-08 2021-12-07 Western Digital Technologies, Inc. Enhanced nickel plating process
CN115595543B (zh) * 2022-10-28 2024-06-07 西安理工大学 一种具有MAB相结构的MoAlB陶瓷薄膜及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002353167A (ja) * 2001-05-29 2002-12-06 Sharp Corp 金属配線基板及び金属配線基板の製造方法並びに反射型液晶表示装置用金属配線基板
JP2003115481A (ja) * 2000-08-21 2003-04-18 Jsr Corp 液晶表示素子用層間絶縁膜およびそれを用いた液晶表示素子
JP2006319160A (ja) * 2005-05-13 2006-11-24 Seiko Epson Corp 導電パターンの形成方法、薄膜トランジスタの製造方法、電気光学装置、及び電子機器

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01234831A (ja) * 1988-03-15 1989-09-20 Casio Comput Co Ltd 信号蓄積キャパシタ付薄膜トランジスタ
JP3173926B2 (ja) * 1993-08-12 2001-06-04 株式会社半導体エネルギー研究所 薄膜状絶縁ゲイト型半導体装置の作製方法及びその半導体装置
EP0893409B1 (en) * 1994-06-06 2003-09-03 Nippon Shokubai Co., Ltd. Zinc oxide-based fine particles, process for producing the same, and use thereof
JPH10268343A (ja) * 1997-03-24 1998-10-09 Sharp Corp 液晶表示装置およびその製造方法
JP2001188343A (ja) 1999-12-28 2001-07-10 Nippon Zeon Co Ltd 感光性樹脂組成物
EP1369928B1 (en) * 2001-02-19 2010-01-27 International Business Machines Corporation Method for manufacturing a thin-film transistor structure
JP2002296780A (ja) 2001-03-30 2002-10-09 Nippon Zeon Co Ltd 感光性樹脂組成物
WO2004110117A1 (ja) 2003-06-04 2004-12-16 Zeon Corporation 基板及びその製造方法
TWI291987B (en) * 2003-07-04 2008-01-01 Jsr Corp Chemical mechanical polishing aqueous dispersion and chemical mechanical polishing method
JP4554344B2 (ja) 2003-12-02 2010-09-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4286116B2 (ja) 2003-12-09 2009-06-24 株式会社リコー 画像形成用トナー、現像剤及び画像形成装置
JP4512940B2 (ja) * 2003-12-24 2010-07-28 三菱マテリアル株式会社 錫ドープ酸化インジウム微粒子分散液とその製造方法、および該分散液を用いた熱線遮蔽性を有する合わせガラス用中間膜、ならびにその合わせガラス
CN1947478A (zh) * 2004-03-31 2007-04-11 日本瑞翁株式会社 电路基板、电路基板的制造方法及具有电路基板的显示装置
WO2006019157A1 (ja) * 2004-08-20 2006-02-23 National Institute Of Advanced Industrial Science And Technology 半導体素子及びその製造方法
TW200721501A (en) * 2005-07-05 2007-06-01 Univ Tohoku Thin-film transistor, wiring board and methods of producing the thin-film transistor and the wiring board

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003115481A (ja) * 2000-08-21 2003-04-18 Jsr Corp 液晶表示素子用層間絶縁膜およびそれを用いた液晶表示素子
JP2002353167A (ja) * 2001-05-29 2002-12-06 Sharp Corp 金属配線基板及び金属配線基板の製造方法並びに反射型液晶表示装置用金属配線基板
JP2006319160A (ja) * 2005-05-13 2006-11-24 Seiko Epson Corp 導電パターンの形成方法、薄膜トランジスタの製造方法、電気光学装置、及び電子機器

Also Published As

Publication number Publication date
EP2096678A1 (en) 2009-09-02
WO2008075727A1 (ja) 2008-06-26
KR20090097861A (ko) 2009-09-16
CN101563782A (zh) 2009-10-21
JP5329038B2 (ja) 2013-10-30
EP2096678A4 (en) 2010-06-30
US20100059820A1 (en) 2010-03-11
TW200847442A (en) 2008-12-01
JP2008159683A (ja) 2008-07-10

Similar Documents

Publication Publication Date Title
CN101563782B (zh) 半导体装置和半导体装置的制造方法
CN106133899B (zh) 用于半导体和***物加工的载体粘结方法和制品
JP6322068B2 (ja) オプトエレクトロニクスデバイス用の組成物、層、及びフィルム、並びにこれらの使用
CN100535054C (zh) 二氧化硅膜、该膜的形成材料和相关产品、及其制造方法
TW406311B (en) Manufacturing method of thin-film transistor and liquid crystal display device using the same
CN105552027A (zh) 阵列基板的制作方法及阵列基板
JP5313478B2 (ja) セラミック状酸化ケイ素系被膜の形成方法、セラミック状酸化ケイ素系被膜を有する無機質基材の製造方法、セラミック状酸化ケイ素系被膜形成剤および半導体装置
US9209310B2 (en) Semiconductor device and method for manufacturing the semiconductor device
JP2007114560A (ja) 液晶表示装置及びこの液晶表示装置に使用できる絶縁膜
CN105742292A (zh) 阵列基板的制作方法及制得的阵列基板
CN105470195B (zh) Tft基板的制作方法
CN101506985A (zh) 半导体装置和半导体装置的制造方法
EP2088629A1 (en) Semiconductor device and semiconductor device manufacturing method
US10541287B2 (en) Display substrate with uniform gate insulation structure
JP2014199919A (ja) ゲート絶縁膜、組成物、硬化膜、半導体素子、半導体素子の製造方法および表示装置
CN105789120A (zh) Tft基板的制作方法及tft基板
CN104049464B (zh) 栅极绝缘膜、感放射线性组合物、硬化膜、半导体元件、半导体元件的制造方法及显示装置
CN102194764A (zh) 半导体装置、半导体元件用基板以及它们的制造方法
CN104409510A (zh) 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置
US20130252384A1 (en) Trench forming method, metal wiring forming method, and method of manufacturing thin film transistor array panel
Inoue et al. Electrophoretic displays driven by all‐oxide thin‐film transistor backplanes fabricated using a solution process
JPH1150007A (ja) 低誘電率シリカ系被膜形成用塗布液および被膜付基材
CN105589272A (zh) 阵列基板的制作方法及制得的阵列基板
CN105702622B (zh) 低温多晶硅tft基板的制作方法及低温多晶硅tft基板
CN105206619B (zh) 一种阵列基板及其制备方法、显示面板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Effective date: 20110829

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20110829

Address after: Official Prefecture, Japan

Co-patentee after: Ube-Nitto Kasei Co., Ltd.

Patentee after: Tokoku University of National University Corp.

Co-patentee after: Ube Industries, Ltd.

Address before: Miyagi Prefecture in Japan

Co-patentee before: Nippon Zeon Co., Ltd.

Patentee before: Tokoku University of National University Corp.

Co-patentee before: Ube-Nitto Kasei Co., Ltd.

Co-patentee before: Ube Industries, Ltd.

C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110713

Termination date: 20131219