CN101355857A - 电子部件内置基板及其制造方法 - Google Patents

电子部件内置基板及其制造方法 Download PDF

Info

Publication number
CN101355857A
CN101355857A CNA2008101442121A CN200810144212A CN101355857A CN 101355857 A CN101355857 A CN 101355857A CN A2008101442121 A CNA2008101442121 A CN A2008101442121A CN 200810144212 A CN200810144212 A CN 200810144212A CN 101355857 A CN101355857 A CN 101355857A
Authority
CN
China
Prior art keywords
electronic unit
insulating barrier
embedded board
electronic component
matrix
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2008101442121A
Other languages
English (en)
Other versions
CN101355857B (zh
Inventor
金丸善一
大川博茂
川畑贤一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Publication of CN101355857A publication Critical patent/CN101355857A/zh
Application granted granted Critical
Publication of CN101355857B publication Critical patent/CN101355857B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01038—Strontium [Sr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0104—Zirconium [Zr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0495—5th Group
    • H01L2924/04953—TaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10204—Dummy component, dummy PCB or template, e.g. for monitoring, controlling of processes, comparing, scanning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

本发明提供一种不需要繁杂的工序的低成本且能够抑制弯曲的发生、生产率和经济性优异的电子部件内置基板的制造方法。工作片(100)在大致为矩形的基体(11)的一个面上具有绝缘层(21、31)，在绝缘层(21)的内部埋设有电子部件(41)和以与该电子部件(41)的主材料相同的材料为主材料的芯片状仿真部件(51)。式中，芯片状仿真部件(51)例如以包围多个电子部件(41)的方式框状地配置在电子部件(41)的非载置部上。

Description

电子部件内置基板及其制造方法
技术领域
本发明涉及电子部件内置基板及其制造方法。
背景技术
近年来，伴随着电子技术的进步，广泛使用要求印制电路布线基板的高密度化，层叠有多个配线图案和绝缘层的多层印制电路布线基板。
以往，为了提高生产率，在这种用途中使用的印制电路布线基板通过用切割等分别分割设有多个印制电路布线基板用的配线图案群(配线层)的例如300～500mm的四面的工作片(集合基板)而得到多个印制电路布线基板(个别基板、单片、单件)的所谓多个获取制造。这种工作片通常通过交互地组合(build up)配线图案和绝缘层而作成多层。而且，一般利用减法或加法形成配线图案等，利用热硬化性树脂的热硬化形成绝缘层。
在上述现有的工作片的制造中，由于在形成绝缘层时施加应力，所以不可避免地产生工作片的弯曲。因此，为了抑制工作片的弯曲，在专利文献1和2中提出了在工作片上设置多个印制电路布线基板用的配线图案群(配线层)，同时设置包围这些多个配线图案群的框状导电图案，以覆盖这些配线图案群和框状导电图案的方式涂敷树脂并使其硬化的制法。
[专利文献1]：日本特开平09-135077号公报
[专利文献2]：日本特开2005-167141号公报
另一方面，例如在以携带式电话机等携带终端为代表的携带机器中，在由单一或多个树脂层构成的基板上，搭载有安装作为主动元件的裸芯片状态的半导体元件(Die：模型)的所谓电子部件内置基板。此外，为了与电子机器的高性能化和小型化的要求相应，以高密度安装半导体IC等的主动元件或变阻器、电阻、电容器等从动元件的模块化正在进行。特别是最近，对搭载有主动元件或从动元件的模块的薄型化的要求变得更高，进一步薄型化成为当务之急。
在这种状况下，可知当制造电子部件内置基板时，在使用上述现有的工作片的制法时，与期待相反，不能抑制电子部件内置基板的弯曲，与没有内置电子部件的基板的制造比较，电子部件内置基板的弯曲有恶化的倾向。而且，根据本发明者们的认识可知，在将电子部件内置基板的厚度减薄为500μm以下，特别是400μm以下的情况下，从工作片整体上来看，有产生几十mm左右的过剩弯曲的倾向。另外，当产生这种工作片的过剩弯曲时，例如产生搬送不良、组合时的位置精度降低，表面安装时的安装位置精度降低等制造加工故障，不但引起成品率降低，而且导致得到的电子部件内置基板的安装可靠性降低。
另一方面，使用支撑部件从外部保持工作片等，在保持基板形状为平坦的状态下，形成绝缘层，由此可以抑制工作片的弯曲。但是，在这种情况下，由于每当形成绝缘层时必需夹持工序，因此制造加工工艺繁杂，生产率和经济性降低。
发明内容
因此，本发明是鉴于这些问题而提出的，其目的在于提供不需要繁杂的工序，以低成本抑制弯曲的发生，生产率和经济性优异的电子部件内置基板的制造方法和电子部件内置基板。
为了解决上述问题，本发明者们重复深入研究的结果发现，在形成绝缘层等时施加的热为起因产生的热膨胀和热收缩的程度，在电子部件的载置部(在基体上载置有电子部件的区域)和非载置部(在基体上没有载置电子部件的区域)不同，由于这种不均匀的性质和状态变化，使施加到基板上的应力不均衡，结果，产生上述的弯曲，达到完成本发明。
即，本发明的电子部件内置基板的制造方法，具有：准备基体的工序；在该基体上载置电子部件的工序；在基体上的电子部件的非载置部上载置以与该电子部件的主材料相同的材料为主材料的元件(素体)的工序；在基体上以覆盖电子部件和元件的方式形成绝缘层的工序；以及在基体和/或绝缘层上形成配线层的工序。
另外，在本说明书中，所谓“电子部件内置基板”意味着在基体上设置有至少1个以上的电子部件的基板，包括形成有多个上述的个别基板(单片)的工作片那样的集合基板或形成有多个这种个别基板(单片)的工作片的集合基板(工作板)。另外，“电子部件内置基板”的电子部件可以埋入基体的内部，也可以露出到外部，例如，用于电连接的端子等配线结构可以部分露出到外部。另外，所谓“在基体和/或绝缘层上形成配线层”意味着在基体表面、基体背面、绝缘层表面和绝缘层背面的任何一个地方以上形成配线层(图案)。
在本制法中，将电子部件载置在基体上，同时将以与该电子部件的主材料相同的材料为主材料的作为电子部件的仿真部件起作用的元件载置在电子部件的非载置部上，以覆盖这些电子部件和元件的方式形成绝缘层。这样，由于该元件的线热膨胀系数与电子部件的线热膨胀系数相同或大致相同，所以电子部件的整个非载置部(非载置区域，只是基体和绝缘层的区域，或基体和绝缘层和配线层的区域)的线热膨胀系数与电子部件的整个载置部(载置区域，成为制品区域的区域)的线热膨胀系数大致相同，电子部件整个载置部和整个非载置部的热膨胀和热收缩的程度的差异减小，大致为零。结果，可以缓和绝缘层形成时发生的不均匀的内部应力，抑制电子部件内置基板的弯曲。即，根据本发明者的认识可推断，在只使用上述现有的工作片的制法的情况下，弯曲恶化，由于电子部件的线热膨胀系数比基体、绝缘层、配线层的线热膨胀系数小，所以电子部件的非载置区域和载置区域的线热膨胀系数的差，与没有内置电子部件的基板的制造比较，进一步增大。为了改善这种关系，在本制法中，在电子部件的非载置部上载置以与电子部件的主材料相同的材料作为主材料的元件，使得非载置区域的线热膨胀系数减小为与制品区域的线热膨胀系数同样。
另外，设置在绝缘层内的元件作为提高电子部件内置基板的机械强度的内部结构体起作用，由此，可以抵抗应力施加，抑制基板的形状变化，所以能够起到进一步抑制电子部件内置基板的弯曲的协作效果。另外，这样得到的电子部件内置基板，由于弯曲被抑制，基板强度提高，所以搬送、组合、表面安装等制造加工时的处理性提高，能够抑制制造加工故障的发生，提高成品率，同时提高安装可靠性。
另外，在本制法中，优选以与电子部件大致相等的间隔载置元件。当这样配置时，由于在整个基体上，电子部件和包含该电子部件的主材料的元件一样地配置，包围电子部件的非载置部的线热膨胀系数和机械强度没有局部的不同(即没有各向异性)而平衡良好地平均化，因此，能够进一步缓和不均匀的内部应力，同时，基板强度进一步提高，能够进一步抑制电子部件内置基板的弯曲。
另外，在本制法中，优选以包围电子部件的方式载置元件。这样，当呈框状配置元件时，由于在整个基体上，电子部件和包含电子部件的主材料的元件一样地配置，包围电子部件的非载置部的线热膨胀系数和机械强度没有局部的不同(即没有各向异性)而平衡良好地平均化，因此，能够进一步缓和不均匀的内部应力，同时，基板强度进一步提高，能够进一步抑制电子部件内置基板的弯曲。
此外，更优选将电子部件和元件载置在大致相同的平面上。这样，不但基板面方向，而且容易缓和基板厚度方向的不均匀的内部应力，因此可以更有效地抑制电子部件内置基板的弯曲。
在此，优选上述元件的厚度比电子部件的厚度薄。这样，例如在使树脂加压固化、形成绝缘层时，树脂容易从电子部件的载置部的周边区域向非载置部流动。因此，容易均等地将压力施加在电子部件上，能够提高电子部件与绝缘层的粘合性以及电子部件内置基板的厚度均等性和平坦性。并且，在这种情况下，能够有效地排除存在、混入上述元件、配线层、绝缘层、电子部件等之间的气泡等，能够抑制制造加工故障的发生，提高成品率和安装可靠性。
并且，优选上述元件在绝缘层中占有的空间体积比向着基体外周(外缘)方向连续地或阶段地减小。这样，例如在使树脂加压固化、形成绝缘层时，上述树脂的流动性进一步提高，实现电子部件与绝缘层的粘合性以及电子部件内置基板的厚度均等性和平坦性的进一步提高。结果，能够抑制制造加工故障的发生，提高成品率和安装可靠性。
并且，本发明的电子部件内置基板能够有效地利用上述本发明的制造方法得到，包括；基体；载置在基体上的电子部件；载置在基体的电子部件的非载置部上并且以与该电子部件的主材料相同的材料为主材料的元件；以覆盖这些元件和电子部件的方式形成的绝缘层；和在基体和/或绝缘层上形成的配线层。
根据本发明的电子部件内置基板及其制造方法，通过在基板中的电子部件的非载置部上载置以与电子部件的主材料相同的材料为主材料的元件，使电子部件的整个载置部和整个非载置部的热膨胀和热收缩的程度均衡化，而且使基板的机械强度提高，因此能够以简单的结构缓和加热、冷却时的不均匀的内部应力，能够不需要繁杂的工序就抑制电子部件内置基板的弯曲。由此，能够提高搬送、组合、表面安装等制造加工时的处理性，所以能够抑制制造加工故障的发生，能够提高成品率和安装可靠性。
附图说明
图1为表示本发明的电子部件内置基板的第一实施方式的主要部分的概略截面图。
图2为表示电子部件41的大致结构的立体图。
图3为表示芯片状仿真部件51的大致结构的立体图。
图4为表示制造工作片100的顺序的一个例子的工序图。
图5为表示制造工作片100的顺序的一个例子的工序图。
图6为表示制造工作片100的顺序的一个例子的工序图。
图7为沿着图6的VII-VII线的截面图。
图8为表示制造工作片100的顺序的一个例子的工序图。
图9为沿着图8的IX-IX线的截面图。
图10为表示制造工作片100的顺序的一个例子的工序图。
图11为表示制造工作片100的顺序的一个例子的工序图。
图12为表示制造工作片100的顺序的一个例子的工序图。
图13为表示制造工作片100的顺序的一个例子的工序图。
图14为表示个别基板200的大致结构的截面图。
图15为表示电子部件内置模块201的大致结构的截面图。
图16为表示本发明的电子部件内置基板的第二实施方式的大致结构的平面图。
图17为沿着图16的X VII-X VII线的截面图。
图18为表示本发明的电子部件内置基板的第三实施方式的大致结构的平面图。
图19为沿着图18的X IX-X IX线的截面图。
图20为表示本发明的电子部件内置基板的第四实施方式的大致结构的平面图。
图21为沿着图20的X XI-X XI线的截面图。
符号说明
11-基体，12、13、21、31-绝缘层，12a、12b、21a、61a-配线层，14、24、34-通路，41-电子部件，41a-主面，41b-背面，42-焊盘电极，43-凸起，51、81、91-芯片状仿真部件(元件)，61-从动部件，81a倾斜面，100、300、400、500-工作片(电子部件内置基板)，200-个别基板(电子部件内置基板)，201-电子部件内置模块(电子部件内置基板)。
具体实施方式
以下，参照附图对本发明的实施方式进行说明。这种实施方式是用于说明本发明的例示，本发明不只限于该实施方式。即，只要不偏离其要点，就可以进行各种变更实施。另外，在图中，相同的要素用相同的符号表示，并省略重复的说明。此外，上下左右等位置关系，只要不特别事先说明，为根据图面所示的位置关系。另外，图面的尺寸比率，并不限于图示的比率。
(第一实施方式)
图1为表示本发明的电子部件内置基板的第一实施方式的主要部分的概略截面图。工作片100为在片的表面内包含棋盘状的按2×2配置的共计4个个别基板的电子部件内置集合基板，在大致矩形的基体11的一个面(图示上表面)上具有绝缘层21、31，在绝缘层21的内部的规定位置埋设有电子部件41和芯片状仿真部件51(元件)。
基板11，在绝缘层12的两个面上形成有配线层(图案)12a、12b，其具有在配线层12a上通过真空压接绝缘性的树脂薄膜而层叠的绝缘层13。配线层12a和配线层12b通过贯通绝缘层12的通路14电连接。另外，在绝缘层21的一个面(图示上表面)上形成有配线层21a，配线层12a和配线层21a通过贯通绝缘层13和绝缘层21的通路24电连接。
在绝缘层12、13中使用的材料，只要是能够成型为片状或膜状的材料，则没有特别限制都可以使用。具体而言，例如可以列举出乙烯基苄基树脂、聚乙烯基苄基醚化合物树脂、双马来酸酐缩亚胺三嗪树脂(BT树脂)、聚苯醚(Polyphenylene ether Oxide)树脂(PPE、PPO)、氰酸酯树脂、环氧+活性酯固化树脂、聚苯醚树脂(PolyphenyleneOxide树脂)、固化性聚烯烃树脂、苯并环丁烯树脂、聚酰亚胺树脂、芳香族聚酯树脂、芳香族液晶聚酯树脂、聚苯硫醚树脂、聚醚酰亚胺树脂、聚丙烯酸酯树脂、聚醚醚酮树脂、氟树脂、环氧树脂、酚醛树脂或苯并噁嗪树脂的单体或者在这些树脂中添加有硅石、滑石、碳酸钙、碳酸镁、氢氧化铝、氢氧化镁、硼酸铝晶须、钛酸钾纤维、氧化铝、玻璃片、玻璃纤维、氮化钽、氮化铝等的材料，还可以是在这些树脂中添加有含镁、硅、钛、锌、钙、锶、锆、锡、钕、钐、铝、铋、铅、镧、锂和钽中的至少1种金属的金属氧化物粉末的材料，并且还可以是在这些树脂中配合有玻璃纤维、芳族聚酰胺纤维等树脂纤维等的材料，或者使这些树脂浸渍在玻璃布、芳族聚酰胺纤维、无纺布等中的材料等。可以从电气特性、机械特性、吸水性、耐逆流性等观点出发适当选择使用。
绝缘层21、31由热固化性树脂构成，作为该树脂材料，例如可以列举出环氧树脂、酚醛树脂、乙烯基苄基醚化合物树脂、双马来酸酐缩亚胺三嗪树脂、氰酸酯类树脂、聚酰亚胺、聚烯烃类树脂、聚脂、聚苯醚、液晶聚合物、有机硅树脂、氟类树脂等，可以将这些树脂单独使用或多个组合使用。并且，也可以是丙烯酸橡胶、乙烯丙烯酸橡胶等橡胶材料或含有部分橡胶成分的树脂材料。还可以是在这些树脂中添加有硅石、滑石、碳酸钙、碳酸镁、氢氧化铝、氢氧化镁、硼酸铝晶须、钛酸钾纤维、氧化铝、玻璃片、玻璃纤维、氮化钽、氮化铝等的材料，还可以是在这些树脂中添加有含镁、硅、钛、锌、钙、锶、锆、锡、钕、钐、铝、铋、铅、镧、锂和钽中的至少1种金属的金属氧化物粉末的材料，并且还可以是在这些树脂中配合有玻璃纤维、芳族聚酰胺纤维等树脂纤维等的材料，或者使这些树脂浸渍在玻璃布、芳族聚酰胺纤维、无纺布等中的材料等。可以从电气特性、机械特性、吸水性、耐逆流性等观点出发适当选择使用。
图2为概略地表示电子部件41的结构的立体图。该电子部件41为裸芯片状态的半导体IC(模型)，在成为大致矩形板状的主面41a上具有多个焊盘电极42。在图示中，只在四个拐角处表示焊盘电极42和后述的凸起43(端子)，省略除此之外的焊盘电极42的表示。另外，电子部件41的种类没有特别的限制，例如，可举出如CPU或DSP那样动作频率非常高的数字IC。
对电子部件41的背面41b进行研磨，由此，电子部件41的厚度t1(从主面41a至背面41b的距离)，比通常的半导体IC薄。具体而言，电子部件41的厚度t1例如为200μm以下，更优选为100μm以下，特优选为20～50μm左右。另外，电子部件41的背面41b优选进行使其薄膜化或粘合性提高的蚀刻、等离子体处理、激光处理、喷砂研磨、抛光研磨、药品处理等使表面***的处理。
另外，优选电子部件41的背面41b的研磨，在晶片状态下对多个电子部件41同时进行，然后，利用切割分离成个别的电子部件41。在利用研磨变薄之前，利用切割分离成个别的电子部件41的情况下，可以在利用热固化性树脂等覆盖电子部件41的主面41a的状态下，研磨背面41b。
在各焊盘电极42上形成有作为导电性突起物的一种的凸起43(端子)。凸起43的种类没有特别的限制，可以例示螺柱式(stud)凸起、板式凸起、电镀式凸起、球式凸起等各种凸起。在图示中，例示了螺柱式凸起。在使用螺柱式凸起作为凸起43的情况下，可以通过银(Ag)或铜(Cu)的引线焊接形成，在使用板式凸起的情况下，可利用电镀、溅射或蒸镀而形成。另外，在使用电镀式凸起的情况下，可利用电镀形成，在使用球式凸起的情况下，在将焊锡球载置在焊盘电极42上后，熔融该焊锡球，或将膏状焊锡印刷在焊盘电极上后，通过熔融该膏状焊锡形成。另外，可以使用对导电性材料进行网板印刷，使其硬化的圆锥状、圆柱状等凸起，或印刷纳米膏，利用加热烧结该纳米膏而形成的凸起。
作为可以在凸起43中使用的金属种类，没有特别的限制，例如可举出金(Au)、银(Ag)、铜(Cu)、镍(Ni)、锡(Sn)、铬(Cr)、镍铬合金、焊锡等。其中，当考虑连接性或迁移时，优选使用金或铜，更优选使用铜。当使用铜作为凸起43的材料时，例如与使用金的情况比较，可以得到相对于焊盘电极42高的接合强度，可以提高电子部件41自身的可靠性。
凸起43的尺寸形状可以根据焊盘电极42间的间隔(间距)适当设定，例如，在焊盘电极42的间距约为100μm的情况下，凸起43的最大直径为10～90μm左右，高度为2～100μm即可。另外，凸起43在利用晶片的切割切断分离为个别的电子部件41后，可以利用焊线机，与各焊盘电极42接合。
图3为概略地表示芯片状仿真部件51的结构的立体图。作为芯片状仿真部件51，只要是以与电子部件41的主材料相同的材料为主材料，就没有特别的限制，例如，除了电子部件41以外，可举出模拟(模型)IC、LSI等裸芯片，电容器、电阻体、感应器等各种分立部件的外观或原材料的制品出厂前检查、示范、软钎焊训练、钎焊测试或新制品基板开发等的性能检查所使用的部件，例如，如果电子部件41为Si半导体IC的模型，则也可以使用Si基板本身等原材料的单件。这里所谓“主材料”是指在芯片状仿真部件51的构成材料中，占有50质量％以上的材料。此外，所谓“相同的材料”指的是与芯片状仿真部件51的主材料相同或同类的材料。图3所示的芯片状仿真部件51为所谓的仿真半导体IC，与电子部件41同样，具有大致矩形的外形，其厚度t2(最厚部)优选比电子部件41的厚度t1稍薄。
芯片状仿真部件51的线热膨胀系数优选为电子部件41的线热膨胀系数的0.7～1.3倍，更优选为0.8～1.2倍，进一步优选为0.9～1.1倍。一般地，在这种用途中使用的电子部件、基体、配线层和绝缘层中，电子部件41的线热膨胀系数α1为1～8ppm/K左右，上述基体11、各配线层或各绝缘层的线热膨胀系数α3为14～20(ppm/K)左右，因此优选芯片状仿真部件51的线热膨胀系数α2为3～16(ppm/K)。
以下，参照图4～图15说明作为上述工作板100，包括总计4个内置5个电子部件41的个别基板的工作片的制造方法。
首先，使用在两面贴铜的环氧玻璃上钻孔，再进行无电解电镀、电解电镀后，通过蚀刻除去不需要部分等的众所周知的方法，准备形成有配线层(图案)12a、12b和通路14的基体11(图4)。在此，在与作为目标的个别基板对应的4个地方分别离开地形成由配线层12a、12b和通路14构成的电路结构(群)。然后，在基体11的配线层12a上形成绝缘层13(图5)。然后，将利用上述操作得到的基体11载置固定在图中未示的不锈钢制的工作站上的规定位置，并进行以下的工序。
其次，将电子部件41载置在基板11的绝缘层13上的制品区域S1～S4内的规定位置上(图6和图7)。在此，制品区域S1～S4为根据配线层12a、12b和通路14等电路结构群划定的个别基板的制作区域。在此，如上所述，由于在基板11上，在基体11的4个地方形成有相同的电路结构(群)，与此对应，可以划定2×2棋盘状，分别分离地配置的制品区域S1～S4和格子状的非制品区域T(除去制品区域S1～S4的区域)(图6)。
进一步，将芯片状仿真部件51载置在基体11的绝缘层13上(图8～图9)。在此，将芯片状仿真部件51以与电子部件41大致相等的间隔，以包围多个电子部件41(群)的方式框状地一样地载置在作为电子部件41的非载置部的非制品区域T的规定位置上(图8～图9)。另外，将电子部件41和芯片状仿真部件51载置在基体11的绝缘层13上的同一平面上(图9)。另外，芯片状仿真部件51的载置可以在电子部件41的载置之前进行，也可以与电子部件41的载置同时进行。
然后，以覆盖如上所述载置在基体11的绝缘层13上的电子部件41和芯片状仿真部件51的方式，形成绝缘层21(图10)。具体而言，将未硬化或半硬化状态的热固化性树脂涂敷在基体11的绝缘层13上，通过施加热使其硬化，从而形成绝缘层21。
其次，除去绝缘层21的一部分，露出电子部件41的凸起43(图11)。该绝缘层21的除去方法，可以适当选择众所周知的方法，具体而言，例如可举出使用研磨机的研磨、喷砂处理、碳酸气体激光器的照射等。
另外，利用众所周知的方法，分别形成贯通绝缘层13、21的通路24(图12)，接着，利用减法或加法等众所周知的方法，在绝缘层31上形成配线层21a，由此通过通路14、24将电子部件41、凸起43、配线导21a和12a电连接(图13)。
然后，按照定规，在绝缘层21上形成绝缘层31，由此得到图1所示结构的工作片100。优选与上述绝缘层21同样，在绝缘层21上涂敷作为热固化性树脂的绝缘性环氧树脂后，加热使其硬化，由此形成绝缘层31。
这里，优选绝缘层21、31的形成在涂敷未硬化或半硬化状态的热固化性树脂后，在加热半硬化后，利用压制装置硬化成形。由此，可以提高配线层12a、12b、21a，绝缘层12、13、21、31，电子部件41、芯片状仿真部件51之间的粘合性。这种硬化压制成形，也可以根据需要，一边加热一边进行。即，对于绝缘层21、31的形成，可以采用各种众所周知的方法，例如除了网板印刷、旋转涂胶等方法之外，可以采用压制、真空层叠、常压层叠等。
此外，如本实施方式那样在使用比电子部件41的厚度t1薄的芯片状仿真部件51的情况下，在硬化压制成形时，未硬化(半硬化)树脂容易从制品区域S1～S4通过非制品区域T，向基体11的外周方向流动。因此容易将压力均匀地施加在制品区域S1～S4上，配线层12a、12b、21a，绝缘层12、13、21、31，电子部件41、芯片状仿真部件51间的粘合性提高，同时工作板100的厚度、制品区域S1～S4的均匀性和平坦性提高。另外，可以有效地排除存在和混入配线层12a、12b、21a，绝缘层12、13、21、31，电子部件41、芯片状仿真部件51间的气泡等，可以抑制制造加工故障的发生，可以提高成品率和安装可靠性。
另外，通过利用切割等众所周知的方法，将上述工作片100在每个制品区域S1～S4内分割，可得到各自的个别基板200(电子部件内置基板)(图14)。另外，通过在得到的个别基板200上表面安装所希望的电子部件，可得到电子部件内置模块(电子部件内置基板)。作为其一个例子，图示在形成贯通配线层61a和绝缘层31的通路34的同时，设置有电阻和电容器等从动部件61的电子部件内置模块201(图15)。
另外，在上述的工作片100的制造方法中，由于将以与电子部件41的主材料相同的材料作为主材料的芯片状仿真部件51配置在非制品区域T中，所以制品区域S1～S4和非制品区域T之间的热膨胀和热收缩的程度差异减少，可以缓和绝缘层21、31形成时发生的不均匀的内部应力。此外，由于芯片状仿真部件51作为抵抗应力施加、缓和基板的形状变化的内部结构体起作用，所以基板强度提高。因此可以有效地抑制基板弯曲的发生。
另外，芯片状仿真部件51，作为内部结构体缓和基板的形状变化，因此，在配线层21a、绝缘层31的组合时，或在从动部件61的表面安装时等，可以抵抗不希望的应力施加，抑制弯曲的发生。
另外，由于以与电子部件41大致相等间隔载置芯片状仿真部件51，所以能够在片表面内不产生方向各向异性而减少热膨胀和热收缩的程度的差异，能够不产生方向各向异性而提高基板强度。
另外，由于以包围电子部件41的方式载置芯片状仿真部件51，所以能够在片表面内不产生方向各向异性而减少热膨胀和热收缩的程度的差异，能够不产生方向各向异性而提高基板强度。
而且，由于将芯片状仿真部件51配置在与电子部件41相同的平面上，所以可以缓和在基体11的厚度方向的不均匀的内部应力，可以更有效地抑制弯曲的发生。
另一方面，由于得到的工作片100的弯曲被抑制，基板强度提高，因此搬送、组合、表面安装等的制造加工时的处理性提高。因此，通过使用这种工作片100，可以抑制以后的制造加工故障的发生，可以提高成品率，同时提高安装可靠性。
(第二实施方式)
图16和图17为表示本发明的电子部件内置基板的第二实施方式的大致结构的平面图和截面图。如图所示，工作片300除了具有芯片状仿真部件81(元件)代替配置在工作片的周边区域的一部分的芯片状仿真部件51以外，与上述第一实施方式的工作片100的结构相同。如图所示，芯片状仿真部件81呈框状配置在基体11的周边区域上，在该框内呈十字状配置芯片状仿真部件51。芯片状仿真部件81的厚度比芯片状仿真部件51薄，另外，如图所示，具有向着基体11的外周方向倾斜的倾斜面81a，由此，芯片状仿真部件81的厚度向着基体11的外周方向变薄。
即使使用这种芯片状仿真部件51、81，也能够起到与上述第一实施方式同样的作用效果。而且，由于芯片状仿真部件81的厚度向着基体11的外周方向变薄，即在绝缘层21中占有的空间体积比向着基体11的外周方向减少，因此，在绝缘层21、31的硬化压制成形时，未硬化(半硬化)树脂容易从制品区域S1～S4通过非制品区域T向基体11的外周方向流动。因此容易将压力均匀地施加在制品区域S1～S4上，配线层12a、12b、21a，绝缘层12、13、21、31，电子部件41、芯片状仿真部件51之间的粘合性提高，同时工作片100的厚度，制品区域S1～S4的厚度的均匀性和平坦性提高。
(第三实施方式)
图18和图19为表示本发明的电子部件内置基板的第三实施方式的大致结构的平面图和截面图。工作片400除了具有芯片仿真部件91(元件)代替芯片状仿真部件51以外，与上述第一实施方式的工作片100结构相同。如图所示，芯片状仿真部件91与电子部件41比较，平面看的面积小，并且截面厚度(最厚部)薄，还具有被作成粗糙面的顶面91a。
即使使用这种芯片状仿真部件91，也能够起到与上述第一实施方式同样的作用效果。而且，由于芯片状仿真部件91平面看的面积小，并且截面厚度(最厚部)薄，换句话说，在绝缘层21中占有的空间体积比向着基体11的外周方向减少，所以能够起到与上述第二实施方式同样的作用效果。又由于芯片状仿真部件91具有被作成粗糙面的面91a，所以能够提高与绝缘层21的粘合性，可减少由芯片状仿真部件91的浮起或剥落造成的处理时强度降低、切出时的绝缘层13、21的脱落或飞散的发生，对提高处理性有帮助。
(第四实施方式)
图20和图21为表示本发明的电子部件内置基板的第四实施方式的大致结构的平面图和截面图。如图所示，工作片500除了具有在第三实施方式中使用的芯片状仿真部件91代替配置在外周上的芯片状仿真部件51外，与上述第一实施方式的工作片100的结构相同。即使使用这种芯片状仿真部件51、91，也能够起到与上述第一～第三实施方式同样的作用效果。
另外，在上述第一～第四实施方式中，作为电子部件41说明了内置半导体IC的集合基板和个别基板，但本发明代替这种半导体IC，和/或与这种半导体IC一起，内置变阻器、电阻、电容器、电感器、滤波器、天线、变压器等电子部件，同样可以实施。
产业上利用的可能性
如上所述，根据本发明的电子部件内置基板及其制造方法，可以不需要繁杂的工序，以低成本和简单的结构缓和热施加时发生的不均匀的内部施加并且使基板强度提高，由此，由于可有效地抑制弯曲的发生，提高生产率和经济性与制品的可靠性，因此有助于在将电子部件模块化时的进一步薄膜化，并且可在内置薄膜型的电子部件的电子机器、装置、***、各种器件等，特别是要求小型化、薄膜化和高性能化的装置，以及它们的制造中广泛并且有效地利用。

Claims (7)

1.一种电子部件内置基板的制造方法，包括：
制备基体的步骤；
将电子部件安装于所述基体上的步骤；
将主要由所述电子部件的主要材料的相同材料制成的元件，安装于所述基体未安装所述电子部件的部分上的步骤；
在所述基体上形成绝缘层以覆盖所述电子部件和所述元件的步骤；和
在所述基体和所述绝缘层的至少一个上形成配线层的步骤。
2.根据权利要求1所述的电子部件内置基板的制造方法，其中
所述安装元件的步骤包括以与所述电子部件大约相同的间隔安装所述元件。
3.根据权利要求1所述的电子部件内置基板的制造方法，其中
所述安装元件的步骤包括安装所述元件以包围所述电子部件。
4.根据权利要求1所述的电子部件内置基板的制造方法，其中
所述安装元件的步骤包括将所述电子部件与所述元件安装于大致相同的平面。
5.根据权利要求1所述的电子部件内置基板的制造方法，其中
作为所述元件，使用比所述电子部件薄的元件。
6.根据权利要求1所述的电子部件内置基板的制造方法，其中
作为所述元件，使用在所述绝缘层中所占据的空间体积比沿着朝向所述基板的外周方向降低的元件。
7.一种电子部件内置基板，包括：
基板；
安装于所述基板上的电子部件；
安装于所述基板未安装所述电子部件的部分上、且主要由所述电子部件的主要材料的相同材料制成的元件；
在所述基板上形成以覆盖所述电子部件和所述元件的绝缘层；和
在所述基体和所述绝缘层的至少一个上形成配线层。
CN2008101442121A 2007-07-25 2008-07-25 电子部件内置基板及其制造方法 Active CN101355857B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007193838 2007-07-25
JP2007-193838 2007-07-25
JP2007193838A JP4518114B2 (ja) 2007-07-25 2007-07-25 電子部品内蔵基板及びその製造方法

Publications (2)

Publication Number Publication Date
CN101355857A true CN101355857A (zh) 2009-01-28
CN101355857B CN101355857B (zh) 2011-04-06

Family

ID=40019399

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008101442121A Active CN101355857B (zh) 2007-07-25 2008-07-25 电子部件内置基板及其制造方法

Country Status (5)

Country Link
US (1) US20090025961A1 (zh)
EP (1) EP2019574B1 (zh)
JP (1) JP4518114B2 (zh)
CN (1) CN101355857B (zh)
AT (1) ATE516694T1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104380848A (zh) * 2012-07-05 2015-02-25 株式会社村田制作所 部件内置基板
CN112997285A (zh) * 2019-06-19 2021-06-18 住友电工光电子器件创新株式会社 制造电子设备的方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8921705B2 (en) * 2008-11-28 2014-12-30 Ibiden Co., Ltd. Wiring board and fabrication method therefor
CN103155728B (zh) * 2010-10-01 2016-01-20 名幸电子有限公司 元器件内置基板及元器件内置基板的制造方法
JP2013098410A (ja) * 2011-11-02 2013-05-20 Ibiden Co Ltd 多数個取り基板
CN204498488U (zh) 2012-10-03 2015-07-22 株式会社村田制作所 元器件内置基板
JP2014107433A (ja) * 2012-11-28 2014-06-09 Ibiden Co Ltd 多数個取り基板
CN105224536A (zh) * 2014-05-29 2016-01-06 国际商业机器公司 划分数据库的方法和装置
KR102368069B1 (ko) 2014-10-22 2022-02-25 삼성전자주식회사 반도체 패키지의 제조 방법
KR102207272B1 (ko) * 2015-01-07 2021-01-25 삼성전기주식회사 인쇄회로기판, 그 제조방법, 및 전자부품 모듈
US20170333700A1 (en) * 2016-02-22 2017-11-23 The Charles Stark Draper Laboratory, Inc. Method of manufacturing an implantable neural electrode interface platform
CN111543125B (zh) * 2018-02-12 2021-06-29 株式会社富士 安装精度测定用芯片及安装精度测定用套件

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0770645B2 (ja) 1986-06-11 1995-07-31 日本電気株式会社 混成集積回路
US5844319A (en) * 1997-03-03 1998-12-01 Motorola Corporation Microelectronic assembly with collar surrounding integrated circuit component on a substrate
JP3921756B2 (ja) * 1997-10-06 2007-05-30 株式会社デンソー プリント基板およびその製造方法
JP3659167B2 (ja) * 1999-04-16 2005-06-15 松下電器産業株式会社 モジュール部品とその製造方法
JP3996768B2 (ja) * 1999-09-27 2007-10-24 松下電器産業株式会社 部品実装方法及び部品実装装置
JP2001284783A (ja) * 2000-03-30 2001-10-12 Shinko Electric Ind Co Ltd 表面実装用基板及び表面実装構造
JP2002016173A (ja) * 2000-06-30 2002-01-18 Mitsubishi Electric Corp 半導体装置
JP2002324973A (ja) * 2001-04-26 2002-11-08 Sumitomo Metal Electronics Devices Inc セラミック多層基板
JP3816380B2 (ja) * 2001-12-14 2006-08-30 富士通株式会社 吸熱用ダミー部品を備えた基板ユニット及びその製造方法
JP4026705B2 (ja) * 2002-05-27 2007-12-26 Ｔｄｋ株式会社 積層型電子部品を構成する層及び積層型電子部品の製造方法
JP2004071698A (ja) * 2002-08-02 2004-03-04 Hitachi Metals Ltd 半導体パッケージ
JP3951854B2 (ja) * 2002-08-09 2007-08-01 カシオ計算機株式会社 半導体装置およびその製造方法
JP4194408B2 (ja) * 2003-04-03 2008-12-10 日本特殊陶業株式会社 補強材付き基板、半導体素子と補強材と基板とからなる配線基板
JP2005251792A (ja) * 2004-03-01 2005-09-15 Fujitsu Ltd 配線基板およびその製造方法
JP4526983B2 (ja) * 2005-03-15 2010-08-18 新光電気工業株式会社 配線基板の製造方法
JP3914239B2 (ja) * 2005-03-15 2007-05-16 新光電気工業株式会社 配線基板および配線基板の製造方法
US8829661B2 (en) * 2006-03-10 2014-09-09 Freescale Semiconductor, Inc. Warp compensated package and method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104380848A (zh) * 2012-07-05 2015-02-25 株式会社村田制作所 部件内置基板
CN112997285A (zh) * 2019-06-19 2021-06-18 住友电工光电子器件创新株式会社 制造电子设备的方法

Also Published As

Publication number Publication date
EP2019574A2 (en) 2009-01-28
EP2019574B1 (en) 2011-07-13
JP2009032824A (ja) 2009-02-12
EP2019574A3 (en) 2009-07-08
CN101355857B (zh) 2011-04-06
ATE516694T1 (de) 2011-07-15
JP4518114B2 (ja) 2010-08-04
US20090025961A1 (en) 2009-01-29

Similar Documents

Publication Publication Date Title
CN101355857B (zh) 电子部件内置基板及其制造方法
CN101355858B (zh) 电子部件内置基板及其制造方法
JP3925809B2 (ja) 半導体装置およびその製造方法
JP3945483B2 (ja) 半導体装置の製造方法
CN101355850B (zh) 集合基板及其制造方法
KR101055509B1 (ko) 전자부품 내장형 인쇄회로기판
JP2005216935A (ja) 半導体装置およびその製造方法
CN105304580B (zh) 半导体装置及其制造方法
WO2010041621A1 (ja) 機能素子内蔵基板及びその製造方法、並びに電子機器
JP4438389B2 (ja) 半導体装置の製造方法
KR101626536B1 (ko) 반도체 패키지 및 그 제조 방법
JP2011151048A (ja) 電子部品の製造方法および電子部品
JP4324732B2 (ja) 半導体装置の製造方法
JP4513302B2 (ja) 半導体装置
JP7404665B2 (ja) フリップチップパッケージ、フリップチップパッケージ基板およびフリップチップパッケージの製造方法
JP2009246404A (ja) 半導体装置の製造方法
JP2005123493A (ja) 配線基板及び素子実装基板
JP2005116714A (ja) 半導体装置およびその製造方法
JP4209341B2 (ja) 半導体装置およびその製造方法
JP2005191157A (ja) 半導体装置およびその製造方法
JP2008047753A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant