CN101263656B - 模数转换器及其操作方法 - Google Patents

模数转换器及其操作方法 Download PDF

Info

Publication number
CN101263656B
CN101263656B CN2006800333978A CN200680033397A CN101263656B CN 101263656 B CN101263656 B CN 101263656B CN 2006800333978 A CN2006800333978 A CN 2006800333978A CN 200680033397 A CN200680033397 A CN 200680033397A CN 101263656 B CN101263656 B CN 101263656B
Authority
CN
China
Prior art keywords
result
analog
calibration shift
digital converter
bit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2006800333978A
Other languages
English (en)
Other versions
CN101263656A (zh
Inventor
克里斯托弗·彼得·赫里尔
加里·罗伯特·卡罗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Analog Devices Inc
Original Assignee
Analog Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Analog Devices Inc filed Critical Analog Devices Inc
Publication of CN101263656A publication Critical patent/CN101263656A/zh
Application granted granted Critical
Publication of CN101263656B publication Critical patent/CN101263656B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0675Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy
    • H03M1/0697Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy in time, e.g. using additional comparison cycles
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12Analogue/digital converters
    • H03M1/34Analogue value compared with reference values
    • H03M1/38Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
    • H03M1/468Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors in which the input S/H circuit is merged with the feedback DAC array

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

当最低有效位LSB被确定时,正常的SAR转换结束。这表示第一试验。在本发明中,还确定N个附加位。每个附加位表示一个校正试验。在最后位的正常的(第一)位试验之后的转换结果加上在每次附加校正位试验之后的结果被当作有效结果。通过将N+1个结果相加在一起而获得最后的结果。因为所述N+1个结果在不同的情况下确定,所以减少了比较器噪声的影响。这种方法的另外的益处是获得了较高的分辨率结果。例如,后面有三个附加的+/-0.5位校正位试验的16位转换器当将四个结果相加在一起时可以产生18位的转换结果。

Description

模数转换器及其操作方法
技术领域
本发明涉及模数转换器,具体上涉及包括用于通过获得多个转换结果来提高信噪比而不引起吞吐量成比例减少的电路的模数转换器。 
背景技术
在理想的无噪声世界中,提供到模数转换器(ADC)的模拟信号都能够被准确地数字化到转换器的设计者所期望的任何分辨率。但是,在真实世界中,模数转换器的性能受到许多因素制约。这些制约因素之一是在模数转换器内自生的噪声。许多模数转换器使用开关电容器阵列以在逐次近似模数转换期间执行作为采样电容器和数模转换器的双重功能。 
模数逐次近似(SAR)转换器的信噪比SNR主要由kT/C噪声(由开关电容器阵列和相关联的开关产生)和由在电容器阵列之后的比较器前置放大器中的噪声确定。可以通过使用较大的电容器来减少kT/C噪声。但是,这不总是适当的,因为较大的电容器在集成电路中占用的面积较大,并且花费更长的时间来采样输入信号,因为它们在驱动ADC的电路处引起较大的假信号,因而这些电路需要较长的时间来稳定。减少比较器前置放大器的噪声需要使用较高的前置放大器偏置电流,并且经常需要使用较大的前置放大器输入器件。因此,期望找到改善模数转换器的信噪性能而不显著增加前置放大器的偏置电流电平的方式。 
发明内容
根据本发明的第一方面,提供了一种操作模数转换器的方法,包括步骤:以第一模式来操作转换器以获得第一转换结果;以其中进行至少一个校正转换的校正模式来操作转换器;以及组合第一转换结果和校正转换或者每个校正转换,其中,每个校正转换将在前转换的结果作为有效的开始点。 
因此,可以提供一种模数转换器,其可以得出多个转换结果以便允许  改善转换器的信噪比,而不引起大的时间损失,因此不引起吞吐量的损失。 
优选地,该模数转换器是逐次近似转换器。各种逐次近似转换器拓扑对于本领域内的技术人员来说是公知的,本发明允许与它们中的任何一种一起使用。 
可优选地,进行多个校正转换,每个校正转换将在前转换结果作为开始点。 
当最低有效位LSB被确定时,正常的SAR转换结束。这表示第一试验。在本发明中,附加位的数目N也被确定。每个附加位表示校正试验。在示例性的实施例中,虽然可以使用不同的权数,但是每个附加位具有+/-0.5的有效权数。在最后位的正常的(第一)位试验之后的转换结果加上在每次附加校正位试验后的结果被看作有效结果。在这个示例中,相继的结果有+/-0.5LSB的不同。通过将N+1个结果相加在一起而获得最后的结果。因为在不同的情况下来确定N+1个结果,因此减少了比较器噪声的影响。这种方法的另外的益处是获得了较高分辨率的结果。例如,后面有三个附加的+/-0.5位校正位试验的16位转换器在将四个结果相加在一起时可以产生一个18位的转换结果。 
根据本发明的第二方面,提供了一种模数转换器,其被设置成以第一模式操作以获得第一转换结果,并且以校正模式操作以便执行至少一个校正转换,并且将第一转换和所述或者每个校正转换组合,其中,每个转换将在前转换作为有效的开始点。 
根据本发明的一个方面,公开了一种用于操作模数转换器的方法,包括步骤:a)以第一模式来操作所述转换器以获得第一转换结果;b)随后,以其中进行至少一个校正转换而获得校正转换结果的校正模式来操作所述转换器,并且将第一转换结果和所述校正转换结果或者每个校正转换结果组合,其中,每个校正转换将在前转换的结果作为有效的开始点,并且所述第一转换结果和所述校正转换结果被相加或者平均。 
优选地,每个校正转换将紧邻的在前转换的结果作为有效的开始点。 
优选地,每个校正转换仅能够将紧邻的在前结果修改预定的步长。 
优选地,紧邻的在前结果被递增ΔC或者递减ΔC,其中,ΔC是第一转换结果的0.5LSB的步长。 
优选地,所述转换器在第一模式中操作以获得第一转换结果,并且在第二模式中执行N个校正转换,其中,在所有先前被转换的位被保持不修 改的情况下,每个校正转换使新的位被转换。 
优选地,每个校正转换是单一的位试验。 
优选地,在第一模式中,转换器执行P个位逐次近似转换。 
优选地,执行多个校正转换。 
优选地,所述方法还包括:在执行所述校正转换中的至少一个时,加上偏移。 
优选地,所述偏移对应于物理模数转换器的小于1 LSB的大小。 
优选地,所述偏移对应于所述模数转换器的LSB大小的二分之一或者四分之一,以便提供提高的有效分辨率。 
优选地,转换器在第一模式中操作以获得P个位转换结果,并且在第二模式中执行N个校正转换,其中,在所有先前被转换的位被保持不修改的情况下,每个校正转换使第N位被转换,并且通过相加或者平均来组合P个位转换结果和N个校正转换,以便改善所述转换器的信噪比。 
根据本发明的另一方面,提供了一种模数转换器,包括:a)配置为以第一模式来操作以获得第一逐次近似转换结果的装置;以及随后b)配置为以校正模式来操作以便执行至少一个校正转换以获得至少一个校正转换结果、并且将第一转换结果和所述校正转换结果或者每个校正转换结果组合的装置,其中,每个转换将在前转换作为有效的开始点,并且第一逐次近似转换结果和所述校正转换结果或者每个校正转换结果被相加或者平均。 
优选地,每个校正转换将紧邻的在前转换的结果作为有效的开始点。 
优选地,每个校正转换仅将紧邻的在前结果修改预定的步长。 
优选地,校正位在子阵列中形成。 
优选地,用两个电容器来实现每个校正位,第一个提供正值,第二个提供负值。 
优选地,所述模数转换器还包括用于提供校正结果的电容器DAC。 
优选地,根据比较器的输出来递增或者递减所述电容器DAC,所述比较器将模拟采样与表示模拟采样的来自ADC的数字代码相比较。 
优选地,所述模数转换器还包括偏移产生器,用于在执行校正转换时加上偏移。 
根据本发明的另一方面,还公开了一种用于操作模数转换器的方法,包括:a)以第一模式来操作所述转换器,以执行逐次近似转换以获得第一转换结果;b)随后,在其中进行第一校正转换的校正模式中操作所述转换器,其产生第一校正值,所述第一校正值与所述第一转换结果相差所述第一转换结果的最低有效位的正或负0.5;c)执行至少另一校正转换,其产生至少另一个校正值,所述另一校正值与在前的校正值相差所述第一转换结果的最低有效位的正或负0.5;以及d)通过相加或者平均来将所述第一转换结果和所述校正值组合,以形成输出。 
附图说明
现在参考附图仅通过非限定性的示例来说明本发明的实施例,其中: 
图1示意性地示出基于开关电容器的模数转换器的输入级的一部分; 
图2示意性地示出在传统的12位逐次近似转换器内所执行的最后四个位试验; 
图3示出传统的逐次近似模数转换器(其中噪声叠加在数模转换器上)的最后四个位试验; 
图4示意性地示出构成本发明实施例的基于开关电容器的模数转换器输入阵列; 
图5示出具有控制器的SAR转换器,所述控制器中具有用于存储多个  转换结果的结果寄存器; 
图6示意性地示出在构成本发明实施例的模数转换器内,位试验的最后四位加上三个校正位的转换;以及 
图7示出本发明的另一个实施例。 
具体实施方式
图1示意性地示出基于开关电容器的模数转换器的输入级。一般而言,输入级包括m+1个电容器C0-Cm,所述电容器的极板中的一个(如图1中所示的最上面的极板)连接到公共导线10,所述公共导线10连接到比较器14的反相输入12。比较器14的非反相输入16连接到地。电容器C0-Cm中的每个的第二极板(如图1中所示的最下面的极板)连接到各自的电子开关S0-Sm。开关S0-Sm是独立可控的,以将其相关联的电容器连接到输入节点20,以使得可以将电容器充电到输入电压Vin。电容器C0到Cm也可以被切换到正基准电压Vref+或者负基准电压Vref-(通常是地)。导线10也可以通过电子可控开关22而连接到地,所述电子可控开关22在期望将输入电压Vin采样到电容器C0-Cm上时被闭合(即处于低阻抗状态)。为了方便,我们可以假设电容器C0-Cm被二进制加权,使得电容器C0具有20个电容单元的值,电容器C1具有21个电容单元的值,以此类推,Cm具有2m个电容单元的值。 
在使用中,开关22闭合,并且开关S0-Sm被切换到它们将电容器连接到输入节点20的第一位置。电容器C0-Cm然后充电到输入电压Vin。开关22然后被断开,从而捕获在电容器C0-Gm上的电荷。然后可以启动逐次近似搜索。所有的开关S0-Sm被切换以将电容器连接到Vref-基准电压。接着,最高有效电容器Cm被测试,并且使用其开关Sm来将其连接到基准电压Vref+。在实践中,可以单一的步骤来执行这两个切换操作。电容器有效地用以形成电容性分压器,因此在反相输入12处出现的电压改变。比较器14测试是否电容器Cm的电压大于或者小于在反相输入处出现的电压,并且根据比较结果,保持(置位)或者丢弃(复位)对应于电容器Cm的位。如果模拟值在模数转换范围的上半部分中,则将保持位Cm;否则,丢弃它。第一位试验的结果被结转到下一个最高有效位Cm-1,然后使其以类似的方式置位和测试。 
因此,现有技术的SAR转换器使用二进制搜索方法来确定模拟输入电  压的数字等效。图2示出传统的12位转换器的最后四个位试验的示例。每当通过将在电容器C0-Cm中所选择的一些连接到Vref而确定的数模转换器(DAC)输出大于模拟输入时,就丢弃该位,否则将其保持。以这两种情况接着试验下一个最高有效位。在图2中所示的示例中,最低有效位是对应于电容器C0的B0,以此类推。对于12位转换器,位B0是第12个试验,位B1是第11个试验,以此类推。在该示例中,位B3因为DAC输出Vdac大于输入电压Vin而被丢弃。位B2因为Vdac小于Vin而被保持。位B1因为Vdac大于Vin而被丢弃,最后位B0因为Vdac小于Vin而被保持。最后四位的二进制值因此是0101(十进制的5)。 
比较器热噪声或者其它非采样噪声源的结果可能使得比较器14做出错误的判定。比较器14有效地执行将DAC电压的大小与采样的输入电压相比较的功能。由于主要来自比较器输入器件的热噪声,比较器会做出错误的判定。在图3中考虑了该影响。比较器噪声的影响等同于噪声被加到如图3所示的DAC。垂直线示出比较器做出判定的时间点。在位试验11期间,DAC电压(在噪声被叠加的情况下)在比较时刻处小于Vin,导致错误地保持位B11。即使然后位B0被正确地丢弃,DAC也以大于Vin的值结束。最后值0110(十进制的6)因此是错误的。因为噪声源在每个转换期间具有不同的值,因此ADC将很可能对于固定的输入而产生不同的数字结果。 
如何减少ADC的噪声 
用于减少噪声的一种明显方式仅是将多个结果平均。但是这也会对转换率具有显著的影响。无疑地,如果我们将例如4个结果一起平均以产生一个输出结果,则我们将转换率减少到1/4。因此,这不是减少噪声的有效方式。 
美国专利6,894,627提出了一种解决方案,其中,向逐次近似转换器提供二进制加权位的第二子阵列。在使用中,转换器的主阵列执行正常的逐次近似转换。因此,如在本示例中那样,形成一个12位的结果需要12次转换。在转换的结尾,其通过从采样的模拟值减去数字转换的结果而计算模拟残余值,并且这个残余值被采样到子阵列上。子阵列仅具有较小数量的电容器,例如在6,894,627的图8中所提出的5个。子阵列于是以传统的逐次近似搜索来操作以产生另一个转换结果。因此,为了获得两个结果现在需要时间来执行12+5=17个位试验。设想用子阵列进行多个转换。  因此,为了获得要被一起平均的四个结果的总和,在6,894,627中描述的转换器执行需要进行12个位试验的第一转换和其中每个需要至少5个位试验的三个子转换,由此导致需要(3*5)+12=27个位试验的四个转换。与平均四个完整的12位转换相比较,这大致使吞吐量提高两倍。 
虽然这是大的改善,但是本发明人已经认识到:假定在正确设计的模数转换器中,自感应的转换器噪声如果不小于最低有效位,则将仅仅最差等同于较小的位值之一,那么更快的吞吐量是可能的。 
本发明人已经认识到:可以通过在正常的LSB位试验后增加多个附加的校正位试验来实现改善的信噪比性能。在优选实施例中,每个校正位具有固定偏移为-
Figure 2006800333978_0
的权数1,以便给出校正权数ΔC=±
Figure 2006800333978_1
LSB。在图4中示出这个修改的阵列。图4的左手大部分(总体上指定为40)对应于在图1中所示的采样电容器的设置。但是,也制造了具有偏移为-0.5LSB的1LSB值的多个校正电容器,并且这些单元之一被指定为50。这个复合的校正电容器50事实上由两个独立的电容器60和70形成。所述电容器与独立开关串联,在这个示例中所示出的所述独立开关由场效应晶体管来实现。电容器60被制造为具有1LSB的值,而电容器70被制造为具有0.5LSB的值。这可以通过制造串联的两个1LSB电容器而实现。电容器60的下极板可以经由场效应晶体管61而连接到Vref+,并且通过场效应晶体管62而连接到地。类似地,电容器70的下极板可以经由晶体管71连接到Vref+,且经由晶体管72而连接到地。每个晶体管61、62、71和72是经由各自的栅极端输入52、53、54和55而独立可控的。以与位50相同的方式而实现的多个其它的校正位56、57等被提供。可以看到,为了简化,输入电压未被采样到这些校正位电容器上。这对模数转换器的线性没有副作用。虽然为了简化模数转换器的操作的说明,已将校正电容器50、56、57和相关联的开关61、62、71和72作为主阵列的一部分,但是在实践中,高分辨率的转换器有可能作为分段转换器来实现。结果,较低有效位和校正位或者校正电容器有可能驻留在子阵列中。分段架构的使用对本领域内的技术人员是熟知的,事实上其不必采样到子阵列上。 
假定在采样阶段闭合开关22并且将控制线52保持为低以便晶体管61不导通期间,输入电压Vin未被采样到校正电容器上。同时,控制线53被保持为高/有效,以便晶体管62导通。可以看出,晶体管工作为开关,因此如果我们将它们称为开关,则开关61被断开,而开关62被闭合。同时,在控制线54和55上的信号被置位使得开关71闭合并且开关72  断开。因此,电容器60连接在公共导线10和地之间,而电容器70连接在公共导线10和Vref+之间。一旦开关22断开,则这些电容器保持它们的电荷。模数转换器然后正常操作,以如参考图1和2所描述的那样,对于其位Bm-B0执行P个位逐次近似转换。P通常对于12位转换器等于12且使用位B11-B0。当完成了逐次近似转换时,则转换结果被传送到在控制器72内的结果寄存器70,控制器72控制在模数转换核(图5)内的各个开关的操作。当确定了第一试验的结果时,则转换器现在进入各个校正位被测试的校正模式。因此,通过闭合开关61、断开开关62、断开开关71和闭合开关72而置位第一位50。这将电容器60从地切换到Vref+,向电容器阵列中***1LSB的权数,而将电容器70从Vref+切换到地,从而在阵列中***-
Figure 2006800333978_2
LSB的有效权数,给出0.5LSB的权数改变。然后结果被比较器14测试,并且所述位被适当地保持或者丢弃。如果结果被保持,即给数字结果加上+0.5LSB,则将开关保持在它们的当前状态中,即开关61和72闭合,而开关62和71断开。 
如果要丢弃结果,则我们希望从数字字(digital word)减去0.5LSB。为此,开关61和62***作以使得开关61断开且开关62闭合。不改变开关71和72。这意味着当位被置位时,DAC递增
Figure 2006800333978_3
,但是如果这个位被丢弃,则DAC递减1。导致-的净改变。每个校正位试验的作用是如果(具有任何符号的)大噪声事件已对在前位试验做出了错误的判定,则使得ADC减少DAC误差。图6示出一个示例,其中,增加了3个额外的校正位C1-3。在这种情况下,在位试验9期间的大噪声事件导致该位被错误地保持。除了在正常转换的结尾仍然保持误差E1以外,位B2、B1和B0全部被随后丢弃。然而,在每个额外的附加校正位试验后,误差减少。 
可以提供类似的但是可替选的切换方案。返回图4,可以将电容器60和70都制造为具有C的数量,并且我们使用它们以使得电容器60具有+0.5LSB的权数,电容器70具有-0.5LSB的权数。 
因此,在采样期间,我们使得开关61断开,开关62闭合,开关71闭合,开关72断开。 
为了测试校正位,开关61闭合,开关62断开。开关71保持闭合,开关72保持断开。 
如果比较结果是保持该位,则开关保持在该配置中。如果该位被丢弃,则开关61断开,开关62闭合,开关71断开,开关72闭合。  如何充分使用这些附加校正位 
可以通过将在图6的示例中所有的设置的权数相加来获得ADC结果(必须将每个被丢弃的校正位看作为-
Figure 2006800333978_6
LSB的值)。最后的校正结果因此是8-
Figure 2006800333978_7
-
Figure 2006800333978_8
-=6.5。如果我们已经在正常的LSB位B0处停止,则这显然比未校正的值8更接近校正值5。 
然而,虽然在这种情况下允许校正位从前面的很大的噪声事件进行一定的恢复,但是这些校正位本身易于受噪声的影响。结果证实只将位权数相加起来有仅传送小噪声的优点。 
相反,我们将在LSB后的结果和每个附加校正结果当作有效结果。然后,通过将4个中间结果相加在一起而获得最后结果。 
这发挥作用,因为每个中间的结果仅仅提供最后答案的1/4。因此发生在最后4个位试验中的任何一个期间的任一噪声峰的影响减小。 
如何进行数学计算 
此外,下面的示例示出具有3个校正位的12位转换器给我们四个结果以便相加在一起的情况: 
位权数 211 210 29  28  27  26  25  24  23  22  21  20    20    20    20
结果1  B11 B10 B9  B8  B7  B6  B5  B4  B3  B2  B1  B0 
结果2  B11 B10 B9  B8  B7  B6  B5  B4  B3  B2  B1  B0    C1 
结果3  B11 B10 B9  B8  B7  B6  B5  B4  B3  B2  B1  B0    C1    C2 
结果4  B11 B10 B9  B8  B7  B6  B5  B4  B3  B2  B1  B0    C1    C2    C3 
    ===================================================== 
    4*(B11 B10 B9 B8 B7 B6 B5 B4 B3 B2 B1 B0)+3C1+2C2+C3-6/2 
在结尾的值-6/2是因为我们将在最后结果的3个校正位中的每个当作具有-
Figure 2006800333978_10
偏移的权数1,但是一些校正位比其它贡献更多次数,C1贡献三次,C2两次,C1一次,3+2+1=6。 
每个结果可以被当作独立的12位转换。因此,我们已经有效地在15个位试验中获得了四个独立的12位转换。四个12位结果可以相加在一起  以产生有效的14位结果。因此,在此提出的方案不仅减少了噪声的影响,而且提高了转换器的分辨率。这是有益的,因为该方案平均了噪声,但是将分辨率保持为相同,所以转换器的噪声阈值会变得受其中的量化噪声限制。在此所描述的设置中,量化噪声和热噪声一起被减少。 
应当注意,为了获得14位结果,如前面段落所述,实际上需要一定数量的噪声。这是因为在没有任何噪声的情况下,比较器在校正位期间在1和0之间轮转,或者在0和1之间轮转。这仅提供用于将原来的12位结果转换为13位结果的足够的附加信息。在一些情况下,现有的热噪声足够避免这种轮转行为,因此将产生14位结果。在对所述方案的小修改中,可以在校正位期间加上固定偏移,其甚至在没有噪声的情况下也产生14位的结果。例如,使用3个额外的校正位,在14位级时等同于+或-1LSB的偏移被引入在第二校正位和第三校正位之间。在偏移上的这个变化于是破坏了轮转模式,因此校正位提供足够的额外信息以在没有任何噪声的情况下产生14位结果。使用开关电容器部件很可能引入这个偏移。 
注意用具有3个校正位的12位转换器的特定情况描述了引入偏移以提高转换的分辨率。但是,同一构思对于具有相同或者不同数目的校正位的不同分辨率的转换器也适用。也期望在转换的校正部分期间不止一次加上固定偏移。 
在6,894,627中,即使较大的噪声尖峰在第一转换中引起相当大的总误差,使用第二子阵进行列随后的重复转换很可能能够完全地从这样的误差中恢复。但是,其代价可能是每个附加转换都要进行多个位试验。在所述的新方案中,如果原始转换由于噪声事件而产生相当大的误差,则需要多个附加的平均位试验来从这个误差恢复,如图6所示。但是,新的方案的优点是仅以1个附加的位试验的代价而获得每个附加转换。发明人证明了,特别在合理的低噪声级的情况下,针对给定数目的位试验,这个新方案获得了比在6,894,627中所述的发明更高的信噪比。 
在主转换器阵列的主体内包括冗余的位以使得转换器能够更容易地从错误的判定中恢复,并且也使得能够在转换器完全稳定之前进行判定。可以与本发明相结合地使用这样的阵列。类似地,可以设置多个逐次近似转换引擎(engine)以合作的方式进行操作,以便可以在每个位试验确定两个位。此外,这个方案可以被扩展到这样的模数转换器:所述引擎在最后几个试验中独立地操作,并且在其中产生各自的校正位,或者可替选地,独立转换引擎的电容器阵列可以并行地被切换到试验的结尾,以便执行其  本身展现出减少的热噪声的较大阵列。 
图7示意性地示出本发明的另一个实施例。在这个实施例中,将电容器数模转换器100附着到模数转换器的电容器阵列。DAC 100需要能够递加和递减计数,因此复位条件应当将其带到接近其中间范围的点。DAC的输出连接到公共导线10,所述公共导线10在图7中示出为被连接到比较器14。实际上,DAC 100有可能形成在分段模数转换器的子阵列中,因此将经由另一电容器(未示出)被耦合到比较器14,理想地,DAC 100具有小于模数转换器的1LSB的分辨率,并且如前,1LSB的
Figure 2006800333978_11
的分辨率是适当的。数模转换器100被递增-递减计数器102驱动,递增-递减计数器102响应于比较器14的输出。时钟或者选通信号用于比较器、递增-递减计数器102和数模转换器100的同步操作,以便避免这些部件竞争。因此,如前述的实施例那样,在每个校正转换时,比较器可以将当前的数字代码与模拟输入值相比较,结果,数字代码将被递增或者递减数模转换器的步长。 
该附图还包括偏移电容器Coff,其通常在大小上为0.25LSB,并且其可以在地和Vref+之间切换,以向采样阵列施加小的偏移,以便破坏位轮转模式,使得校正位提供足够的信息以提供增强的分辨率。 
因此,有可能提供一种改善的模数转换器,其具有改善的信噪比,同时基本上保持转换吞吐量。 

Claims (18)

1.一种用于操作模数转换器的方法,包括步骤:
a)以第一模式来操作所述转换器以获得第一转换结果,其中,在第一模式中,转换器执行P个位逐次近似转换;
b)随后,以其中进行至少一个校正转换而获得校正转换结果的校正模式来操作所述转换器,并且将第一转换结果和所述校正转换结果或者每个校正转换结果组合,其中,每个校正转换将紧邻的在前转换的结果作为有效的开始点,并且所述第一转换结果和所述校正转换结果被相加或者平均。
2.根据权利要求1所述的方法,其中,每个校正转换仅能够将紧邻的在前结果修改预定的步长。
3.根据权利要求2所述的方法,其中,紧邻的在前结果被递增ΔC或者递减ΔC,其中,ΔC是第一转换结果的0.5LSB的步长。
4.根据权利要求1所述的方法,其中,所述转换器在第一模式中操作以获得第一转换结果,并且在第二模式中执行N个校正转换,其中,在所有先前被转换的位被保持不修改的情况下,每个校正转换使新的位被转换。
5.根据权利要求1所述的方法,其中,每个校正转换是单一的位试验。
6.根据权利要求1所述的方法,其中,执行多个校正转换。
7.根据权利要求1所述的用于操作模数转换器的方法,还包括:在执行所述校正转换中的至少一个时,加上偏移。
8.根据权利要求7所述的方法,其中,所述偏移对应于物理模数转换器的小于1LSB的大小。
9.根据权利要求8所述的方法,其中,所述偏移对应于所述模数转换器的LSB大小的二分之一或者四分之一,以便提供提高的有效分辨率。
10.一种用于操作模数转换器的方法,其中,转换器在第一模式中执行P个位逐次近似转换以获得P个位转换结果,并且在第二模式中执行N个校正转换,其中,在所有先前被转换的位被保持不修改的情况下,每个校正转换使第N位被转换,并且通过相加或者平均来组合P个位转换结果和N个校正转换,以便改善所述转换器的信噪比。
11.一种模数转换器,包括:
a)配置为以第一模式来操作以获得第一逐次近似转换结果的装置;以及
b)配置为以校正模式来操作以便执行至少一个校正转换以获得至少一个校正转换结果、并且将第一转换结果和所述校正转换结果或者每个校正转换结果组合的装置,其中,每个转换将紧邻的在前转换作为有效的开始点,并且第一逐次近似转换结果和所述校正转换结果或者每个校正转换结果被相加或者平均。
12.根据权利要求11所述的模数转换器,其中,每个校正转换仅将紧邻的在前结果修改预定的步长。
13.根据权利要求11所述的模数转换器,其中,校正位在子阵列中形成。
14.根据权利要求11所述的模数转换器,其中,用两个电容器来实现每个校正位,第一个提供正值,第二个提供负值。
15.根据权利要求11所述的模数转换器,还包括用于提供校正结果的电容器DAC。
16.根据权利要求15所述的模数转换器,其中,根据比较器的输出来递增或者递减所述电容器DAC,所述比较器将模拟采样与表示模拟采样的来自ADC的数字代码相比较。
17.根据权利要求11所述的模数转换器,还包括偏移产生器,用于在执行校正转换时加上偏移。
18.一种用于操作模数转换器的方法,包括:
a)以第一模式来操作所述转换器,以执行逐次近似转换以获得第一转换结果;
b)随后,在其中进行第一校正转换的校正模式中操作所述转换器,其产生第一校正值,所述第一校正值与所述第一转换结果相差所述第一转换结果的最低有效位的正或负0.5;
c)执行至少另一校正转换,其产生至少另一个校正值,所述另一校正值与在前的校正值相差所述第一转换结果的最低有效位的正或负0.5;以及
d)通过相加或者平均来将所述第一转换结果和所述校正值组合,以形成输出。
CN2006800333978A 2005-08-12 2006-08-07 模数转换器及其操作方法 Expired - Fee Related CN101263656B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US70805705P 2005-08-12 2005-08-12
US60/708,057 2005-08-12
US11/266,071 2005-11-03
US11/266,071 US7218259B2 (en) 2005-08-12 2005-11-03 Analog-to-digital converter with signal-to-noise ratio enhancement
PCT/US2006/030503 WO2007021600A1 (en) 2005-08-12 2006-08-07 Analog-to-digital converter

Publications (2)

Publication Number Publication Date
CN101263656A CN101263656A (zh) 2008-09-10
CN101263656B true CN101263656B (zh) 2012-06-06

Family

ID=37309591

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006800333978A Expired - Fee Related CN101263656B (zh) 2005-08-12 2006-08-07 模数转换器及其操作方法

Country Status (6)

Country Link
US (1) US7218259B2 (zh)
EP (1) EP1925087B1 (zh)
JP (1) JP4806021B2 (zh)
CN (1) CN101263656B (zh)
DE (1) DE602006012851D1 (zh)
WO (1) WO2007021600A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106571822A (zh) * 2016-10-21 2017-04-19 深圳市汇春科技股份有限公司 一种提高adc转换精度的方法和装置

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7773020B2 (en) * 2007-02-15 2010-08-10 Analog Devices, Inc. Analog to digital converter
US7944386B2 (en) * 2008-10-21 2011-05-17 Analog Devices, Inc. Apparatus for and method of performing an analog to digital conversion
DE102009010155B4 (de) * 2009-02-23 2013-02-07 Texas Instruments Deutschland Gmbh Digitales Trimmen von (SAR-)ADCs
JP2010278952A (ja) * 2009-06-01 2010-12-09 Mitsumi Electric Co Ltd 逐次比較型ad変換回路及び半導体集積回路
KR101309837B1 (ko) * 2010-03-16 2013-09-23 한국전자통신연구원 순차 접근 아날로그-디지털 변환기 및 그 구동 방법
CN102118168A (zh) * 2011-04-08 2011-07-06 中国科学院半导体研究所 基于多比特串行转换的逐次逼近模数转换器
US9148603B2 (en) * 2012-05-15 2015-09-29 Semiconductor Components Industries, Llc Offset injection in an analog-to-digital converter
WO2014038198A1 (ja) * 2012-09-07 2014-03-13 パナソニック株式会社 逐次比較型ad変換器
US9071261B2 (en) * 2013-10-01 2015-06-30 Analog Devices, Inc. Accuracy enhancement techniques for ADCs
CN104734717A (zh) * 2015-01-06 2015-06-24 吴江圣博瑞信息科技有限公司 一种用于模数转换器的高精度三电平开关方法及电路
US9425811B1 (en) * 2015-04-20 2016-08-23 Texas Instruments Incorporated Method and apparatus for compensating offset drift with temperature
JP6703814B2 (ja) 2015-08-28 2020-06-03 ルネサスエレクトロニクス株式会社 Ad変換器及びad変換装置
CN106998206B (zh) * 2016-01-25 2020-10-27 瑞昱半导体股份有限公司 电荷再分配连续逼近式模拟数字转换器及其控制方法
US10720933B2 (en) 2017-11-02 2020-07-21 Analog Devices, Inc. Comparator error suppression
JP2019146071A (ja) * 2018-02-22 2019-08-29 ソニーセミコンダクタソリューションズ株式会社 撮像装置、撮像システム、および撮像方法
US10333543B1 (en) 2018-05-10 2019-06-25 Analog Devices Global Unlimited Company Analog-to-digital converter with noise-shaped dither
US10447289B1 (en) 2018-06-15 2019-10-15 Analog Devices, Inc. Analog-to-digital converter noise reduction techniques
CN109194333B (zh) * 2018-08-09 2021-06-08 电子科技大学 一种复合结构逐次逼近模数转换器及其量化方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1333948A (zh) * 1998-11-20 2002-01-30 艾利森电话股份有限公司 用于校准模数转换的方法和***
CN1402435A (zh) * 2001-08-22 2003-03-12 中国科学院半导体研究所 高速a/d转换器中无冗余位的数字校正方法
US20030123646A1 (en) * 2001-12-28 2003-07-03 Texas Instruments Incorporated Error correction architecture to increase speed and relax current drive requirements of SAR ADC
US6731232B1 (en) * 2002-12-27 2004-05-04 Analog Devices, Inc. Programmable input range SAR ADC

Family Cites Families (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3956708A (en) 1974-09-11 1976-05-11 Motorola, Inc. MOSFET comparator
US4200863A (en) * 1977-10-03 1980-04-29 The Regents Of The University Of California Weighted capacitor analog/digital converting apparatus and method
US4129863A (en) * 1977-10-03 1978-12-12 Regents Of The University Of California Weighted capacitor analog/digital converting apparatus and method
US4320347A (en) 1980-10-01 1982-03-16 American Microsystems, Inc. Switched capacitor comparator
US4399426A (en) * 1981-05-04 1983-08-16 Tan Khen Sang On board self-calibration of analog-to-digital and digital-to-analog converters
US4620179A (en) 1983-08-29 1986-10-28 Harris Corporation Method for successive approximation A/D conversion
JPS61195382A (ja) 1985-02-26 1986-08-29 Toshiba Corp シンチレ−シヨンカメラ
IT1186476B (it) * 1985-12-19 1987-11-26 Sgs Microelettronica Spa Apparecchio e metodo per la correzione della tensione di offset in un convertitore analogico-digitale
JPH0734541B2 (ja) 1987-07-27 1995-04-12 日本電気株式会社 逐次比較形アナログ・ディジタル変換方式
US4831381A (en) 1987-08-11 1989-05-16 Texas Instruments Incorporated Charge redistribution A/D converter with reduced small signal error
JP2650711B2 (ja) 1988-03-25 1997-09-03 株式会社日立製作所 オーバーサンプリングa/d変換器
DE3850879D1 (de) * 1988-09-30 1994-09-01 Siemens Ag Selbstkalibrierender A/D- und D/A-Wandler.
US4940981A (en) 1989-02-08 1990-07-10 Burr-Brown Corporation Dual analog-to-digital converter with single successive approximation register
JPH065819B2 (ja) 1989-06-29 1994-01-19 ヤマハ株式会社 A/d変換装置
US5057841A (en) 1989-07-07 1991-10-15 U.S. Philips Corporation Analog-to-digital converter
US5010339A (en) 1990-04-02 1991-04-23 Grumman Aerospace Corporation Ultra linear spectroscopic analog-to-digital converter
GB9007465D0 (en) 1990-04-03 1990-05-30 Cambridge Consultants Analogue to digital converter
US5272481A (en) 1991-07-02 1993-12-21 David Sarnoff Research Center, Inc. Successive approximation analog to digital converter employing plural feedback digital to analog converters
US5247299A (en) 1992-06-02 1993-09-21 Hewlett-Packard Company Successive approximation A/D converter correcting for charge injection offset
US5416484A (en) 1993-04-15 1995-05-16 Tektronix, Inc. Differential comparator and analog-to-digital converter comparator bank using the same
JPH0786947A (ja) * 1993-09-09 1995-03-31 Hitachi Ltd A/d変換器
EP0757861B1 (en) 1994-04-29 1998-12-30 Analog Devices, Inc. Charge redistribution analog-to-digital converter with system calibration
US5581252A (en) 1994-10-13 1996-12-03 Linear Technology Corporation Analog-to-digital conversion using comparator coupled capacitor digital-to-analog converters
US5633639A (en) 1994-11-30 1997-05-27 Sgs-Thomson Microelectronics, Inc. Successive approximation analog to digital converter with automatic offset
US5621409A (en) 1995-02-15 1997-04-15 Analog Devices, Inc. Analog-to-digital conversion with multiple charge balance conversions
GB9503783D0 (en) 1995-02-24 1995-04-12 Fujitsu Ltd Analog-to-digital converters
US5684487A (en) * 1995-06-05 1997-11-04 Analog Devices, Incorporated A/D converter with charge-redistribution DAC and split summation of main and correcting DAC outputs
EP0793380A2 (en) 1996-02-29 1997-09-03 Kabushiki Kaisha Toshiba A noise cancelling circuit for pixel signals and an image pickup device using the noise cancelling circuit
JP3304826B2 (ja) 1997-06-24 2002-07-22 ヤマハ株式会社 フローティング型a/d変換器
US5889486A (en) * 1997-09-18 1999-03-30 National Semiconductor Corporation Split capacitor array for digital-to-analog signal conversion
KR100318441B1 (ko) 1997-12-30 2002-02-19 박종섭 아날로그-디지털변환장치및그변환방법
CA2256779A1 (en) 1998-12-21 2000-06-21 Tet Hin Yeap High speed analog-to-digital converter and digital-to-analog converter
US6424276B1 (en) 1999-09-09 2002-07-23 Cirrus Logic, Inc. Successive approximation algorithm-based architectures and systems
JP4161484B2 (ja) 1999-10-15 2008-10-08 セイコーエプソン株式会社 電気光学装置の駆動回路、電気光学装置および電子機器
US6351231B1 (en) 1999-12-23 2002-02-26 Analog Devices, Inc. Successive approximation analogue-to-digital converter
IES20000786A2 (en) 2000-09-29 2001-10-17 Univ College Cork Nat Univ Ie A subranging sigma delta modulator
US6646583B1 (en) 2000-10-25 2003-11-11 Micron Technology, Inc. High speed digital to analog converter using multiple staggered successive approximation cells
US6518907B2 (en) 2000-11-27 2003-02-11 Micron Technology, Inc. System with high-speed A/D converter using multiple successive approximation cells
US6614373B1 (en) 2000-11-29 2003-09-02 Raytheon Company Method and system for sampling a signal using analog-to-digital converters
US6608580B2 (en) 2001-02-15 2003-08-19 Sarnoff Corporation Differential analog-to-digital converter
US6489904B1 (en) 2001-07-27 2002-12-03 Fairchild Semiconductor Corporation Pipeline analog-to-digital converter with on-chip digital calibration
US6448911B1 (en) * 2001-07-30 2002-09-10 Cirrus Logic, Inc. Circuits and methods for linearizing capacitor calibration and systems using the same
US20030063026A1 (en) * 2001-09-28 2003-04-03 Stmicroelectronics Pvt. Ltd. Switched-capacitor based charge redistribution successive approximation analog to digital converter (ADC)
JP3657218B2 (ja) 2001-11-12 2005-06-08 Necマイクロシステム株式会社 差動入力a/d変換器
US6683550B2 (en) 2001-12-14 2004-01-27 Teradyne, Inc. High precision, high-speed signal capture
JP3647806B2 (ja) 2001-12-26 2005-05-18 松下電器産業株式会社 A/d変換器、a/d変換方法および信号処理装置
JP4011377B2 (ja) 2002-03-22 2007-11-21 株式会社ルネサステクノロジ A/d変換回路
US6600437B1 (en) * 2002-04-01 2003-07-29 Stmicroelectronics S.R.L. High resolution, high speed, low power switched capacitor digital to analog converter
US6703961B2 (en) 2002-04-23 2004-03-09 Analog Devices, Inc. Serial interface for an analog to digital converter and a converter including such an interface
US6747522B2 (en) 2002-05-03 2004-06-08 Silicon Laboratories, Inc. Digitally controlled crystal oscillator with integrated coarse and fine control
US6828927B1 (en) 2002-11-22 2004-12-07 Analog Devices, Inc. Successive approximation analog-to-digital converter with pre-loaded SAR registers
US6784814B1 (en) 2003-03-07 2004-08-31 Regents Of The University Of Minnesota Correction for pipelined analog to digital (A/D) converter
EP1484910A1 (fr) 2003-06-03 2004-12-08 Asulab S.A. Dispositif et procédé de conversion analogique numérique surnuméraire adaptatif pour un capteur d'image
US6894627B2 (en) 2003-09-17 2005-05-17 Texas Instruments Incorporated Increasing the SNR of successive approximation type ADCs without compromising throughput performance substantially
US6914550B2 (en) 2003-10-09 2005-07-05 Texas Instruments Incorporated Differential pipelined analog to digital converter with successive approximation register subconverter stages using thermometer coding
US6850181B1 (en) 2004-01-08 2005-02-01 National Semiconductor Corporation Apparatus and method for noise reduction for a successive approximation analog-to-digital converter circuit
US7026975B1 (en) 2004-03-29 2006-04-11 Maxim Integrated Products, Inc. High speed digital path for successive approximation analog-to-digital converters
US7023372B1 (en) 2005-02-09 2006-04-04 Analog Devices, Inc. Method and apparatus for segmented, switched analog/digital converter
US7015853B1 (en) 2005-03-09 2006-03-21 Cirrus Logic, Inc. Data converter with reduced differential nonlinearity
US7274321B2 (en) 2005-03-21 2007-09-25 Analog Devices, Inc. Analog to digital converter
US7250880B2 (en) 2005-03-21 2007-07-31 Analog Devices, Inc. Analog to digital converter

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1333948A (zh) * 1998-11-20 2002-01-30 艾利森电话股份有限公司 用于校准模数转换的方法和***
CN1402435A (zh) * 2001-08-22 2003-03-12 中国科学院半导体研究所 高速a/d转换器中无冗余位的数字校正方法
US20030123646A1 (en) * 2001-12-28 2003-07-03 Texas Instruments Incorporated Error correction architecture to increase speed and relax current drive requirements of SAR ADC
US6731232B1 (en) * 2002-12-27 2004-05-04 Analog Devices, Inc. Programmable input range SAR ADC

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106571822A (zh) * 2016-10-21 2017-04-19 深圳市汇春科技股份有限公司 一种提高adc转换精度的方法和装置

Also Published As

Publication number Publication date
CN101263656A (zh) 2008-09-10
EP1925087A1 (en) 2008-05-28
EP1925087B1 (en) 2010-03-10
US7218259B2 (en) 2007-05-15
US20070035431A1 (en) 2007-02-15
JP4806021B2 (ja) 2011-11-02
JP2009505495A (ja) 2009-02-05
WO2007021600A1 (en) 2007-02-22
DE602006012851D1 (de) 2010-04-22

Similar Documents

Publication Publication Date Title
CN101263656B (zh) 模数转换器及其操作方法
US7965218B2 (en) Sar adc
CN101305518B (zh) 具有颤振的模数转换器和将颤振施加到模数转换器的方法
US9608655B1 (en) ADC background calibration with dual conversions
US7773024B2 (en) SAR analog-to-digital converter with large input range
US9094030B2 (en) Successive approximation analog to digital converter and method of analog to digital conversion
US7893860B2 (en) Successive approximation register analog-digital converter and method of driving the same
US10530382B2 (en) Successive approximation register analog-to-digital converter and conversion method therefor
US11296714B2 (en) Residue transfer loop, successive approximation register analog-to-digital converter, and gain calibration method
US11349492B2 (en) Analog-to-digital converter
CN110350919B (zh) 一种流水线模拟数字转换器
CN111181563A (zh) 一种低功耗逐次逼近型模数转换器和模数转换方法
JP4684028B2 (ja) パイプラインa/d変換器
KR101927101B1 (ko) 축차 비교형 아날로그-디지털 변환기 및 이를 포함하는 cmos 이미지 센서
WO2012081960A1 (en) Dual- function successive approximation analog to digital converter (sa-adc)
CN210986085U (zh) 一种低功耗逐次逼近型模数转换器
KR101899012B1 (ko) 축차 비교형 아날로그-디지털 변환기 및 이를 포함하는 cmos 이미지 센서
CN116722874B (zh) 一种流水线型模数转换器及其时序控制方法
KR101354650B1 (ko) 연속 근사 아날로그-디지털 변환기
JP3967535B2 (ja) アナログ/デジタルコンバータ
Draxelmayr et al. CONCEPTS AND IMPROVEMENTS IN PIPELINE AND SAR ADCS
JPS63161726A (ja) 逐次比較型アナログデイジタル変換器
JPH04278724A (ja) アナログ・デジタル変換器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120606