JPH01293548A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH01293548A JPH01293548A JP63124440A JP12444088A JPH01293548A JP H01293548 A JPH01293548 A JP H01293548A JP 63124440 A JP63124440 A JP 63124440A JP 12444088 A JP12444088 A JP 12444088A JP H01293548 A JPH01293548 A JP H01293548A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- region
- power
- control
- heat
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 15
- 230000017525 heat dissipation Effects 0.000 claims description 12
- 230000020169 heat generation Effects 0.000 abstract description 7
- 230000007257 malfunction Effects 0.000 abstract description 5
- 239000000758 substrate Substances 0.000 description 4
- 239000000919 ceramic Substances 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、パワー素子とそのパワー素子を制御するた
めの制御用ＩＣチップとを１つの放熱基板に設けた半導
体装置に関するものである。
めの制御用ＩＣチップとを１つの放熱基板に設けた半導
体装置に関するものである。
（従来の技術〕
第３図は、この種の半導体装置の従来例の１つであるイ
ンテリジェントパワーＩＣの組付は構造を示す平面図で
あり、第４図は第３図のＡ−Ａ矢視断面図である。第３
図において、放熱基板であるヒートシンク付きフレーム
１上には、パワーＭＯ８ＦＥＴチップ２とそのパ’７−
Ｍ０８ＦＥＴＩツブ２を制御するための制御用ＩＣチッ
プ３とが設けられている。第４図に示すように、パワー
ＭＯ８ＦＥＴチップ２については半田４によって直接ヒ
ートシンク付きフレーム１上のヒートシンク部に固着さ
れる一方、制御用ＩＣチップ３については、その制御用
ＩＣチップ３を半田５によって絶縁部材であるセラミッ
ク板６上に固着し、さらにそのセラミック板６を半田７
によってヒートシンク付きフレーム１上のヒートシンク
部に固着することによって、セラミック板６を介してヒ
ートシンク付きフレーム１上に固着されている。パワー
ＭＯ８ＦＥＴチップ２のソース部Ｓはアルミニウムから
なるワイヤ９ａ、９ｂによって、ヒートシンク付きフレ
ーム１とは別に設けられた外部電極８と制御用ＩＣチッ
プ３とに電気的に接続され、パワーＭＯ８ＦＥＴチップ
２のゲート部Ｇも同様のワイヤ９Ｃによって制御用ＩＣ
チップ３に電気的に接続されている。また、ヒートシン
ク付きフレーム１とは別に設けられて、制御用ＩＣ３に
外部から電源電圧および信号を与えるための複数の外部
リード１０ｄ、１０ｅ、１０ｆも同様のワイヤ９ｄ、９
ｅ、９ｆによってそれぞれ制御用ＩＣチップ３に電気的
に接続されている。なお、フレーム１は、パワーＭＯ８
ＦＥＴチップ２のドレイン電極りとしても機能している
。そして、上記したパワーＭＯ８ＦＥＴチップ２．制御
用ＩＣチップ３．ワイヤ９ａ〜９ｆの全体およびヒート
シンク付きフレーム１．外部電極８．外部リード１０ｄ
〜１０ｆの一部をエポキシ系樹脂１１で封止することに
よってインテリジェントパワーＩＣが構成されている。
ンテリジェントパワーＩＣの組付は構造を示す平面図で
あり、第４図は第３図のＡ−Ａ矢視断面図である。第３
図において、放熱基板であるヒートシンク付きフレーム
１上には、パワーＭＯ８ＦＥＴチップ２とそのパ’７−
Ｍ０８ＦＥＴＩツブ２を制御するための制御用ＩＣチッ
プ３とが設けられている。第４図に示すように、パワー
ＭＯ８ＦＥＴチップ２については半田４によって直接ヒ
ートシンク付きフレーム１上のヒートシンク部に固着さ
れる一方、制御用ＩＣチップ３については、その制御用
ＩＣチップ３を半田５によって絶縁部材であるセラミッ
ク板６上に固着し、さらにそのセラミック板６を半田７
によってヒートシンク付きフレーム１上のヒートシンク
部に固着することによって、セラミック板６を介してヒ
ートシンク付きフレーム１上に固着されている。パワー
ＭＯ８ＦＥＴチップ２のソース部Ｓはアルミニウムから
なるワイヤ９ａ、９ｂによって、ヒートシンク付きフレ
ーム１とは別に設けられた外部電極８と制御用ＩＣチッ
プ３とに電気的に接続され、パワーＭＯ８ＦＥＴチップ
２のゲート部Ｇも同様のワイヤ９Ｃによって制御用ＩＣ
チップ３に電気的に接続されている。また、ヒートシン
ク付きフレーム１とは別に設けられて、制御用ＩＣ３に
外部から電源電圧および信号を与えるための複数の外部
リード１０ｄ、１０ｅ、１０ｆも同様のワイヤ９ｄ、９
ｅ、９ｆによってそれぞれ制御用ＩＣチップ３に電気的
に接続されている。なお、フレーム１は、パワーＭＯ８
ＦＥＴチップ２のドレイン電極りとしても機能している
。そして、上記したパワーＭＯ８ＦＥＴチップ２．制御
用ＩＣチップ３．ワイヤ９ａ〜９ｆの全体およびヒート
シンク付きフレーム１．外部電極８．外部リード１０ｄ
〜１０ｆの一部をエポキシ系樹脂１１で封止することに
よってインテリジェントパワーＩＣが構成されている。
上記構成のインテリジェントパワーＩＧにおいては、外
部リード１０ｄ〜１０ｆを介して外部から電源電圧およ
び信号が制御用ＩＣチップ３に与えられると、この制御
用ＩＣチップ３の制御によってパワーＭＯ８ＦＥＴ２に
おいてオン・オフ動作が行われる。そして、パワーＭＯ
８ＦＥＴチップ２での動作に伴って発生した熱はヒート
シンク付きフレーム１のヒートシンク部から周囲に放熱
される。
部リード１０ｄ〜１０ｆを介して外部から電源電圧およ
び信号が制御用ＩＣチップ３に与えられると、この制御
用ＩＣチップ３の制御によってパワーＭＯ８ＦＥＴ２に
おいてオン・オフ動作が行われる。そして、パワーＭＯ
８ＦＥＴチップ２での動作に伴って発生した熱はヒート
シンク付きフレーム１のヒートシンク部から周囲に放熱
される。
しかしながら、上記構成の半導体装置では、パワーＭＯ
３ＦＥＴチップ２における動作が長時間に及ぶと、ヒー
トシンク部の熱が制御用ＩＣチップ３に伝導されて、制
御用ＩＣチップ３の温度が正常な動作を保証できる上限
温度（たとえば１００℃以下）を越えてしまうことがし
ばしば生じる。
３ＦＥＴチップ２における動作が長時間に及ぶと、ヒー
トシンク部の熱が制御用ＩＣチップ３に伝導されて、制
御用ＩＣチップ３の温度が正常な動作を保証できる上限
温度（たとえば１００℃以下）を越えてしまうことがし
ばしば生じる。
このため、この半導体装置が取り付けられるインバータ
装置やスイッチなどに異常を生じさせてしまうという問
題点があった。このような問題点を解決する１つの対策
として、パワーＭＯ３ＦＥＴ２と制御用ＩＣチップ３と
を熱的に完全に分離することが考えられるが、そのため
にはフレーム１を２分しなければならず半導体装置が大
形化してしまうという新たな問題が生じることになる。
装置やスイッチなどに異常を生じさせてしまうという問
題点があった。このような問題点を解決する１つの対策
として、パワーＭＯ３ＦＥＴ２と制御用ＩＣチップ３と
を熱的に完全に分離することが考えられるが、そのため
にはフレーム１を２分しなければならず半導体装置が大
形化してしまうという新たな問題が生じることになる。
この発明は、このような問題点を解消するためになされ
たもので、装置を大形化することなく発熱による誤動作
を防止することのできる半導体装置を得ること目的とす
る。
たもので、装置を大形化することなく発熱による誤動作
を防止することのできる半導体装置を得ること目的とす
る。
この発明に係る半導体装置は、１つの放熱基板にパワー
素子とそのパワー素子を制御するためのυ１１Ｄ用ＩＣ
チップとを設けた半導体装置にであって、放熱基板を、
パワー素子が設けられる第１領域と前記制御用ＩＣチッ
プが設けられる第２領域とが、前記第１および第２領域
の幅よりも細い幅を持った細部領域のみを介して連続す
る形状としたものである。
素子とそのパワー素子を制御するためのυ１１Ｄ用ＩＣ
チップとを設けた半導体装置にであって、放熱基板を、
パワー素子が設けられる第１領域と前記制御用ＩＣチッ
プが設けられる第２領域とが、前記第１および第２領域
の幅よりも細い幅を持った細部領域のみを介して連続す
る形状としたものである。
この発明においては、パワー素子で発生した熱は放熱基
板の細部領域を介してのみ制御用ＩＣチップ側に伝導す
るので、パワー素子の発熱に伴う制御用ＩＣチップの温
度上昇は低く抑えられる。
板の細部領域を介してのみ制御用ＩＣチップ側に伝導す
るので、パワー素子の発熱に伴う制御用ＩＣチップの温
度上昇は低く抑えられる。
第１図はこの発明による半導体装置の一実施例であるイ
ンテリジェントパワー［Ｃの組付は構造を示す平面図で
あり、第２図は第１図Ｂ−Ｂ矢視断面図である。第１図
および第２図において、２〜１１は上記従来装置と全く
同一のものである。
ンテリジェントパワー［Ｃの組付は構造を示す平面図で
あり、第２図は第１図Ｂ−Ｂ矢視断面図である。第１図
および第２図において、２〜１１は上記従来装置と全く
同一のものである。
このインテリジェントパワーＩＣでは、放熱基板である
ヒートシンク付きフレーム１２として、パワーＭＯ８Ｆ
ＥＴチップ２が設けられる第１領域１２ａと制御用ＩＣ
チップ３が設けられる第２領ｌ１１１２ｂとを、これら
の領域１２ａ、１２ｂの幅よりも細い幅を持った２つの
細部領域１２ｃ、１２ｄのみで連続させた一体形状とし
たものが用いられている。
ヒートシンク付きフレーム１２として、パワーＭＯ８Ｆ
ＥＴチップ２が設けられる第１領域１２ａと制御用ＩＣ
チップ３が設けられる第２領ｌ１１１２ｂとを、これら
の領域１２ａ、１２ｂの幅よりも細い幅を持った２つの
細部領域１２ｃ、１２ｄのみで連続させた一体形状とし
たものが用いられている。
この実施例のインテリジェントパワーＩＣでは、上記し
たようにパワーＭＯ８ＦＥＴチップ２が設けられている
ヒートシンク付きフレーム１２の第１領域１２ａと、制
御用ＩＣチップ３が設けられているヒートシンク付きフ
レーム１２の第２ｉ［１２ｂとが狭幅の細部ｇＡ域１２
ｃ、１２ｄを介してのみ連続しているにすぎないので、
パワーＭＯ８ＦＥＴチップ２において長時間にわたる動
作が行われても、そのパワーＭＯ８ＦＥＴチップ２で発
熱した熱が上記細部領［１２ｃ、１２ｄを経て！ＩＩ
１１１用ＩＣチツプ３に伝導する熱量はわずかであり、
したがってパワーＭＯ３Ｆ Ｅ Ｔチップ２の発熱に伴
う制御用ＩＣチップ３の温度上昇は十分低い値に抑えら
れ、発熱に起因する制御用ＩＣチップ３の誤動作は回避
されることになる。また、この実施例では、ヒートシン
ク付きフレーム１２の第１と第２の領域１２ａ、１２ｂ
とは互いに隔てられた２つの細部ｍ域１２ｃ、１２ｄを
介して連続させであるので、フレームとしての十分な強
度も確保される。このインテリジェントパワー１ｃの動
作については、先の従来装置の場合と全く同様であるの
でここでは説明を省略する。
たようにパワーＭＯ８ＦＥＴチップ２が設けられている
ヒートシンク付きフレーム１２の第１領域１２ａと、制
御用ＩＣチップ３が設けられているヒートシンク付きフ
レーム１２の第２ｉ［１２ｂとが狭幅の細部ｇＡ域１２
ｃ、１２ｄを介してのみ連続しているにすぎないので、
パワーＭＯ８ＦＥＴチップ２において長時間にわたる動
作が行われても、そのパワーＭＯ８ＦＥＴチップ２で発
熱した熱が上記細部領［１２ｃ、１２ｄを経て！ＩＩ
１１１用ＩＣチツプ３に伝導する熱量はわずかであり、
したがってパワーＭＯ３Ｆ Ｅ Ｔチップ２の発熱に伴
う制御用ＩＣチップ３の温度上昇は十分低い値に抑えら
れ、発熱に起因する制御用ＩＣチップ３の誤動作は回避
されることになる。また、この実施例では、ヒートシン
ク付きフレーム１２の第１と第２の領域１２ａ、１２ｂ
とは互いに隔てられた２つの細部ｍ域１２ｃ、１２ｄを
介して連続させであるので、フレームとしての十分な強
度も確保される。このインテリジェントパワー１ｃの動
作については、先の従来装置の場合と全く同様であるの
でここでは説明を省略する。
なお、上記実施例では、パワーＭＯ８ＦＥＴチップ２を
パワー素子とするインテリジェントパワーＩＣの場合に
ついて説明したが、これに限らず、他のトランジスタや
ＩＧＢＴなどのチップをパワー素子とするインテリジェ
ントパワーＩＣでもよく、パワー素子とそれを制御する
ための制御用ＩＣチップとを１つの放熱基板に取り付け
た構造であれば、他のどのような半導体装置にも同様に
適用できる。
パワー素子とするインテリジェントパワーＩＣの場合に
ついて説明したが、これに限らず、他のトランジスタや
ＩＧＢＴなどのチップをパワー素子とするインテリジェ
ントパワーＩＣでもよく、パワー素子とそれを制御する
ための制御用ＩＣチップとを１つの放熱基板に取り付け
た構造であれば、他のどのような半導体装置にも同様に
適用できる。
以上のように、この発明によれば、パワー素子で発生し
た熱が細部領域を介してのみ制御用ＩＣチップ側に伝導
するように放熱基板の形状を形成したので、パワー素子
の発熱に伴う制御用ＩＣチップの温度上昇が低く抑えら
れ、発熱による誤動作を防止できるとともに、放熱基板
を分断する必要がないので装置が大形化することもない
。
た熱が細部領域を介してのみ制御用ＩＣチップ側に伝導
するように放熱基板の形状を形成したので、パワー素子
の発熱に伴う制御用ＩＣチップの温度上昇が低く抑えら
れ、発熱による誤動作を防止できるとともに、放熱基板
を分断する必要がないので装置が大形化することもない
。
第１図はこの発明による半導体装置の一実施例の組付は
構造を示す平面図、第２図は第１のＢ−８矢視断面図、
第３図は従来の半導体装置の組付は構造を示す平面図、
第４図は第３図の八−へ矢視断面図である。 図において、２はパワーＭＯ８ＦＥＴ （パワー素子）
、３はＩｔＪ１１１用ＩＣチップ、１２はヒートシンク
付きフレーム（放熱基板）、１２ｃ、１２ｄは細部領域
である。 なお、各図中同一符号は同一または相当部分を示す。
構造を示す平面図、第２図は第１のＢ−８矢視断面図、
第３図は従来の半導体装置の組付は構造を示す平面図、
第４図は第３図の八−へ矢視断面図である。 図において、２はパワーＭＯ８ＦＥＴ （パワー素子）
、３はＩｔＪ１１１用ＩＣチップ、１２はヒートシンク
付きフレーム（放熱基板）、１２ｃ、１２ｄは細部領域
である。 なお、各図中同一符号は同一または相当部分を示す。
Claims (1)
- （１）１つの放熱基板にパワー素子とそのパワー素子を
制御するための制御用ＩＣチップとを設けた半導体装置
において、 前記放熱基板を、前記パワー素子が設けられる第１領域
と前記制御用ＩＣチップが設けられる第２領域とが、前
記第１および第２領域の幅よりも細い幅を持つた細部領
域のみを介して連続する形状としたことを特徴とする半
導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63124440A JPH01293548A (ja) | 1988-05-20 | 1988-05-20 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63124440A JPH01293548A (ja) | 1988-05-20 | 1988-05-20 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01293548A true JPH01293548A (ja) | 1989-11-27 |
Family
ID=14885556
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63124440A Pending JPH01293548A (ja) | 1988-05-20 | 1988-05-20 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01293548A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006019700A (ja) * | 2004-06-03 | 2006-01-19 | Denso Corp | 半導体装置 |
| JP2008187101A (ja) * | 2007-01-31 | 2008-08-14 | Yamaha Corp | 半導体装置及び半導体装置の実装構造 |
| JP2010171278A (ja) * | 2009-01-23 | 2010-08-05 | Sanken Electric Co Ltd | 半導体装置及びリードフレーム |
| JP2010212727A (ja) * | 2010-05-20 | 2010-09-24 | Mitsubishi Electric Corp | 半導体装置 |
| WO2011096218A1 (ja) * | 2010-02-04 | 2011-08-11 | パナソニック株式会社 | 放熱装置およびそれを用いた電子機器 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5344375U (ja) * | 1976-09-20 | 1978-04-15 |
-
1988
- 1988-05-20 JP JP63124440A patent/JPH01293548A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5344375U (ja) * | 1976-09-20 | 1978-04-15 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006019700A (ja) * | 2004-06-03 | 2006-01-19 | Denso Corp | 半導体装置 |
| JP2008187101A (ja) * | 2007-01-31 | 2008-08-14 | Yamaha Corp | 半導体装置及び半導体装置の実装構造 |
| JP2010171278A (ja) * | 2009-01-23 | 2010-08-05 | Sanken Electric Co Ltd | 半導体装置及びリードフレーム |
| WO2011096218A1 (ja) * | 2010-02-04 | 2011-08-11 | パナソニック株式会社 | 放熱装置およびそれを用いた電子機器 |
| US8913389B2 (en) | 2010-02-04 | 2014-12-16 | Panasonic Corporation | Heat radiation device and electronic equipment using the same |
| JP2010212727A (ja) * | 2010-05-20 | 2010-09-24 | Mitsubishi Electric Corp | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101168972B1 (ko) | 반도체장치 | |
| US4639759A (en) | Power transistor module | |
| US11887953B2 (en) | Package for power electronics | |
| JP7131903B2 (ja) | 半導体パッケージ | |
| JPH01293548A (ja) | 半導体装置 | |
| US5159515A (en) | Protection circuit for power FETs in a half-bridge circuit | |
| JP2002009219A (ja) | 樹脂封止型半導体装置 | |
| JP2001102520A (ja) | 圧接型半導体装置 | |
| JPS63308943A (ja) | 半導体装置 | |
| JPH03108749A (ja) | 電力変換装置用トランジスタモジュール | |
| JPH06112674A (ja) | 電子部品搭載装置用のヒートシンク | |
| JP2002299544A (ja) | 半導体装置 | |
| JPH0357248A (ja) | テープキャリア方式による樹脂封止型半導体装置 | |
| JP2003017653A (ja) | 電源回路装置 | |
| JP2000196009A (ja) | 半導体パワーモジュール | |
| JPH01282846A (ja) | 混成集積回路 | |
| JPH06291251A (ja) | 電力用半導体モジュール | |
| JPH033264A (ja) | 半導体装置 | |
| JPH05109940A (ja) | 混成集積回路 | |
| JPH05235113A (ja) | 半導体装置 | |
| JP2001267450A (ja) | 半導体装置用複合基板およびこれを用いた半導体装置 | |
| KR100325669B1 (ko) | 반도체 패키지 | |
| KR20020051468A (ko) | 전력 소자 모듈의 방열 구조 | |
| JPH06236944A (ja) | 半導体実装における放熱装置 | |
| JPH05291485A (ja) | 半導体装置 |