CN101199248A - 多层印刷线路板 - Google Patents

多层印刷线路板 Download PDF

Info

Publication number
CN101199248A
CN101199248A CNA2006800212865A CN200680021286A CN101199248A CN 101199248 A CN101199248 A CN 101199248A CN A2006800212865 A CNA2006800212865 A CN A2006800212865A CN 200680021286 A CN200680021286 A CN 200680021286A CN 101199248 A CN101199248 A CN 101199248A
Authority
CN
China
Prior art keywords
mentioned
pad
rod
layered
shaped conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2006800212865A
Other languages
English (en)
Inventor
苅谷隆
田中宏德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Publication of CN101199248A publication Critical patent/CN101199248A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0175—Inorganic, non-metallic layer, e.g. resist or dielectric for printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H05K2201/09518—Deep blind vias, i.e. blind vias connecting the surface circuit to circuit layers deeper than the first buried circuit layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09718—Clearance holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49133—Assembling to base an electrical component, e.g., capacitor, etc. with component orienting
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49162—Manufacturing circuit on or in base by using wire as conductive path

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

一种多层印刷线路板(110)，包括层状电容器部(140)和将半导体元件安装于表面的安装部(160)，该层状电容器部(140)具有陶瓷制的高介电体层(143)和夹着该高介电体层的第1及第2层状电极(141、142)，第1层状电极(141)与半导体元件的接地线连接，第2层状电极(142)与半导体元件的电源线连接。导通孔(161a)构成将接地用焊盘(161)与布线图案的接地线电连接起来的导通路的一部分，且以非接触状态穿过第2层状电极(141)，该导通孔(161a)的数量相对于上述第1焊盘(161)的数量为0.05～0.7，第2棒状导体(162b)构成将电源用焊盘(162)与布线图案的电源线电连接起来的导通路的一部分，且以非接触状态穿过第1层状电极(141)，该第2棒状导体(162b)的数量相对于电源用焊盘(162)的数量为0.05～0.7。

Description

多层印刷线路板
技术领域
本发明涉及一种具有积层部的多层印刷线路板，该积层部是通过由绝缘层内的导通孔将隔着上述绝缘层层叠的多个布线图案相互电连接而构成的。
背景技术
以往提出了各种具有积层部的印刷线路板的构造，该积层部是通过由绝缘层内的导通孔将隔着上述绝缘层层叠的多个布线图案相互电连接而构成的。例如，在这种印刷线路板中，所安装的半导体元件高速通断时，有时会产生开关噪声而使电源线的电位瞬间降低，而为了抑制这样的电位瞬间降低，提出了在电源线与接地线之间连接电容器部而去耦的方法。作为这样的电容器部，在专利文献1中提出了一种在印刷线路板内设置层状电容器的方法。
专利文献1：日本特开2001-68858号公报
但是，专利文献1的层状电容器部中，采用由配合有钛酸钡等无机填料的有机树脂构成的电介体层，因此，不能使静电电容足够大，在半导体元件的通断频率高至数GHz～数十GHz，而易于产生电位瞬间降低的状况下，难以发挥充分的去耦效果。而且，也不能充分防止热循环试验后的半导体元件的误动作。
发明内容
本发明即是鉴于该课题而做成的，其目的在于提供一种不仅能发挥充分的去耦效果，而且也能充分防止半导体元件的误动作的多层印刷线路板。
本发明为达到上述目的的至少一部分而采用了以下方法。
即，本发明的一种多层印刷线路板，具有积层部，该积层部是由绝缘层内的层间导通孔将隔着上述绝缘层层叠多层而成的布线图案彼此电连接而构成的，
该多层印刷线路板包括安装部和层状电容器部，该安装部可安装与上述布线图案电连接的半导体元件，具有与该半导体元件的接地电极及电源电极中的一电极连接的第1焊盘、和与该半导体元件的接地电极及电源电极中的另一电极连接的第2焊盘，该层状电容器部在上述安装部与上述积层部之间具有陶瓷制的高电介体层、和夹着该高电介体层并电位相互不同的第1层状电极及第2层状电极，上述第1层状电极被电连接成与上述第1焊盘相同电位，上述第2层状电极被电连接成与上述第2焊盘相同电位，
第1棒状导体构成将上述第1焊盘与上述布线图案的接地线或电源线电连接起来的导通路的至少一部分，且以非接触状态穿过上述第2层状电极，该第1棒状导体的数量相对于上述第1焊盘的数量为0.05～0.7，
第2棒状导体构成将上述第2焊盘与上述布线图案的电源线或接地线电连接起来的导通路的至少一部分，且以非接触状态穿过上述第1层状电极，该第2棒状导体的数量相对于上述第2焊盘的数量为0.05～0.7。
在该多层印刷线路板中，由于连接于电源线与接地线之间的层状电容器部的高介电体层是陶瓷制的，因此，与以往那种采用配合有无机填料的有机树脂制高介电体层相比，可提高介电常数，还可增大层状电容器部的静电电容。因此，因此，即使在半导体元件的通断频率高到数GHz～数十GHz(例如，3GHz～20GHz)，而易于产生电位的瞬间降低的状况下，也可以起到充分的去耦效果。此外，该第1棒状导体的数量相对于上述第1焊盘的数量为0.05～0.7，该第2棒状导体的数量相对于上述第2焊盘的数量为0.05～0.7，因此可以充分防止半导体元件的误动作。其理由虽不是确定的，但推测是：  当它们之比低于0.05时，各棒状导体的数量较少，因此在任一棒状导体劣化时，有可能该劣化影响会延及其他棒状导体，若它们之比大于0.7，则在各层状电极中增加了各棒状电极以非接触状态穿过的部位，由于该部位与高介电体层的热膨胀之差，容易引起陶瓷制的较脆的高介电体层的收缩或膨胀，其结果，可能容易在高介电体层引起裂纹。
在本发明的多层印刷线路板中，优选是上述高电介体层是将与上述积层部不同的高电介体材料烧制而制作出的，并接合于上述积层部之上。由于通常积层部是在200℃以下的温度条件下制作的，因此烧制高电介体材料来制成陶瓷较为困难，所以，优选是将与积层部不同的高电介体材料烧制来制成陶瓷。这样的高电介体层没有特别限定，但优选是由烧制下述原料而制成，该原料是含有从由钛酸钡(BaTiO3)、钛酸锶(SrTiO3)、氧化钽(TaO3、Ta2O5)、锆钛酸铅(PZT)、锆钛酸铅镧(PLZT)、锆钛酸铅钕(PNZT)、锆钛酸铅钙(PCZT)、及锆钛酸铅锶(PSZT)构成的群中选取的1种或2种以上的金属氧化物。
在本发明的多层印刷线路板中，上述第2棒状导体可以是不仅以非接触状态穿过上述第1层状电极，还以非接触状态穿过上述第2层状电极的独立棒状导体。此时，需要与该独立棒状导体分离地将第2焊盘和第2层状电极电连接。
在本发明的多层印刷线路板中，上述第1层状电极可以作为具有供上述第2棒状导体以非接触状态穿过的穿过孔的整体图案而形成于上述高电介体层的下表面侧，上述第2层状电极可以作为具有供上述第1棒状导体以非接触状态穿过的穿过孔的整体图案而形成于上述高电介体层的上表面侧。如此，可以增大层状电容器部的第1及第2层状电极的面积，因此可以增大该层状电容器部的静电电容。另外，也可以将各整体图案设于高介电体层的上表面或下表面的一部分上，也可以将其设于整个表面上。
在本发明的多层印刷线路板中，可以是上述第1焊盘中的一部分具有上述第1棒状导体，上述第1焊盘中的其余部分自身不具有上述第1棒状导体，而与具有该第1棒状导体的第1焊盘电连接，上述第2焊盘中的一部分具有上述第2棒状导体，上述第2焊盘中的其余部分自身不具有上述第2棒状导体，而与具有该第2棒状导体的第2焊盘电连接。如此，第1棒状导体以非接触状态穿过第2层状电极的贯穿孔的数量、第2棒状导体以非接触状态穿过第1层状电极的贯穿孔的数量变少，从而可以增大第1及第2层状电极的面积，进而可以增大层状电容器部的静电电容。此外，可以容易设计成(第1棒状导体数量/第1焊盘数量)、(第2棒状导体数量/第2焊盘数量)为0.05～0.7的范围。
在本发明的多层印刷线路板中，可以是上述第1棒状导体和上述第2棒状导体中至少一部分以格子状或交错状交替排列。如此，环路阻抗变低，因此，容易防止电源电压的瞬时降低。
在本发明的多层印刷线路板中，可以是上述层状电容器部中上述第1层状电极与第2层状电极之间的距离为10μm以下，被设定为实际上不会短路的距离。如此，由于层状电容器部的电极间距离十分小，所以可以增大该层状电容器部的静电电容。
在本发明的多层印刷线路板中，优选是上述层状电容器部形成在安装于上述安装部的半导体元件的正下方。如此，能够以较短的布线长对半导体元件供电，因此，即使在通断间隔为数GHz～数十GHz(例如3GHz～20GHz)的半导体元件中，也能得到充分的去耦效果，难以出现电源不足。
在本发明的多层印刷线路板中，该多层印刷线路板可以具有芯片电容器，该芯片电容器设置在设有上述安装部的表面一侧，与上述层状电容器部的上述第1层状电极及第2层状电极连接。如此，在仅用层状电容器部而产生的静电电容不足时，可以由芯片电容器补充该不足部分。另外，芯片电容器与半导体元件的布线越长，去耦效果越小，但在此，由于在设有安装部的表面一侧设置芯片电容器，因此可以缩短其与半导体元件的布线，从而可以抑制去耦效果降低。另外，由于借助层状电容器部连接芯片电容器与半导体元件，因此减小了自芯片电容器向半导体元件的供电损失。
本发明的多层印刷线路板也可以在上述安装部与上述层状电容器部之间具有由弹性材料形成的应力缓和部。如此，即使在安装于安装部的半导体元件与层状电容器部、积层部之间产生因热膨胀差引起的应力，也会因由应力缓和部吸收该应力而难以发生连接可靠性降低、绝缘可靠性降低等问题。另外，层状电容器部的高电介体层会因该又薄又脆而易于产生裂纹，但由于存在该应力缓和部，因此可以防止产生裂纹。此时，应力缓和部也可以仅形成在安装于上述安装部的半导体元件的正下方。因热膨胀差产生的应力主要是在半导体元件的正下方发生问题，因此若在该部分形成应力缓和部，则可以抑制材料成本。对于这样的应力缓和部的材料并没有特别的限定，可列举例如从改性环氧系树脂片、聚亚苯基酯系树脂片、聚酰亚胺系树脂片、氰酯系树脂片及酰亚胺系树脂片等有机系树脂片。这些有机系树脂片可以含有作为热塑性树脂的聚烯烃系树脂或聚酰亚胺系树脂、作为热固性树脂的硅树脂或SBR、NBR、聚氨酯等橡胶系树脂，也可以含有二氧化硅、氧化铝、氧化锆等无机系的纤维状、填料状、扁平状的物质。另外，应力缓和部优选其拉伸弹性模量为10～1000MPa。应力缓和部的拉伸弹性模量处于该范围时，即使在安装于安装部上的半导体元件与层状电容器之间因热膨胀系数差而产生应力，也可以缓和该应力。
附图说明
图1是第1实施方式的多层印刷线路板110的俯视图。
图2是第1实施方式的多层印刷线路板110的纵剖视图。
图3是示意地表示层状电容器部140的立体图。
图4是表示多层印刷线路板110的制造工序的说明图。
图5是表示多层印刷线路板110的制造工序的说明图。
图6是表示多层印刷线路板110的制造工序的说明图。
图7是带有角部的高介电体片520的说明图。
图8是第2实施方式的多层印刷线路板210的纵剖视图。
图9是示意地表示层状电容器部240的说明图。
图10是表示多层印刷线路板210的制造工序的说明图。
图11是表示多层印刷线路板210的制造工序的说明图。
图12是表示多层印刷线路板210的制造工序的说明图。
图13是表示其他多层印刷线路板210的制造工序的说明图。
具体实施方式
第1实施方式
接着，基于附图说明本发明的实施方式。图1是表示本发明一实施方式的多层印刷线路板110的俯视图，图2是表示该多层印刷线路板110的纵剖视图(仅表示中心线的左侧)，图3是示意地表示第1层状电容器部140的立体图。
如图2所示，本实施方式的多层印刷线路板110包括芯基板20、积层部30、层间绝缘层120、层状电容器部140、应力缓和部150、安装部160和芯片电容器配置区域170；上述芯基板20借助通孔导体24使形成于表背两面的布线图案22相互电连接；上述积层部30是通过由导通孔34使隔着树脂绝缘层36层叠于该芯基板20上表面上的多个布线图案32、32相互电连接而构成的；上述层间绝缘层120层叠于该积层部30上；上述层状电容器部140层叠于该层间绝缘层120上，由高电介体层143、和夹入该高电介体层143的第1层状电极141及第2层状电极142构成；上述应力缓和部150层叠于该层状电容器部140上，由弹性材料形成；上述安装部160用于安装半导体元件180；上述芯片电容器配置区域170设于该安装部160的周围。另外，积层部30可以被多层化。
本实施方式的层状电容器部140中的第1层状电极141是铜电极，通过导通孔161a与安装部160的接地用焊盘161电连接，第2层状电极142是铜电极，通过导通孔162a与安装部160的电源用焊盘162电连接。因此，第1及第2层状电极141、142分别与安装于安装部160的半导体元件180的接地电极181及电源电极182连接。
第1层状电极141是形成于高电介体层143下表面的整体图案(solid pattern)，具有供第2棒状导体162b以非接触状态穿过的贯穿孔141a，该第2棒状导体162b是连接于第2层状电极142的导通孔。该第2棒状导体162b是对应一部分电源用焊盘162而设置，在此，设计成(第2棒状导体162b数量/电源用焊盘162数量)为0.05～0.7的范围。其理由如下。即，所有电源用焊盘162中几个电源用焊盘162通过导通孔162a与第2层状电极142电连接，其余的电源用焊盘162借助布线(例如图3所示的设于安装部160的布线166)与经导通孔162a与第2层状电极142电连接的其他电源用焊盘162电连接，从而结果所有的电源用焊盘162都与第2层状电极142连接，因此，只要至少形成1个自第2层状电极142向下方延伸的第2棒状导体162b，就可以通过该第2棒状导体162b使所有的电源用焊盘161A与外部的电源线连接。如此，通过与一部分电源用焊盘162对应地设置第2棒状导体162b，可以将设于第1层状电极141的贯穿孔141a的数量设置得较少，从而可增大第1层状电极141的面积，可增大层状电容器部140的静电电容。此外，由于(第2棒状导体162b数量/电源用焊盘162数量)为0.05～0.7的范围，如用后述的实施例所验证，可以充分防止安装于安装部160的半导体元件180的误动作。另外，考虑层状电容器部140的静电电容、导通孔162a的配置等确定贯穿孔141a的数量和形成贯穿孔141a的位置。
另一方面，第2层状电极141是形成于高电介体层143上表面的整体图案，具有供第1棒状导体162c以非接触状态穿过的贯穿孔142a，该第1棒状导体162c是由连接于接地用焊盘161的导通孔161a、161b构成。该第1棒状导体162c是对应一部分接地用焊盘161而设置，在此，设计成(第1棒状导体162c数量/接地用焊盘161数量)为0.05～0.7的范围。其理由如下。即，由于接地用焊盘161彼此借助布线(例如图3所示的设于安装部160的布线165)而电连接，因此，只要至少形成1个自接地用焊盘161向下方延伸的、不接触第2层状电极142而与第1层状电极141接触的第1棒状导体162c，就可以通过该第1棒状导体162c使所有的接地用焊盘161与外部的接地线连接。如此，通过与一部分接地用焊盘161对应地设置第1棒状导体162c，可以将设于第2层状电极142的贯穿孔142a的数量设置得较少，从而可增大第2层状电极142的面积，可增大层状电容器部140的静电电容。此外，由于(第1棒状导体162c数量/接地用焊盘161数量)为0.05～0.7的范围，如用后述的实施例所验证，可以充分防止安装于安装部160的半导体元件180的误动作。另外，考虑层状电容器部140的静电电容、导通孔161a的配置等确定贯穿孔142a的数量和形成贯穿孔142a的位置。
如此，由于可以增大层状电容器部140的静电电容，因此可起到充分的去耦效果，安装于安装部160的半导体元件180(IC)的晶体管难以出现电源不足。另外，将在正下方不具有导通孔的接地用焊盘161和正下方具有导通孔的接地用焊盘161电连接的布线、将在正下方不具有导通孔的电源用焊盘162和正下方具有导通孔的电源用焊盘161电连接的布线可以设置在安装部，但也可以设置在芯基板20的表面或积层部30。也可以在层状电容器部140与安装部160之间再设置布线层，用该层来连接。
应力缓和部150由弹性材料形成。对弹性材料并没有特别的限定，列举了例如，改性环氧系树脂片、聚亚苯基酯系树脂片、聚酰亚胺系树脂片、氰酯系树脂片及酰亚胺系树脂片等有机系树脂片。这些有机系树脂片可以含有作为热塑性树脂的聚烯烃系树脂或聚酰亚胺系树脂、作为热固性树脂的硅树脂或SBR、NBR、聚氨酯等橡胶系树脂，也可以含有二氧化硅、氧化铝、氧化锆等无机系的纤维状、填料状、扁平状的物质。该应力缓和部150优选其拉伸弹性模量为低于10～1000MPa的值。应力缓和部150的拉伸弹性模量处于该范围时，即使因热膨胀系数差而在安装于安装部160上的半导体元件180与层状电容器部140、积层部30、芯基板20之间产生应力，也可以缓和该应力。
安装部160是用于安装半导体元件180的区域，其形成于多层印刷线路板110的表面上。设在该安装部160的接地用焊盘161、电源用焊盘162和信号用焊盘163排列成格子状或交错状(参照图1)。另外，信号用焊盘163是与半导体元件180的信号电极183连接的端子。在本实施方式中，接地用焊盘161及电源用焊盘162在中央附近排列成格子状或交错状，在其周围，信号用焊盘163以格子状、交错状排列或随机排列。安装部160的焊盘总数为1000～30000。在该安装部160周围形成多个芯片电容器配置区域170，在该芯片电容器配置区域170形成多对用于分别与芯片电容器173的接地用端子及电源用端子连接的接地用焊盘171及电源用焊盘172。
各接地用焊盘171通过层状电容器部140的第1层状电极141与外部电源的负极连接，各电源用焊盘172通过第2层状电极142与外部电源的正极连接。另外，在本实施方式中，接地用焊盘161及电源用焊盘162分别相当于第1焊盘及第2焊盘。
接着，基于图4～图7说明本实施方式的多层印刷线路板110的制造顺序。
首先，如图4(a)所示，准备在芯基板20的至少一面形成有积层部30的基板500，在温度50～150℃、压力0.5～1.5MPa这样的层压条件下，使用真空层压装置将层间绝缘层510(成为图1的层间绝缘层120的部分、热固性绝缘膜；味之素社制、ABF-45SH)粘贴在积层部30上。接着，在温度50～150℃、压力0.5～1.5MPa这样的层压条件下，使用真空层压装置将高电介体片520粘贴在层间绝缘层510上，之后，以150℃将其干燥1小时(参照图4(b))。该高电介体片520为由预先制作成的铜箔522和铜箔526夹着高电介体层524的构造。层压时的高电介体片520的两铜箔522、526均优选为未形成回路的整面层。在以蚀刻等除去两铜箔522、526的一部分时，由于下述等原因而易于在高电介体层上产生裂纹，会在之后的电镀工序向该裂纹部分填充电镀时，在两铜箔之间发生短路。上述原因为：(i)有时金属在表背两面的残留率发生变化，或高电介体片以除去的部分为起点产生弯曲、折断；(ii)除去铜箔的一部分时存在角部(参照图12)，使层压压力集中在该部分；(iii)层压装置直接与高电介体层接触。另外，在层压前除去一部分电极时，也会引起高电介体片的静电电容减少这样的问题，在层压该高电介体片时，也需要使高电介体片与积层部对位地将其粘贴。并且，由于高电介体片较薄，没有刚性，因此会使除去一部分铜箔时的位置精度变差。在此基础之上，由于考虑到对位精度而需要除去一部分铜箔，因此需要大量地除去铜箔，对位精度也会因高电介体片较薄而变差。鉴于以上状况，层压时的高电介体片520的两铜箔522、526均优选为未形成回路的整面层。
接着，说明高电介体片520的制作顺序。
(1)在干燥的氮气中，将以浓度1.0mol/L的方式称量的二乙氧基钡和二四异丙氧基钛溶解于脱水后的甲醇与2-甲氧基乙醇的混合溶剂(体积比3∶2)中，在室温的氮气气氛下搅拌3天，调整钡与钛的醇盐前体组成物溶液，接着，在将该前体组成物溶液保持在0℃的同时，对其进行搅拌，并在氮气气流中以0.5ml/min的速度喷射预先脱羧后的水，而对其进行加水分解。
(2)使这样制成的溶胶-凝胶溶液通过0.2微米的过滤器，滤出析出物等。
(3)将在上述(2)中制成的滤液在厚12μm的铜箔522(之后成为第1层状电极141A)上以1500rpm旋涂1分钟。将旋涂了溶液的基板放置于保持在150℃的加热板上干燥3分钟。之后，将基板***到保持在850℃的电炉中，将其烧制15分钟。在此，调整溶胶-凝胶溶液的粘度，以使通过1次的旋涂/干燥/烧制得到的膜厚为0.03μm。另外，作为第1层状电极141A，除了铜之外，也可以使用镍、铂、金、银等。
(4)重复进行40次旋涂/干燥/烧制，得到1.2μm的高电介体层524。
(5)之后，使用溅镀等真空蒸镀装置，在高电介体层524上形成铜层，并且利用电解电镀等在该铜层上添加10μm左右的铜，从而形成铜箔526(之后成为第2层状电极142A的一部分)。这样，得到高电介体片520。以频率1kHz、温度25℃、OSC电平1V这样的条件，使用INPEDANCE/GAIN PHASEANALYZER(ヒュ一レットパッカ一ド社制、商品名称：4194A)测定电介质特性时，其介电常数为1850。另外，真空蒸镀除铜之外，也可以形成铂、金等金属层，电解电镀除铜之外，也可以形成镍、锡等金属层。另外，将高电介体层做成钛酸钡，但也可以通过使用其他的溶胶-凝胶溶液，将高电介体层做成钛酸锶(SrTiO3)、氧化钽(TaO3、Ta2O5)、锆钛酸铅(PZT)、锆钛酸铅镧(PLZT)、锆钛酸铅钕(PNZT)、锆钛酸铅钙(PCZT)、及锆钛酸铅锶(PSZT)中的任一种。
另外，作为高电介体片520的其他制作方法，也可以是以下方法。即，将钛酸钡粉末(富士钛工业有限公司制、HPBT系列)分散于后述的粘合剂溶液中，使用涂胶辊、刮刀、α-涂料器等印刷机，将其在厚12μm的铜箔522(之后成为第1层状电极141A)上印刷成厚5～7μm左右的薄膜状，以60℃干燥1小时，以80℃干燥3小时，以100℃干燥1小时，以120℃干燥1小时，以150℃干燥3小时，做成未烧制层。前述的粘合剂溶液是相对于钛酸钡粉末的整个重量，以聚乙烯乙醇5重量份、纯水50重量份、及作为溶剂系增塑剂的邻苯二甲酸二辛酯或邻苯二甲酸二丁酯1重量份的比例混合而成的。也可以使用涂胶辊、刮刀等印刷机，将膏印刷成厚0.1～10μm的薄膜状，干燥后做成未烧制层。该膏是从除BaTiO3之外，还含有由SrTiO3、TaO3、Ta2O5、PZT、PLZT、PNZT、PCZT、PS ZT构成的群中选取的1种或2种以上的金属氧化物而成的。印刷后，在600～950℃的温度范围内烧制该未烧制层，做成高电介体层524。使用溅镀等真空蒸镀装置，在高电介体层524上形成铜层，并且利用电解电镀等在该铜层上添加10μm左右的铜，从而形成铜箔526(之后成为第2层状电极142A的一部分)。另外，真空蒸镀除铜之外，也可以形成铂、金等金属层，除电解电镀除铜之外，也可以形成镍、锡等金属层。此外，也可以是将钛酸钡作为目标的溅镀法。
接着，通过二氧化碳气体激光器、UV激光器、YAG激光器、准分子激光器等，在层叠高电介体片520的制作过程中的基板的规定位置形成通孔530、531(参照图4(c))。深度较深的通孔530是贯穿高电介体片520及层间绝缘层510，而到达积层部30的布线图案32表面的通孔。深度较浅的通孔531是贯穿铜箔526和高电介体层524，而到达铜箔522表面的通孔。在此，通孔的形成是，首先形成较深的通孔530，接着形成较浅的通孔531。通过改变激光射击次数来调整深度。具体地说，用日立ビアメカニクス(株)制的UV激光，以输出功率3～10W、频率30～60kHz、射击次数4这样的条件形成通孔531，除将射击次数设为31之外，以相同的条件形成通孔530。之后，向通孔530、531内填充后述的通孔填充用树脂532，以80℃干燥1小时，以120℃干燥1小时，以150℃干燥30分钟(参照图4(d))。另外，未与图1所示的所有的(30000个)电源用焊盘162A和接地用焊盘161A相对应地形成通孔530、531。
如下地制作通孔填充用树脂。将双酚类F型环氧单体(油化シエル社制、分子量310、商品名称E-807)100重量份、和咪唑固化剂(四国化成社制、商品名称：2E4MZ-CN)6重量份混合，并且，向该混合物中混合入平均粒子直径1.6μm的SiO2球状粒子170重量份，用3根辊进行混炼，从而将该混合物的粘度调整为在23±1℃下为45000～49000cps，而得到通孔填充用树脂。
接着，在前工序填充的通孔填充用树脂532中形成通孔530a、531a，将其浸渍在高锰酸溶液中使其粗糙化，之后，以170℃干燥固化3小时，而使其完全固化(参照图4(e))。通孔530a是贯穿通孔填充用树脂532，而到达积层部30的布线图案32表面的通孔。另一通孔531a是贯穿通孔填充用树脂532、铜箔522及层间绝缘层510，而到达积层部30的布线图案32表面的通孔。另外，在2.0mj的能量密度、2次射击这样的条件下，用CO2激光器通过Φ1.4mm的掩模直径形成通孔530a，除了用UV激光器、射击52次之外，以相同条件形成通孔531a(输出功率：3～10W、频率：30～60kHz)。
之后，在基板表面上施加无电解镀铜用催化剂，将该基板浸渍在以下的无电解镀铜水溶液中，从而在基板表面形成厚0.6～3.0μm的无电解镀铜膜540(参照图5(a))。另外，无电解镀铜水溶液为以下的组成成分。硫酸铜：0.03mol/L，EDTA：0.200mol/L，HCHO：0.1g/L，NaOH：0.1mol/L，α、α’  -联吡啶：100mg/L，聚乙二醇(PEG)：0.1g/L。
接着，在无电解镀铜膜540上粘贴市面销售的干膜，并通过曝光显影，形成阻镀部541(参照图5(b))，在未形成阻镀部的部分形成厚25μm的电解镀铜膜542(参照图5(c))。另外，电解镀铜液为以下的组成成分。硫酸：200g/L，硫酸铜：80g/L，添加剂：19.5ml/L(ァトテックジャパン社制、カパラシドGL)。另外，电解镀铜在以下条件下进行。电流密度1A/dm2，时间115分钟，温度23±2℃。接着，剥离阻镀部541，并用硫酸-过氧化氢系的蚀刻液蚀刻(快速蚀刻)残留有该阻镀层541的部分，即存在于电解镀铜膜542相互间的无电解镀铜膜540，形成上部电极543、及连接于铜箔522的连接盘544(参照图5(d))。另外，填充于通孔531a的导体及连接盘544相当于图2的导通孔161b，填充于通孔530a的导体相当于图2的第2棒状导体162b。
接着，在温度50～150℃、压力0.5～1.5MPa这样的层压条件下，将下述的应力缓和片550(成为图1的应力缓和部150的部分)粘贴在上部电极543、连接盘544上，以150度干燥1小时(参照图5(e))。
如下述地制作应力缓和片550。即，使用涂胶辊(サ一マトロニクス贸易制)将后述的树脂组成物涂敷在聚甲基戊烯(TPX)(三井石油化学工业制、商品名称：ォピュランX-88)制的42～45μm厚的膜上，之后以80℃干燥2小时，以120℃干燥1小时，以150℃干燥30分钟，做成厚40μm的应力缓和片。另外，在30℃下，该应力缓和片的拉伸弹性模量为500MPa。前述的树脂组成物是将萘型环氧树脂(日本化药(株)制、商品名称：NC-7000L)100重量份、苯酚苯二甲醇缩合树脂(三井化学制、商品名称：XLC-LL)20重量份、作为交联橡胶粒子的、Tg为-50℃的羧酸改性NBR(JSR(株)制、商品名称：XER-91)90重量份、1-氰乙基-2-乙基-4-甲基咪唑4重量份溶解于乳酸乙酯300重量份中。
接着，用CO2激光器在2.0mj的能量密度、1次射击这样的条件下，通过Φ1.4mm的掩模直径，在应力缓和片550的规定位置形成导通孔560(参照图11(a))。接着，进行粗糙化处理，并以150℃干燥固化3分钟，使应力缓和片550完全固化。之后，通过进行施加催化剂、化学铜、形成阻镀层、电镀铜、剥离阻镀部、快速蚀刻的工序，以金属填充导通孔560，并且在各导通孔560的上表面形成焊盘(接地用焊盘161、电源用焊盘162、信号用焊盘163(图6中未示))，而得到具有安装部160的多层印刷线路板110(图6(b))。另外，连接于连接盘544的接地用焊盘161连接于接地线，连接于上部电极543的电源用焊盘162连接于电源线。此外，信号用焊盘163连接于信号线。在此，铜箔522相当于第1层状电极141，铜箔526及上部电极543相当于第2层状电极142，高介电体层524相当于高介电体层143，这些成为层状电容器部140。
之后，也可以在安装部60的各端子上形成焊锡凸块。另外，如图1所示，在安装芯片电容器173的情况下，在图4(b)的工序之后，进行蚀刻工序(所谓的***法)，从而由导体562(参照图2)使芯片电容器173的一端子与第1层状电极141电连接。在该蚀刻工序中，使用了氯化铜蚀刻液，但进行短时间处理，以形成在蚀刻至铜箔526及高电介体层524之后稍稍蚀刻铜箔522的状态。然后，最终在应力缓和片550上设置连接于该铜箔522的金属层，并在该金属层的上表面设置焊盘171。另外，用于连接芯片电容器173的另一端子的焊盘172形成于填充入导通孔560的金属的上表面上。该导通孔560是形成于应力缓和片550上的一个导通孔。
根据以上所述的本实施方式的多层印刷线路板110，由于连接于电源线与接地线之间的层状电容器部140的高电介体层143为陶瓷制，因此与像以往那样地混合有无机填料的有机树脂制的情况相比，可以提高介电常数，因此可以增大状电容器部140的静电电容。因此，即使在半导体元件180的通断频率高到数GHz～数十GHz(3GHz～20GHz)的状况下，也可以起到充分的去耦效果，因此难以引起电位的瞬间降低。
此，第1棒状导体161c的数量与接地用焊盘161的数量之比为0.05～0.7，第2棒状导体161b的数量与电源用焊盘162的数量之比为0.05～0.7，因此，可以充分防止安装于安装部160的半导体元件180的误动作。其理由虽不是确定的，但推测是：当它们之比低于0.05时，第1棒状导体161c、第2棒状导体161b的数量较少，因此在任一棒状导体劣化时，有可能该劣化影响会延及其他棒状导体，若它们之比大于0.7，则在第1层状电极141中增加了第2棒状电极161b以非接触状态穿过的部位，在第2层状电极142中增加了第1棒状电极161c以非接触状态穿过的部位，由于这些部位被填充有树脂，则容易引起高介电体层143的收缩或膨胀，可能容易在陶瓷制的较脆的高介电体层143引起裂纹。
此外，一般来说，由于通常在200℃以下的温度条件下制作积层部30，因此难以在形成积层部30的过程中烧制高电介体材料而作成陶瓷，但在上述实施方式中，层状电容器部140的高电介体层143与积层部30不同，是由烧制高电介体材料而作成陶瓷的，因此易于充分提高介电常数。
另外，构成层状电容器部140的第1层状电极141是形成于高介电体层143两面中远离安装部160的面、即高介电体层143的下表面的整体图案，第2层状电极142是形成于离安装部160较近的面、即高介电体层143的上表面的整体图案，具有供与第1层状电极141连接的导通孔161a以非接触状态贯通的贯穿孔142a，因此，可以充分增大各层状电极141、142的面积，可以增大该层状电容器部140的静电电容。在此，连接于第1层状电极141的第1棒状导体161c、和连接于第2层状电极142的第2棒状导体161b中至少一部分以格子状交替排列，因此，环路阻抗变低，因此容易防止电源电压的瞬时降低。另外，第1棒状导体161c和第2棒状导体161b也可以以或交错状交替排列，也能得到同样的效果。
另外，将层状电容器部140中第1层状电极141与第2层状电极142之间距离设定为10μm以下，即实际上不会短路的距离，可以使层状电容器部140的电极间距离充分小，可以增大层状电容器部140的静电电容。
并且，在仅用层状电容器部140产生的静电电容不足时，可以由芯片电容器173补充该不足部分。即，只要应需要安装芯片电容器173即可。此外，芯片电容器173与半导体元件180的布线越长，去耦效果越小，但在此，由于在设有安装部160的表面一侧设置芯片电容器173，因此可以缩短其与半导体元件180的布线，从而可以抑制去耦效果降低。
而且，即使因热膨胀系数差而在安装于安装部160上的半导体元件180与层状电容器部140、积层部30之间产生应力，也会因由应力缓和部150吸收该应力而难以产生问题。另外，应力缓和部150也可以仅形成在安装于安装部160上的半导体元件180的正下方。由于因热膨胀差而产生的应力主要是在半导体元件180的正下方出现问题，因此若在该部分形成应力缓和部50，则可以抑制材料成本。
第2实施方式
图8是第2实施方式的多层印刷线路板210的纵剖视图(仅示出中心线左侧)。如图8所示，本实施方式的多层印刷线路板210包括芯基板20、积层部30、层间绝缘层220、层状电容器部240、层间绝缘层245、应力缓和部250、安装部260和芯片电容器配置区域270；上述芯基板20与第1实施方式的相同；上述积层部30是通过由导通孔34使隔着树脂绝缘层36层叠于该芯基板20上表面上的多个布线图案32、32相互电连接而构成的；上述层间绝缘层220层叠于该积层部30上；上述层状电容器部240层叠于该层间绝缘层220上，由高电介体层243和夹入该高电介体层243的第1层状电极241及第2层状电极242构成；上述层间绝缘层245层叠于该层状电容器部240上；上述应力缓和部250层叠于该层间绝缘层245上，由弹性材料形成；上述安装部260用于安装半导体元件；上述芯片电容器配置区域270设于该安装部260的周围。
本实施方式的层状电容器部240中的第1层状电极241为形成于高电介体层243下表面上的整体图案的铜电极，其与安装部260的接地用焊盘261电连接，在说明中，将接地用焊盘261分为接地用焊盘261x和接地用焊盘261y这两种。其中，接地用焊盘261x通过导通孔261a与连接盘266x电连接。该连接盘266x在其正下方不具有导通孔。另外，接地用焊盘261y通过导通孔261a与连接盘266y电连接，该连接盘266y通过导通孔261a(第1棒状导体)与第1层状电极241及积层部30的布线图案32的接地线电连接。另外，连接于导通孔261b的连接盘268与第2层状电极242电气独立。另外，连接于接地用焊盘261x的连接盘266x、与连接于接地用焊盘261y的连接盘266y通过布线246(参照图9)电连接。结果，所有的接地用焊盘261处于相同电位。这样，第1层状电极241在连接于各接地用焊盘261的同时，连接于积层部30的布线图案32的接地线，并通过该接地线连接于外部的接地线。另外，第1层状电极241具有以非接触状态贯穿后述的导通孔262c的贯穿孔241a，但由于导通孔262c对应于如后述那样地限定的电源用焊盘262y地设置，因此可以使贯穿孔241a的数量较少。在此，导通孔262c(第2棒状导体)对应于一部分电源用焊盘262y地设置，并具体设计成导通孔262c数量/电源用焊盘262数量在0.05～0.7的范围。其结果，可以增大第1层状电极241的面积，增大层状电容器部240的静电电容。还可以充分防止安装于安装部260的半导体元件的误动作。另外，可考虑层状电容器部240的静电电容等来决定贯穿孔241a的数量、形成贯穿孔241a的位置。
另一方面，第2层状电极242为形成于高电介体层243上表面上的整体图案的铜电极，其与安装部260的电源用焊盘262电连接，在说明中，将电源用焊盘262分为电源用焊盘262x和电源用焊盘262y这两种。其中，电源用焊盘262x通过导通孔262a与连接盘267x电连接，该连接盘267x通过导通孔262b与第2层状电极242电连接。另外，电源用焊盘262y通过导通孔262a而与连接盘267y连接，该连接盘267y不会通过导通孔262c与第1层状电极241及第2层状电极242接触地，与积层部30的布线图案32中的电源线电连接。另外，连接于电源用焊盘262x的连接盘267x与电源用焊盘262y的连接盘267y通过布线247(参照图9)电连接。结果，所有的电源用焊盘262处于相同电位。这样，第2层状电极242在连接于各电源用焊盘262的同时，连接于积层部30的布线图案32的电源线，并通过该电源线连接于外部的电源线。因此，可自积层部30的布线图案32中的电源线经由导通孔262a、布线247、及导通孔262b，而向第2层状电极242供电。另外，第2层状电极242具有以非接触状态贯穿导通孔262c的贯穿孔242a、和用于确保其与连接盘268绝缘的贯穿孔242b，但由于导通孔262c设于电源用焊盘262中的一部分电源用焊盘262y，贯穿孔242b对应于接地用焊盘261中的一部分接地用焊盘261y地设置，因此可以使贯穿孔242a、242b的数量较少。在此，导通孔261b对应于一部分电源用焊盘261y地设置，并具体设计成导通孔261b数量/电源用焊盘261数量在0.05～0.7的范围。其结果，可以增大第2层状电极242的面积，增大层状电容器部240的静电电容。还可以充分防止安装于安装部260的半导体元件的误动作。另外，可考虑层状电容器部240的静电电容等来决定贯穿孔242a、242b的数量、形成贯穿孔242a、242b的位置。
这样，由于可以增大层状电容器部240的静电电容，因此可起到充分的去耦效果，安装于安装部260上的半导体元件180(IC)的晶体管难以产生电源不足。另外，接地用焊盘261x与接地用焊盘261y通过层间绝缘层245上的布线246相连接，电源用焊盘262x与电源用焊盘262y通过层间绝缘层245上的布线247相连接，但也可以将这样的布线设在第2层状电极上方的任一层(也可以是安装部)、芯基板20的表面、积层部30上。另外，通过以任一层上的布线连结接地用焊盘261x与接地用焊盘261y、电源用焊盘262x与电源用焊盘262y，而不需要在所有的接地用焊盘261的正下方设置导通孔261a，或不需要在所有的电源用焊盘262的正下方设置导通孔262a。由此，也可以减少安装部正下方的层上的连接盘数量。因此，因必须设置的导通孔数量、连接盘数量减少而可实现高密度化。
应力缓和部250由与第1实施方式相同的弹性材料形成。另外，设于安装部260上的接地用焊盘261、电源用焊盘262、信号用焊盘263A也与第1实施方式同样地排列成格子状或交错状。在此，信号用焊盘263可以不与层状电容器部240的第1及第2层状电极241、242中任一电极接触。另外，也可以在中央附近将接地用焊盘261和电源用焊盘262排列成格子状或交错状，在其周围将信号用焊盘263排列成格子状或交错状或随机排列。在该安装部260的周围形成有多个芯片电容器配置区域270，在该芯片电容器配置区域270中形成有用于分别连接于芯片电容器273的接地用端子和电源用端子的接地用焊盘271及电源用焊盘272。
各接地用焊盘271通过层状电容器部240的第1层状电极241连接于外部电源的负极，各电源用焊盘272通过第2层状电极242连接于外部电源的正极。在本实施方式中，接地用焊盘261及电源用焊盘262分别相当于第1焊盘及第2焊盘，导通孔261b及导通孔262c分别相当于第1棒状导体及第2棒状导体。
各接地用焊盘271通过层状电容器部240的第1层状电极241连接于外部电源的负极，各电源用焊盘272通过第2层状电极242连接于外部电源的正极。在本实施方式中，接地用焊盘261及电源用焊盘262分别相当于第1焊盘及第2焊盘，导通孔261b及导通孔262c分别相当于第1棒状导体及第2棒状导体。
接着，基于图10～图12说明本实施方式的多层印刷线路板210的制造顺序。另外，在图8是表示将由半导体元件正下方、即晶片正下方的电源用焊盘262及接地用焊盘261交替排列成格子状或交错状的部分切断时的剖视图，在图10～图12是表示将由电源用焊盘262及接地用焊盘261未交替排列成格子状或交错状的部分切断时的剖视图。
首先，如图10(a)所示，准备在芯基板的至少一面形成有积层部30的基板600，在温度50～150℃、压力0.5～1.5MPa这样的层压条件下，使用真空层压装置将层间绝缘层610(热固性绝缘膜；味之素社制、ABF-45SH)粘贴在积层部30上。接着，在温度50～150℃、压力0.5～1.5MPa这样的层压条件下，使用真空层压装置将预先制成的高电介体片620(制作顺序与第1实施方式的高电介体片520相同)粘贴在层间绝缘层610(成为图8的层间绝缘层220的部分)上，之后，以150℃将其干燥1小时(参照图10(b))。高电介体片620的铜箔622、626均设为未形成回路的整面层。之后，用***法蚀刻高电介体片620。在该蚀刻工序中，使用了氯化铜蚀刻液，但进行短时间处理，以形成在蚀刻至铜箔626及高电介体层624之后稍稍蚀刻铜箔622的状态(参照图10(c))。在图10(c)中，形成了通过蚀刻分离铜箔626的一部分而孤立出的连接盘626a(成为图8中的连接盘268的部分)。之后，在高电介体片620上层压层间绝缘层(成为图7的层间绝缘层245的部分、热固性绝缘膜；味之素社制、ABF-45SH)628(图10(d))。接着，通过二氧化碳气体激光器、UV激光器、YAG激光器或准分子激光器等，在层叠层间绝缘层628的制作过程中的基板的规定位置形成通孔630(参照图10(e))。通孔630形成为贯穿层间绝缘层628、高电介体片620、及层间绝缘层610，而到达积层部30的布线图案32表面的状态。激光条件设为利用日立ビアメカニクス(株)制的UV激光器，输出功率3～10kW、频率30～60kHz、射击次数54。
形成通孔630之后，向该通孔630中填充通孔填充用树脂640(制作顺序与第1实施方式的通孔填充用树脂532相同)，使其干燥(参照图11(a))。接着，通过二氧化碳气体激光器、UV激光器、YAG激光器、或准分子激光器等，在制作过程中的基板的规定位置形成通孔651、652、653(参照图11(b))。通孔651形成为贯穿通孔填充用树脂640而到达积层部30的布线图案32表面的状态，通孔652形成为贯穿层间绝缘层628而到达铜箔626表面的状态，通孔653形成为贯穿层间绝缘层628、高电介体片620(连接盘626a、高电介体层624、及铜箔622)、及层间绝缘层610，而到达积层部3 0的布线图案32表面的状态。以首先形成通孔651，接着形成通孔652、653的顺序形成这些通孔651、652、653。通过改变激光种类、激光射击次数来调整该通孔的深度。例如，用CO2激光器通过Φ1.4mm的掩模直径，采用2.0mj的能量密度、3次射击这样的条件形成通孔651，除设为1次射击之外，采用与上述条件相同的条件形成通孔652。对于形成通孔653，使用UV激光器，除了射击56次之外其余条件与上述条件相同(输出功率3～10W、频率30～60kHz)。另外，通孔630未对应于图8所示的所有的电源用焊盘262，而对应于其中的一部分、即电源用焊盘262y地形成，通孔653未对应于图13所示的所有的接地用焊盘261，而对应于其中的一部分、即接地用焊盘261y地形成。
之后，以170℃干燥固化3小时，而使其完全固化。接着，在基板表面上施加催化剂，实施通常的半添加法，从而用金属分别填充通孔651、652、653，形成棒状导体285A、284A、282A，并在这些棒状导体285A、284A、282A的上表面上形成连接盘266y、267x、267y，还进一步形成用于连接连接盘267x和连接盘267y的布线247(参照图11(c))。通过该布线247，使积层部30的布线图案32与铜箔626(成为第2层状电极242)相连接。另外，在此虽省略了图示，但也同时形成了图9的连接盘266x、布线246A。接着，层压应力缓和片670(成为图8的应力缓和部250的部分、作业顺序参照第1实施方式的应力缓和片550)(参照图11(d))。
接着，在应力缓和片670中的各连接盘267y、267x、266y的正上方位置分别形成通孔680(参照图12(a))，通过实施粗糙化、完全固化、施加催化剂、化学铜、阻镀部、电镀铜、剥离阻镀部、快速蚀刻，用金属填充各导通孔680，并且在填充的金属的上表面上形成焊盘(图12(b))。由此，在连接盘267y上形成了导通孔262a及电源用焊盘262y，在连接盘267x上形成了导通孔262a及电源用焊盘262x，在连接盘266y上形成了导通孔261a及接地用焊盘261y。另外，在此虽省略了图示，但在图8及图9的连接盘266x上也形成了导通孔261a及接地用焊盘261x。这样，得到了图8的多层印刷线路板210。另外，铜箔622相当于第1层状电极241，铜箔626相当于第2层状电极242，高电介体层624相当于高电介体层243，这些部分成为层状电容器部240。在第2实施方式中，接地用焊盘261x在任一层(例如，安装部260)连接于接地用焊盘261y时，不需要导通孔261a、连接盘266x。同样，电源用焊盘262x在任一层(例如，安装部260)连接于电源用焊盘262y时，也不需要电源用焊盘262x正下方的导通孔262a、连接盘267x、导通孔261a。这样，可以减少导通孔、连接盘。
之后，也可以在安装部260的各端子上形成焊锡凸块。另外，在如图8所示地安装芯片电容器273时，与第1实施方式相同地形成焊盘271、272即可。
采用以上详细说明的第2实施方式的多层印刷线路板210，可获得与上述第1实施方式相同的效果。除此之外，在本实施方式中，通过导通孔262c、262b而自积层部30不绕过层状电容器部240地，向高电介体片620中充电，因此缩短了用于连接外部的电源供给源与作为层状电容器部240的电源电极的第2层状电极242的布线长度、和用于连接外部的电源供给源与作为接地电极的第1层状电极241的布线长度，因此即使将高速驱动的半导体元件(IC)安装于安装部260上，层状电容器部240也难以产生充电不足。
另外，在上述制造顺序中，在图10(c)的工序之后层压层间绝缘层628(参照图10(d))，并在该层间绝缘层6 8的规定位置形成通孔630(参照图10(e))，向该通孔630中填充通孔填充用树脂640并使其干燥(参照图11(a))之后，在该通孔填充用树脂640中形成通孔651(参照图11(b))，但也可以取而代之如下那样地操作。即，在图10(c)的工序之后，在基板表面上粘贴市面上销售的干膜，之后，用***法，蚀刻除去形成导通孔262c(参照图11(c))的位置的高电介体片620，使其大于导通孔262c，从而形成扩大孔632(参照图18(a))，之后，在高电介体片620上层压层间绝缘层628，在刚才由蚀刻除去形成的扩大孔632中也填充层间绝缘层628，之后使其干燥(参照图13(b))。而且，之后，也实施用于形成第2实施方式的通孔651、652、653的工序以后的工序。由此，可以删除向通孔630中进行填充的工序。
实施例
(实验例1～5)
在实验例1～5中，在第1实施方式中，重复4次高介电体片的制造顺序(4)中旋涂/干燥/烧制，得到1.2μm的高电介体层143。此外，对各实验例改变图2所示的多层印刷线路板110的第2棒状导体162b的数量、第1棒状导体161c的数量，从而调整成表1所示的第2棒状导体162b数量/电源用焊盘162数量、第1棒状导体161c数量/接地用焊盘161数量。另外，电源用焊盘162数量和接地用焊盘161数量都是10000个。另外，通过调整贯穿孔214a、142a的大小，使层状电容器部140的晶片正下方的电容为3.8μF。
(实验例6～10)
在实验例6～10中，在第2实施方式中，重复4次高介电体片的制造顺序(4)中旋涂/干燥/烧制，得到1.2μm的高电介体层143。此外，对各实验例改变图7所示的多层印刷线路板210的导通孔262c(第2棒状导体)的数量、导通孔261b(第1棒状导体)的数量，从而调整成表2所示的导通孔262c数量/电源用焊盘262数量、导通孔261b数量/接地用焊盘261数量。另外，电源用焊盘262数量和接地用焊盘261数量都是10000个。另外，通过调整贯穿孔241a、242a、242b的大小，使层状电容器部的晶片正下方的电容为3.8μF。
(评价试验1)
在实验例1～10的多层印刷线路板中，进行了以下的热循环试验。
热循环试验条件：进行1000次-55℃×30分钟、125℃×30分钟后，安装驱动频率为3.6GHz、FSB1066MHz的IC芯片，反复进行100次同时开关，使用脉冲型码发生器/错误检波器(pulse pattern generator/error detector)(advantest社制，商品名：D3186/3286)确认有无误动作。并且，将未观察到误动作的情况评价为“○”，将观察到误动作的情况评价为“×”。将该结果示于表1、2。从表1、2可知，棒状导体数量/焊盘数量为0.01时，观察到所安装的IC芯片发生误动作。推测这是由于棒状导体的数量较少，所以在产生了由于热循环试验而电连接状态劣化的棒状导体时，其影响涉及到其他棒状导体，结果发生了误动作。此外，在棒状导体数量/焊盘数量为1时，也观察到所安装的I C芯片发生误动作。推测这是由于层状电容器部的贯通高介电体层的贯通孔、进入该贯通孔的树脂变多，因此，使高介电体层发生收缩/膨胀的部位变多，从而在陶瓷制的较脆的高介电体层产生了裂纹。
表1
  实验例     棒状导体数量/焊盘数量  评价试验1的结果
  162b/162   161c/161
  实验例1   1   1   ×
  实验例2   0.7   0.7   ○
  实验例3   0.1   0.1   ○
  实验例4   0.05   0.05   ○
  实验例5   0.01   0.01   ×
表2
  实验例     棒状导体数量/焊盘数量  评价试验1的结果
  262c/262   261b/261
  实验例6   1   1   ×
  实验例7   0.7   0.7   ○
  实验例8   0.1   0.1   ○
  实验例9   0.05   0.05   ○
  实验例10   0.01   0.01   ×
在上述实验例1～5、实验例6～10中，将层状电容器部140、240的晶片正下方的电容调整成3.8μF，但也可以通过改变高介电体片的制造顺序(4)中旋涂/干燥/烧制的重复次数或改变第1及第2层状电极的贯穿孔的大小，将实验例1～5、实验例6～10中每一实验例中的晶片正下方电容改变为0.06、0.3、0.4、0.5、0.8、1.2、5、10、16、20μF，制作这样的多层印刷线路板来进行评价。结果，在电容为0.5～5μF范围，实验例1～5、实验例6～10得到大致相同的结果，但若电容不在该范围，即使在(棒状导体数量/焊盘数量)为0.0 5～0.7的范围，也观察到微小的误动作。
本发明以2005年6月1 5日申请的日本国专利申请2005-175575号为要求优先权的基础，编入了其全部内容。
产业可利用性
本发明的多层印刷线路板用于安装IC芯片等半导体元件，可利用于例如电气相关产业、通信相关产业等。

Claims (17)

1.一种多层印刷线路板，具有积层部，该积层部是由绝缘层内的层间导通孔将隔着上述绝缘层层叠多层而成的布线图案彼此电连接而构成的，
该多层印刷线路板包括安装部和层状电容器部，该安装部可安装与上述布线图案电连接的半导体元件，具有与该半导体元件的接地电极及电源电极中的一电极连接的第1焊盘、和与该半导体元件的接地电极及电源电极中的另一电极连接的第2焊盘，该层状电容器部在上述安装部与上述积层部之间具有陶瓷制的高电介体层、和夹着该高电介体层并电位相互不同的第1层状电极及第2层状电极，上述第1层状电极被电连接成与上述第1焊盘相同电位，上述第2层状电极被电连接成与上述第2焊盘相同电位，
第1棒状导体构成将上述第1焊盘与上述布线图案的接地线或电源线电连接起来的导通路的至少一部分，且以非接触状态穿过上述第2层状电极，该第1棒状导体的数量相对于上述第1焊盘的数量为0.05～0.7，
第2棒状导体构成将上述第2焊盘与上述布线图案的电源线或接地线电连接起来的导通路的至少一部分，且以非接触状态穿过上述第1层状电极，该第2棒状导体的数量相对于上述第2焊盘的数量为0.05～0.7。
2.根据权利要求1所述的多层印刷线路板，上述高电介体层是将与上述积层部不同的高电介体材料烧制而制作出的，并接合于上述积层部之上。
3.根据权利要求2所述的多层印刷电路板，上述高电介体层由烧制下述原料而制成，该原料是含有从由钛酸钡(BaTiO3)、钛酸锶(SrTiO3)、氧化钽(TaO3、Ta2O5)、锆钛酸铅(PZT)、锆钛酸铅镧(PLZT)、锆钛酸铅钕(PNZT)、锆钛酸铅钙(PCZT)、及锆钛酸铅锶(PSZT)构成的群中选取的1种或2种以上的金属氧化物。
4.根据权利要求1～3中任一项所述的多层印刷线路板，上述第2棒状导体存在多个，是不仅以非接触状态穿过上述第1层状电极，还以非接触状态穿过上述第2层状电极的独立棒状导体。
5.根据权利要求1～4中任一项所述的多层印刷线路板，上述第1层状电极作为具有供上述第2棒状导体以非接触状态穿过的穿过孔的整体图案而形成于上述高电介体层的下表面侧，上述第2层状电极作为具有供上述第1棒状导体以非接触状态穿过的穿过孔的整体图案而形成于上述高电介体层的上表面侧。
6.根据权利要求1～5中任一项所述的多层印刷线路板，上述第1焊盘中的一部分具有上述第1棒状导体，上述第1焊盘中的其余部分自身不具有上述第1棒状导体，而与具有该第1棒状导体的第1焊盘电连接，上述第2焊盘中的一部分具有上述第2棒状导体，上述第2焊盘中的其余部分自身不具有上述第2棒状导体，而与具有该第2棒状导体的第2焊盘电连接。
7.根据权利要求1～6中任一项所述的多层印刷线路板，上述第1棒状导体和上述第2棒状导体中至少一部分以格子状或交错状交替排列。
8.根据权利要求1～7中任一项所述的多层印刷线路板，上述层状电容器部中上述第1层状电极与第2层状电极之间的距离为10μm以下，被设定为实际上不会短路的距离。
9.根据权利要求1～8中任一项所述的多层印刷线路板，上述层状电容器部形成于安装于上述安装部的半导体元件的正下方。
10.根据权利要求1～9中任一项所述的多层印刷线路板，该多层印刷线路板具有芯片电容器，该芯片电容器设置在设有上述安装部的表面一侧，与上述层状电容器部的上述第1层状电极及第2层状电极连接。
11.根据权利要求1～10中任一项所述的多层印刷线路板，在上述安装部和上述层状电容器部之间具有由弹性材料形成的应力缓和部。
12.根据权利要求11所述的多层印刷线路板，上述应力缓和部仅形成在安装于上述安装部的半导体元件的正下方。
13.根据权利要求11或12所述的多层印刷线路板，形成上述应力缓和部的材料是从由改性环氧系树脂片、聚亚苯基酯系树脂片、聚酰亚胺系树脂片、氰酯系树脂片及酰亚胺系树脂片构成的有机系树脂片群中选取的至少1种树脂片。
14.根据权利要求13所述的多层印刷线路板，上述有机系树脂片含有从由作为热塑性树脂的聚烯烃系树脂及聚酰亚胺系树脂、作为热固性树脂的硅树脂以及作为橡胶系树脂的SBR、NBR、聚氨酯构成的群中选取的至少1种树脂。
15.根据权利要求13或14所述的多层印刷线路板，上述有机系树脂片含有从由二氧化硅、氧化铝、氧化锆构成的群中选取的至少1种物质。
16.根据权利要求11～15中任一项所述的多层印刷线路板，上述应力缓和部的拉伸弹性模量为10～1000MPa。
17.根据权利要求1～16中任一项所述的多层印刷线路板，上述层状电容器的晶片正下方的电容为0.5～5μF。
CNA2006800212865A 2005-06-15 2006-06-14 多层印刷线路板 Pending CN101199248A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005175575 2005-06-15
JP175575/2005 2005-06-15

Publications (1)

Publication Number Publication Date
CN101199248A true CN101199248A (zh) 2008-06-11

Family

ID=37532332

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2006800212865A Pending CN101199248A (zh) 2005-06-15 2006-06-14 多层印刷线路板

Country Status (7)

Country Link
US (2) US7649748B2 (zh)
EP (1) EP1898683A1 (zh)
JP (1) JP5095398B2 (zh)
KR (2) KR101045505B1 (zh)
CN (1) CN101199248A (zh)
TW (1) TW200733840A (zh)
WO (1) WO2006134977A1 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103369811A (zh) * 2012-03-30 2013-10-23 揖斐电株式会社 电路板及其制造方法
CN103369816A (zh) * 2012-03-30 2013-10-23 揖斐电株式会社 电路板及其制造方法
CN103731982A (zh) * 2012-10-16 2014-04-16 揖斐电株式会社 布线板及其制造方法
TWI458399B (zh) * 2008-09-22 2014-10-21 Intel Corp 無核心基板製造方法
CN107004668A (zh) * 2014-12-18 2017-08-01 英特尔公司 用于串扰缓解的接地过孔群集
CN111295035A (zh) * 2018-12-07 2020-06-16 上海航空电器有限公司 金属基pcb大电流sspc布线结构

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4700332B2 (ja) * 2003-12-05 2011-06-15 イビデン株式会社 多層プリント配線板
JP4694519B2 (ja) * 2007-02-28 2011-06-08 富士通株式会社 マイクロ構造体およびマイクロ構造体製造方法
TWI335652B (en) * 2007-04-04 2011-01-01 Unimicron Technology Corp Stacked packing module
JP4980419B2 (ja) * 2007-04-18 2012-07-18 イビデン株式会社 多層プリント配線板及びその製造方法
TWI341152B (en) * 2007-10-26 2011-04-21 Ind Tech Res Inst Conductive connection structure of printed circuit board (pcb)
US8115113B2 (en) 2007-11-30 2012-02-14 Ibiden Co., Ltd. Multilayer printed wiring board with a built-in capacitor
US7888784B2 (en) * 2008-09-30 2011-02-15 Intel Corporation Substrate package with through holes for high speed I/O flex cable
KR20100065689A (ko) * 2008-12-08 2010-06-17 삼성전기주식회사 금속범프를 갖는 인쇄회로기판 및 그 제조방법
CN101848600A (zh) * 2009-03-26 2010-09-29 鸿富锦精密工业（深圳）有限公司 印刷电路板
US8389870B2 (en) 2010-03-09 2013-03-05 International Business Machines Corporation Coreless multi-layer circuit substrate with minimized pad capacitance
KR20120050837A (ko) * 2010-11-11 2012-05-21 삼성전기주식회사 전도성 필름 및 그 제조방법
US8835217B2 (en) * 2010-12-22 2014-09-16 Intel Corporation Device packaging with substrates having embedded lines and metal defined pads
TWI451817B (zh) * 2011-05-26 2014-09-01 豐田自動織機股份有限公司 配線板及配線板的製造方法
JP2014229698A (ja) * 2013-05-21 2014-12-08 イビデン株式会社 配線板及び配線板の製造方法
JP2015005612A (ja) * 2013-06-20 2015-01-08 イビデン株式会社 パッケージ基板及びパッケージ基板の製造方法
JP2015213138A (ja) * 2014-05-07 2015-11-26 イビデン株式会社 パッケージ基板及びパッケージ基板の製造方法
JP2016051870A (ja) * 2014-09-02 2016-04-11 イビデン株式会社 パッケージ基板及びパッケージ基板の製造方法
WO2016181953A1 (ja) * 2015-05-13 2016-11-17 株式会社村田製作所 インダクタ部品
JP6605400B2 (ja) * 2016-06-17 2019-11-13 日立オートモティブシステムズ株式会社 電子制御装置、車両および電子制御装置製造方法
JP6750462B2 (ja) 2016-11-04 2020-09-02 Tdk株式会社 薄膜コンデンサ及び電子部品内蔵基板
DE102018127075B4 (de) * 2018-10-30 2021-12-30 Auto-Kabel Management Gmbh Hochstromschaltung
JP7455516B2 (ja) * 2019-03-29 2024-03-26 Tdk株式会社 素子内蔵基板およびその製造方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5177670A (en) * 1991-02-08 1993-01-05 Hitachi, Ltd. Capacitor-carrying semiconductor module
JP3710835B2 (ja) * 1994-07-15 2005-10-26 京セラケミカル株式会社 コンデンサー内蔵の多層銅張積層板及び銅張積層板の製造方法
JPH11260148A (ja) * 1998-03-13 1999-09-24 Hitachi Ltd 薄膜誘電体とそれを用いた多層配線板とその製造方法
US6333857B1 (en) * 1998-12-25 2001-12-25 Ngk Spark Plug Co., Ltd. Printing wiring board, core substrate, and method for fabricating the core substrate
JP2001036253A (ja) * 1999-07-26 2001-02-09 Shinko Electric Ind Co Ltd 多層配線回路基板及びその製造方法
JP3976954B2 (ja) 1999-08-27 2007-09-19 新光電気工業株式会社 多層配線基板の製造方法及び半導体装置
CN101232775B (zh) * 1999-09-02 2010-06-09 伊比登株式会社 印刷布线板及其制造方法
JP3540709B2 (ja) * 2000-03-06 2004-07-07 日本特殊陶業株式会社 配線基板
JP4945842B2 (ja) * 2000-04-05 2012-06-06 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
TW533758B (en) * 2000-07-31 2003-05-21 Ngk Spark Plug Co Printed wiring substrate and method for manufacturing the same
JP2002252297A (ja) * 2001-02-23 2002-09-06 Hitachi Ltd 多層回路基板を用いた電子回路装置
JP3910387B2 (ja) * 2001-08-24 2007-04-25 新光電気工業株式会社 半導体パッケージ及びその製造方法並びに半導体装置
US6757152B2 (en) * 2001-09-05 2004-06-29 Avx Corporation Cascade capacitor
JP4079699B2 (ja) * 2001-09-28 2008-04-23 富士通株式会社 多層配線回路基板
KR100455891B1 (ko) * 2002-12-24 2004-11-06 삼성전기주식회사 커패시터 내장형 인쇄회로기판 및 그 제조 방법
US20040231885A1 (en) * 2003-03-07 2004-11-25 Borland William J. Printed wiring boards having capacitors and methods of making thereof
DE602004004983T2 (de) * 2003-12-05 2007-10-31 NGK Spark Plug Co., Ltd., Nagoya Kondensator und Verfahren zu seiner Herstellung
JP4700332B2 (ja) 2003-12-05 2011-06-15 イビデン株式会社 多層プリント配線板
EP1538640B1 (en) * 2003-12-05 2016-11-16 NGK Spark Plug Co., Ltd. Capacitor and method for manufacturing the same
US7548432B2 (en) * 2005-03-24 2009-06-16 Agency For Science, Technology And Research Embedded capacitor structure
JP2007027683A (ja) * 2005-06-15 2007-02-01 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
JP3954080B2 (ja) * 2005-10-17 2007-08-08 シャープ株式会社 多層プリント配線板の製造方法

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI458399B (zh) * 2008-09-22 2014-10-21 Intel Corp 無核心基板製造方法
CN103369811A (zh) * 2012-03-30 2013-10-23 揖斐电株式会社 电路板及其制造方法
CN103369816A (zh) * 2012-03-30 2013-10-23 揖斐电株式会社 电路板及其制造方法
CN103369816B (zh) * 2012-03-30 2016-06-01 揖斐电株式会社 电路板及其制造方法
CN103369811B (zh) * 2012-03-30 2016-06-15 揖斐电株式会社 电路板及其制造方法
US9565756B2 (en) 2012-03-30 2017-02-07 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
CN103731982A (zh) * 2012-10-16 2014-04-16 揖斐电株式会社 布线板及其制造方法
CN103731982B (zh) * 2012-10-16 2017-01-04 揖斐电株式会社 布线板及其制造方法
CN107004668A (zh) * 2014-12-18 2017-08-01 英特尔公司 用于串扰缓解的接地过孔群集
US10396022B2 (en) 2014-12-18 2019-08-27 Intel Corporation Ground via clustering for crosstalk mitigation
US10854539B2 (en) 2014-12-18 2020-12-01 Intel Corporation Ground via clustering for crosstalk mitigation
US11244890B2 (en) 2014-12-18 2022-02-08 Intel Corporation Ground via clustering for crosstalk mitigation
US11742275B2 (en) 2014-12-18 2023-08-29 Intel Corporation Ground via clustering for crosstalk mitigation
US11901280B2 (en) 2014-12-18 2024-02-13 Intel Corporation Ground via clustering for crosstalk mitigation
CN111295035A (zh) * 2018-12-07 2020-06-16 上海航空电器有限公司 金属基pcb大电流sspc布线结构
CN111295035B (zh) * 2018-12-07 2023-09-01 上海航空电器有限公司 金属基pcb大电流sspc布线结构

Also Published As

Publication number Publication date
KR20100083858A (ko) 2010-07-22
WO2006134977A1 (ja) 2006-12-21
TW200733840A (en) 2007-09-01
KR20080013000A (ko) 2008-02-12
KR101046890B1 (ko) 2011-07-06
KR101045505B1 (ko) 2011-06-30
JPWO2006134977A1 (ja) 2009-01-08
EP1898683A1 (en) 2008-03-12
US20090129039A1 (en) 2009-05-21
JP5095398B2 (ja) 2012-12-12
US7649748B2 (en) 2010-01-19
TWI320682B (zh) 2010-02-11
US20100064512A1 (en) 2010-03-18
US7817440B2 (en) 2010-10-19

Similar Documents

Publication Publication Date Title
CN101199248A (zh) 多层印刷线路板
CN101199247B (zh) 印刷线路板
CN102291936B (zh) 印刷线路板
CN102045967B (zh) 多层印制线路板的制造方法
US7613007B2 (en) Power core devices
US7701052B2 (en) Power core devices
JP4960876B2 (ja) 高誘電体シートの製法
KR101100557B1 (ko) 다층 인쇄 배선판 및 그의 제조 방법
JPWO2006001505A1 (ja) プリント配線板及びその製造方法
TWI397362B (zh) Multilayer printed wiring board

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20080611