CN103731982B - 布线板及其制造方法 - Google Patents

布线板及其制造方法 Download PDF

Info

Publication number
CN103731982B
CN103731982B CN201310481708.9A CN201310481708A CN103731982B CN 103731982 B CN103731982 B CN 103731982B CN 201310481708 A CN201310481708 A CN 201310481708A CN 103731982 B CN103731982 B CN 103731982B
Authority
CN
China
Prior art keywords
insulating barrier
conductive pattern
wiring
structure body
wiring plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310481708.9A
Other languages
English (en)
Other versions
CN103731982A (zh
Inventor
闲野义则
照井诚
国枝雅敏
苅谷隆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Publication of CN103731982A publication Critical patent/CN103731982A/zh
Application granted granted Critical
Publication of CN103731982B publication Critical patent/CN103731982B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H05K3/4694—Partitioned multilayer circuits having adjacent regions with different properties, e.g. by adding or inserting locally circuit layers having a higher circuit density
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10159—Memory
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明提供具有高可靠性的布线板及其制造方法。布线板（100）具有：层间绝缘层（39a）；导体层（37c），其形成在层间绝缘层（39a）上；阻焊层（40a），其设置在层间绝缘层（39a）上；开口部（40d），其贯通阻焊层（40a）；开口部（40c），其形成在阻焊层（40a）上；以及布线构造体（10），其配置在形成有开口部（40c）的位置，具有绝缘层（120）和绝缘层（120）上的导体图案（111）。导体图案（111）的图案宽度比形成在导体层（37c）上的导体图案的图案宽度小。

Description

布线板及其制造方法
技术领域
本发明涉及布线板及其制造方法，详细地说，涉及局部具有高密度布线的布线板及其制造方法。
背景技术
作为用于安装IC芯片（半导体元件）的多层印刷布线板，公知有如下这样的布线板：在具有通孔导体的树脂性的核心基板上交替层叠了层间绝缘层和导体层，利用过孔导体将导体层之间连接。
随着近年来IC芯片的细微化、高集成化，形成于封装基板的最上层的垫数量增大。随着该垫数量的增大，垫的间距微细化（40～50μm间距）不断推进。伴随这样的垫的间距微细化，封装基板的布线间距也在快速地微细化（例如，参照专利文献1）。
在该布线板中，在其内部局部地形成有高密度的布线。具体地说，在布线板的层间绝缘层的内部配设有电子部件，该电子部件在由硅、玻璃等耐热性基材构成且热膨胀系数低的基板上，形成有这种高密度的布线层。并且，通过这种构造来应对上述的垫的间距微细化的倾向。
【专利文献1】国际公开第2007/129545号
但是，在该布线板中，所安装的全部半导体元件集中在上述电子部件的布线层。即，由于电源***和信号***的全部布线集中在电子部件的高密度的布线层，因而认为电气特性产生问题。
并且，在电子部件存在的区域中，形成有高密度的布线，在电子部件周边的不存在电子部件的区域中，不存在导体而仅存在树脂，因而认为电子部件容易受到树脂的热膨胀和收缩的影响，并且构成布线板的耐热性基材发生裂纹。
而且，要求电子部件形成在层间绝缘层或阻焊层等的绝缘层时的用于连接电子部件与IC芯片的过孔的直径也必然地小。
因此，在该绝缘层内埋入电子部件的构造中，需要将大小与40～50μm间距的布线相称的小过孔形成在绝缘层内，使用光刻或者激光形成这样的过孔从分辨率的关系来看是困难的。
而且，为了通过光刻形成过孔，需要使用显影液去除图案形成不需要的抗蚀剂，认为由于显影液而使布线间的绝缘可靠性受损。
再者，这样的电子部件由于厚度薄为20μm左右，因而也存在由于激光而容易受损的情况。
发明内容
本发明是鉴于上述的情况而完成的，本发明的目的在于，提供具有高可靠性的布线板及其制造方法。
本发明的第1观点的布线板，其特征在于，所述布线板具有：
第1绝缘层；
第1导体图案，其形成在所述第1绝缘层上；
布线构造体，其设置在所述第1绝缘层上，具有第2绝缘层和所述第2绝缘层上的第2导体图案；以及
第3绝缘层，其设置在所述第1绝缘层上和所述第1导体图案上，具有使所述布线构造体的表面的至少一部分露出的第1开口部、和使所述第1导体图案的至少一部分露出的第2开口部，
所述布线构造体的最外层的第3导体图案包含安装半导体元件的安装垫，
所述第1开口部使所述安装垫的垫形成区域露出。
本发明的第2观点的布线板的制造方法，其特征在于，所述制造方法具有以下步骤：
在第1绝缘层上形成第1导体图案；
在所述第1绝缘层上设置具有第2绝缘层和所述第2绝缘层上的第2导体图案的布线构造体；
在所述第1绝缘层上、以覆盖所述布线构造体和所述第1导体图案的方式设置第3绝缘层；
在所述第3绝缘层的内部形成使所述布线构造体的最外层的第3导体图案的至少一部分露出的第1开口部；以及
在所述第3绝缘层的内部形成使所述第1导体图案的至少一部分露出的第2开口部，
所述第3导体图案包含安装半导体元件的垫形成区域，
所述第1开口部以所述垫形成区域露出的方式形成。
根据本发明，可提供具有高可靠性的布线板。
附图说明
图1A是示出使用了本发明第1实施方式的布线板的封装基板的剖视图（下侧的图示出作为上侧的图的主要部分的区域A的放大剖视图）。
图1B是详细示出使用了第1实施方式的布线板的封装基板的剖视图。
图2是从Z2方向观察图1A时的平面图。
图3是示出第1实施方式的布线板的主要部分的图，是放大示出图1A的一部分的剖视图（下侧的图示出作为上侧的图的主要部分的区域B的放大剖视图）。
图4是示出第1实施方式的布线构造体的制造过程的流程图。
图5A是说明图4所示的布线构造体的制造方法的工序图。
图5B是说明图4所示的布线构造体的制造方法的工序图。
图5C是说明图4所示的布线构造体的制造方法的工序图。
图5D是说明图4所示的布线构造体的制造方法的工序图。
图5E是说明图4所示的布线构造体的制造方法的工序图。
图5F是说明图4所示的布线构造体的制造方法的工序图。
图5G是说明图4所示的布线构造体的制造方法的工序图。
图5H是说明图4所示的布线构造体的制造方法的工序图。
图5I是说明图4所示的布线构造体的制造方法的工序图。
图6是示出第1实施方式的布线板的制造过程的流程图。
图7A是说明图6所示的布线板的制造方法的工序图。
图7B是说明图6所示的布线板的制造方法的工序图。
图7C是说明图6所示的布线板的制造方法的工序图。
图7D是说明图6所示的布线板的制造方法的工序图。
图7E是说明图6所示的布线板的制造方法的工序图。
图7F是说明图6所示的布线板的制造方法的工序图。
图7G是说明图6所示的布线板的制造方法的工序图。
图7H是说明图6所示的布线板的制造方法的工序图。
图7I是说明图6所示的布线板的制造方法的工序图（下侧的图示出作为上侧的图的主要部分的区域C的放大剖视图）。
图7J是说明图6所示的布线板的制造方法的工序图。
图7K是说明图6所示的布线板的制造方法的工序图。
图7L是说明图6所示的布线板的制造方法的工序图。
图7M是说明图6所示的布线板的制造方法的工序图。
图7N是说明图6所示的布线板的制造方法的工序图。
图8是示出第1实施方式的第1变形例的布线板的主要部分的平面图。
图9是示出第1实施方式的第2变形例的布线板的主要部分的剖视图（下侧的图示出作为上侧的图的主要部分的区域C的放大剖视图）。
图10是示出使用了本发明的第2实施方式的布线板的封装基板的剖视图（下侧的图示出作为上侧的图的主要部分的区域A的放大剖视图）。
标号说明
10：布线构造体；20：核心基板；20a：铜箔；21：贯通孔；22：无电解镀膜；23：过孔导体；23a：电解镀膜；24a、24b、29a、35a：导体层；25a、25b、26a、26b、33a、39a：层间绝缘层；30a、31a、32a、36a、38c：导体层（过孔导体）；36c、36d、36e：导体垫；36f：垫形成区域；40a、40b：阻焊层；40c：开口部；43b：焊料凸点；50：MPU（微处理器）；50a、51a：端子；51、51b、51c：DRAM（动态随机存取存储器）；60：母板基板；61：IC芯片；70：底部填充树脂；80：堆叠过孔；100：布线板；101：层叠部；110、120：绝缘层；111：导体图案（第2导体图案）；111a、111b：导体膜；120a：过孔导体；120b、120c：粘结层；200：主布线板；B1、B2：积层（build up）部；F1：第1面；F2：第2面；Gnd：接地端子；Vdd：电源端子。
具体实施方式
以下，参照附图来详细说明本发明的实施方式。另外，在图中，箭头Z1、Z2分别是指相当于布线板的主面（正面和背面）的法线方向的布线板的层叠方向（或布线板的厚度方向）。另一方面，箭头X1、X2和Y1、Y2分别是指与层叠方向正交的方向（或各层的侧方）。布线板的主面为X－Y平面。并且，布线板的侧面为X－Z平面或Y－Z平面。在层叠方向上，将离布线板的核心近的一侧称为下层，将离核心远的一侧称为上层。
在以下的实施方式中，导体层是由一个或多个导体图案构成的层。有时导体层包含构成电路的导体图案、例如布线（也包含地线）、垫或连接盘（land）等，还有时导体层包含不构成电路的面状的导体图案等。
在开口部中，除了孔和槽以外，还包含切口和缝隙等。
在形成于开口部内的导体中，将形成于过孔（via hole）内的导体称为过孔导体，将形成于通孔（through hole）内的导体称为通孔导体，将开口部中填充的导体称为填充导体。
连接盘（land）是形成在孔（过孔或通孔等）的上方或缘部处的导体，连接盘的至少一部分与孔内的导体（过孔导体或通孔导体等）形成为一体。
堆叠（stack）是指过孔导体形成于在其下层形成的过孔导体的连接盘上的方式。即，如果过孔导体的底面不从其下层的过孔导体的连接盘露出，就是进行了堆叠。这样，所堆叠的多个过孔被称为堆叠过孔。
在镀覆中，除了电解镀或无电解镀等湿法镀覆以外，还包含PVD（Physical VaporDeposition：物理气相沉积）或CVD（Chemical Vapor Deposition：化学气相沉积）等干法镀覆。
对于层间材料（层间绝缘层）和布线构造体10的绝缘层的树脂材料，可使用例如层间绝缘用膜（味之素（株式会社）制：商品名为ABF－45SH）。
孔或柱体（突起）的“宽度（或粗细）”没有特别指定，在圆形的情况下表示直径，在圆形以外的情况下表示（截面积/π）。不过，在写明是指其他尺寸的情况下，不受此限制。并且，在尺寸不均匀的情况下（存在凹凸的情况或为锥形的情况等），原则上使用其尺寸的平均值（将异常值排除在外的仅有效值的平均）。但是，在写明使用最大值等、平均值以外的值的情况下，不受此限制。
＜第1实施方式＞
本实施方式的布线板100例如是图1A、图1B所示的多层印刷布线板。本实施方式的布线板100是具有核心基板的积层的多层层叠布线板。但是，本发明的布线板不限于具有核心基板的积层的多层层叠布线板，例如也可以是两面刚性布线板、挠性布线板或者挠性－刚性布线板。并且，在布线板100中，可在本发明的技术思想的范围内，任意变更导体层和绝缘层的尺寸、层数等。
如图1A、图1B、图2所示，在布线板100上安装配置有作为第1半导体元件的微处理器MPU（Micro-Processing Unit）50和作为第2半导体元件的动态随机存取存储器DRAM（Dynamic Random Access Memory）51，构成封装基板2000。如图1B所示，布线板100安装配置在母板基板60上。用底部填充树脂70将布线板100与MPU50、DRAM51之间密封。
布线板100具有：核心基板20；层间绝缘层25a、26a、33a、层间绝缘层39a（第1绝缘层）、层间绝缘层25b、26b、33b、39b、导体层24a、29a、31a、35a、导体层37c（第1导体图案）、24b、29b、31b、35b、37d；过孔导体23、30a、32a、36a、38c、30b、32b、36b、38d；以及形成于最表层的阻焊层40a（第3绝缘层）、40b。
布线板100具有第1面F1（Z1侧）及其相反侧的第2面F2（Z2侧），过孔导体23贯通核心基板20。核心基板20、过孔导体23以及导体层24a、24b相当于核心部。并且，在核心基板20的第1面（F1侧的面）上形成有积层部B1，在核心基板20的第2面（F2侧的面）上形成有积层部B2。积层部B1包含4组层间绝缘层和导体层（层间绝缘层25a、26a、33a、39a和导体层24a、29a、31a、35a、37c），积层部B2包含4组层间绝缘层和导体层（层间绝缘层25b、26b、33b、39b和导体层24b、29b、31b、35b、37d）。
在核心基板20的第1面上，从下方（Z2侧）交替层叠有5层的导体层24a、29a、31a、35a、37c和4层的层间绝缘层25a、26a、33a、39a。层间绝缘层25a、26a、33a、39a分别形成在导体层24a、29a、31a、35a、37c的各层之间。并且，在核心基板20的第1面的最上层的表面上配置有阻焊层40a。
在核心基板20的第2面上，交替层叠有5层的导体层24b、29b、31b、35b、37d和4层的层间绝缘层25b、26b、33b、39b。层间绝缘层25b、26b、33b、39b分别形成在导体层24b、29b、31b、35b、37d的各层之间。并且，在核心基板20的第2面侧的最上层的表面上配置有阻焊层40b。导体层37c的至少一部分通过形成于阻焊层40b上的开口部40d露出。
在核心基板20上形成有贯通核心基板20的贯通孔21（参照图7B）。过孔导体23是填充导体，是在贯通孔21中填充导体而形成的。核心基板20的第1面侧上形成的导体层24a与核心基板20的第2面侧上形成的导体层24b经由过孔导体23相互电连接。
核心基板20例如是使树脂浸渍到芯材中而成的。核心基板20例如是通过使环氧树脂浸渍到玻璃纤维布中并进行热固化处理，进而成型为板状而得到的。但是不限于此，核心基板20的材料是任意的。
过孔导体23的形状例如是从核心基板20的第1面侧和第2面侧朝向中央部缩径的鼓形圆柱。另外，过孔导体23的平面形状（X－Y平面）例如是正圆。但是不限于此，过孔导体23的形状是任意的。
在层间绝缘层25a、26a、33a、39a、25b、26b、33b、39b中，分别形成有过孔导体30a、32a、36a、38c、30b、32b、36b、38d。这些过孔导体都是填充导体，是在贯通各层间绝缘层的各个过孔中填充导体而成的。过孔导体30a、32a、36a、38c、30b、32b、36b、38d的形状分别是例如以朝向核心基板20缩径的方式逐渐变细的锥形圆柱（圆台），其平面形状（X－Y平面）例如是正圆。但是不限于此，过孔导体30a等的形状是任意的。
层间绝缘层25a（积层部B1的最下层的层间绝缘层）、层间绝缘层25b（积层部B2的最下层的层间绝缘层）、以及比它们更靠上层的层间绝缘层26a、33a、39a、26b、33b、39b分别例如由层间绝缘用膜（味之素（株式会社）制：商品名为ABF－45SH）构成。这些绝缘层分别例如是使树脂浸渍到芯材中而成的。但是不限于此，各绝缘层的材料是任意的。
在本实施方式中，布线板100包括主布线板200、以及配置在该主布线板200上的布线构造体10。布线构造体10配置在主布线板200的阻焊层40a的开口部40c所形成的为止。布线构造体10的周缘部（侧面）由阻焊层40a覆盖，而且布线构造体10在通过开口部40c使上表面露出的状态下配置于主布线板200上（参照图1A、图1B、图2、图3）。这样，由于布线构造体10的周缘部由阻焊层40a覆盖，因而布线构造体10相对于层间绝缘层39a的固定状态稳定，与搭载在布线板100上的半导体元件的连接可靠性提高。
布线构造体10的导体图案111不是按照多层印刷布线板的布线规则，而是如后详述的那样，按照IC或LSI等半导体元件的布线规则进行了布线设计，被设计成使布线密度（线宽间距）指标即表示线宽与间距之比的L/S（line/space）比主布线板200更精细。这里，线宽表示图案宽度，间距表示图案间的间隙，表示图案宽度的中心之间的距离。具体地说，以表示线宽与间距之比的L/S（线宽间距）为1μm/1μm以上且5μm/5μm以下、优选为3μm/3μm以上且5μm/5μm以下的方式形成为高布线密度。这与包含本实施方式的主布线板200在内的通常的多层印刷布线板的L/S为10μm/10μm左右的情况相比较是更加精细的级别。
主布线板200包含向作为半导体元件的MPU50和DRAM51的电源端子Vdd供电的供电线、和信号的传送线（参照图2）。
布线构造体10包括：最下层的粘结层120c；粘结层120c上的绝缘层110（第2绝缘层）；绝缘层110上的绝缘层120；以及形成在绝缘层120内的信号传送用的导体图案111（第2导体图案）。如图3所示，导体图案111由第1导体膜111a和第2导体膜111b构成。绝缘层120可以使用聚酰亚胺、苯酚类树脂、聚苯并恶唑类树脂中的任意一种作为绝缘材料。并且，在布线构造体10上形成有用于与MPU50的端子50a和DRAM51的端子51a（参照图3）连接的导体垫36c。如图1A、图1B、图2、图3所示，布线构造体10不是通过开口部40c使布线构造体10的包含周缘部的整体露出，而是在使形成有导体垫36c的垫形成区域36f（垫形成面、上表面）露出的状态下由阻焊层40a覆盖。
作为粘结层120c使用的材料，可以使用例如环氧树脂类、丙烯酸树脂类、硅树脂类等粘结剂。在绝缘层120上形成有小径的孔，通过在该孔内填充导体，构成作为填充过孔的过孔导体120a。
在本实施方式中，布线构造体10不包含电源的供电线，而仅包含信号的传送线，用于在MPU50与DRAM51之间的信号传送。
详细地说，导体图案111用于在MPU50与DRAM51之间的信号传送。MPU50、DRAM51的电源端子Vdd与主布线板200内的堆叠过孔80（参照图1A、图3）电连接，从外部的直流电源被供给电源。MPU50、DRAM51的接地端子Gnd（参照图2）经由主布线板200内的其他堆叠过孔接地。布线构造体10不限于此，也可以包含电源的供电线。
如本实施方式那样，布线构造体10在主布线板200的最上层，布线构造体10是在其周缘部由阻焊层40a覆盖、并且上表面由底部填充树脂70覆盖的状态下形成的。由此，布线构造体10的配置状态因阻焊层40a而稳定。并且，形成有导体垫36c的垫形成区域36f不由阻焊层40a覆盖，布线构造体10使该垫形成区域36f露出。因此，布线构造体10难以受到热膨胀系数（CTE）不同的阻焊层40a的热历史的影响，防止了在布线构造体10与阻焊层40a之间的接触部分发生裂纹。另外，布线构造体10的上表面由底部填充树脂70覆盖，而底部填充树脂70与构成层间绝缘层的绝缘材料相比较热膨胀系数（CTE）极其小。因此，对布线构造体10产生的、由热历史引起的应力的影响小，没有上述的裂纹发生。
而且，根据这样的构造，不需要在阻焊层40a上形成通到布线构造体10上的导体垫36c的细微的过孔，结果，例如得到以下的效果。
不需要将难以形成在绝缘层上的大小与40～50μm间距的布线相称的小过孔用的孔形成在作为绝缘层的阻焊层40a上，布线板100的制造成品率提高。
并且，在通过光刻形成过孔的情况下，显影液对布线构造体10的绝缘性有影响，在使用激光形成过孔的情况下，厚度为20μm左右的薄的布线构造体10不会受到损伤。
过孔导体120a与导体垫36c电连接。导体垫36c经由端子50a、51a分别与MPU50、DRAM51电连接。另外，在本实施方式的布线板100中，绝缘层110插设配置在导体图案111与粘结层120c之间。即，布线构造体10为3层结构。但是不限于此，也可以是不配置绝缘层110，而在粘结层120c上直接形成了导体图案111的2层结构。并且，参照图1A，在与布线构造体10的导体图案111连接的导体垫36c内，与MPU50连接的导体垫36d（第1垫）彼此之间的间隔比与DRAM51连接的导体垫36e（第2垫）彼此之间的间隔小。并且，相邻的导体图案111彼此之间的间隔比相邻的导体层37c彼此之间的间隔小。
过孔导体120a的直径可以是1μm以上10μm以下，优选是0.5μm以上5μm以下。通过使过孔导体120a的直径成为这样微小的尺寸，能够提高布线构造体10中的导体图案111的布线处理的自由度，例如，能够在仅形成于1层绝缘层120上的导体图案111中，从布线构造体10的左边右边中的一边侧取出多个布线。并且，由于导体图案111仅形成在1层，因而也能够减少布线构造体10中的布线总数。
如图3所示，导体垫36c经由焊料305a与端子50a、端子51b连接。
在图3所示的各构成要素的尺寸中，布线构造体10主体的厚度t1例如是15μm，导体垫36c的厚度t2例如是5μm。阻焊层40a的厚度t3例如是15μm。
尽管未图示，然而在本实施方式中，导体垫36c的表面由例如OSP（Organic SolderPreservative，有机保焊剂）、NiPdAu、NiAu、Sn等覆盖，由此，防止了在露出到外部大气的状态下的导体垫36c的表面的氧化。
在本实施方式中，形成在核心基板20上的所有过孔导体30a、32a、36a、38c、30b、32b、36b、38d具有彼此大致相同的尺寸。根据这种构造，可更容易地使电气特性或制造条件等一致。
根据本实施方式的布线板100，由于在主布线板200中内置有比主布线板200的布线密度高的、用于半导体元件间的信号传送的布线构造体10，因而可提高作为多层印刷布线板的布线板100的设计自由度。例如，可避免电源***和信号***的全部布线集中于布线板的特定部位。并且，可避免成为例如在电子部件周边的不存在电子部件的区域中，不存在导体而仅存在树脂的构造。
以下，对本实施方式的布线板100的制造方法的一例进行说明。布线板100的制造过程由布线构造体10的制造过程、以及主布线板（多层印刷基板）200的制造过程构成，其中，主布线板200的制造过程包括将布线构造体10安装到主布线板200上的工序。
布线构造体10例如通过图4所示的过程来制造。
＜布线构造体10的制造过程＞
在图4的步骤S11中，如图5A所示，准备支撑板1001。支撑板1001例如由表面平坦的玻璃构成。然后，在支撑板1001上形成粘结层1002。
在图4的步骤S12中，在支撑板1001上经由粘结层1002形成层叠部。该层叠部是交替层叠了树脂绝缘层和导体图案（导体层）而成的。
具体地说，如图5B所示，在粘结层1002上配置例如由树脂构成的绝缘层110（树脂绝缘层）。绝缘层110和粘结层1002例如通过加热处理来粘结。
接着，如图5C所示，例如通过半加成（SAP：Semi-Additive Process）法，在绝缘层110上形成导体图案111。导体图案111由第1导体膜111a和第2导体膜111b构成（参照图3）。更详细地说，第1导体膜111a由TiN层（下层）、Ti层（中间层）以及Cu层（上层）这3层构成。这些金属层分别例如通过溅射法来制膜，因而确保了精细化的导体图案111与基材（绝缘层110）之间的良好密接性。并且，第2导体膜111b由Cu层上的无电解镀铜膜和无电解镀铜膜上的电解镀膜构成。
导体图案111以表示线宽与间距之比的L/S（线宽间距：Line Space）为1μm/1μm以上且5μm/5μm以下、优选为3μm/3μm以上且5μm/5μm以下的方式形成为高布线密度。这里，线宽表示图案宽度，间距表示图案间的间隙，表示图案宽度的中心之间的距离。这里的布线密度是按照与在IC（Integrated Circuit，集成电路）或LSI（LargeScale Integrated Circuit，大规模集成电路）等半导体元件上形成布线时同等的布线规则而形成的。
接着，如图5D所示，在绝缘层110上，例如通过层压等形成绝缘层120。绝缘层120以覆盖导体图案111的方式形成。
接着，例如通过激光，在绝缘层120上形成孔（过孔）。孔到达导体图案111，使其一部分露出。这里的孔的直径为1μm以上10μm以下、优选为0.5μm以上5μm以下的微小尺寸。之后，根据需要进行去污和软刻蚀。
接着，例如通过半加成（SAP）法，在孔内形成过孔导体120a（填充导体），并以与过孔导体120a连接的方式，在绝缘层120上形成导体垫36c。
由此，如图5E所示，在支撑板1001上得到由绝缘层110、120以及导体图案111构成的层叠部101，在层叠部101的绝缘层120上形成有过孔导体120a。以与过孔导体120a连接的方式，在绝缘层120上形成有导体垫36c。
在图4的步骤S13中，如图5F所示，准备其他支撑板1003。支撑板1003与支撑板1001一样，例如由表面平坦的玻璃构成。然后，将支撑板1003经由粘结层120b层叠到层叠部101上。
在图4的步骤S14中，拆除支撑板1001。具体地说，如图5G所示，例如照射激光而使粘结层1002软化，之后，使支撑板1001在X方向（或Y方向）上滑移，从而从层叠部101的第2主面剥离支撑板1001。另外，在从层叠部101剥离了支撑板1001之后，例如在层叠部101的第2主面上残留有粘结层1002的情况下，进行清洗，去除该粘结层1002。于是，成为如图5H所示的、在支撑板1003上形成有层叠部101的状态。另外，支撑板1001可例如进行清洗等来重复利用。
在图4的步骤S15中，在层叠部101上形成粘结层120c。具体地说，粘结层120c例如通过利用层压机在层叠部101上以均匀的厚度层压粘结剂来形成。
在图4的步骤S16中，如图5I所示，通过例如切割机（Dicing Saw），沿着预定的切割线进行切割，将布线构造体10单片化。由此，得到多个布线构造体10。这里得到的布线构造体10在支撑板1003上经由粘结层120b形成有层叠部101，而且在层叠部101上形成有粘结层120c。
本实施方式的布线构造体10的制造方法由于使用表面平坦的玻璃板作为支撑板1001、1003，因而适合于布线构造体10的制造。利用这样的制造方法，得到表面平坦、且翘曲被抑制的高品质的布线构造体10。
然后，制造主布线板200，并在主布线板200上安装布线构造体10，制造本实施方式的布线板100。布线板100通过例如图6所示的过程来制造。
＜布线板100的制造过程＞
首先，在图6的步骤S21中，如图7A所示，准备核心基板20，该核心基板20是使树脂浸渍到加强材料中而成的。在核心基板20的第1面（布线板100的第2面F1侧的面）上和第2面（布线板100的第2面F2侧的面）上，通过层压而形成铜箔20a。核心基板20的厚度例如是0.4～0.7mm。作为加强材料，例如可以使用玻璃纤维织物、芳纶纤维、玻璃纤维等。作为树脂，例如可以使用环氧树脂、BT（双马来酰亚胺三嗪，Bismaleimide-Triazine）树脂等。而且，在树脂中含有由氢氧化物构成的粒子。作为氢氧化物，可以列举出氢氧化铝、氢氧化镁、氢氧化钙、氢氧化钡等金属氢氧化物。氢氧化物受热分解而生成水。因此，认为氢氧化物能够从构成核心基板的材料中夺取热量。即，可以推测，通过使核心基板含有氢氧化物，能够提高激光的加工性。
然后，向铜箔20a的表面施加含有NaOH（10g/l）、NaClO2（40g/l）、Na3PO4（6g/l）的水溶液，实施基于黑化浴（氧化浴）的黑化处理。
接着，在图6的步骤S22中，如图7B所示，利用CO2激光从核心基板20的第1面侧和第2面侧照射激光而形成贯通核心基板20的贯通孔21。具体地说，利用CO2激光，从核心基板20的第1面侧和第2面侧交替地照射激光，从而使从第1面侧和第2面侧穿设的孔连通，形成贯通孔21。
接着，将核心基板20浸渍到含有预定浓度的高锰酸的溶液中，进行去污处理。此时，可以按照核心基板20的重量减少度为1.0重量百分比以下、优选为0.5重量百分比以下的方式进行处理。核心基板20是使树脂浸渍到玻璃纤维织物等增强材料中而成的，当通过去污处理溶解了树脂时，玻璃纤维织物会突出到贯通孔内，但是在核心基板20的重量减少度处于如上这样的范围的情况下，玻璃纤维织物的突出受到抑制，防止了在贯通孔内填充镀覆材料时残留有气孔的情况。之后，向核心基板20的表面提供钯催化剂。
接着，如图7C所示，将核心基板20浸渍到无电解镀液中，在核心基板20的第1面上、第2面上以及贯通孔21的内壁上形成无电解镀膜22。作为形成无电解镀膜22的材料，可以列举出铜、镍等。将该无电解镀膜22作为种子层，在无电解镀膜22上形成电解镀膜23a。贯通孔21由电解镀膜23a填充。
接着，如图7D所示，在基板表面的电解镀膜23a上形成预定图案的抗蚀剂，去除未形成抗蚀剂的部分中的无电解镀膜22、电解镀膜23a以及铜箔。之后，通过去除抗蚀剂，在核心基板20的第1面上形成导体层24a，而在核心基板20的第2面上形成导体层24b。这些导体层24a和导体层24b通过贯通孔21内的电解镀膜23a（过孔导体23）相互连接。
接着，在图6的步骤S23中，如图7E所示，在核心基板20的两面F、S上层叠层间绝缘用膜（味之素（株式会社）制：商品名为ABF－45SH），形成层间绝缘层25a、25b。
接着，如图7F所示，利用CO2气体激光，在层间绝缘层25a、25b上分别形成过孔用开口部26c、26d。而且，将基板浸渍到高锰酸盐等氧化剂等中，进行去污处理。
接着，如图7G所示，向层间绝缘层25a、25b的表面提供钯等催化剂，并使基板浸渍到无电解镀液中，由此形成无电解镀膜27a、27b。之后，在无电解镀膜27a、27b上形成抗镀层。然后，在从抗镀层露出的无电解镀膜27a、27b上形成电解镀膜28a、28b。之后，通过使用含有单乙醇胺（monoethanolamine）的溶液来去除抗镀层。通过蚀刻来去除电解镀膜间的无电解镀膜，形成导体层29a、29b和过孔导体30a、30b。接着，在导体层29a、29b的表面实施镀Sn，形成SnCu层。在该SnCu层上涂布硅烷偶联剂。
接着，在图6的步骤S24中，如图7H、图7I所示，重复上述的工序。由此，在层间绝缘层25a、25b上，从核心基板20的第1面侧和第2面侧层叠层间绝缘层26a、26b，在层间绝缘层26a、26b上形成导体层31a、31b和过孔导体32a、32b（参照图7J）。
接着，在图6的步骤S25中，如图7K所示，层叠层间绝缘层33a、33b，进一步从层间绝缘层33a、33b上层叠层间绝缘层39a、39b，重复上述工序。由此，在层间绝缘层26a、26b上，从核心基板20的第1面侧和第2面侧层叠层间绝缘层33a、33b，在层间绝缘层33a、33b上形成导体层35a、35b和过孔导体36a、36b。而且，在层间绝缘层33a、33b上，从核心基板20的第1面侧和第2面侧层叠层间绝缘层39a、39b，在层间绝缘层39a、39b上形成导体层37c、37d和过孔导体38c、38d。
之后，在图6的步骤S26中，如图7K所示，将布线构造体10搭载在层间绝缘层39a上的预定位置。之后，剥离支撑板1003。
接着，在图6的步骤S27中，如图7L所示，在基板的两面分别形成阻焊层40a和阻焊层40b。
之后，如图7M所示，以布线构造体10的包含导体垫36c（垫形成区域36f）的上表面露出的方式形成开口部40c，并形成开口部40d、38b。开口部40c、40d、38b例如通过光刻来形成。这里，从开口部40d、38b露出的导体层37c、37d（过孔导体38c、38d）的上表面成为垫。
接着，在图6的步骤S28中，参照图7N，在导体层37c、37d的垫上形成镀镍层，并在镀镍层上形成镀金层。也可以形成镍－钯－金层来代替镍－金层。并且，以覆盖布线构造体10的上表面的导体垫36c的方式，形成由OSP（Organic SolderPreservative，有机保焊剂）、NiPdAu、NiAu、Sn等构成的薄膜。之后，在开口部38b内搭载焊球，进行回流，由此在第1面（上表面）侧的形成有开口部40c的位置配置有布线构造体10、在第2面（背面）侧形成有焊料凸点43b的多层印刷布线板即布线板100完成。
之后，在布线板100上搭载MPU50、DRAM51等的半导体元件（半导体芯片）的阶段中，布线板100与MPU50、DRAM51之间的空间由底部填充树脂70填充。由此，成为布线构造体10的上表面由底部填充树脂70覆盖的状态（参照图1A、图1B、图3）。
本实施方式的布线板的制造方法不限于上述的实施方式，能够在不脱离本发明的技术思想的范围内进行变形。以下对本实施方式的变形例的一例进行说明。
＜变形例1＞
在上述实施方式中，使用1个布线构造体1来连接MPU50和DRAM51。与此相对，在本变型例中，如图8所示在布线板103中，使用2个（多个）布线构造体10，通过该布线构造体10来连接MPU50和2个DRAM51b、51c。除此以外，由于与上述实施方式相同，因而对对应的部位附上对应的标号而省略详细说明。
通过采用如上所述的连接方式，与仅使用单一的布线构造体10的情况相比较，提高了MPU50与2个DRAM51b、51c之间的电连接的可靠性。即，例如，可以使用与DRAM51b、51c的特性（布线间距、布线宽度等）对应的专用的布线构造体10，电连接的精度提高。结果，可最大限度地发挥与MPU50连接的DRAM51b、51c的性能。
＜变形例2＞
在上述实施方式中，布线构造体10的导体图案111用于在MPU50与DRAM51之间的信号传送。与此相对，在本变型例中，如图9所示，在单一的IC芯片61内将布线构造体10的导体图案111用于信号的传送。除此以外的结构和各结构要素的尺寸与上述实施方式相同。
＜第2实施方式＞
在上述第1实施方式中，布线构造体10的周缘部（侧面）由阻焊层40a覆盖，而且布线构造体10在其上表面由底部填充树脂70覆盖的状态下配置在主布线板200上（参照图1A、图1B、图3）。与此相对，在本实施方式中，如图10所示，布线构造体10的包含周缘部的整体不由阻焊层40a覆盖，而使布线构造体10在由填充于开口部40c内的底部填充树脂70覆盖的状态下配置在主布线板200上。
如本实施方式那样，布线构造体10在主布线板200的最上层，布线构造体10是在不由阻焊层40a覆盖、而由填充于开口部40c内的底部填充树脂70覆盖的状态下形成的。由此，布线构造体10不受到热膨胀系数（CTE）不同的阻焊层40a的热历史的影响，防止了在布线构造体10与阻焊层40a的接触部分发生裂纹。除此以外的结构和各结构要素的尺寸与第1实施方式相同，因而对对应的部位附上相同的标号而省略详细说明。
而且，本发明的布线板的制造过程不限于上述各实施方式和变形例中所示的顺序和内容，可以在不脱离本发明的宗旨的范围内任意地变更顺序和内容。并且，还可以根据用途等适当地省略不需要的工序。
上述各实施方式和变形例可以任意地组合。可以根据用途等选择适当的组合。
以上，对本发明的实施方式作了说明，但是应理解为，根据设计上的情况和其他因素而需要的各种修正和组合，都包含在记载于“权利要求”中的发明、以及与记载于“具体实施方式”中的具体例对应的发明的范围内。
本发明的布线板可适用于搭载有多个半导体元件（裸片）的封装基板。并且，本发明的布线板的制造方法适合于这种封装基板的制造。

Claims (10)

1.一种布线板，其特征在于，所述布线板具有：
第1绝缘层；
第1导体图案，其形成在所述第1绝缘层上；
布线构造体，其设置在所述第1绝缘层上，具有第2绝缘层和所述第2绝缘层上的第2导体图案；以及
第3绝缘层，其设置在所述第1绝缘层上和所述第1导体图案上，具有使所述布线构造体的表面露出的第1开口部、和使所述第1导体图案的至少一部分露出的第2开口部，
所述布线构造体的最外层的第3导体图案包含安装半导体元件的安装垫，
所述第1开口部使所述安装垫的垫形成区域露出，
所述布线构造体的包含周缘部的整体不由所述第3绝缘层覆盖，而由填充于所述第1开口部内的底部填充树脂覆盖。
2.根据权利要求1所述的布线板，其特征在于，所述第3绝缘层是阻焊层。
3.根据权利要求1或2所述的布线板，其特征在于，所述第2导体图案的图案宽度比所述第1导体图案的图案宽度小。
4.根据权利要求1或2所述的布线板，其特征在于，相邻的所述第2导体图案彼此之间的间隔比相邻的第1导体图案彼此之间的间隔小。
5.根据权利要求1或2所述的布线板，其特征在于，在所述第1绝缘层与所述布线构造体之间插设有粘结层。
6.根据权利要求1或2所述的布线板，其特征在于，在所述第1绝缘层上设有安装第1半导体元件和第2半导体元件的安装垫。
7.根据权利要求6所述的布线板，其特征在于，所述安装垫具有与所述第1半导体元件连接的第1垫、和与所述第2半导体元件连接的第2垫，所述第1垫彼此之间的间隔比所述第2垫彼此之间的间隔小。
8.根据权利要求6所述的布线板，其特征在于，所述第2导体图案是与所述第1半导体元件和所述第2半导体元件连接的信号线。
9.根据权利要求1或2所述的布线板，其特征在于，所述第2导体图案的L/S即线宽间距为1μm/1μm以上且5μm/5μm以下。
10.一种布线板的制造方法，其特征在于，所述制造方法具有以下步骤：
在第1绝缘层上形成第1导体图案；
在所述第1绝缘层上设置具有第2绝缘层和所述第2绝缘层上的第2导体图案的布线构造体；
在所述第1绝缘层上以覆盖所述布线构造体和所述第1导体图案的方式设置第3绝缘层；
在所述第3绝缘层的内部形成使所述布线构造体的最外层的第3导体图案露出的第1开口部；以及
在所述第3绝缘层的内部形成使所述第1导体图案的至少一部分露出的第2开口部，
所述第3导体图案包含安装半导体元件的垫形成区域，
所述第1开口部以所述垫形成区域露出的方式形成，
所述布线构造体的包含周缘部的整体不由所述第3绝缘层覆盖，而由填充于所述第1开口部内的底部填充树脂覆盖。
CN201310481708.9A 2012-10-16 2013-10-15 布线板及其制造方法 Active CN103731982B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012229295A JP2014082334A (ja) 2012-10-16 2012-10-16 配線板及びその製造方法
JP2012-229295 2012-10-16

Publications (2)

Publication Number Publication Date
CN103731982A CN103731982A (zh) 2014-04-16
CN103731982B true CN103731982B (zh) 2017-01-04

Family

ID=50455865

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310481708.9A Active CN103731982B (zh) 2012-10-16 2013-10-15 布线板及其制造方法

Country Status (3)

Country Link
US (1) US20140102768A1 (zh)
JP (1) JP2014082334A (zh)
CN (1) CN103731982B (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014236188A (ja) 2013-06-05 2014-12-15 イビデン株式会社 配線板及びその製造方法
JP2014236187A (ja) 2013-06-05 2014-12-15 イビデン株式会社 配線板及びその製造方法
JP2015233041A (ja) * 2014-06-09 2015-12-24 イビデン株式会社 パッケージ基板
JP2016051847A (ja) * 2014-09-01 2016-04-11 イビデン株式会社 プリント配線板、その製造方法及び半導体装置
JP6413654B2 (ja) * 2014-11-04 2018-10-31 味の素株式会社 回路基板及びその製造方法
JP6469441B2 (ja) * 2014-12-25 2019-02-13 イビデン株式会社 多層配線板
JP6413831B2 (ja) * 2015-02-24 2018-10-31 味の素株式会社 回路基板及びその製造方法
US10257932B2 (en) * 2016-02-16 2019-04-09 Microsoft Technology Licensing, Llc. Laser diode chip on printed circuit board
CN107424974A (zh) * 2016-05-24 2017-12-01 胡迪群 具有埋入式噪声屏蔽墙的封装基板
US11277922B2 (en) 2016-10-06 2022-03-15 Advanced Micro Devices, Inc. Circuit board with bridge chiplets
US10510721B2 (en) 2017-08-11 2019-12-17 Advanced Micro Devices, Inc. Molded chip combination
US11335632B2 (en) * 2017-12-28 2022-05-17 Intel Corporation Magnetic inductor structures for package devices
US10593628B2 (en) 2018-04-24 2020-03-17 Advanced Micro Devices, Inc. Molded die last chip combination
US10593620B2 (en) 2018-04-27 2020-03-17 Advanced Micro Devices, Inc. Fan-out package with multi-layer redistribution layer structure
US10672712B2 (en) 2018-07-30 2020-06-02 Advanced Micro Devices, Inc. Multi-RDL structure packages and methods of fabricating the same
US10923430B2 (en) 2019-06-30 2021-02-16 Advanced Micro Devices, Inc. High density cross link die with polymer routing layer
US11367628B2 (en) 2019-07-16 2022-06-21 Advanced Micro Devices, Inc. Molded chip package with anchor structures
US11742301B2 (en) 2019-08-19 2023-08-29 Advanced Micro Devices, Inc. Fan-out package with reinforcing rivets
US20220394858A1 (en) * 2021-06-04 2022-12-08 Intel Corporation Package substrate including core with trench vias and planes

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1559162A (zh) * 2001-09-28 2004-12-29 ͹��ӡˢ��ʽ���� 多层电路布线板、集成电路封装及多层电路布线板的制造方法
CN101199248A (zh) * 2005-06-15 2008-06-11 揖斐电株式会社 多层印刷线路板
CN101720165A (zh) * 2008-10-08 2010-06-02 日本特殊陶业株式会社 组件内置布线基板及其制造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003298232A (ja) * 2002-04-02 2003-10-17 Sony Corp 多層配線基板の製造方法および多層配線基板
JP2011159855A (ja) * 2010-02-02 2011-08-18 Panasonic Corp 局所多層回路基板、および局所多層回路基板の製造方法
US8654538B2 (en) * 2010-03-30 2014-02-18 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
JP2012146963A (ja) * 2010-12-20 2012-08-02 Shinko Electric Ind Co Ltd 半導体パッケージの製造方法及び半導体パッケージ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1559162A (zh) * 2001-09-28 2004-12-29 ͹��ӡˢ��ʽ���� 多层电路布线板、集成电路封装及多层电路布线板的制造方法
CN101199248A (zh) * 2005-06-15 2008-06-11 揖斐电株式会社 多层印刷线路板
CN101720165A (zh) * 2008-10-08 2010-06-02 日本特殊陶业株式会社 组件内置布线基板及其制造方法

Also Published As

Publication number Publication date
US20140102768A1 (en) 2014-04-17
JP2014082334A (ja) 2014-05-08
CN103731982A (zh) 2014-04-16

Similar Documents

Publication Publication Date Title
CN103731982B (zh) 布线板及其制造方法
CN103369816B (zh) 电路板及其制造方法
CN103369811B (zh) 电路板及其制造方法
US9431347B2 (en) Wiring board and method for manufacturing the same
US9480157B2 (en) Wiring board and method for manufacturing the same
US9425159B2 (en) Wiring board and method for manufacturing the same
US9059187B2 (en) Electronic component having encapsulated wiring board and method for manufacturing the same
JP6504665B2 (ja) 印刷回路基板、その製造方法、及び電子部品モジュール
KR20090038375A (ko) 배선 기판의 제조 방법
CN104185366A (zh) 布线板及布线板的制造方法
US10714416B2 (en) Semiconductor package having a circuit pattern
US10887985B2 (en) Wiring substrate
JP2016100599A (ja) プリント回路基板、その製造方法、及び電子部品モジュール
US8927875B2 (en) Wiring board and method for manufacturing wiring board
JP2014049578A (ja) 配線板、及び、配線板の製造方法
US11171080B2 (en) Wiring substrate
JP5599860B2 (ja) 半導体パッケージ基板の製造方法
US20150103494A1 (en) Printed circuit boards having metal layers and semiconductor packages including the same
JP5479551B2 (ja) 配線基板の製造方法
JP2016100496A (ja) 電子部品内蔵配線板の製造方法
JP2013135085A (ja) 半導体装置、配線板、及び配線板の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant