CN101180736A - 阴极单元设计 - Google Patents

Abstract

一种具有有源单元(5)的n沟道绝缘栅半导体器件包括被n型第三层(8)围绕的p沟道阱区(6)，该器件还包括形成在有源半导体单元(5)外相邻于沟道阱区(6)的附加阱区(11)，增强了安全工作区性能。在有源半导体单元(5)外的附加阱区(11)不影响依照单元间距的有源单元设计，即有源单元之间的距离的设计规则，以及单元之间的空穴消耗，因此导致在发射极侧具有低导通状态损耗的最佳载流子轮廓。

Description

阴极单元设计

技术领域

本发明涉及高压功率半导体器件领域。它涉及根据独立权利要求的前序部分的功率绝缘栅半导体器件。

背景技术

功率半导体器件的安全工作区(SOA)是受制于多种约束的器件的最高工作电压和电流极限值的图形表示。正向偏置安全工作区(FBSOA)和反向偏置安全工作区(RBSOA)分别表现了具有栅极-发射极正向偏置或反向偏置的器件SOA。

对于高压器件，由于低n基极掺杂水平以及将会在较低电流密度下发生的相关动态雪崩，RBSOA变得更加关键。此外，在测试和工作期间在高DC连接电压下，这样的器件将经历更加苛刻的SOA条件。

标准的平面绝缘栅双极晶体管(IGBT)阴极单元设计通常通过提高n+源极区的抗闭锁性能被设计来用于高SOA。对于高压IGBT，这通常可以通过在有源单元区中添加高掺杂p+阱区来获得。然而，众所周知，上面提及的标准方法不能满足SOA的要求，尤其当设计具有额定范围在2000V直到8000V的IGBT时。此外，对高压IGBT要在采用附加的p+阱区来提高安全工作区和降低导通状态损耗之间平衡设计。

US6,025,622公开了在有源单元区具有这样的p+阱区的MOSFET。另外，p+保护环包围围绕基极层、源极层和在栅电极下的高阻区的区域。这些p+保护环被浮置而不接触源电极。它们用作确保高耐压的结端子。

如EP0 837 508 A2所述，对于低导通状态损耗的平面IGBT，p掺杂沟道阱区被作为空穴阻挡区的n型层围绕。这将提高在器件关断期间的闭锁电流。然而对于具有额定超过2000V的高压IGBT，这样的IGBT已经充分地表明不能有效的提高SOA性能。图1所示是这样的IGBT的平面单元布局和截面设计。

发明内容

本发明的目的是提供开始提及的那种具有提高的SOA(安全工作区)和低导通状态损耗的功率绝缘栅半导体器件。

通过根据独立权利要求的IGBT来实现这个目的。

根据本发明的绝缘栅半导体器件包括：具有上侧的第一导电类型的第一层。绝缘栅电极形成在该上侧上。该半导体器件还包括有源半导体单元，其包括：

-第一层的一部分，和

-第二导电类型的沟道阱区，

-掺杂浓度高于所述第一层的第一导电类型的源极区，

-掺杂浓度高于第一层并且低于源极区的掺杂浓度的第一导电类型的第三层，和

-形成在该上侧上并接触源极区和沟道阱区的发射极电极。

沟道阱区，源极区和第三层被形成在相邻于该上侧的第一层内。第三层至少部分地隔开沟道阱区和第一层。

下列特征或其任何组合中至少应用一个：

-该半导体器件还包括：在第一层中的有源半导体单元之外相邻于沟道阱区形成的第二导电类型的附加阱区，所述附加阱区具有比沟道阱区高的掺杂浓度，并且所述附加阱区通过所述沟道阱区被电连接到发射极电极。在栅电极或源极区被形成在附加阱区上方的情况中，只是所述栅电极或所述源极区被形成在所述附加阱区上方而不是所述栅电极和所述源极区一起，从而没有导电沟道形成，或者

-该半导体器件在第一层和附加阱区之间的结深于第一层和沟道阱区之间的结，而不是附加阱区的掺杂浓度高于该半导体器件。

在优选实施例中，在有源单元中没有设置掺杂浓度高于沟道阱区的第二导电类型的区域，从而导通状态损耗被降低。

根据本发明的绝缘栅半导体器件中的第三层通过提供空穴阻挡区具有低的空穴消耗效应而降低了导通状态损耗。在该第三层中的空穴阻挡效应也将提高在有源单元区中的单元抗闭锁性能。所述附加阱区提供远离有源单元***的雪崩点，和远离临界源极区的空穴的替换路径。所述附加阱区不影响依照单元间距的有源单元设计，即有源单元之间的距离的设计规则，以及单元之间的空穴消耗，因此导致在发射极侧具有低导通状态损耗的最佳载流子轮廓(carrierprofile)。

根据本发明的进一步的优势将在从属权利要求中呈现。

附图说明

本发明的主题的更多细节将在后面的文本中参照附图来解释，其中：

图1示出了根据现有技术的绝缘栅半导体器件；

图2示出了根据本发明的绝缘栅半导体器件的第一实施例；

图3到7示出了本发明的具有新附加阱区的IGBT单元设计的不同实施例；

图8和9示出了根据现有技术的IGBT工作原理；和

图10示出了根据图3中的本发明IGBT的IGBT工作原理。

具体实施方式

图1中的上面部分示出了IGBT器件的简化了的顶视图，而下面部分示出了沿着虚线切开的截面图。绝缘栅半导体器件1包括第一(n-)型层2和第二p型层3。第一层2具有上侧21并且被连接到在与该上侧21相对的侧的第二层3，该第二层3具有下侧31并且被连接到在与该下侧31相对的侧的所述第一层2。在上侧21上栅电极4被置入在绝缘层41中。在半导体器件1中形成有源半导体单元5，其包括：

-所述第一层和第二层2和3的一部分，

-p型沟道阱区6，

-(n+)型源极区7，其具有的掺杂浓度高于所述第一层2；

-第三n型层8，其具有的掺杂浓度高于所述第一层2，并且低于源极区的掺杂浓度，

-发射极电极9，其形成在所述上侧21上并接触源极区7和沟道阱区6，和

-集电极电极10，其形成在所述下侧31上并接触所述第二层3。

沟道阱区6，源极区7和第三层8被形成在相邻于该上侧21的所述第一层2内，第三层8隔开沟道阱区6和第一层2的剩余部分。

两个主要电极，发射极电极9和集电极电极10由例如AlSi的导电材料构成，并且它们分别接触上侧21上的第一层2或者下侧31上的第二层3。栅电极4包含例如多晶硅的导电材料，并且它们借助例如低温氧化物的绝缘层41与第一层2、沟道阱区6和第三层8隔开。借助至少部分地形成在沟道阱区6上的栅电极4和源极区7，导电沟道在第一层2、第三层8、源极区7到发射极电极9之间形成。栅电极4和源极区7可以重叠但不是必需重叠。

下面的图2到7示出了本发明的具有n型第一层2的n沟道IGBT。可以应用本发明到其他绝缘栅半导体器件，如绝缘栅场效应晶体管(例如具有n型第二层3而不是IGBT情况下的p第二层3的MOSFET)。此外，也可以应用本发明到具有p型第一层的p沟道绝缘栅半导体，但是在那样的情况下所有层的导电类型都要反过来。另外，在IGBT的情况下本发明可以被应用到非穿通IGBT，如图2到7所示，也可以应用到在第一层2和第二层3之间具有(n+)型缓冲层的穿通IGBT，该缓冲层具有的掺杂浓度高于第一层2。

图2示出了本发明的绝缘栅半导体器件的第一实施例和沿着虚线切开的半导体器件的截面图。明显地，图2的左下半部分所示的本发明的IGBT的有源截面与图1中所示的标准IGBT的设计保持类似。然而，沿着图2的右半部分中的虚线切开的截面图示出了新近介绍的附加(p+)型阱区11，其在所述第一层2中有源半导体单元5以外相邻于沟道阱区6形成。所述附加阱区11具有的掺杂浓度高于沟道阱区6，并且它们通过所述沟道阱区6被电连接到发射极电极9。在栅电极4或源极区7被形成在附加阱区11上方的情况中，只是所述栅电极4或所述源极区7被形成在附加阱区11上方而不是所述栅电极4和所述源极区7一起，从而没有导电沟道形成。那意味着在附加阱区11上方可以形成栅电极4或源极区7，但不能两个同时形成。在图2中示出的例子中，栅电极4形成在附加阱区11上方而源极区7没有形成在附加阱区11上方。在图2中源极区7横向于附加阱区11设置。替换地，也可以在附加阱区11上方只有源极区7形成，但在那样的情况下栅电极4就没有形成在附加阱区11上方。在另一替换方案中，无论栅电极4还是源极区7都不形成在附加阱区11上方。在所有的情况中没有形成穿过附加阱区11的导电沟道，并且所述附加阱区11在这个实施例中只通过在有源单元5端部的p型沟道阱区6连接到发射极电极9。这将导致在附加阱区11和沟道阱区6之间的最佳接触，而不影响标准的IGBT设计和在低导通状态损耗方面的电性能。在沟道阱区6具有条状形式的情况下，附加阱区11被设置在沟道阱区6的较短侧的端部。这些附加阱区11通过提供设计的雪崩点增强了雪崩场效应和通过为空穴提供额外的路径增强了空穴消耗效应(drain effect)，而在提高导通状态损耗方面没有任何缺点。当附加阱区11被设置在有源单元5的端部时，在a)单元间距(两个有源单元之间的距离)和b)单元之间的空穴消耗(drainage)方面，都不会影响有源单元设计，因此导致了对于低导通状态损耗在发射极侧的最佳载流子轮廓。

这个工作原理可以解释如下：IGBT的关断能力的显著提高可以通过降低在主要有源单元中关断期间的雪崩电流来实现，从而达到在较高电流和功率水平的临界闭锁条件。

在本发明的半导体器件的另一实施例中，在有源单元中没有设置具有的掺杂浓度高于沟道阱区的第二导电类型区，从而避免了导通状态损耗的提高。

在本发明的IGBT的另一实施例中，第一层2对于600V电压典型地具有大约30μm的厚度和大约2*10¹⁴原子/cm³的掺杂浓度，对于8000V电压该厚度增加到700μm并且掺杂浓度降低到小于1*10¹²原子/cm³。第三层8具有1到5μm的厚度并且掺杂浓度在1*10¹⁴到1*10¹⁷原子/cm³的范围。源极区7具有0.1到5μm的厚度并且掺杂浓度高于1*10¹⁸原子/cm³。沟道阱区6具有0.5到5μm的厚度并且掺杂浓度在1*10¹⁶到1*10¹⁸原子/cm³的范围。附加阱区11具有1到10μm的厚度并且掺杂浓度高于1*10¹⁶原子/cm³。

图3到图7示出了本发明的IGBT设计的更多的示范性的实施例。这些设计的任何差异和组合也是可以的。为了图比较清晰，源极区7没有显示在图3到图7中的不同实施例中。

图3示出了本发明的附加阱区11形成在有源单元5的端部的实施例。附加阱区11的宽度宽于有源单元5。如果在半导体器件1中的两个或更多个有源单元5设置成行，那么可以在有源单元5的每个端部上形成一个公共附加阱区11。这样的设计适合条纹型布图设计，其意味着沟道阱区6在朝向所述上侧21的侧具有条纹形状，所述条纹形状具有被定义为所述条纹的长度除以条纹的宽度的长宽比，其范围是从5到200。

图4示出了形成在有源单元5的端部的附加阱区11。它们的宽度小于沟道阱区6的宽度。第三层8应该全部或至少部分地环绕沟道阱区6。这样的设计适合单元类型布图设计，其意味着沟道阱区6在朝向所述上侧21的侧具有被定义为沟道阱区6的长度除以其宽度的长宽比，该长宽比小于5。

如图5所示，半导体器件1可以包括两个或更多个有源单元5，其设置成列。两个相邻的有源单元5具有一个公共附加阱区11。第三层8应该全部或至少部分地环绕沟道阱区6。这样的设计适合单元类型布图设计。

图6示出了本发明的附加阱区11形成在有源单元5的中间部分的另一个实施例。由于对于每个有源单元只需要一个附加阱区11，因此这样的设计具有非常低的导通状态损耗，并且因此，附加阱区11的面积小。这样的设计适合条纹型布图设计。

图7示出了圆形有源单元5，其中发射极电极9接触在有源单元5的中间部分的十字形区域上的沟道阱区6。该沟道阱区6紧邻着发射极电极9的接触区域形成，被第三层8包住。所述附加阱区11被形成为围绕有源单元5的环。

在上面详细阐述的实施例中，绝缘层是平面导向的，即平行于上侧21。也可以在本发明的IGBT中应用沟槽设计，其中绝缘层41和栅电极4是垂直于上侧21的方向并且紧邻源极区7，并且在源极区7和第一层2之间沟道阱区6和第三层8被设置为平面层。

在本发明的另一实施例中，依据在杂散电感、有源区、施加的电流和电压的方面该器件需要吸收的能量，把以下的设计想法考虑进去：

-附加阱区11的面积与半导体器件的整个面积的比率根据有源单元区的最大化利用以及在导通状态期间和在关断期间的空穴消耗来选择。这个比率范围在0.01(百分之一)到0.1(百分之十)。这考虑了附加阱区11的宽度，其可以依据设计布图在1到1000μm(微米)之间任意选择。如果该面积比率低于值0.1，则在IGBT的导通状态中空穴消耗效应将不变得明显。因此，附加阱区11的小面积将不会显著地影响载流子轮廓，引起低导通状态损耗。

-当半导体器件被关断时，大部分的关断电流主要流过附加阱区11而不是通过有源单元5。这依赖于增强型雪崩位置(附加阱区11的***)的面积或数量以及从上述特征中考虑到给定器件所需要的功耗的附加阱区11的设计。对于两个电流路径的典型的比率值(例如，通过附加阱区11的电流和有源单元电流之间的比率)在1和3之间。

在本发明的另一个实施例中，沟道阱区6在朝向所述上侧21的侧具有条纹形状，所述条纹形状具有被定义为所述条纹的长度除以条纹的宽度的长宽比，其范围是从5到200。在半导体器件1中的所有沟道阱区6彼此平行排列，并且附加阱区11垂直对准沟道阱区6的长边。为了不显著影响载流子轮廓，导致过多的导通状态损耗，必须考虑如下解释的双极扩散长度，因此，附加阱区11可以具有从2到200μm的宽度，并且它们之间的间隔在50和2000μm之间。

在本发明的另一个实施例中，附加阱区11在朝向上侧21的侧具有条纹形状并且彼此平行设置。附加阱区11通过位于沟道阱区6中的导电接触被电连接到发射极电极9，以便在提高的SOA的关断期间为空穴提供路径。这些接触到达附加阱区11中最多10μm。

附加阱区11可以跨越半导体器件区域均匀地或随机地分布。然而，在导通状态期间附加阱区11必须与有源单元5具有最小的相互作用。由此图2中的任何附加阱区11之间的有源单元5的距离d必须大于双极扩散长度 $L_a=\sqrt{{\mathrm{TD}}_a},$ 其依赖于过剩少数载流子的寿命T和扩散常数D_a。典型的L_a值的范围在10μm直到200μm(微米)之间。因此，为了最佳性能，距离d的范围在50μm直到2000μm(微米)之间。

图8到图10示意性地示出了在关断期间具有不同RBSOA能力的3个IGBT单元。为了图更清晰，源极区7没有显示在图8到图10中。图8示出了具有p沟道阱区的标准IGBT单元，由此具有低临界闭锁电流(例如，100A)的较差RBSOA能力。等于总有源单元电流I_c的总关断电流一达到临界闭锁电流，这种IGBT器件就会失效(器件在I＝I_c＝100A时失效)。图9示出了具有围绕p型沟道阱区6的附加深n层8的标准IGBT单元，具有较高临界闭锁电流(如，200A)的改善的RBSOA能力。然而，这种IGBT当总关断电流达到临界闭锁电流时也会失效(器件在I＝I_c＝200A时失效)。在图10中示出的本发明的IGBT单元具有类似于图9中器件的附加深n层8，但是被进一步利用附加阱区11增强，进一步改善了RBSOA能力。总关断电流分为有源单元电流I_c和流过附加阱区的电流I_p。因此，具有与器件b)相同的临界闭锁电流(如，200A)，本发明的IGBT器件在有源单元电流达到临界闭锁电流时失效。该临界总关断电流远远高于器件A和B的临界关断电流(例如，I_p＝2*I_c，器件在I＝I_c+I_p＝3*I_c＝600A时失效)。

附图标记列表

1  半导体器件

2  第一层

21 上侧

3  第二层

31 下侧

4  栅电极

41 绝缘层

5  有源半导体单元

6  沟道阱区

7  源极区

8  第三层

9  发射极电极

10 集电极电极

11 附加阱区

Claims (6)

1.绝缘栅半导体器件(1)，其具有第一导电类型的第一层(2)，所述第一层(2)具有上侧(21)，

且具有形成在所述上侧(21)上的绝缘栅电极(4)，以及具有有源半导体单元(5)，该有源半导体单元包括：

-所述第一层(2)的一部分，

-第二导电类型的沟道阱区(6)，

-第一导电类型的源极区(7)，其具有的掺杂密度高于所述第一层(2)，

-第一导电类型的第三层(8)，其具有的掺杂密度高于所述第一层(2)，和

-发射极电极(9)，其形成在所述上侧(21)上并接触源极区(7)和沟道阱区(6)，

沟道阱区(6)，源极区(7)和第三层(8)被形成在所述第一层(2)中相邻于所述上侧(21)，并且第三层(8)至少部分地隔开沟道阱区(6)和所述第一层(2)，

其特征在于：

该半导体器件(1)还包括：在所述第一层(2)中的有源半导体单元(5)之外相邻于沟道阱区(6)形成的第二导电类型的附加阱区(11)，所述附加阱区(11)通过所述沟道阱区(6)被电连接到发射极电极(9)，

在栅电极(4)或源极区(7)被形成在附加阱区(11)上方的情况下，只是所述栅电极(4)或所述源极区(7)被形成在附加阱区(11)上方而不是所述栅电极(4)和所述源极区(7)一起，从而没有导电沟道形成，并且所述附加阱区(11)具有下列特征中的至少一个：

-所述附加阱区(11)具有的掺杂密度高于沟道阱区(6)，或者

-该半导体器件(1)在第一层(2)和附加阱区(11)之间具有深于第一层(2)和沟道阱区(6)之间的结的结。

2.根据权利要求1所述的半导体器件(1)，其特征在于，

该半导体器件(1)在第一层(2)和附加阱区(11)之间具有深于第一层(2)和沟道阱区(6)之间的结的结。

3.根据权利要求1或2所述的半导体器件(1)，其特征在于，

半导体器件(1)的全部附加阱区(11)的总面积与总的半导体器件面积的比率范围是0.01到0.10。

4.根据权利要求1至3中任一项所述的半导体器件(1)，其特征在于，

沟道阱区(6)具有条纹形状，所述条纹形状具有被定义为所述条纹的长度除以条纹的宽度的长宽比，其范围是从5到200，以及

在半导体器件(1)中的全部沟道阱区(6)彼此平行设置，和

附加阱区(11)与沟道阱区(6)的长边垂直对准。

5.根据权利要求1至4中任一项所述的半导体器件(1)，其特征在于，

附加阱区(11)具有条纹形状并且彼此平行设置，

附加阱区(11)具有范围从2到200微米的宽度，和

附加阱区(11)间隔开在50到2000微米之间的距离。

6.根据权利要求1至5中任一项所述的半导体器件(1)，其特征在于，

附加阱区(11)具有条纹形状并且彼此平行设置，

附加阱区(11)通过位于沟道阱区(6)中的导电接触被电连接到发射极电极(9)。

Images