CN101146401A - 多层布线板 - Google Patents

多层布线板 Download PDF

Info

Publication number
CN101146401A
CN101146401A CNA2007101495923A CN200710149592A CN101146401A CN 101146401 A CN101146401 A CN 101146401A CN A2007101495923 A CNA2007101495923 A CN A2007101495923A CN 200710149592 A CN200710149592 A CN 200710149592A CN 101146401 A CN101146401 A CN 101146401A
Authority
CN
China
Prior art keywords
wiring pattern
multiwiring board
plane
adjustment member
volume adjustment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007101495923A
Other languages
English (en)
Other versions
CN101146401B (zh
Inventor
和田明
中野稔久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Publication of CN101146401A publication Critical patent/CN101146401A/zh
Application granted granted Critical
Publication of CN101146401B publication Critical patent/CN101146401B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09036—Recesses or grooves in insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09063—Holes or slots in insulating substrate not used for electrical connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4638—Aligning and fixing the circuit boards before lamination; Detecting or measuring the misalignment after lamination; Aligning external circuit patterns or via connections relative to internal circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

一种多层布线板包括衬底(10)以及偶数量的布线图案(L1至L6)。衬底(10)由绝缘材料制成。偶数量的布线图案(L1至L6)中的每个由传导性材料制成，并且布线图案(L1至L6)通过衬底(10)在层叠方向上彼此层叠。布线图案(L1至L6)中的一个与布线图案(L1至L6)中的对应一个具有大体等同的体积。这里，布线图案(L1至L6)中的所述一个位于这样的一个平面上，该平面与布线图案(L1至L6)中的所述对应一个所在的对应平面关于在层叠方向上的布线图案(L1至L6)的中心位置对称。

Description

多层布线板
技术领域
本发明涉及一种具有布线图案的多层布线板，其中布线图案通过由绝缘材料制成的衬底而彼此层叠。
背景技术
传统地，JP-A-10-215042公开了一种多层布线板，其中翘曲被控制。JP-A-10-215042公开了一种多层布线板，其中多个树脂绝缘层和多个薄膜布线导体层在绝缘板上交替地彼此层叠。薄膜布线导体层通过形成于对应树脂绝缘层中的通孔导体而彼此电连接。焊盘(bonding pad)设置于树脂绝缘层顶层的上表面中。典型地，焊盘与薄膜布线导体层以及外部的电子部件电连接。另外，金属层几乎整个地被嵌入到绝缘板内，大体平行于绝缘板的主表面延伸，以限制多层布线板的翘曲。
然而，不利的是，在JP-A-10-215042中公开的多层布线板需要金属层来控制(限制)翘曲，从而增加了成本。
发明内容
本发明是鉴于上述缺点而作出的。因此，本发明的目的是解决上述缺点中的至少一个。
为了实现本发明的目的，提供了一种多层布线板，其包括衬底以及偶数量的布线图案。所述衬底由绝缘材料制成。所述偶数量的布线图案中的每个由传导材料制成，且所述布线图案通过衬底在层叠方向上彼此层叠。布线图案中的一个与布线图案中的对应一个具有大体等同的体积。这里，布线图案中的所述一个位于这样一个平面上，该平面与布线图案中的所述对应一个所在的对应平面关于在层叠方向上的布线图案的中心位置对称。
附图说明
从以下描述、所附权利要求以及附图中将更好地理解本发明及其附加目的、特征和优点，其中：
图1是示出根据本发明的一个实施例的多层布线板的示意性结构的部分截面图；
图2是示出根据本发明的一个实施例的多层布线板的示意性结构的分解图；
图3是示出根据本发明的一个实施例的多层布线板的示意性结构的顶视图；
图4是用于解释根据本发明的一个实施例的布线图案的体积调整的顶视图。
具体实施方式
下文中，参考附图对本发明的一个实施例进行描述。
如图1所示，本实施例的多层布线板100包括通过树脂衬底10而彼此层叠的六层布线图案L1-L6。典型地，六层布线图案L1-L6通过镀通孔20而彼此电连接。
如图2所示，其中形成布线图案L1-L6的树脂板11-15彼此层叠，并且彼此粘附而形成树脂衬底10。例如，树脂板11-15是绝缘(电介质)树脂板，通过利用绝缘树脂如环氧树脂浸渍加固衬底如玻璃布，以便保持多层布线板100的强度，从而制成绝缘树脂板。换句话说，树脂板11-15是预浸渍制品。在本实施例中，利用环氧树脂浸渍的玻璃布作为示例来描述每个树脂板11-15。然而，本发明不限于此，并且例如可以采用热塑性树脂膜、陶瓷等等来作为替选的树脂板。
布线图案L1-L6由传导性材料如铜制成，并且用作多层布线板100的信号线、电源图案以及接地图案。另外，如图2所示，布线图案L1-L6中的一个与布线图案L1-L6中的对应一个具有大体等同的体积。这里，布线图案L1-L6中的所述一个位于这样的平面上，该平面与布线图案L1-L6中的对应一个所在的对应平面关于在层叠方向上的布线图案L1-L6的中心位置(即在层叠方向上多层布线板100的中心位置)对称。在本说明书中，布线图案L1-L6中的所述一个以及布线图案L1-L6中的所述对应一个所构成的对被称为布线图案L1-L6的对称对。典型地，布线图案L1-L6中的所述一个位于与对应平面关于虚中心平面对称的平面上，该虚中心平面垂直于层叠方向延伸，并且包括多层布线板100的中心位置。例如，在本实施例中，布线图案L1和L6彼此具有大体等同的体积，布线图案L2和L5彼此具有大体等同的体积，并且布线图案L3和L4彼此具有大体等同的体积。
另外，布线图案L1-L6中的每个的整个厚度大体上彼此相同。因此，布线图案L1-L6中的所述一个与布线图案L1-L6中的对应一个具有大体等同的面积。例如，布线图案L1和L6彼此具有大体等同的面积。对于布线图案对L2和L5以及布线图案对L3和L4也是如此。
上述的多层布线板100安装有两个或更多个电子部件，如图3所示的BGA(球栅阵列)芯片200。其中安装电子部件的多层布线板100用作板上图像处理ECU(电子控制单元)、引擎ECU等等。
这里，对本实施例的多层布线板100的制造方法进行解释。首先，要形成布线图案L1-L6的传导性材料被设置在树脂板11-15的对应表面上。接下来，在树脂板11-15上形成的传导性材料通过例如刻蚀而被适当图案化，从而形成布线图案L1-L6。
在该图案化工艺中，传导性材料被图案化成使得布线图案L1具有与布线图案L6大体等同的体积，其中布线图案L6位于这样的平面上，该平面与布线图案L1所在的对应平面关于在层叠方向上的布线图案L1-L6的中心位置对称。类似地，传导性材料被图案化成使得布线图案L2具有与布线图案L5大体等同的体积，其中布线图案L5位于这样的另一平面上，该另一平面与布线图案L2所在的另一对应平面关于在层叠方向上的布线图案L1-L6的中心位置对称。另外，传导性材料被图案化成使得布线图案L3具有与布线图案L4大体等同的体积，其中布线图案L4位于这样的另一平面上，该另一平面与布线图案L3所在的另一对应平面关于在层叠方向上的布线图案L1-L6的中心位置对称。因此，所述平面被设置成与所述对应平面关于在层叠方向上的布线图案L1-L6的中心位置对称。
当传导性材料被图案化时，该传导性材料根据每个布线图案L1-L6的用途而被图案化。换句话说，在制作用于安装有电子部件的安装层(例如，表面层的布线图案L1)的布线图案的情况下，传导性材料被图案化成使得该传导性材料变成相当薄的信号线，其连接在用于安装电子部件的连接盘(1and)之间。另外，在制作形成电源图案和接地图案的、用于另一层的布线图案(例如，布线图案L2、L5)的另一情况下，传导性材料被图案化成使得该传导性材料变成具有相当大面积的实心图案。
然后，如上所述，传导性材料被切割(例如，部分传导性材料被去除)，以便调整每个布线图案L1-L6的体积，使得布线图案L1-L6的对称对中的一个具有与另一个大体等同的体积。在这种情况下，传导性材料被切割成使得从传导性材料中切割并去除的被去除传导性材料部分具有预定的体积。换句话说，如图4所示，传导性材料被切割成使得被切除传导性材料部分(未示出)具有1mm×1mm的方形形状，从而传导性材料具有体积调整部分30，该体积调整部分30具有对应于预定体积的空体积。例如，体积调整部分30是在传导性材料中形成并且具有预定体积的孔。因此，体积调整部分30被形成为使得每个布线图案L1-L6具有相应的目标体积。
如上所述，从每个传导性材料中切割并去除每个都具有预定体积的体积调整部分30，以调整每个布线图案L1-L6的体积。这样，可以容易地计算每个布线图案L1-L6的体积。
体积调整部分30的形状不限于方形柱，也可以是圆柱形柱和三角形柱。此外，体积调整部分30的大小和形状不限于1mm×1mm的方形。
当如上形成具有预定体积的体积调整部分30以调整每个布线图案L1-L6的体积时，理想的是体积调整部分30被大体均匀地(均等地)设置到对应的布线图案。例如，当调整布线图案L1的体积时，体积调整部分30被均匀地(均衡地)设置到整个布线图案L1，使得体积调整部分30不偏置于例如布线图案L1的一侧或一部分。
接下来，如上形成有布线图案L1-L6的树脂板11-15彼此层叠。然后，层叠的树脂板11-15被加热并在真空下被压缩以便粘合(粘附)。这样，树脂板11-15被粘合成一个单元，并形成树脂衬底10。
然后，在通过层叠和粘合制成的树脂衬底10中形成通孔。作为层间连接构件的镀通孔20通过对上述通孔镀铜而形成，并且镀通孔20提供布线图案L1-L6之间的电连接。布线图案L1-L6之间的电连接不限于镀通孔20。然而，替选连接如通路孔可以被设置到每个树脂板11-15用于电连接。
另外，电子部件如BGA芯片200被安装在如上形成的多层布线板100中。在这种情况下，在电子部件被安装在电连接到多层布线板100的布线图案L1或布线图案L6的连接盘上的状态下，执行回流工艺。例如，在作为BGA芯片200的端子的焊球与连接盘接触使得BGA芯片200被安装在多层布线板100中之后，执行回流工艺。
如上所述，布线图案L1-L6中的一个与布线图案L1-L6中的对应一个具有大体等同的体积。这里，布线图案L1-L6中的所述一个位于这样的平面上，该平面与布线图案L1-L6中的所述对应一个所在的对应平面关于在层叠方向上的布线图案L1-L6的中心位置对称。因此，由构成树脂衬底10的绝缘材料的线性膨胀(a)与构成布线图案L1-L6的传导性材料的线性膨胀(b)之间的差别而引起的内部应力(应力，其作用于布线图案L1-L6和衬底10上)可以被均等地分布在整个多层布线板100上。因此，多层布线板100的翘曲可以被控制(限制)。
典型地，在BGA芯片200已被安装之后，由于其形状，BGA芯片200的连接检验可能难以执行。因此，由于本发明的多层布线板100可以控制翘曲，因此多层布线板100典型地被用作安装BGA芯片200的多层布线板。另外，由于本实施例的多层布线板100可以控制翘曲，因此可以向多层布线板100安全地安装相当大尺寸的BGA芯片200而不降低可靠性。
另外，由于本实施例的多层布线板100可以控制翘曲，因此BGA芯片200可以如图3所示被安装在多层布线板100的一个表面的中心部分，而不降低连接的可靠性。即，当本发明被应用于在多层布线板的一个表面的中心部分安装有BGA芯片的多层布线板时，BGA芯片和多层布线板之间的连接可靠性的降低可以被限制。
另外，典型地，每个布线图案L1-L6具有彼此大体相似的厚度。然而，为了改进散热性，或者为了提供更多的电流，厚度可以部分地加大(例如，可以加大一层的一个布线图案的厚度)。在这种情况下，对应于厚度被加大的布线图案的对应布线图案的厚度也被加大以便进行体积调整。可替选地，对应的布线图案可以具有更大的面积以便进行体积调整。
多层布线板100的翘曲可以在用于将树脂板11-15粘合在一起的粘合工艺时产生，或者在用于安装电子部件的回流工艺时产生。在制造工艺如粘合工艺和回流工艺中，多层布线板100包括在其***形成的柄部件。典型地，该柄部件适于由传送设备等握持。当制造工艺结束时，该柄部件被分离。换句话说，图1等所示的多层布线板100是多层布线板100的产品部分。
因此，为了使布线图案L1-L6的对称对具有彼此大体相等的体积，布线图案L1-L6的对称对可以在多层布线板100具有产品部分和柄部分的状态下形成，以便具有大体等同的体积。结果，多层布线板100的翘曲可以被进一步减小。
另外，树脂衬底10包括非布线图案部分，在该非布线图案部分中，没有形成布线图案L1-L6，并且布线图案L1-L6中的一个以及非布线图案部分中的对应一个可以被大体均匀地设置在每层中。由于上述原因，由构成树脂衬底10的绝缘材料的线性膨胀(a)与构成布线图案L1-L6的传导性材料的线性膨胀(b)之间的差别而引起的内部应力(应力，其作用于布线图案和衬底上)也可以被均匀地(均等地)分布在每层中。因此，多层布线板100的翘曲可以被进一步控制。例如，在本实施例中，层表示布线图案L1-L6中的一个所在的平面(例如，一个平面)。另外，非布线图案部分的对应一个也位于该平面上。因此，例如，布线图案L2以及与布线图案L2对应的树脂衬底10的非布线图案部分位于一层(平面)上，并且布线图案L2和非布线图案部分被均匀地(均衡地)设置到一层。
布线图案L1-L6的上述对称对被形成为具有彼此大体等同的体积，并且还可以位于关于在层叠方向上的布线图案L1-L6的中心位置彼此对称。例如，布线图案L1-L6的中心位置可以是多层布线板100的重心，或者在层叠方向上多层布线板100的中心。因此，由构成树脂衬底10的绝缘材料的线性膨胀(a)与构成布线图案L1-L6的传导性材料的线性膨胀(b)之间的差别而引起的内部应力(应力，其作用于布线图案L1-L6和衬底10上)可以被均匀地分布在布线图案的对称对之间。因此，多层布线板100的翘曲可以被控制(限制)。
在本实施例中，以六层的多层布线板100作为示例进行了解释。然而，本发明不限于六层的多层布线板100。多层布线板可以是具有除六层以外的偶数层布线图案的多层布线板。换句话说，替选的多层布线板可以具有数量为除六以外的偶数的布线图案。
对于本领域的技术人员而言容易想到另外的优点和修改。因此，更广范围的本发明不受限于所示出和描述的特定细节、代表性设备以及说明性示例。

Claims (8)

1.一种多层布线板，包括：
衬底(10)，其由绝缘材料制成；以及
偶数量的布线图案(L1至L6)，其中每个由传导性材料制成，所述布线图案(L1至L6)通过所述衬底(10)在层叠方向上彼此层叠，其中：
所述布线图案(L1至L6)中的一个与所述布线图案(L1至L6)中的对应一个具有大体等同的体积，所述布线图案中的所述一个位于这样的一个平面上，所述平面与所述布线图案(L1至L6)中的所述对应一个所在的对应平面关于在所述层叠方向上的所述布线图案(L1至L6)的中心位置对称。
2.根据权利要求1所述的多层布线板，其中：
所述衬底(10)包括非布线图案部分，在所述非布线图案部分中，所述布线图案(L1至L6)被阻止形成；以及
所述布线图案(L1至L6)中的所述一个和所述非布线图案部分中的对应一个被大体均匀地设置。
3.根据权利要求1或2所述的多层布线板，其中所述布线图案(L1至L6)中的所述一个具有体积调整部分(30)，所述体积调整部分(30)具有被去除部分，所述被去除部分具有预定体积。
4.根据权利要求1所述的多层布线板，其中所述布线图案(L1至L6)中的所述一个被设置成与所述布线图案(L1至L6)中的所述对应一个关于在所述层叠方向上的所述布线图案(L1至L6)的所述中心位置大体对称。
5.根据权利要求2所述的多层布线板，其中所述非布线图案部分中的所述对应一个被设置在所述一个平面上。
6.根据权利要求1或2所述的多层布线板，其中所述布线图案(L1至L6)中的所述一个具有体积调整部分(30)，所述体积调整部分(30)是具有预定体积的孔。
7.根据权利要求6所述的多层布线板，其中所述体积调整部分(30)是多个体积调整部分(30)中的一个，所述多个体积调整部分(30)大体均匀地设置到所述布线图案(L1至L6)中的所述一个。
8.根据权利要求1所述的多层布线板，其中所述一个平面与所述对应平面关于虚平面对称，所述虚平面垂直于所述层叠方向延伸，且包括在所述层叠方向上的所述布线图案(L1至L6)的所述中心位置。
CN2007101495923A 2006-09-14 2007-09-12 多层布线板 Expired - Fee Related CN101146401B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006249764A JP2008071963A (ja) 2006-09-14 2006-09-14 多層配線基板
JP2006249764 2006-09-14
JP2006-249764 2006-09-14

Publications (2)

Publication Number Publication Date
CN101146401A true CN101146401A (zh) 2008-03-19
CN101146401B CN101146401B (zh) 2010-08-25

Family

ID=39134637

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101495923A Expired - Fee Related CN101146401B (zh) 2006-09-14 2007-09-12 多层布线板

Country Status (4)

Country Link
US (1) US20080257584A1 (zh)
JP (1) JP2008071963A (zh)
CN (1) CN101146401B (zh)
DE (1) DE102007040876A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009121200A1 (zh) * 2008-03-31 2009-10-08 巨擘科技股份有限公司 平衡多层基板应力的方法及多层基板
JP5579108B2 (ja) 2011-03-16 2014-08-27 株式会社東芝 半導体装置
JP2014029914A (ja) * 2012-07-31 2014-02-13 Ibiden Co Ltd プリント配線板
JP2016139632A (ja) * 2015-01-26 2016-08-04 京セラ株式会社 配線基板
CN106211542A (zh) * 2015-04-30 2016-12-07 鸿富锦精密工业(武汉)有限公司 电路板及其制造方法
JP6270805B2 (ja) * 2015-12-24 2018-01-31 東芝メモリ株式会社 半導体装置およびシステム

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10215042A (ja) * 1997-01-28 1998-08-11 Kyocera Corp 多層配線基板
JPH10308582A (ja) * 1997-05-07 1998-11-17 Denso Corp 多層配線基板
JP2000124612A (ja) * 1998-01-19 2000-04-28 Toshiba Corp 配線基板とその製造方法、その配線基板を具える電気機器
US6617526B2 (en) * 2001-04-23 2003-09-09 Lockheed Martin Corporation UHF ground interconnects
GB2374984B (en) * 2001-04-25 2004-10-06 Ibm A circuitised substrate for high-frequency applications
CN100403460C (zh) * 2001-12-06 2008-07-16 宝电通科技股份有限公司 表面接着型积层电路保护装置及其制法
JP4119205B2 (ja) * 2002-08-27 2008-07-16 富士通株式会社 多層配線基板
JP2005056998A (ja) * 2003-08-01 2005-03-03 Fuji Photo Film Co Ltd 固体撮像装置およびその製造方法
JP4768994B2 (ja) * 2005-02-07 2011-09-07 ルネサスエレクトロニクス株式会社 配線基板および半導体装置

Also Published As

Publication number Publication date
CN101146401B (zh) 2010-08-25
DE102007040876A1 (de) 2008-04-03
JP2008071963A (ja) 2008-03-27
US20080257584A1 (en) 2008-10-23

Similar Documents

Publication Publication Date Title
CN101128091B (zh) 元件嵌入式多层印刷线路板及其制造方法
JP5064210B2 (ja) 電子モジュール及びその製造方法
US8654539B2 (en) Capacitor-incorporated substrate and component-incorporated wiring substrate
EP1761119B1 (en) Ceramic capacitor
US8222539B2 (en) Wiring board and method for manufacturing the same
KR102032171B1 (ko) 전자 부품 내장 기판 및 그 제조 방법
US20020020554A1 (en) Multi-layer circuit board and method of manufacturing the same
CN101146401B (zh) 多层布线板
EP3340754A1 (en) Embedding component in component carrier by component fixation structure
US7923302B2 (en) Method for manufacturing a semiconductor package
US9839132B2 (en) Component-embedded substrate
JP2012009850A (ja) ハイブリッド基板およびその製造方法
US8186053B2 (en) Circuit board and method of manufacturing the same
JP4746423B2 (ja) 配線基板内蔵用コンデンサの製造方法及び配線基板内蔵用コンデンサ
JPH0794868A (ja) 多層配線基板及びその製造方法
KR101454080B1 (ko) 인쇄회로기판 및 인쇄회로기판 제조 방법
US11122674B1 (en) PCB with coin and dielectric layer
JP5283492B2 (ja) 配線基板
KR101448110B1 (ko) 반도체 소자 내장형 인쇄회로기판의 제조 방법
JP3714758B2 (ja) 回路基板の製造方法
JPH0380596A (ja) 多層セラミック回路基板の製造方法
KR20170034712A (ko) 인쇄회로기판 및 인쇄회로기판의 제조방법
CN117279232A (zh) 线路板及其制作方法
KR20090097529A (ko) 다층인쇄회로기판의 기능을 갖는 회로유닛 및 그 제조방법
JPH06291434A (ja) 金属積層基板及びその製法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100825

Termination date: 20110912