JPH0380596A - 多層セラミック回路基板の製造方法 - Google Patents
多層セラミック回路基板の製造方法Info
- Publication number
- JPH0380596A JPH0380596A JP21808289A JP21808289A JPH0380596A JP H0380596 A JPH0380596 A JP H0380596A JP 21808289 A JP21808289 A JP 21808289A JP 21808289 A JP21808289 A JP 21808289A JP H0380596 A JPH0380596 A JP H0380596A
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- thin film
- ceramic insulating
- connection via
- grinding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000919 ceramic Substances 0.000 title claims abstract description 51
- 239000000758 substrate Substances 0.000 title claims description 24
- 238000004519 manufacturing process Methods 0.000 title claims description 22
- 239000004020 conductor Substances 0.000 claims abstract description 35
- 239000010409 thin film Substances 0.000 claims abstract description 23
- 238000000227 grinding Methods 0.000 claims abstract description 17
- 238000007747 plating Methods 0.000 claims abstract description 11
- 239000002184 metal Substances 0.000 claims abstract description 9
- 229910052751 metal Inorganic materials 0.000 claims abstract description 9
- 238000000034 method Methods 0.000 claims description 15
- 239000000945 filler Substances 0.000 claims description 8
- 239000000843 powder Substances 0.000 claims description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 abstract description 7
- 229910052802 copper Inorganic materials 0.000 abstract description 5
- 239000010949 copper Substances 0.000 abstract description 5
- 239000011800 void material Substances 0.000 abstract description 5
- 229910000570 Cupronickel Inorganic materials 0.000 abstract description 4
- YOCUPQPZWBBYIX-UHFFFAOYSA-N copper nickel Chemical compound [Ni].[Cu] YOCUPQPZWBBYIX-UHFFFAOYSA-N 0.000 abstract description 4
- 238000001354 calcination Methods 0.000 abstract 1
- 238000009413 insulation Methods 0.000 abstract 1
- 238000007796 conventional method Methods 0.000 description 4
- 238000010304 firing Methods 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 238000010276 construction Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000011049 filling Methods 0.000 description 3
- 238000010030 laminating Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 2
- 238000000137 annealing Methods 0.000 description 1
- 229910000365 copper sulfate Inorganic materials 0.000 description 1
- ARUVKPQLZAKDPS-UHFFFAOYSA-L copper(II) sulfate Chemical compound [Cu+2].[O-][S+2]([O-])([O-])[O-] ARUVKPQLZAKDPS-UHFFFAOYSA-L 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000009740 moulding (composite fabrication) Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 239000002002 slurry Substances 0.000 description 1
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
大型電子機器の構成に広く使用される多層セラ旦ツタ回
路基板の製造方法に関し、 接続ビアと表面パターンとの接続障害を皆無にすること
ができる多層セラミック回路基板の製造方法の提供を目
的とし、 ビア充填剤の充填と内層用パターンを印刷した複数枚の
グリーンシートを積層，焼成して接続ビアを配したセラ
ミック絶縁基体を形成し、当該セラミック絶縁基体の両
面を研削して表面に所定の表面パターンを形成する回路
基板の製造方法において、上記両面を研削後に電極用の
導体薄膜を該セラミック絶縁基体の片面に施して、導電
性の優れた金属メッキ°により接続ビアと結合した補充
導体を形成し、再び両面を研削して該導体薄膜と表面よ
り突出した該補充導体を除去する工程、または上記セラ
ミック絶縁基体の両面研削により露出した接続ビアの未
充填部分に導電性の優れた金属粉を補填し、再度焼結す
ることにより当該接続ビアと結合した補充導体を形成し
て該セラミック絶縁基体の両面を再研削する工程を付加
する。
路基板の製造方法に関し、 接続ビアと表面パターンとの接続障害を皆無にすること
ができる多層セラミック回路基板の製造方法の提供を目
的とし、 ビア充填剤の充填と内層用パターンを印刷した複数枚の
グリーンシートを積層，焼成して接続ビアを配したセラ
ミック絶縁基体を形成し、当該セラミック絶縁基体の両
面を研削して表面に所定の表面パターンを形成する回路
基板の製造方法において、上記両面を研削後に電極用の
導体薄膜を該セラミック絶縁基体の片面に施して、導電
性の優れた金属メッキ°により接続ビアと結合した補充
導体を形成し、再び両面を研削して該導体薄膜と表面よ
り突出した該補充導体を除去する工程、または上記セラ
ミック絶縁基体の両面研削により露出した接続ビアの未
充填部分に導電性の優れた金属粉を補填し、再度焼結す
ることにより当該接続ビアと結合した補充導体を形成し
て該セラミック絶縁基体の両面を再研削する工程を付加
する。
（産業上の利用分野）
本発明は、大型電子機器の構成に広く使用される多層セ
ラミック回路基板の製造方法に関する。
ラミック回路基板の製造方法に関する。
最近、特に、各種電算機等のプリント仮に実装される半
導体チップが高集積化されるに伴い、その半導体チップ
を実装する回路基板も微細化された導体パターンと、微
細な内部接続用のビアが高密度に形成されているがその
接続用ビアには抵抗が低く、且つ低コストが望まれてい
る。そのためグリーンシートのピアホールに銅よりなる
粉末を充填して焼成しているが、基板表面近傍の空洞。
導体チップが高集積化されるに伴い、その半導体チップ
を実装する回路基板も微細化された導体パターンと、微
細な内部接続用のビアが高密度に形成されているがその
接続用ビアには抵抗が低く、且つ低コストが望まれてい
る。そのためグリーンシートのピアホールに銅よりなる
粉末を充填して焼成しているが、基板表面近傍の空洞。
あるいは充填不足による引は等が生じて、基板表面に形
成する薄膜パターンとの間に接続障害が発生するので、
接続ビアと表面薄膜パターンとの接続障害を皆無にする
ことができる新しい多層セラミック回路基板の製造方法
が必要とされている。
成する薄膜パターンとの間に接続障害が発生するので、
接続ビアと表面薄膜パターンとの接続障害を皆無にする
ことができる新しい多層セラミック回路基板の製造方法
が必要とされている。
［従来の技術］
従来の多層セラミック基板の製造方法を第３図の工程順
側断面図に示す。
側断面図に示す。
（ａ）は、一定１蓼みのスラリーを乾燥して加熱と加圧
により焼鈍と密度の均一化を行った絶縁基体となるグリ
ーンシート１に、パンチングシステム等により多数個の
微細なピアホール１−１を穿孔した状態、 （ｂ）は、グリーンシート１の上面にビア充填用の図示
していないスクリーンを被せ、その上に導電性の優れた
金属粉末９例えば銅よりなるビア充填剤２″を搭載し、
図示していないスキージ等により前記ピアホール１−１
に当該ビア充填剤２°を充填して、その片面、または両
面に内層パターン３を印刷した状態ッ （ｃ）は、内装パターン３の印刷とビア充填剤２″を充
填したグリーンシート１を複数枚積層して押圧すること
によりグリーンシートの積層体４′を形成した状態、 （ｄ）は、上記積層体４゛を高温で焼成することにより
セラミック絶縁基体４に接続ビア２を形成した状態、 （ｅ）は、上記ビア２を形成したセラミック絶縁基体４
の表裏両面を平面状に研削し、その両面にスパッタ、ま
たはメッキにより銅の導体ｍ［５′を形成した状態、 （ｆ）は、上記導体薄膜５′をエツチングして所定の表
面パターン５を形成した状態、 の工程順により多層セラミック回路基板を製造している
。
により焼鈍と密度の均一化を行った絶縁基体となるグリ
ーンシート１に、パンチングシステム等により多数個の
微細なピアホール１−１を穿孔した状態、 （ｂ）は、グリーンシート１の上面にビア充填用の図示
していないスクリーンを被せ、その上に導電性の優れた
金属粉末９例えば銅よりなるビア充填剤２″を搭載し、
図示していないスキージ等により前記ピアホール１−１
に当該ビア充填剤２°を充填して、その片面、または両
面に内層パターン３を印刷した状態ッ （ｃ）は、内装パターン３の印刷とビア充填剤２″を充
填したグリーンシート１を複数枚積層して押圧すること
によりグリーンシートの積層体４′を形成した状態、 （ｄ）は、上記積層体４゛を高温で焼成することにより
セラミック絶縁基体４に接続ビア２を形成した状態、 （ｅ）は、上記ビア２を形成したセラミック絶縁基体４
の表裏両面を平面状に研削し、その両面にスパッタ、ま
たはメッキにより銅の導体ｍ［５′を形成した状態、 （ｆ）は、上記導体薄膜５′をエツチングして所定の表
面パターン５を形成した状態、 の工程順により多層セラミック回路基板を製造している
。
［発明が解決しようとする課題〕
以上説明した従来の多層セラミック回路基板の製造方法
で問題となるのは、銅よりなる粉末のビア充填剤をピア
ホールに充填したグリーンシートを焼成すると、ビア充
填剤の充填量不足、或いは気泡等により、第４図に示す
ようにセラミック絶縁基体４に形成された接続ビア２に
引けが生じたり表面近傍にボイド（空洞）が発生して、
セラミック絶縁基体４の表面に形成する表面パターン５
との間に接続障害が発生している。そのため、接続障害
が発生した個所は電子部品実装時において予備の接続ビ
ア２を介して基板表面に改造ワイヤを布線することによ
り回路を接続しているので、その布線作業に熟練と多く
の時間を要するという問題が生じている。
で問題となるのは、銅よりなる粉末のビア充填剤をピア
ホールに充填したグリーンシートを焼成すると、ビア充
填剤の充填量不足、或いは気泡等により、第４図に示す
ようにセラミック絶縁基体４に形成された接続ビア２に
引けが生じたり表面近傍にボイド（空洞）が発生して、
セラミック絶縁基体４の表面に形成する表面パターン５
との間に接続障害が発生している。そのため、接続障害
が発生した個所は電子部品実装時において予備の接続ビ
ア２を介して基板表面に改造ワイヤを布線することによ
り回路を接続しているので、その布線作業に熟練と多く
の時間を要するという問題が生じている。
本発明は上記のような問題点に鑑み、接続ビアと表面パ
ターンとの接続障害を皆無にすることができる多層セラ
ミック回路基板の製造方法の提供を目的とする。
ターンとの接続障害を皆無にすることができる多層セラ
ミック回路基板の製造方法の提供を目的とする。
本発明は、第１図に示すようにビア充填剤の充填と内層
用パターン３を印刷した複数枚のグリーンシート１を積
層、焼成して接続ビア２を配したセラミック絶縁基体４
を形成し、当該セラ果ツク絶縁基体４の両面を研削して
所定の表面パターン５を形成する回路基板の製造方法に
おいて、上記両面を研削後に電極用の導体薄膜１６を該
セラミック絶縁基体４の片面に施して、導電性の優れた
金属メッキにより接続ビア２と結合した補充導体１７を
形成し、再び両面を研削して該導体薄膜１６と表面より
突出した該補充導体１７を除去する工程、または、上記
セラミック絶縁基体４の両面研削により露出した接続ビ
ア２の未充填部分に導電性の優れた金属粉を補填し、再
度焼結することにより当該接続ビア２と結合した補充導
体２７を形成して、該セラミック絶縁基体４の両面を再
研削する工程を付加する。
用パターン３を印刷した複数枚のグリーンシート１を積
層、焼成して接続ビア２を配したセラミック絶縁基体４
を形成し、当該セラ果ツク絶縁基体４の両面を研削して
所定の表面パターン５を形成する回路基板の製造方法に
おいて、上記両面を研削後に電極用の導体薄膜１６を該
セラミック絶縁基体４の片面に施して、導電性の優れた
金属メッキにより接続ビア２と結合した補充導体１７を
形成し、再び両面を研削して該導体薄膜１６と表面より
突出した該補充導体１７を除去する工程、または、上記
セラミック絶縁基体４の両面研削により露出した接続ビ
ア２の未充填部分に導電性の優れた金属粉を補填し、再
度焼結することにより当該接続ビア２と結合した補充導
体２７を形成して、該セラミック絶縁基体４の両面を再
研削する工程を付加する。
本発明では、セラミック絶縁基体４に形成された接続ビ
ア２の未充填部分に補充導体１７．２７を形成して、そ
の補充導体１７．２７とともにセラミック絶縁基体４の
両面を再研削することにより、セラミック絶縁基体４の
両面と補充された接続ビア２のそれぞれ端面が同一平面
となり、その後にセラミック絶縁基体４の両面に表面パ
ターン５を形成しているため、接続ビア２と表面パター
ン５が密着して接続障害を皆無にすることが可能となる
。
ア２の未充填部分に補充導体１７．２７を形成して、そ
の補充導体１７．２７とともにセラミック絶縁基体４の
両面を再研削することにより、セラミック絶縁基体４の
両面と補充された接続ビア２のそれぞれ端面が同一平面
となり、その後にセラミック絶縁基体４の両面に表面パ
ターン５を形成しているため、接続ビア２と表面パター
ン５が密着して接続障害を皆無にすることが可能となる
。
以下第１図および第２図について本発明の詳細な説明す
る。
る。
第１図は本発明の第一実施例による多層セラミック回路
基板の製造方法を示す工程順側断面図、第２図は第二実
施例による多層セラミック回路基板製造方法の工程順側
断面図を示す。
基板の製造方法を示す工程順側断面図、第２図は第二実
施例による多層セラミック回路基板製造方法の工程順側
断面図を示す。
第一実施例による多層セラミック回路基板の製造方法は
第１図に示すように、 （ａ）は、ピアホールに銅粉末のビア充填剤を充填する
とともにその表面に内層パターン３を印刷したグリーン
シート１を複数枚積層して、その積層体４′を高温で焼
成する従来と同一方法により接続ビア２を配したセラミ
・ンク絶縁基体４を形成し、その両面を研削することに
より接続ビア２の引け。
第１図に示すように、 （ａ）は、ピアホールに銅粉末のビア充填剤を充填する
とともにその表面に内層パターン３を印刷したグリーン
シート１を複数枚積層して、その積層体４′を高温で焼
成する従来と同一方法により接続ビア２を配したセラミ
・ンク絶縁基体４を形成し、その両面を研削することに
より接続ビア２の引け。
およびボイドを表面に露出させた状態、（ｂ）は、その
セラミック絶縁基体４の片面にスパッタ、または無電解
メッキにより銅−ニッケルメッキの薄膜を施して、前記
接続ビア２と導通した導体薄８１６を形成した状態、 （ｃ）は、セラミック絶縁基体４を硫酸銅のメッキ浴に
浸漬し、上記導体薄膜１６を一電極として当該導体薄膜
１６と接続ビア２に銅メッキを施すことにより、接続ビ
ア２の引け、およびボイド部に補充導体１７を形成した
状態、 （ｄ）は、再び両面を研削して前記銅−ニッケルの導体
薄膜１６を除去するとともに、前記補充導体１７の表面
より突出した部分を除去して平面を形成した状態、 （ｅ）は、その両面にスパッタ、またはメッキにより接
続ビア２と導通した銅の導体薄膜を形成して、エツチン
グにより所定の表面パターン５を形成した状態、 また、第二実施例の多層セラトンク回路基板の製造方法
は第２図に示すように、 （ａ）は、第一実施例と同様にビア充填剤の充填と内層
パターン３を印刷した複数枚のグリーンシート１を積層
して焼成したセラミック絶縁基体４の両面を研削して、
接続ビア２の引け、およびボイドを表面に露出させた状
態、 （ｂ）は、その接続ビア２の引け、およびボイド部に前
記ビア充填剤と同質の金属粉を充填して、再度焼結によ
り接続ビア２と結合した補充導体２７を形成した状態、 （ｃ）は、再び両面を研削して前記補充導体２７の表面
より突出した部分を除去して平面を形成した状態、 （ｄ）は、その両面にスパッタ、またはメッキにより接
続ビア２と導通した導体薄膜を形成して、エツチングに
より所定の表面パターン５を形成した状態、 の工程順により多層セラミック回路基板を製造する。
セラミック絶縁基体４の片面にスパッタ、または無電解
メッキにより銅−ニッケルメッキの薄膜を施して、前記
接続ビア２と導通した導体薄８１６を形成した状態、 （ｃ）は、セラミック絶縁基体４を硫酸銅のメッキ浴に
浸漬し、上記導体薄膜１６を一電極として当該導体薄膜
１６と接続ビア２に銅メッキを施すことにより、接続ビ
ア２の引け、およびボイド部に補充導体１７を形成した
状態、 （ｄ）は、再び両面を研削して前記銅−ニッケルの導体
薄膜１６を除去するとともに、前記補充導体１７の表面
より突出した部分を除去して平面を形成した状態、 （ｅ）は、その両面にスパッタ、またはメッキにより接
続ビア２と導通した銅の導体薄膜を形成して、エツチン
グにより所定の表面パターン５を形成した状態、 また、第二実施例の多層セラトンク回路基板の製造方法
は第２図に示すように、 （ａ）は、第一実施例と同様にビア充填剤の充填と内層
パターン３を印刷した複数枚のグリーンシート１を積層
して焼成したセラミック絶縁基体４の両面を研削して、
接続ビア２の引け、およびボイドを表面に露出させた状
態、 （ｂ）は、その接続ビア２の引け、およびボイド部に前
記ビア充填剤と同質の金属粉を充填して、再度焼結によ
り接続ビア２と結合した補充導体２７を形成した状態、 （ｃ）は、再び両面を研削して前記補充導体２７の表面
より突出した部分を除去して平面を形成した状態、 （ｄ）は、その両面にスパッタ、またはメッキにより接
続ビア２と導通した導体薄膜を形成して、エツチングに
より所定の表面パターン５を形成した状態、 の工程順により多層セラミック回路基板を製造する。
その結果、セラｌ ７り絶縁基体４の両面と補充された
接続ビア２のそれぞれ端面が同一平面となるので、セラ
ミック絶縁基体４の表面に形成される表面パターン５と
の接続障害を皆無にすることができる。
接続ビア２のそれぞれ端面が同一平面となるので、セラ
ミック絶縁基体４の表面に形成される表面パターン５と
の接続障害を皆無にすることができる。
以上の説明から明らかなように本発明によれば極めて簡
単な工程を付加することにより、基板内接続ビアと表面
パターンとの接続障害を皆無にすることができて、改造
ワイヤの布線がなくなる等の利点があり、著しい経済的
及び、信頼性向上の効果が期待できる多層セラミック回
路基板の製造方法を提供することができる。
単な工程を付加することにより、基板内接続ビアと表面
パターンとの接続障害を皆無にすることができて、改造
ワイヤの布線がなくなる等の利点があり、著しい経済的
及び、信頼性向上の効果が期待できる多層セラミック回
路基板の製造方法を提供することができる。
第１図は本発明の第一実施例による多層セラ亀ツタ回路
基板の製造方法を示す工程順側断面図、第２図は第二実
施例による多層セラミック回路基板の製造方法を示す工
程順側断面図、第３図は従来の多層セラミック回路基板
の製造方法を示す工程順側断面図、 第４図は課題を説明する断面図である。 図において、 １はグリーンシート、 ２は接続ビア、 ３は内層パターン、 ４はセラミック絶縁基体、 ５は表面パターン、 ５゛１６は導体薄膜、 １７．２７は補充導体、 を示す。 第 図 第 図 工昶慢倒時面図 第３図
基板の製造方法を示す工程順側断面図、第２図は第二実
施例による多層セラミック回路基板の製造方法を示す工
程順側断面図、第３図は従来の多層セラミック回路基板
の製造方法を示す工程順側断面図、 第４図は課題を説明する断面図である。 図において、 １はグリーンシート、 ２は接続ビア、 ３は内層パターン、 ４はセラミック絶縁基体、 ５は表面パターン、 ５゛１６は導体薄膜、 １７．２７は補充導体、 を示す。 第 図 第 図 工昶慢倒時面図 第３図
Claims (2)
- （１）ビア充填剤の充填と内層用パターン（３）を印刷
した複数枚のグリーンシート（１）を積層，焼成して接
続ビア（２）を配したセラミック絶縁基体（４）を形成
し、当該セラミック絶縁基体（４）の両面を研削して表
面に所定の表面パターン（５）を形成する回路基板の製
造方法において、 上記両面を研削後に電極用の導体薄膜（１６）を該セラ
ミック絶縁基体（４）の片面に施して、導電性の優れた
金属メッキにより接続ビア（２）と結合した補充導体（
１７）を形成し、再び両面を研削して該導体薄膜（１６
）と表面より突出した該補充導体（１７）を除去する工
程を付加したことを特徴とする多層セラミック回路基板
の製造方法。 - （２）上記セラミック絶縁基体（４）の両面研削により
露出した接続ビア（２）の未充填部分に導電性の優れた
金属粉、補填し、再度焼結することにより当該接続ビア
（２）と結合した補充導体（２７）を形成して、該セラ
ミック絶縁基体（４）の両面を再研削する工程を付加し
たことを特徴とする請求項１記載の多層セラミック回路
基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21808289A JPH0380596A (ja) | 1989-08-23 | 1989-08-23 | 多層セラミック回路基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21808289A JPH0380596A (ja) | 1989-08-23 | 1989-08-23 | 多層セラミック回路基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0380596A true JPH0380596A (ja) | 1991-04-05 |
Family
ID=16714357
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21808289A Pending JPH0380596A (ja) | 1989-08-23 | 1989-08-23 | 多層セラミック回路基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0380596A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011009716A (ja) * | 2009-05-28 | 2011-01-13 | Denka Agsp Kk | 発光素子搭載用基板の製造方法 |
| US8009536B2 (en) | 2006-12-25 | 2011-08-30 | Hitachi, Ltd. | Recording and reproducing apparatus |
| EP2960007A2 (en) | 2014-04-08 | 2015-12-30 | Toyota Jidosha Kabushiki Kaisha | Laser weld method and weld structure |
| JPWO2015029951A1 (ja) * | 2013-08-26 | 2017-03-02 | 日立金属株式会社 | 実装基板用ウエハ、多層セラミックス基板、実装基板、チップモジュール、及び実装基板用ウエハの製造方法 |
-
1989
- 1989-08-23 JP JP21808289A patent/JPH0380596A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8009536B2 (en) | 2006-12-25 | 2011-08-30 | Hitachi, Ltd. | Recording and reproducing apparatus |
| JP2011009716A (ja) * | 2009-05-28 | 2011-01-13 | Denka Agsp Kk | 発光素子搭載用基板の製造方法 |
| JPWO2015029951A1 (ja) * | 2013-08-26 | 2017-03-02 | 日立金属株式会社 | 実装基板用ウエハ、多層セラミックス基板、実装基板、チップモジュール、及び実装基板用ウエハの製造方法 |
| EP2960007A2 (en) | 2014-04-08 | 2015-12-30 | Toyota Jidosha Kabushiki Kaisha | Laser weld method and weld structure |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940009175B1 (ko) | 다층 프린트기판의 제조방법 | |
| US5745333A (en) | Laminar stackable circuit board structure with capacitor | |
| JP3014310B2 (ja) | 積層配線基板の構造と製作方法 | |
| CN101188905B (zh) | 内藏电阻元件的印刷电路布线板的制造方法 | |
| JPH05198946A (ja) | 多層プリント回路基板の製造方法 | |
| JP2004228190A (ja) | 積層体付き金属箔およびそれを用いた受動素子内蔵基板の製造方法 | |
| JP2002043752A (ja) | 配線基板，多層配線基板およびそれらの製造方法 | |
| JP2002198654A (ja) | 電気素子内蔵配線基板およびその製造方法 | |
| JPH0380596A (ja) | 多層セラミック回路基板の製造方法 | |
| JP3674662B2 (ja) | 配線基板の製造方法 | |
| JP2007173627A (ja) | 配線基板内蔵用コンデンサの製造方法及び配線基板内蔵用コンデンサ | |
| JP2005268672A (ja) | 基板 | |
| JPH0645758A (ja) | 多層セラミック基板およびその製造方法 | |
| JPH11284342A (ja) | パッケージとその製造方法 | |
| JPH11298142A (ja) | 多層セラミック基板の実装構造と実装方法 | |
| TW202339570A (zh) | 多層基板、多層基板的製造方法及電子機器 | |
| JP4758235B2 (ja) | 誘電体積層構造体の製造方法 | |
| JPH03295295A (ja) | 多層セラミック基板のバイヤ形成方法 | |
| JPH0763109B2 (ja) | セラミック回路基板の製造方法 | |
| JPH03288494A (ja) | 多層セラミック基板のバイヤ形成方法 | |
| JPH0137880B2 (ja) | ||
| JP2023031643A (ja) | 配線基板およびその製造方法 | |
| KR100968977B1 (ko) | 무수축 세라믹 기판 및 무수축 세라믹 기판의 제조 방법 | |
| JPS61147597A (ja) | セラミック回路基板の製造方法 | |
| JP2005136266A (ja) | セラミック多層配線基板およびセラミック多層配線基板の製造方法ならびに半導体装置 |