CN101132024B - 绝缘栅型半导体装置 - Google Patents

绝缘栅型半导体装置 Download PDF

Info

Publication number
CN101132024B
CN101132024B CN2007101409862A CN200710140986A CN101132024B CN 101132024 B CN101132024 B CN 101132024B CN 2007101409862 A CN2007101409862 A CN 2007101409862A CN 200710140986 A CN200710140986 A CN 200710140986A CN 101132024 B CN101132024 B CN 101132024B
Authority
CN
China
Prior art keywords
electrode
region
source region
electrode layer
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2007101409862A
Other languages
English (en)
Other versions
CN101132024A (zh
Inventor
石田裕康
夏目正
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
System Solutions Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Sanyo Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd, Sanyo Semiconductor Co Ltd filed Critical Sanyo Electric Co Ltd
Publication of CN101132024A publication Critical patent/CN101132024A/zh
Application granted granted Critical
Publication of CN101132024B publication Critical patent/CN101132024B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/0865—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/0869—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种绝缘栅型半导体装置。在现有结构中，源极区域及反向栅区域与共同的源极电极接触，不能分别控制源极区域和反向栅区域的电位。因此，在将这种MOSFET用于双向转换元件时，将两个MOSFET串联连接，由控制电路进行MOSFET的导通截止及寄生二极管的控制，阻碍了装置的小型化。在动作区域整个面上设置源极区域，在沟槽间的源极区域下方设置第一反向栅区域，在源极区域外设置与第一反向栅区域连接的第二反向栅区域。将与源极区域接触的第一电极层设置在动作区域的整个面上，将与第二反向栅区域接触的第二电极层设置在第一电极层的外周。能够分别对第一电极层和第二电极层施加电位，进行防止寄生二极管引起的逆流的控制。

Description

绝缘栅型半导体装置
技术领域
本发明涉及绝缘栅型半导体装置，即，通过将与反向栅区域连接的电极和源极电极分离而可由一个芯片进行双向转换动作的绝缘栅型半导体装置。
背景技术
图10中，作为现有的半导体装置之一例，表示n沟道型MOSFET。图10(A)是平面图，图10(B)是图10(A)的e-e线剖面图。另外，图10(A)中省略层间绝缘膜，由虚线表示源极电极。
如图10(A)，在衬底表面条纹状地形成沟槽44，与沟槽44相邻配置源极区域48及体区域49。沟槽44、源极区域48、体区域49沿同一方向延伸。
如图10(B)，n沟道型MOSFET在n+型半导体衬底41上设置由n-型外延层构成的漏极区域42，并在其上设置p型沟道层43。设置从沟道层43到达漏极区域42的沟槽44，并由栅极氧化膜45将沟槽44的内壁包覆，在沟槽44中埋设栅极电极46。
在与沟槽44相邻的沟道层43表面形成n+型源极区域48，在相邻的两个单元的源极区域48间的沟道层43表面形成p+型体区域49。沟槽44上由层间绝缘膜50覆盖，并设置与源极区域48及体区域49接触的源极电极51。源极电极51在源极区域48及体区域49上连续设置。另外，在衬底背面设置漏极电极52。
上述的MOSFET例如在二次电池充放电时进行蓄电池管理的保护电路装置中采用。
图11是表示保护电路装置之一例的电路图。
在二次电池LiB上串联连接两个MOSFETQ1、Q2。MOSFETQ1、Q2共同连接漏极D，在两端分别配置源极S，各栅极G与控制电路IC连接。控制电路IC在检测二次电池LiB的电压的同时，进行两个MOSFETQ1、Q2的导通截止控制，保护二次电池LiB不会过充电、过放电或负载短路(例如参照专利文献1)。
例如，控制电路IC检测电池电压，在检测到的电压高于最高设定电压时，将MOSFET Q2切换为截止，阻止二次电池LiB过充电。另外，在检测到的电压低于最低设定电压时，将MOSFETQ1切换为截止，阻止二次电池LiB过放电。
专利文献1：(日本)特开2002-11 8258号公报
如图10，现有的MOSFET中，体区域49和源极区域48共同、且与源极电极51连接，它们的电位固定。而且，在将MOSFET利用于双向转换元件中时，将两个MOSFET串联连接，切换各自的源极电极51的电位，双向地形成电流路径。
这是由于，MOSFET内设有寄生二极管。即，在体区域49(即，反向栅区域)和源极区域48的电位固定的MOSFET中，不能避免截止时的寄生二极管的顺向动作。
因此，在MOSFET截止时，需要进行控制，以不形成寄生二极管造成的不要求的电流路径。
因此，如图11，将相同单元数、同一芯片尺寸的两个MOSFET串联连接，由控制电路进行MOSFETQ1、Q2及它们的寄生二极管的控制。由此形成所希望的电流路径。
但是，在MOSFET中，降低导通电阻时需要某种程度的单元数量及芯片尺寸。另一方面，二次电池作为携带终端的蓄电池已普及，伴随携带终端的小型化，其保护电路也要求小型化。但是，在串联连接两个MOSFETQ1、Q2的上述的保护电路中，对应于该要求是有限制的。
发明内容
本发明是鉴于上述课题而构成的，本发明的绝缘栅型半导体装置具有：漏极区域，其在一导电型半导体衬底上层积有一导电型半导体层；反向导电型沟道层，其设于所述半导体层表面；沟槽，其在所述半导体层表面条纹状地延伸，具有贯通沟道层的深度；栅极绝缘膜，其设于所述沟槽的内壁；栅极电极，其被埋入所述沟槽中；一导电型源极区域，其设置在所述沟槽间的所述沟道层表面；反向导电型反向栅区域，其由设于所述源极区域下方的所述沟道层上的第一反向栅区域和在所述源极区域的外周设于所述沟道层表面的第二反向栅区域构成；第一电极层，其设于所述源极区域上；第二电极层，其设于所述第二反向栅区域上。
根据本发明，第一，可将源极电极和漏极电极分别与反向栅区域连接。由此，可由一个MOSFET在将源极区域和反向栅区域短路的状态、和将漏极区域和反向栅区域短路的状态之间进行切换。
由此，在MOSFET截止时，可截断由寄生二极管形成的不要求的电流路径(相对所希望的电流路径形成反向的电流路径)。    
因此，可由一个MOSFET芯片切换双向的电流路径，且防止电流逆流。
第二，能够使第一电极层(源极电极)与在动作区域露出的源极区域的大致整个表面接触。因此，在动作区域，与将第一电极层和第二电极层交替配置而将源极电极和漏极电极个别地与反向栅区域连接的结构相比，能够降低导通电阻、增加电流容量。
第三，通过将层间绝缘膜埋入到沟槽中，能够实现第一电极层接触的衬垫表面的平坦化。即，不产生层间绝缘膜引起的分步敷层，能够确保高的紧密贴合性。另外，在本实施方式中，由于在除了栅极电极之外的动作区域的大致整个表面设有源极区域，故源极区域与第一电极层的接触面积扩大，由此也可降低导通电阻。
第四，可由一个MOSFET芯片实现可进行双向转换动作的元件，例如在二次电池的保护电路中采用的情况等，可实现零件数量的减少和装置的小型化。
附图说明
图1(A)、(B)是说明本发明的绝缘栅型半导体装置的平面图；
图2是说明本发明的绝缘栅型半导体装置的剖面图；
图3是说明本发明的绝缘栅型半导体装置的剖面图；
图4是说明本发明的绝缘栅型半导体装置的电路图；
图5是说明本发明的绝缘栅型半导体装置的示意图；
图6是说明本发明的绝缘栅型半导体装置的示意图；
图7表示用于与本发明的绝缘栅型半导体装置比较的其他绝缘栅型半导体装置，(A)为立体图，(B)为剖面图，(C)为剖面图；
图8是表示用于与本发明的绝缘栅型半导体装置比较的其他绝缘栅型半导体装置的平面图；
图9是说明本发明的绝缘栅型半导体装置的剖面图；
图10用于说明现有的绝缘栅型半导体装置，(A)为平面图，(B)为剖面图；
图11是说明现有的绝缘栅型半导体装置的电路图。
符号说明
1   n+型硅半导体衬底
2   n-型外延层
3   沟道层
5   沟槽
6   栅极氧化膜
7   栅极电极
10  层间绝缘膜
12  源极区域
12a 第一源极区域
12b 第二源极区域
13  反向栅区域
13a 第一反向栅区域
13b 第二反向栅区域
14  第一电极层
15  第二电极层
16  漏极电极
20  MOSFET
21  二次电池
22  保护电路
24  控制电路
29  控制端子
41  n+型硅半导体衬底
42  n-型外延层
43  沟道层
44  沟槽
45  栅极氧化膜
46  栅极电极
48  源极区域
49  体区域
50  层间绝缘膜
51  源极电极
52  漏极电极
101 n+型硅半导体衬底
102 n-型外延层
103 沟道层
105 沟槽
106 栅极氧化膜
107 栅极电极
110 层间绝缘膜
112 源极区域
113 反向栅区域
114 第一电极层
115 第二电极层
具体实施方式
参照图1～图9，以n沟道型的沟槽结构的MOSFET为例说明本发明的实施方式。
首先，参照图1～图8说明第一实施方式。图1是表示MOSFET的平面图。图1(A)是省略了表面的电极层以及层间绝缘膜的图，图1(B)是配置有表面电极层的图。
MOSFET20由半导体衬底1、半导体层2、沟道层3、沟槽5、栅极绝缘膜6、栅极电极7、源极区域12、反向栅区域13、层间绝缘膜10、第一电极层14、第二电极层15和第三电极层16构成。
在n+型硅半导体衬底之上配置有n-型半导体层的衬底表面，设置作为p型杂质区域的沟道层3。沟槽5在沟道层3表面的图案中形成为沿第一方向延伸的条纹状。沟槽5的内壁由对应于驱动电压的栅极绝缘膜6包覆。栅极电极7将导入杂质而谋求低电阻化的多晶硅埋设于沟槽5内。
源极区域12使高浓度的n型(n+型)杂质在沟道层3表面扩散而设置。源极区域12设于沟槽5之间的沟道层3表面。即，源极区域12在相邻的沟槽5之间连续，由第一源极区域12a和第二源极区域12b构成。第一源极区域12a与沟槽5相邻设置。第二源极区域12b设置在图1(A)虚线所示的区域上，与设置在相邻的沟槽5之间的两个第一源极区域12a连接。
反向栅区域13是高浓度的p型(p+型)杂质区域，由第一反向栅区域13a和第二反向栅区域13b构成。第一反向栅区域13a设置在第二源极区域12b下方的沟道层3上。即，在图1(A)中，在虚线所示的区域、在表面上设置第二源极区域12b，在其下方设置第一反向栅区域13a。
第二反向栅区域13b设置在源极区域12外周的沟道层3表面。第一反向栅区域13a延伸到源极区域12外周，与第二反向栅区域13b一体化，第一反向栅区域13a以及第二反向栅区域13b电连接。另外，在本实施方式中，配置源极区域12、第一反向栅区域13a、栅极电极7，将直至晶体管的动作区域(即源极区域12的外周端)的区域作为动作区域8。
沟槽5中的栅极电极7被引出到动作区域8之外，作为栅极引出电极17向第二反向栅区域13b的外周延伸。
参照图1(B)，对第一电极层14以及第二电极层15进行说明。第一电极层14为一个平板状的源极电极，覆盖在动作区域8的源极区域12之上以及栅极电极7之上而设置。在栅极电极7上设置层间绝缘膜(未图示)，第一电极层14与从设于层间绝缘膜上的接触孔露出的源极区域12(第二源极区域12b)接触。平板状的第一电极层14整体为电极焊盘，在规定的位置固定接合引线等并施加源极电位。
另一方面，第二电极层15为第一电极层14外周的设于第二反向栅区域13b上的反向栅电极。第二电极层15与第二反向栅区域13b接触，也与第一反向栅区域13a电连接。第二电极层15例如由芯片角部等确保反向栅电极的电极焊盘区域15p，在此，如虚线圆标记所示，固定接合引线等并施加反向栅电位。另外，在电极焊盘区域15p的下方，以与其重叠的图案配置第二反向栅区域13b。第二电极层15通过例如与第一电极层14同一金属层构成。
在包围第二电极层15外侧的栅极引出电极17上，通过与第一电极层14、第二电极层15同一金属层，设置栅极配线18以及栅极电极的电极焊盘区域18p。在电极焊盘区域18p上例如如虚线圆标记所示固定接合引线等并施加栅极电位。
图2以及图3表示本实施方式的剖面图。图2为图1的a-a线剖面图，图3为图1的b-b线剖面图。
衬底在n+型硅半导体衬底1之上层积n-型半导体层2等而设有漏极区域。n-型半导体层2例如为外延层。在n-型半导体层2表面设置作为p型杂质区域的沟道层3。沟槽5被设为贯通沟道层3到达n-型半导体层2的深度。
沟槽5内壁设置对应于驱动电压的膜厚的栅极绝缘膜(氧化膜)6，在沟槽5中，向多晶硅层注入杂质而埋设谋求低电阻化的栅极电极7。
参照图2，在图1的a-a线剖面图中，第一源极12a与沟槽5邻接设置。第二源极区域12b设置在相邻的第一源极区域12a之间，与两侧的第一源极区域12a连接。第二源极区域12b形成为与第一源极区域12a相同的深度，设于其下方的第一反向栅区域13a也在上方扩散，最终，其深度比第一源极区域12a浅。
反向栅区域13在相邻的栅极电极7之间设置第一反向栅区域13a，在源极区域12外周设置第二反向栅区域13b。第一反向栅区域13a位于沟道层3的第二源极区域12b下方。
在栅极电极7上设置层间绝缘膜10。层间绝缘膜10覆盖至第一源极区域12a之上。并且，在其上设置第一电极层14。即，第二源极区域12b从沟道层3表面露出，经由接触孔CH与第一电极层14连接。
第二电极层(反向栅电极)15设置在动作区域8(源极区域12)外周设有的第二反向栅区域13b上。第二反向栅区域13b在沟道层3表面露出而与第二电极层15接触。
在n+型半导体衬底1背面设置第三电极层16(漏极电极)。
另外，参照图3，在图1的b-b线剖面(动作区域8外)，在相邻的沟槽5之间仅设置第二反向栅区域13b，与配置于其上的第二电极层15接触。
第一反向栅区域13a延伸到源极区域12外周，与第二反向栅区域1 3b一体化，与第二反向栅区域13b以及第二电极层15电连接。
根据本实施方式，在构成一个芯片的MOSFET20中，可分别控制对第一电极层14施加的电位和对第二电极层15施加的电位。即，可分别独立地控制源极区域12和反向栅区域13的电位关系。
即，本实施方式的MOSFET20可由一个芯片实现进行双向电流路径的切换的双向转换元件，以下对其进行说明。
图4～图6是表示将图1的MOSFET20用于双向转换元件的情况之一例的图。图4是表示二次电池的保护电路的电路图，图5及图6是表示MOSFET20截止状态时的示意图。
如图4所示，保护电路22具有作为转换元件的一个MOSFET20和控制电路24。
MOSFET20与二次电池21串联连接，进行二次电池21的充电及放电。在MOSFET20上形成双向电流路径。
控制电路24具有对MOSFET20的栅极G施加控制信号的一个控制端子29。
控制电路24在进行充放电动作时，将MOSFET20切换为导通，根据MOSFET的源极S及漏极D的电位、使电流沿二次电池21的充电方向及二次电池21的放电方向流动。另外，在例如充放电动作截止时、或充放电切换时等，MOSFET20成为截止状态。而且此时，利用内设于MOSFET20内的寄生二极管形成与所希望的路径反向的电流路径，但在本实施例中，将反向的电流路径截断。即，在MOSFET20截止时，如虚线标记所示，将源极S或漏极D的任意低电位的端子与反向栅BG连接，截断基于寄生二极管的电流路径。
具体地说，在进行充电时，以漏极D为电源电位VDD，以源极S为接地电位GND。而且，对栅极G施加规定的电位，使MOSFET20成为导通状态，沿充电方向(标记X)形成电流路径。
在进行放电时，以漏极D为接地电位GND，以源极S为电源电位VDD。而且，对栅极G施加规定的电位，使MOSFET20成为导通状态，沿放电方向(标记Y)形成电流路径。
接着，参照图5及图6对MOSFET20的截止状态进行说明。图5表示充电时使MOSFET20截止的情况，图6表示放电时使MOSFET20截止的情况。另外，图5及图6是模式地表示与源极区域12以及反向栅区域13连接的第一电极层14和第二电极层15以及第三电极层16的关系并说明本实施方式的动作的示意图。因此，不与图2所示的本实施方式的剖面构造图完全一致。
如图5，在从充电向放电切换时或过充电时等、在充电状态下使MOSFET20截止的情况下，通过控制电路24使源极S和反向栅BG短路。
此时，对作为第三电极层16的漏极电极(漏极D)施加电源电位VDD，使第二电极层15(反向栅BG)和第一电极层14(源极S)短路接地。由于漏极D为电源电位VDD，因此作为由p型沟道层3和n型衬底(n+型半导体衬底1/n-型半导体层2)形成的寄生二极管，成为反向偏压状态。即，由寄生二极管得到的电流路径被截断，故可防止逆流。另外，漏极D为比反向栅BG高的电位，不会引起寄生双向动作。
另一方面，如图6所示，在从放电向充电切换时或过放电时等、在放电状态下使MOSFET20截止的情况下，通过控制电路24使漏极D和反向栅BG短路。
在该情况下，使漏极电极16(漏极D)和第二电极层15(反向栅BG)短路而接地，对第一电极层14(源极S)施加电源电位VDD。
由于源极S为电源电位VDD，故作为寄生二极管，成为反向偏压状态，由寄生二极管得到的电流路径被截断，故可防止逆流。另外，漏极D和反向栅BG为同电位，不会引起寄生双向动作。
这样，在本实施方式中，与源极区域12连接的第一电极层14和与反向栅区域13连接的第二电极层15分别独立地形成。因此，对第一电极层14和第二电极层15分别施加规定的电位，使用一个MOSFET20即可控制双向转换。
在此，图7及图8所示构造的MOSFET20′也能够进行同样的动作。
图7是表示MOSFET20′的图，图7(A)是立体图，图7(B)、(C)分别为图7(A)的c-c线剖面图、d-d线剖面图。
参照图7，在n+型半导体衬底101上层积n-型半导体层102而设置漏极区域，在其表面设置沟道层103。条纹状的沟槽105在第一方向上延伸，内壁被栅极氧化膜106包覆并埋设栅极电极107。源极区域112以及反向栅区域113设置在沟道层103表面，沿相对沟槽105垂直的第二方向延伸。另外，源极区域112以及栅极区域113沿沟槽105的延伸方向交替配置。
栅极电极107由层间绝缘膜110包覆。在源极区域112以及反向栅区域113上分别以相同的图案(虚线)配置与其接触的第一电极层114、第二电极层115。另外，在图7(A)中，仅表示了第一电极层114以及第二电极层115的图案，但实际上，如图7(B)所示，第一电极层114经由接触孔CH与源极区域112接触，如图7(C)所示，第二电极层115经由接触孔CH与反向栅区域113接触。
图8是图7的MOSFET20′的配置反向栅电极107以及源极区域112的动作区域108的平面示意图。
第一电极层114以及第二电极层115在动作区域108，在相对沟槽105以及栅极电极107正交的方向上交替配置，在动作区域108外与第一电极焊盘118以及第二电极焊盘116连接。
这样，分别将与源极区域112接触的第一电极层114和与反向栅区域113接触的第二电极层115分离，在沟槽105的与延伸方向不同的反向上延伸，由此，可分别对第一电极层114和第二电极层115施加电位。
因此，通过与参照图4～图6说明的动作同样的操作，能进行防止由寄生二极管引起的逆流的控制。因此，可由一个MOSFET实现双向的转换源极。
但是，此时，在动作区域108中，由于将第一电极层114和第二电极层115交替配置，各自的线宽缩窄，会使电阻增高。
因此，在本实施方式中，设置覆盖源极区域12大致整个表面的平板状的第一电极层14，使第二源极区域12b与第一电极层14接触。并且，在反向栅区域13，在动作区域8外，将第二反向栅区域13b和第二电极层15连接。
由此，在动作区域8露出的全部第二源极区域12b能够与第一电极层14接触。另外，在动作区域8仅配置平板状的一个第一电极层14。因此，如图7所示，与将第一电极层114和第二电极层115在动作区域108上交替地构图的结构相比，无需考虑这些电极层的构图掩模的对合容限。另外，由于在平板状的第一电极层14上流动的电流增加，故能够降低配线电阻。因此，可降低导通电阻。
图9是表示本发明第二实施方式的图，相当于图2的剖面图。第二实施方式将层间绝缘膜10埋设在沟槽5中，对与第一实施方式相同的结构要素，省略说明。
栅极电极7的上部设置在沟槽5开口部即沟道层3表面下方数千
Figure S071E0986220070821D000101
左右。第一源极区域12a设置在沟槽5开口部周围的沟道层3的表面，另外，其一部分沿沟槽5侧壁在沟槽5深度方向上延伸，设置为经由栅极绝缘膜6到达栅极电极7的深度。
除去动作区域8的外周端，层间绝缘膜10整体埋入到沟槽5中。栅极电极7上端(表面)位于自沟道层3表面下方数千
Figure S071E0986220070821D000111
左右，在从其栅极电极7上到沟道层3表面的沟槽5中将层间绝缘膜10全部埋入，不存在向衬底表面突出的部分。
第一电极层14在栅极电极7以及层间绝缘膜10上大致平坦地设置，与源极区域12接触。由此，能够防止分步敷层的恶化引起的空隙产生、引线接合时的裂缝，提高可靠性。
另外，在第一实施方式中，被层间绝缘膜10包覆的第一源极区域12a，在第二实施方式中也在沟道层3表面露出，能够与第一电极层14接触。由此，有助于降低导通电阻。
另外，省略图示，但在相当于图3的剖面中，第二电极层15在栅极电极7以及层间绝缘膜10上大致平坦地设置，与反向栅区域13接触。
由此，能够防止分步敷层的恶化引起的空隙产生、引线接合时的断裂。另外，可降低反向栅区域13的导通电阻。
另外，如上所述，在本发明的实施方式中，以n沟道型MOSFET为例进行了说明，但也可适用导电型相反的p沟道型MOSFET。另外，不限于沟道结构的MOSFET，在经由栅极绝缘膜在沟道层表面设有栅极电极的平面型结构的MOSFET中也同样可以实施。

Claims (9)

1.一种绝缘栅型半导体装置，其特征在于，具有：漏极区域，其在一导电型半导体衬底上层积有一导电型半导体层；反向导电型沟道层，其设于所述半导体层表面；沟槽，其在所述半导体层表面条纹状地延伸，具有贯通沟道层的深度；栅极绝缘膜，其设于所述沟槽的内壁；栅极电极，其被埋入所述沟槽中；一导电型源极区域，其设置在所述沟槽间的所述沟道层表面；反向导电型反向栅区域，其由设于所述源极区域下方的所述沟道层上的第一反向栅区域和在所述源极区域的外周设于所述沟道层表面的第二反向栅区域构成；第一电极层，其设于所述源极区域上，为一个平板状，且覆盖在所述源极区域上以及所述栅极电极上方而设置；第二电极层，其设于所述第二反向栅区域上且设置成包围所述第一电极层。
2.如权利要求1所述的绝缘栅型半导体装置，其特征在于，所述源极区域具有与所述沟槽邻接的第一源极区域、和该第一源极区域之间的第二源极区域，所述第一反向栅区域设置在所述第二源极区域下方。
3.如权利要求2所述的绝缘栅型半导体装置，其特征在于，所述第二源极区域从所述沟道层表面露出而与所述第一电极层接触。
4.如权利要求1所述的绝缘栅型半导体装置，其特征在于，所述第二反向栅区域从所述沟道层表面露出而与所述第二电极层接触。
5.如权利要求1所述的绝缘栅型半导体装置，其特征在于，具有与所述漏极区域连接的第三电极层，在未对所述栅极电极施加电压时、将所述第一电极层及所述第三电极层中任一方和所述第二电极层电连接。
6.如权利要求5所述的绝缘栅型半导体装置，其特征在于，所述第一电极层以及第三电极层中的任一低电位的电极层与所述第二电极层连接。
7.如权利要求5所述的绝缘栅型半导体装置，其特征在于，所述第一电极层以及所述第三电极层中的任意另一方电极层被施加电源电压。
8.如权利要求1所述的绝缘栅型半导体装置，其特征在于，根据所述源极区域以及所述漏极区域的电位，在对所述栅极电极施加电压时、在所述源极区域以及所述漏极区域之间形成双向的电流路径。
9.如权利要求1所述的绝缘栅型半导体装置，其特征在于，在所述栅极电极与所述第一电极层之间设置层间绝缘膜，该层间绝缘膜被埋入到所述沟槽内。
CN2007101409862A 2006-08-23 2007-08-15 绝缘栅型半导体装置 Expired - Fee Related CN101132024B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP227042/06 2006-08-23
JP2006227042A JP5073991B2 (ja) 2006-08-23 2006-08-23 絶縁ゲート型半導体装置

Publications (2)

Publication Number Publication Date
CN101132024A CN101132024A (zh) 2008-02-27
CN101132024B true CN101132024B (zh) 2010-08-11

Family

ID=39112564

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101409862A Expired - Fee Related CN101132024B (zh) 2006-08-23 2007-08-15 绝缘栅型半导体装置

Country Status (3)

Country Link
US (1) US7528441B2 (zh)
JP (1) JP5073991B2 (zh)
CN (1) CN101132024B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060163650A1 (en) * 2005-01-27 2006-07-27 Ling Ma Power semiconductor device with endless gate trenches
JP5465937B2 (ja) * 2009-07-02 2014-04-09 トヨタ自動車株式会社 半導体装置、半導体装置の制御方法、半導体モジュール
DE102011079747A1 (de) * 2010-07-27 2012-02-02 Denso Corporation Halbleitervorrichtung mit Schaltelement und Freilaufdiode, sowie Steuerverfahren hierfür
CN104157648B (zh) * 2010-07-27 2017-05-17 株式会社电装 具有开关元件和续流二极管的半导体装置及其控制方法
EP2793463A4 (en) 2011-12-12 2015-06-03 Sony Corp CLIENT TERMINAL, CLIENT TERMINAL CONTROL METHOD, TRANSMISSION SERVER, TRANSMISSION SERVER CONTROL METHOD, AND PROGRAM
JP2014187080A (ja) * 2013-03-22 2014-10-02 Panasonic Corp 半導体素子、半導体装置及び複合モジュール
WO2015004883A1 (ja) 2013-07-11 2015-01-15 パナソニックＩｐマネジメント株式会社 半導体装置
KR101760266B1 (ko) * 2015-10-30 2017-07-24 매그나칩 반도체 유한회사 파워 모스펫 및 이의 제조 방법
KR102593101B1 (ko) 2022-03-11 2023-10-24 화인칩스 주식회사 파워 모스펫

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4961100A (en) * 1988-06-20 1990-10-02 General Electric Company Bidirectional field effect semiconductor device and circuit
US5877538A (en) * 1995-06-02 1999-03-02 Silixonix Incorporated Bidirectional trench gated power MOSFET with submerged body bus extending underneath gate trench
US6534366B2 (en) * 1999-10-27 2003-03-18 Siliconix Incorporated Method of fabricating trench-gated power MOSFET

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55133574A (en) * 1979-04-05 1980-10-17 Nec Corp Insulated gate field effect transistor
JPH09283756A (ja) * 1996-04-18 1997-10-31 Toyota Autom Loom Works Ltd アナログスイッチ
US6429481B1 (en) * 1997-11-14 2002-08-06 Fairchild Semiconductor Corporation Field effect transistor and method of its manufacture
JP2001320050A (ja) * 2000-05-10 2001-11-16 Sanyo Electric Co Ltd 絶縁ゲート型半導体装置およびその製造方法
JP2002118258A (ja) 2000-10-10 2002-04-19 Sanyo Electric Co Ltd Ｍｏｓｆｅｔおよびそれを用いた保護回路装置
JP2003332270A (ja) * 2002-05-15 2003-11-21 Renesas Technology Corp 半導体装置およびその製造方法
JP2004055803A (ja) * 2002-07-19 2004-02-19 Renesas Technology Corp 半導体装置
JP2004055812A (ja) * 2002-07-19 2004-02-19 Renesas Technology Corp 半導体装置
US7354342B2 (en) * 2003-07-30 2008-04-08 Igt Gaming device having a multiple coordinate award distributor including award percentages
JP4760023B2 (ja) * 2005-01-24 2011-08-31 株式会社デンソー 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4961100A (en) * 1988-06-20 1990-10-02 General Electric Company Bidirectional field effect semiconductor device and circuit
US5877538A (en) * 1995-06-02 1999-03-02 Silixonix Incorporated Bidirectional trench gated power MOSFET with submerged body bus extending underneath gate trench
US6534366B2 (en) * 1999-10-27 2003-03-18 Siliconix Incorporated Method of fabricating trench-gated power MOSFET

Also Published As

Publication number Publication date
JP2008053378A (ja) 2008-03-06
US7528441B2 (en) 2009-05-05
JP5073991B2 (ja) 2012-11-14
US20080048255A1 (en) 2008-02-28
CN101132024A (zh) 2008-02-27

Similar Documents

Publication Publication Date Title
CN101132024B (zh) 绝缘栅型半导体装置
US11367738B2 (en) Semiconductor device
US8084812B2 (en) Bidirectional semiconductor device, method of fabricating the same, and semiconductor device incorporating the same
US11031390B2 (en) Bidirectional switch having back to back field effect transistors
US10388781B2 (en) Device structure having inter-digitated back to back MOSFETs
US7800167B2 (en) Semiconductor device, battery protection circuit and battery pack
US8552585B2 (en) MOS transistor device in common source configuration
KR100643831B1 (ko) 반도체 장치
KR100828270B1 (ko) 절연 게이트형 반도체 장치 및 그 제조 방법과 2차 전지용보호 회로
JP3524850B2 (ja) 絶縁ゲート型電界効果半導体装置
JP2012033552A (ja) 双方向スイッチ及びその製造方法
JP4961658B2 (ja) 双方向素子および半導体装置
JP3917144B2 (ja) 半導体装置
JP5321657B2 (ja) 双方向素子および半導体装置
CN105336788B (zh) 半导体器件
JP2009260031A (ja) 絶縁ゲート型半導体装置
US6940128B1 (en) Semiconductor device for power MOS transistor module
CN103367360A (zh) 半导体元件
JP5428824B2 (ja) 二次電池保護装置および半導体装置の製造方法
TWI385761B (zh) Ｍｏｓ場效電晶體裝置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100811

Termination date: 20210815