TWI385761B - Ｍｏｓ場效電晶體裝置 - Google Patents
Ｍｏｓ場效電晶體裝置 Download PDFInfo
- Publication number
- TWI385761B TWI385761B TW095114033A TW95114033A TWI385761B TW I385761 B TWI385761 B TW I385761B TW 095114033 A TW095114033 A TW 095114033A TW 95114033 A TW95114033 A TW 95114033A TW I385761 B TWI385761 B TW I385761B
- Authority
- TW
- Taiwan
- Prior art keywords
- terminal
- mosfet
- field effect
- gate
- wafer
- Prior art date
Links
- 230000005669 field effect Effects 0.000 claims description 22
- 239000004065 semiconductor Substances 0.000 claims description 8
- 239000002184 metal Substances 0.000 claims description 5
- 229910044991 metal oxide Inorganic materials 0.000 claims description 5
- 150000004706 metal oxides Chemical class 0.000 claims description 5
- 239000012212 insulator Substances 0.000 claims description 3
- 230000003071 parasitic effect Effects 0.000 description 8
- 239000000758 substrate Substances 0.000 description 6
- 238000010276 construction Methods 0.000 description 4
- 239000013078 crystal Substances 0.000 description 2
- 230000008450 motivation Effects 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
本發明關於一種MOS場效電晶體(金屬氧化物半導體場效電晶體)的裝置，它用於作控制，具有至少一第一MOS場效電晶體及一第二MOS場效電晶體。
在積體電路中的MOS場效電晶體係半導體技術的成功構件。在此，可就其構造而分成水平與垂直的MOS場效電晶體。因此，舉例而言，水平MOS場效電晶體的構造與作用方式見於德專利DE 40 03 389 C2，而垂直場效電晶體見於歐洲專利EP 0 671 056 B1或EP 0 594 177 B1。垂直的MOSFET具有一渠溝(Grabe，英：trench)構造，且可使電晶體設置成特別節省空間。茲利用圖1簡短說明一垂直N-通道MOSFET的構造：此MOSFET有三個電接觸區域，習稱源極S、閘極G及汲極D的端子。垂直MOSFET的典型特色為：汲極端子D不隨其他二者S、G設在一半導體基質的同一側上(該側視為半導體基質的上側)，而係設在基質另一側(稱為後側者)上。因此汲極端子D直接與基質最下層{即第一種導通類型n的基質層Sub〔在此實為一(N+)層〕}接觸。在此基質層Sub上設有一汲極區域(20)，同樣具有第一種導通類型n，在此實例為一(N-)層。「+」號表示高摻雜濃度，「-」號對應地表示低摻雜濃度。在汲極區域(20)上設一通道(Kanal)區域(22)，具第二種導通
類型p，此處為一(P)層。此外，形成一個具第一導通類型n的源極區域(24)，此處為一(N+)區域。一閘極電極(26)填滿一渠溝(28)的內區域，該渠溝從源極區域(24)上部延伸穿過通道區域(22)的整個層厚度直到汲極區域(20)上部為止。閘極電極(26)與環繞它的區域用一絕緣件(30)隔成互不導電，該絕緣件(30)典型方式係由一種氧化物如SiO2
構成。最後，設有一源極電極(32)，它直接與源極區域(24)連接。
如果在源極端子S與汲極端子D之間施一電壓，則儘仍沒有電流流過，因為在該二端子之間設有具(P-)類型的通道區域(22)，亦即一個具有許多電洞及很少電子的區域。此MOSFET係在OFF狀態，換言之，它不能導通或「自斷路」(selbstsperrend)。此OFF狀態可用以下方式解除：將源極端子S與汲極端子D之間的通道區域(22)的導電性藉著在閘極端子G施加一正電壓而改變。施在閘極端子G上的正電壓使源極端子S與汲極端子D區域之間的渠溝的一個側區域中的電子變多。從正閘極電極(26)吸來的電子在原來不導通的通道區域(22)呈自由端子載體的形式構成一條導通的n通道，換言之該MOSFET完全變成導通狀態，該正閘極電壓降到零時，MOSFET再度OFF。因此原理上可藉施加之閘極電壓控制MOSFET的狀態。
如上述，該閘電極(26)被一絕緣件(30)包圍。如此在MOSFET上造成二個電容性耦合。如圖2所示，在源極端子S與閘極端子G之間產生第一寄生電容(40)，在閘極端子G與汲極端子D之間產生第二寄生電容(42)。如果這些電容
(40)(42)夠大，則它們會使電荷儲存在閘極電極(26)，且如果一旦閘極端子G施以一電壓，電荷仍留著。為了將MOSFET再OFF，亦即變到不導通狀態，該閘極電極(26)須放電，俾將閘極-源極電壓降到零。否則該MOSFET令保持在導通狀態。
因此有一種解決一問題的需求：亦即，該電晶體在任何時候都可OFF，即使當電晶體的閘極電極與直接通路之間沒有連線亦然。
與習用者相較，本發明的MOSFET有一優點，即：如此可使該MOSFET能控制。在任何時候都能迅速作從MOSFET的導通→斷路或斷路→導通的切換。由於在此解決方案中，省卻了閘極電極(26)與電晶體的通路之間的直接連線，因此可能的危險，例如結合金屬絲斷裂或銲接位置的缺陷的情事不會發生。
此外一有利處為，所有該裝置所需的MOSFET可整合(積體化)在一晶片上。因此，不需在一分別的電路板上的附加的空間。此外一如習知者只需要在晶片上有三個端子(MOSFET)設在其上。舉例而言，殼體不需改良。這點一方面使製造成本低廉，另方面這種解決方案使建入作業較容易，因為不需費其他較大的功夫。
此MOSFET的裝置的有利的進一步特點見於申請專利範圍附屬項以及在說明書中敘述。
本發明的實施例用圖式及以下的說明詳述。
一種垂直的MOSFET的構造及作用方式已利用圖1說明。在源極端子S與閘極端子G之間以及在閘極端子G與汲極端子D之間的寄生電容(40)(42)的問題也討論過，它們係由閘極電極G的絕緣件(30)引起者。當閘極端子G由外施一電壓時或由外電場產生電壓時，寄生電容(40)(42)可使閘極電極(26)充電，由於充電之故使該MOSFET長期留在導通狀態。
如圖3所示，數個MOSFET(金屬氧化物半導體場效電晶體)設在一晶片(5)上，該晶片具有一第一端子(10)、第二端子(12)及第三端子(14)，該晶片(5)具有至少一第一MOSFET(Q1
)(Q2
)，當作「控制電池」(2)、並有至少一第二MOSFET(Q3
)(Q4
)(Q5
)(Q6
)，當作功率電池(3)，它們各具有一閘極端子G、一源極端子S、一汲極端子D，其中--所有(Q1
)(Q2
)(Q3
)(Q4
)(Q5
)(Q6
)的源極端子(S)互相連接，且與晶片(5)的第一端子(10)接觸，--至少該當作功率電池(3)用的第二MOSFET(Q3
)(Q4
)(Q5
)(Q6
)的汲極端子(D)與晶片(5)的第二端子(12)接觸，--所有MOSFET(Q1
)(Q2
)(Q3
)(Q4
)(Q5
)(Q6
)的閘極端子G互相連接且與晶片(5)的第三端子(14)接觸，--至少該當作控制電池用的第一MOSFET(Q1
)(Q2
)的閘極端子G與汲極端子D互相連接。
為了與第三端子(14)接觸，故設有控制線路(40)。在此設置中，可利用至少該第一MOSFET(Q1
)(Q2
)(控制電池)確保該至少第二MOSFET(Q3
)(Q4
)(Q5
)(Q6
)(功率電池)能確實控制。
如果至少該第一MOSFET(Q1
)(Q2
)的閘極端子(D)及汲極端子(Q1
)(Q2
)利用一金屬連接線(40)(42)將之互相連接，則甚有利。在需要時，可如圖4a所示設一中間絕緣器(41)供該金屬連線(40)之用。
利用上述MOSFET(Q1
)(Q2
)(Q3
)(Q4
)(Q5
)(Q6
)的設置，在該至少第一MOSFET(Q1
)(Q2
)的汲極端子D與閘極端子G之間有短路。這種電路方式相當於習知之鏡電流電路(例如DE 34 19 664 C2或EP 0 346 978 B1所述者)。然而此鏡電流電路依這些文獻，並不用雙極電晶體構成(亦即沒有設場效電晶體)。此外在DE 100 60 842 C1發表一種具MOSFET的鏡電流電路，但其中未提到將此裝置設在一個具有三個端子(10)(12)(14)的晶片上，並形成本案申請專利範圍第1項的端子的導電連接。
因此先前技術的鏡電流電路未用於將MOSFET作安全的控制或切換。反而是在這些文獻中提到，用該鏡電流電路在一輸出分枝電路中產生一股電流，它儘量準確地與輸入分枝電路中流動的一電流成比例。因此使電流的強度能傳到(即反映到)該電路中其他位置，在先前技術中，該電路的技術動機與本案的技術動機明顯不同。
這種MOSFET裝置可確保確實的OFF，這點可利用以
下說明了解：首先假設一種情形：在晶片(5)的第一端子(10)及一外接線(Beschaltung)之間沒有連接或斷路。如此，晶片(5)與接地之間沒有連接，因此整個晶片(5)中沒有電流流動。如果在晶片(5)第二端子(12)與該外接、之間沒有連接，則功率電池中沒有電流流動，因此電晶體不會發生損壞。往往還可利用晶片(5)的第三端子(14)作阻斷。最後，如果假設，在晶片(5)第三端子(14)與外接線之間沒有連接，則儲存在閘極電極(26)上的電荷經控制線路(40)放電，因為後者仍導通(只要在電晶體閘極端子G上的電壓夠高或保持夠高)。但這點只要有充分電荷在閘極電極(26)上就可以確保達成。由於所有電晶體在閘極端子G與源極端子S之間有相同電壓，且有相同臨限電壓，因此該閘極端子G與源極端子S之間的電容(40)放電後，所有電晶體都斷路。
總括可確知，在所有三個圖示的情形，該MOSFET都能可靠地控制或OFF。
基本上，所示裝置可用所有習知種類的MOSFET。但較佳者為垂直的MOSFET，除了自動斷路的MOSFET(電荷增加型)也可使用自動導通的MOSFET(電荷減少型)。
依圖3，宜至少將一個第一MOSFET(Q1
)(Q2
)與其他第一MOSFET(Q2
)(Q1
)並聯，以形成其他「控制電池」(2)。
同樣地，宜將至少一個第二MOSFET(Q3
)(Q4
)(Q5
)(Q6
)與另一第二MOSFET(Q4
)(Q5
)(Q6
)(Q3
)並聯，以形成其他功率電池(3)。
(1)‧‧‧MOS場效電晶體(金屬氧化物半導體場效電晶體)的裝置
(2)‧‧‧控制電池
(3)‧‧‧功率電池
(5)‧‧‧晶片
(10)‧‧‧第一端子
(12)‧‧‧第二端子
(14)‧‧‧第三端子
(20)‧‧‧汲極區域
(22)‧‧‧通道區域
(24)‧‧‧源極區域
(26)‧‧‧閘極區域
(30)‧‧‧絕緣件
(32)‧‧‧源極電極
(40)‧‧‧第一寄生電容
(42)‧‧‧第二寄生電容
(Q1
)(Q2
)‧‧‧第一MOSFET
(Q3
)(Q4
)(Q5
)(Q6
)‧‧‧第二MOSFET
(G)‧‧‧閘極端子
(D)‧‧‧汲極端子
(S)‧‧‧源極端子
圖1係一垂直MOSFET的構造，圖2係具有寄生電容的MOSFET構造，圖3係在一晶上的MOSFET的設置，圖4a與4b各為該MOSFET的構造，具有汲極端子D與閘極子G之間的金屬連接線。
(1)‧‧‧MOS場效電晶體(金屬氧化物半導體場效電晶體)的裝置
(2)‧‧‧控制電池
(3)‧‧‧功率電池
(5)‧‧‧晶片
(10)‧‧‧第一端子
(12)‧‧‧第二端子
(14)‧‧‧第三端子
(40)‧‧‧第一寄生電容
Claims (7)
- 一種數個MOS場效電晶體(金屬氧化物半導體場效電晶體)的裝置(1)，設在一晶片(5)上，該晶片(5)具有一第一端子(10)、一第二端子(12)及一第三端子(14)，該晶片(5)有至少一第一MOS場效電晶體(Q1 )(Q2 )，當作「控制電池」(2)，及有至少一第二MOS場效電晶體(Q3 )(Q4 )(Q5 )(Q6 )當作功率電池(3)，後者具有各一閘極端子(G)、一源極端子(S)、及一汲極端子(D)，其中--所有MOS場效電晶體(Q1 )(Q2 )(Q3 )(Q4 )(Q5 )(Q6 )的源極端子(S)互相連接且和晶片(5)的第一端子(10)接觸，--該至少一個當作功率電池(3)的第二場效電晶體(Q3 )(Q4 )(Q5 )(Q6 )的汲極端子(D)與晶片(5)的第二端子(12)接觸，--所有MOS場效電晶體(Q1 )(Q2 )(Q3 )(Q4 )(Q5 )(Q6 )的閘極端子(G)互相連接並與晶片(5)的第三端子(14)接觸，且--該至少一個當作「控制電池」用的MOS場效電晶體(Q1 )(Q2 )的閘極端子(G)與汲極端子(D)互相連接。
- 如申請專利範圍第1項之裝置，其中：該至少一第一MOSFET(Q1 )(Q2 )的閘極端子G與源極端子D利用至少一金屬連接部(40)(42)互相連接。
- 如申請專利範圍第2項之裝置，其中：設有一中間絕緣器(41)以供該金屬連接部(40)之用。
- 如申請專利範圍第1或第2項之裝置，其中：設有自動斷路的MOSFET(Q1 )(Q2 )(Q3 )(Q4 )(Q5 )(Q6 )。
- 如申請專利範圍第1或第2項之裝置，其中：該至少一第一MOSFET(Q1 )(Q2 )與另一第一MOSFET(Q2 )(Q1 )並聯以形成控制電池(2)。
- 如申請專利範圍第1或第2項之裝置，其中：該至少一第二MOSFET(Q3 )(Q4 )(Q5 )(Q6 )與另一第二MOSFET(Q4 )(Q5 )(Q6 )(Q3 )並聯以形成功率電池(3)。
- 如申請專利範圍第1或第2項之裝置，其中：設有垂直的MOSFET(Q1 )(Q2 )(Q3 )(Q4 )(Q5 )(Q6 )。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE102005019157A DE102005019157A1 (de) | 2005-04-25 | 2005-04-25 | Anordnung von MOSFETs zur Steuerung von demselben |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200705605A TW200705605A (en) | 2007-02-01 |
| TWI385761B true TWI385761B (zh) | 2013-02-11 |
Family
ID=36216790
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW095114033A TWI385761B (zh) | 2005-04-25 | 2006-04-20 | Ｍｏｓ場效電晶體裝置 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US8338891B2 (zh) |
| EP (1) | EP1878059B1 (zh) |
| JP (1) | JP4988707B2 (zh) |
| KR (1) | KR101006339B1 (zh) |
| DE (1) | DE102005019157A1 (zh) |
| TW (1) | TWI385761B (zh) |
| WO (1) | WO2006114344A1 (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6222710B1 (en) * | 1997-09-12 | 2001-04-24 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
| US20020088989A1 (en) * | 1997-09-10 | 2002-07-11 | Samsung Electronics Co., Ltd. | MOS control diode and method for manufacturing the same |
| US6867103B1 (en) * | 2002-05-24 | 2005-03-15 | Taiwan Semiconductor Manufacturing Company | Method of fabricating an ESD device on SOI |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH069326B2 (ja) | 1983-05-26 | 1994-02-02 | ソニー株式会社 | カレントミラー回路 |
| JPS62256475A (ja) * | 1986-04-28 | 1987-11-09 | Nec Corp | 縦型電界効果トランジスタ |
| US4894622A (en) | 1988-06-15 | 1990-01-16 | U.S. Philips Corporation | Integrated current-mirror arrangement comprising vertical transistors |
| JPH0812920B2 (ja) | 1989-02-06 | 1996-02-07 | 富士電機株式会社 | 横型伝導度変調型ｍｏｓｆｅｔおよびその制御方法 |
| JP2715399B2 (ja) * | 1990-07-30 | 1998-02-18 | 株式会社デンソー | 電力用半導体装置 |
| JP3167457B2 (ja) | 1992-10-22 | 2001-05-21 | 株式会社東芝 | 半導体装置 |
| US5506421A (en) | 1992-11-24 | 1996-04-09 | Cree Research, Inc. | Power MOSFET in silicon carbide |
| JPH0837284A (ja) | 1994-07-21 | 1996-02-06 | Nippondenso Co Ltd | 半導体集積回路装置 |
| DE4444623A1 (de) * | 1994-12-14 | 1996-06-27 | Siemens Ag | Schaltungsanordnung zur Laststromregelung eines Leistungs-MOSFET |
| DE19918028A1 (de) | 1999-04-21 | 2000-11-02 | Siemens Ag | Halbleiter-Bauelement |
| JP3444263B2 (ja) * | 2000-03-30 | 2003-09-08 | 株式会社日立製作所 | 制御回路内蔵絶縁ゲート半導体装置 |
| US6649975B2 (en) * | 2000-11-16 | 2003-11-18 | Silicon Semiconductor Corporation | Vertical power devices having trench-based electrodes therein |
| DE10060842C2 (de) | 2000-12-07 | 2002-11-28 | Texas Instruments Deutschland | Stromspiegelschaltung |
| JP2003243512A (ja) * | 2002-02-14 | 2003-08-29 | Hitachi Ltd | 静電破壊保護回路 |
| JP4682501B2 (ja) * | 2003-08-28 | 2011-05-11 | サンケン電気株式会社 | 絶縁ゲート型半導体素子およびこれを備えた半導体集積回路装置 |
-
2005
- 2005-04-25 DE DE102005019157A patent/DE102005019157A1/de not_active Withdrawn
-
2006
- 2006-02-24 EP EP06708511.8A patent/EP1878059B1/de not_active Not-in-force
- 2006-02-24 KR KR1020077024570A patent/KR101006339B1/ko not_active IP Right Cessation
- 2006-02-24 WO PCT/EP2006/060268 patent/WO2006114344A1/de active Application Filing
- 2006-02-24 JP JP2008508174A patent/JP4988707B2/ja not_active Expired - Fee Related
- 2006-02-24 US US11/919,032 patent/US8338891B2/en not_active Expired - Fee Related
- 2006-04-20 TW TW095114033A patent/TWI385761B/zh not_active IP Right Cessation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020088989A1 (en) * | 1997-09-10 | 2002-07-11 | Samsung Electronics Co., Ltd. | MOS control diode and method for manufacturing the same |
| US6222710B1 (en) * | 1997-09-12 | 2001-04-24 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
| US6867103B1 (en) * | 2002-05-24 | 2005-03-15 | Taiwan Semiconductor Manufacturing Company | Method of fabricating an ESD device on SOI |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101006339B1 (ko) | 2011-01-10 |
| TW200705605A (en) | 2007-02-01 |
| KR20080004519A (ko) | 2008-01-09 |
| EP1878059A1 (de) | 2008-01-16 |
| JP4988707B2 (ja) | 2012-08-01 |
| US8338891B2 (en) | 2012-12-25 |
| JP2008538862A (ja) | 2008-11-06 |
| EP1878059B1 (de) | 2017-10-11 |
| WO2006114344A1 (de) | 2006-11-02 |
| US20090212367A1 (en) | 2009-08-27 |
| DE102005019157A1 (de) | 2006-10-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100643831B1 (ko) | 반도체 장치 | |
| US8084812B2 (en) | Bidirectional semiconductor device, method of fabricating the same, and semiconductor device incorporating the same | |
| CN101826794B (zh) | 逆流防止电路以及电源切换装置 | |
| US8461670B2 (en) | Semiconductor component and method of manufacture | |
| EP0892438B1 (en) | Solid-state relay | |
| TW201807806A (zh) | 具有叉指狀背對背mosfet的器件結構 | |
| CN101132024B (zh) | 绝缘栅型半导体装置 | |
| US8097945B2 (en) | Bi-directional, reverse blocking battery switch | |
| US6759692B1 (en) | Gate driver with level shift circuit | |
| US9509228B2 (en) | Rectifier circuit with a voltage sensor | |
| US20100001314A1 (en) | Bidirectional switch having control gate embedded in semiconductor substrate and semiconductor device | |
| US20140239413A1 (en) | Power electronic device | |
| US8008687B2 (en) | Electrostatic discharge protection device | |
| TWI385761B (zh) | Ｍｏｓ場效電晶體裝置 | |
| US6664629B2 (en) | Semiconductor device | |
| US7034344B2 (en) | Integrated semiconductor power device for multiple battery systems | |
| US6940128B1 (en) | Semiconductor device for power MOS transistor module | |
| JP2021119624A (ja) | 半導体装置及び制御システム | |
| US6201263B1 (en) | Semiconductor device | |
| KR200230399Y1 (ko) | 전력용 반도체 모듈 | |
| CN111628002A (zh) | 一种mos管 | |
| CN117878119A (zh) | 一种开关半导体结构和功率开关器件 | |
| KR200257329Y1 (ko) | 전력용 반도체 모듈의 전극 단자 연결 구조 | |
| CN101180735A (zh) | 场效应晶体管 | |
| KR20010017814A (ko) | 소이 구조를 갖는 반도체 집적 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |