CN101132011A - 阵列基板及其制造方法和具有阵列基板的显示器件 - Google Patents

阵列基板及其制造方法和具有阵列基板的显示器件 Download PDF

Info

Publication number
CN101132011A
CN101132011A CNA2007101526391A CN200710152639A CN101132011A CN 101132011 A CN101132011 A CN 101132011A CN A2007101526391 A CNA2007101526391 A CN A2007101526391A CN 200710152639 A CN200710152639 A CN 200710152639A CN 101132011 A CN101132011 A CN 101132011A
Authority
CN
China
Prior art keywords
layer
electrode
pattern
copper
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007101526391A
Other languages
English (en)
Inventor
李制勋
金度贤
李殷国
郑敞午
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN101132011A publication Critical patent/CN101132011A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Liquid Crystal (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本发明涉及一种阵列基板，包括开关元件、信号传输线、钝化层和像素电极。开关元件设置在绝缘基板上。信号传输线连接到开关元件，并包括阻挡层、导电线和氮化铜层。阻挡层设置在绝缘基板上。导电线设置在阻挡层上，并且包括铜或者铜合金。氮化铜层覆盖导电线。钝化层覆盖开关元件和信号传输线并具有接触孔，通过该接触孔部分地露出开关元件的漏电极。像素电极设置在绝缘基板上，并通过接触孔连接到开关元件的漏电极。本发明还涉及具有阵列基板的显示器件以及制造阵列基板的方法。

Description

阵列基板及其制造方法和具有阵列基板的显示器件
技术领域
本发明涉及阵列基板、包括阵列基板的显示器件和制造阵列基板的方法。更具体地，本发明涉及能够减少线电阻和线缺陷发生的阵列基板、包括这种阵列基板的显示器件，以及制造这种阵列基板的简化方法。
背景技术
平板显示器件的阵列基板包括用于传输信号的各种各样的线，其通过薄膜沉积工艺形成。
在平板显示器件中，增加了线的长度，且减少了线的厚度，因此增加了线的电阻。
此外，线与绝缘基板、绝缘层、氧气等等化学反应，因此线的电阻大大增加。因此，图像显示质量下降。
而且，当蚀刻金属层来形成线时，金属层的蚀刻均匀性可下降，其可恶化线的蚀刻外形。
发明内容
本发明提供了能够降低线电阻和线缺陷发生的阵列基板。
本发明还提供了包括上述阵列基板的显示器件。
本发明还提供了制造阵列基板的简化方法。
本发明公开了一种阵列基板，包括开关元件、信号传输线、钝化层和像素电极。开关元件在绝缘基板上。信号传输线连接到开关元件，并且包括阻挡层、导电线和氮化铜层。阻挡层在绝缘基板上。导电线在阻挡层上，并且包括铜或者铜合金。氮化铜层覆盖导电线。钝化层覆盖开关元件和信号传输线，并且包括接触孔，通过这个接触孔，部分地露出开关元件的漏电极。像素电极在绝缘基板上，并且通过接触孔连接至开关元件的漏电极。
本发明还公开了一种显示器件，包括开关元件、信号传输线、像素电极、钝化层、液晶层、对立电极和对立绝缘基板。开关元件在绝缘基板上。信号传输线连接到开关元件。信号传输线包括阻挡层、导电线和氮化铜层。阻挡层在绝缘基板上。导电线在阻挡层上，并且包括铜或者铜合金。氮化铜层覆盖导电线。像素电极在绝缘基板上，并连接到开关元件的漏电极。钝化层覆盖开关元件和信号传输线。液晶层在钝化层上。对立电极在液晶层上，并面对像素电极。对立绝缘基板在对立电极上，并面对绝缘基板。
本发明还公开了一种制造阵列基板的方法，提供如下。阻挡层形成在绝缘基板上。栅线和栅电极形成在阻挡层上。栅线包括铜或者铜合金，并且栅电极连接到栅线。氮等离子体施加到栅线和栅电极。栅绝缘层沉积在绝缘基板上以覆盖栅线和栅电极。数据线、连接到数据线的源电极、与源电极隔开的漏电极以及半导体图案形成在栅绝缘层上。源电极连接到数据线，并且漏电极与源电极隔开。半导体图案在源电极和漏电极之间的栅电极上。
本发明公开了另一种制造阵列基板的方法，提供如下。栅线、栅电极和栅绝缘层形成在绝缘基板上。栅电极连接到栅线。栅绝缘层覆盖栅线和栅电极。半导体图案形成在相应于栅电极的栅绝缘层上。数据线、源电极和漏电极形成在栅绝缘层上。数据线包括铜或者铜合金。源电极连接到数据线。漏电极与源电极关于半导体图案隔开。氮化物等离子体施加到数据线、源电极和漏电极。钝化层沉积在栅绝缘层上以覆盖半导体图案、数据线、源电极和漏电极。
本发明还公开了另一种制造阵列基板的方法，提供如下。第一阻挡层、第一导电层和第一氮化铜层顺序地沉积在绝缘基板上。第一导电层包括铜或者铜合金。第一阻挡层、第一导电层和第一氮化铜层形成图案，以形成栅线和连接到栅线的栅电极。栅绝缘层沉积在绝缘基板上以覆盖栅线和栅电极。数据线、源电极、漏电极和半导体图案形成在栅绝缘层上。源电极连接到数据线，并且漏电极与源电极隔开。半导体图案在源电极和漏电极之间的栅电极上。
本发明还公开了另一种制造阵列基板的方法，提供如下。阻挡层形成在绝缘基板上。栅线和栅电极形成在阻挡层上。栅线包括铜或者铜合金，并且栅电极连接到栅线。氢等离子体施加到栅线和栅电极。第一气体混合物注入到腔体内，以在绝缘基板上形成第一栅绝缘层。第一气体混合物包括硅烷气、氮气和氨气。在第一气体混合物中，硅烷气的量在体积上不超过6.43％左右。第二气体混合物注入到腔体内，以在绝缘基板上形成第二栅绝缘层。第二气体混合物包括硅烷气、氮气和氨气。在第二气体混合物中，硅烷气的量在体积上不少于6.43％左右。第三气体混合物注入到腔体内，以在绝缘基板上形成第三栅绝缘层。第三气体混合物包括硅烷气、氮气和氨气。在第三气体混合物中，硅烷气的量在体积上不超过6.43％左右。数据线、源电极、漏电极和半导体图案形成在第三栅绝缘层上。源电极连接到数据线，且漏电极与源电极隔开。半导体图案在源电极和漏电极之间的栅电极上。
可以理解，上述总的描述以及下面的详细描述是示范性的和解释性的，并且旨在提供本发明权利要求的进一步解释。
附图说明
随后的附图用来提供本发明进一步的理解，它们被结合进说明书中并组成说明书的一部分，说明本发明的示范性实施例，并与说明书一起来解释本发明的原理。
图1表示按照本发明一个示范性实施例的阵列基板的平面图。
图2是沿图1中I-I’线的横截面图。
图3是表示图2中‘A’部分的放大横截面图。
图4是沿图1中II-II’线的横截面图。
图5、图6、图7、图8、图9、图10、图11、图12、图13、图14、图15、图16、图17、图18和图19是表示制造图1的阵列基板的方法的横截面图。
图20表示按照本发明另一个示范性实施例的显示器件的横截面图。
图21表示按照本发明另一个实施例的阵列基板的横截面图。
图22、图23、图24、图25和图26表示制造图21中所示的阵列基板的方法的横截面图。
图27表示按照本发明另一个示范性实施例的阵列基板的横截面图。
图28表示按照本发明另一个示范性实施例的阵列基板的横截面图。
图29表示按照本发明另一个示范性实施例的显示器件的横截面图。
具体实施方式
在下文中，将参考附图更充分地描述本发明，附图中表示了本发明的实施例。然而，本发明可以以很多不同的形式体现，其不应该解释为限于在此提出的实施例。而且，提供这些实施例以便本公开将彻底和完整，并将向本领域技术人员完全传达本发明的范围。在附图中，为了清晰，层和区域的尺寸和相对尺寸可能被夸大。
可以理解，当元件或者层被称为在另一个元件或者层“上”、“连接到”或者“耦合到”另一个元件或者层时，其可以直接在另一个元件或层上、直接连接到或者直接耦合到另一个元件或者层，或者可以存在介于中间的元件或者层。相反，当元件被称为  “直接”在另一个元件或者层“上”、“直接连接到”或者“直接耦合到”另一元件或层时，此处没有介于中间的元件或者层存在。全文中相同的数字指代相同的元件。如在此使用的，术语“和/或”包括一个或者多个相关列出项目的任何和所有结合。
可以理解，虽然术语第一、第二和第三等等可以在此用于描述各种不同元件、部件、区域、层和/或部分，这些元件、部件、区域、层和/或部分不应该受这些术语限制。这些术语仅仅用于区分一个元件、部件、区域、层或者部分与另一个区域、层或者部分。这样，下面讨论的第一元件、部件、区域、层或者部分，可以称之为第二元件、部件、区域、层或者部分，而没有脱离本发明的教导。
空间相关术语，例如“下面”、“下方”、“下”、“上方”、“上”等等，可以在此用于使说明书容易地描述在附图中表示的一个元件或特征与另一个元件或者特征的关系。可以理解，空间相关术语想要包含除了在图中所绘的方向之外的器件在使用中或者操作中的不同方向。例如，如果附图中的器件被翻转，被描述为在其它元件或者特征“下方”或者“下面”的元件将在其它元件或者特征“上方”。这样，示范性的术语“下方”能够包括上方和下方两种方向。另外，器件可以有其它取向(旋转90度或者在其它方向)以及相应解释在此使用的空间相对描述符。
此处使用的术语仅仅用于描述特殊实施例的目的，而不旨在限制本发明。如在这里使用的单数形式“一”和“该”，也旨在包括复数形式，除非上下文清楚地指示另外的意思。可以进一步理解，术语“包括”，当用于说明书中时，表明指定特征、整体(integer)、步骤、操作、元件和/或部件的存在，但是不排除一个或者多个其它特征、整体、步骤、操作、元件、部件和/或它们的组的存在或者增加。
在此参考横截面图描述的本发明的实施例是本发明理想化实施例(和中间结构)的示意图。因此，可以预期由于例如制造技术和/或公差引起的图示的形状的变化。这样，本发明的实施例不应该解释为限于在此说明的特殊的区域形状，而是包括例如产生于制造的形状的偏差。例如，图示为矩形的注入区域，将典型地在其边缘具有圆形的或者弯曲特征和/或注入浓度的梯度，而不是从注入到非注入区域的二元变化。同样地，由注入形成的埋入区域可以导致在埋入区域和通过其发生注入的表面之间的区域中的一些注入。这样，图中表示的区域本质上是示意性的，且它们的形状不旨在表示器件区域的真实形状，并且不旨在限制本发明的范围。
除非另有限定，在此使用的所有的术语(包括技术和科学术语)与本发明所属领域的技术人员所理解的具有相同的意思。可以进一步理解，这些术语，例如那些在一般使用的词典中限定的术语，应该解释为具有与它们在相关技术背景下一致的意思，将不会解释为理想化或过度正式的意义，除非在这里如此界定。
在下文中，将参考附图详细描述本发明。
图1表示按照本发明一个示范性实施例的阵列基板的平面图。图2是沿图1中I-I’线的横截面图。图3是表示图2中‘A’部分的放大横截面图。图4是沿图1中II-II’线的横截面图。
参考图1、图2和图4，阵列基板包括绝缘基板120、栅线131、数据线133、栅绝缘层126、钝化层116和像素电极112。可选择地，阵列基板可以包括多个栅线、多个数据线和多个像素电极。
绝缘基板120可以包括传输光的透明玻璃。绝缘基板120可以不包括碱离子。当绝缘基板120包括碱离子，碱离子可以溶解在液晶层中(未示出)且可以减小液晶层的电阻，其可以降低图像显示质量以及密封剂(未示出)和绝缘基板120之间的粘着强度。此外，可以恶化薄膜晶体管的特性。
绝缘基板120还可以包括透光的高分子聚合物。可以包括在绝缘基板120中的透光高分子聚合物的例子，包括三乙酰纤维素(TAC)、聚碳酸酯(PC)、聚醚砜(PES)、聚对苯二甲酸乙二酯(PET)、聚乙烯萘盐(PEN)、聚乙烯醇(PVA)、聚甲基丙烯酸甲酯(PMMA)、环烯烃聚合物(COP)以及它们的组合。
绝缘基板120可以是光各向同性。可选择地，绝缘基板120可以是光各向异性。
栅线131设置在绝缘基板120上。栅线131包括栅阻挡层131a、栅导电层131b和栅氮化铜层131c。
栅阻挡层131a设置在绝缘基板120上。栅阻挡层131a增加了栅线131和绝缘基板120之间的粘着强度。可以用于栅阻挡层131a的阻挡材料的例子包括钼(Mo)、钼-钛(Mo-Ti)合金、钼-钨(Mo-W)合金、钼-铬(Mo-Cr)合金、钼-铌(Mo-Nb)合金，以及它们的组合。氮化铜可以设置在栅阻挡层131a的侧表面上。
栅导电层131b设置在栅阻挡层131a上。栅导电层131b可以包括铜或者铜合金。当栅导电层131b包括铜时，栅导电层131b的电阻是大约2.1μΩcm至大约2.3μΩcm。这样，栅导电层131b的电阻比铝层的小30％左右，铝层具有大约3.1μΩcm的电阻。此外，栅导电层131b具有比铝层低的电迁移。
栅氮化铜层131c设置在栅导电层131b的上表面和侧表面上。栅氮化铜层131c包括氮化铜。氮化物等离子体可以注入铜线内以形成栅氮化铜层131c。可以注入铜线内的氮化物等离子体的例子包括氨(NH3)等离子体、氮(N2)等离子体，以及它们的组合。
栅氮化铜层131c防止栅导电层131b的铜与例如氧和硅的杂质混合。此外，栅氮化铜层131c具有比栅导电层131b大的蚀刻耐受性，因此可以在例如蚀刻工艺或者剥离工艺的随后的工艺中保护栅导电层131b。
薄膜晶体管155的栅电极118设置在绝缘基板120上。栅电极118可以包括铜或者铜合金。栅电极118可以形成在与栅线131基本上相同的层上。栅电极118包括栅阻挡图案118a、栅导电图案118b和栅氮化铜图案118c。
栅阻挡图案118a设置在绝缘基板120上。栅阻挡图案118a可以包括钼(Mo)、钼-钛(Mo-Ti)合金、钼-钨(Mo-W)合金、钼-铬(Mo-Cr)合金、钼-铌(Mo-Nb)合金，以及它们的组合。例如，栅阻挡层图案118a可以包括与栅线131的栅阻挡层131a基本上相同的材料。
栅导电图案118b设置在栅阻挡图案118a上。栅导电图案118b可以包括铜或者铜合金。例如，栅导电层118b可以包括与栅线131的栅导电层131b基本上相同的材料。
栅氮化铜图案118c设置在栅导电图案118b的上表面和侧表面上。氮化铜图案118c可以包括氮化铜。例如，栅氮化铜图案118c可以包括与栅线131的栅氮化铜层131c基本上相同的材料。
栅绝缘层126设置在绝缘基板120上，以覆盖栅线131和栅电极118。
参考图3，栅绝缘层126包括第一栅绝缘层126a、第二栅绝缘层126b和第三栅绝缘层126c。栅绝缘层126可以通过使用硅烷气和氮化物混合物气体的化学气相沉积(CVD)方法形成。化学气相沉积方法可以是等离子体增强化学气相沉积(PECVD)方法。氮化物混合物气体可以包括氮(N2)气、氨(NH3)气，以及它们的组合。
第一栅绝缘层126a设置在其上形成有栅线131和栅电极118的绝缘基板120上。第一栅绝缘层126a可以包括低密度氮化硅，并且第一栅绝缘层126a的密度可以是低的。第一气体混合物中硅烷气的量在体积上可以不超过6.43％左右。硅原子可与氮原子在低密度氮化硅中牢固的结合。例如，可俘获电子的悬空键的数量在低密度氮化硅中可以减少，其可以降低沉积速度。此外，低密度氮化硅的表面结构可以是密集的，这使得其是好的电绝缘材料。
第二栅绝缘层126b设置在第一栅绝缘层126a上，且可以包括高密度氮化硅。第二栅绝缘层126b的密度可以比第一栅绝缘层126a的密度高。在第二气体混合物中硅烷气体的量在体积上可不少于6.43％左右。第二气体混合物可以比第一气体混合物包括更多的硅烷气体。高密度氮化硅中硅原子可与氮原子松散地结合。例如，在高密度氮化硅中的悬空键的数目可以增加，以便可将电子俘获在悬空键内。高密度氮化硅的沉积速度可以比低密度氮化硅的沉积速度快。此外，高密度氮化硅的表面结构可以是松散的，和高密度氮化硅可比低密度氮化硅的电绝缘性差。
第三栅绝缘层126c设置在第二栅绝缘层126b上，且可以包括与第一栅绝缘层126a基本上相同的低密度氮化硅。由于第三栅绝缘层126c包括与第一栅绝缘层126a基本上相同的材料，将省略关于上面元件的任何进一步的解释。当第三栅绝缘层126c包括低密度氮化硅，可以提高半导体图案137的非晶硅图案137a的电特性。
第一栅绝缘层126a的氮密度可比第二栅绝缘层126b的氮密度高，以便栅线131和栅电极118中的铜原子可以不与硅原子结合。第二栅绝缘层126b的沉积速度可比第一栅绝缘层126a快，因此减少了阵列基板的制造时间。第三栅绝缘层126c可以具有更密集的结构，且因此比第二栅绝缘层126b具有更安全的电特性。这样，第三栅绝缘层126c可以提高非晶硅图案137a的电特性。
再次参考图1、图2和图4，薄膜晶体管155的半导体图案137设置在相应于栅电极118的栅绝缘层126上。半导体图案137包括非晶硅图案137a和n+非晶硅图案137b。
非晶硅图案137a设置在相应于栅电极118的栅绝缘层126上。非晶硅图案137a可包括下部非晶硅图案(未示出)和上部非晶硅图案(未示出)。下部非晶硅图案与上部非晶硅图案相比，可在较高的温度以较慢的速度沉积，以便具有比上部非晶硅图案更密集的结构。
当电场施加在栅电极118和源电极117之间，在邻近栅绝缘层126的下部非晶硅图案中形成了沟道。图1、图2、图3和图4中，下部非晶硅图案具有比上部非晶硅图案更密集的结构，且因此，在下部非晶硅图案中俘获电子的悬空键的数目较少。这样，可以提高半导体图案137的电特性。此外，上部非晶硅图案的沉积速度可比下部非晶硅图案的速度快，这可以减少制造时间。
n+非晶硅图案137b包括第一图案和第二图案。第一和第二图案在非晶硅图案137a上彼此隔开。
数据线133设置在栅绝缘层126上。数据线133包括数据阻挡层133a、数据导电层133b以及数据氮化铜层133c。
数据阻挡层133a在栅绝缘层126、非晶硅图案137a和n+非晶硅图案137b上。数据阻挡层133a防止栅绝缘层126的硅原子扩散到数据导电层133b中，这可以防止数据导电层133b的电阻增加。可包括在数据阻挡层133a中的导电材料的例子包括钼(Mo)、钼-钛(Mo-Ti)合金、钼-钨(Mo-W)合金、钼-铬(Mo-Cr)合金、钼-铌(Mo-Nb)合金，以及它们的组合。金属氮化物层可以形成在数据阻挡层133a的侧表面上。
数据导电层133b设置在数据阻挡层133a上。数据导电层133b可以包括铜或者铜合金。例如，数据导电层133b可以包括与栅导电层131b基本相同的材料。这样，将省略关于上面元件的任何进一步解释。
数据氮化铜层133c设置在数据导电层133b的上表面和侧表面上。数据氮化铜层133c可以包括与栅氮化铜层131c基本上相同的氮化铜。可选择地，数据氢化铜层可以形成在数据导电层133b的上表面和侧表面上。
薄膜晶体管155的源电极117设置在n+非晶硅图案的第一图案上。源电极117可以包括铜或者铜合金。源电极117可以形成在与数据线133基本上相同的层上。源电极117连接到数据线133，并且包括源阻挡图案117a、源导电图案117b和源氮化铜图案117c。
源阻挡图案117a设置在n+非晶硅图案的第一图案上。源阻挡图案117a可包括导电材料，例如钼(Mo)、钼-钛(Mo-Ti)合金、钼-钨(Mo-W)合金、钼-铬(Mo-Cr)合金、钼-铌(Mo-Nb)合金，以及它们的组合。例如，源阻挡图案117a可以包括与数据线133的数据阻挡层133a基本上相同的材料。
源导电图案117b设置在源阻挡图案117a上。源导电图案117b可包括铜或者铜合金。例如，源导电图案117b可以包括与数据线133的数据导电层133b基本上相同的材料。
源氮化铜图案117c设置在源导电图案117b的上表面和侧表面上。源氮化铜图案117c可以包括氮化铜。例如，源氮化铜图案117c可以包括与数据线133的数据氮化铜层133c基本上相同的材料。
薄膜晶体管155的漏电极119设置在n+非晶硅图案的第二图案上。漏电极119可以包括铜或者铜合金。例如，漏电极119可以形成在与数据线133基本上相同的层上。漏电极119电连接到像素电极112，并且包括漏阻挡图案119a、漏导电图案119b和漏氮化铜图案119c。
漏阻挡图案119a在n+非晶硅图案的第二图案上。漏阻挡图案119a可以包括钼(Mo)、钼-钛(Mo-Ti)合金、钼-钨(Mo-W)合金、钼-铬(Mo-Cr)合金、钼-铌(Mo-Nb)合金，以及它们的组合。例如，漏阻挡图案119a可以包括与数据线133的数据阻挡层133a基本上相同的材料。
漏导电图案119b设置在漏阻挡图案119a上。漏导电图案119b可以包括铜或者铜合金。例如，漏导电图案119b可以包括与数据线133的数据导电层133b基本上相同的材料。
漏氮化铜图案119c设置在漏导电图案119b的上表面和侧表面上。漏氮化铜图案119c可以包括氮化铜。例如，漏氮化铜图案119c可以包括与数据线133的数据氮化铜层133c基本上相同的材料。
钝化层116设置在栅绝缘层126上以覆盖半导体图案137、数据线133、源电极117和漏电极119。钝化层116可以包括氮化硅。可选择地，钝化层116可以具有包括低密度氮化硅层和高密度氮化硅层的双层结构。钝化层116可以具有接触孔151，通过此接触孔部分地露出漏电极119。
像素电极112设置在钝化层116上，并通过接触孔151连接到漏电极119。像素电极112可以包括透明导电材料。可包括在像素电极112中的透明导电材料的例子包括铟锡氧化物(ITO)、铟锌氧化物(IZO)、非晶铟锡氧化物(a-ITO)，以及它们的组合。
按照图1、图2、图3和图4所示的阵列基板，栅线131、栅电极118、数据线133、源电极117和漏电极119分别包括栅氮化铜线131c、栅氮化铜图案118c、数据氮化铜线133c、源氮化铜图案117c和漏氮化铜图案119c，从而降低栅线131、栅电极118、数据线133、源电极117和漏电极119缺陷的发生。此外，栅绝缘层126可以具有三层结构，这可以减少阵列基板的生产时间，并提高阵列基板的非晶硅图案137a的电特性。
图5、图6、图7、图8、图9、图10、图11、图12、图13、图14、图15、图16、图17、图18和图19是表示制造图1所示的阵列基板的方法的横截面图。
参考图1和图5，初栅阻挡层141和初栅导电层142依次形成在绝缘基板120上。氮化铜层(未示出)可通过溅射工艺形成在初栅导电层142上。栅光刻胶膜143涂覆在初栅导电层142上。
栅光刻胶膜143通过栅掩模171曝光。栅掩模171包括光阻断部分171a和透明部分171b。光阻断部分171a相应于栅线131和栅电极118。
参考图1和图6，对曝光的栅光刻胶膜143进行显影，从而在初栅导电层142上形成栅光刻胶图案143a。
参考图1和图7，利用栅光刻胶图案143a作为蚀刻掩模部分地蚀刻初栅导电层142和初栅阻挡层141，从而在绝缘基板120上形成栅阻挡层131a、初栅导电层131d、栅阻挡图案118a和初栅导电图案118d。然后栅光刻胶图案143a从初栅导电层131d和初栅导电图案118c移除。
参考图1和图8，氮化物等离子体施加到绝缘基板120，在基板上形成了初栅导电层131d、栅阻挡层131a、栅阻挡图案118a和初栅导电图案118d。例如，氨气和氮气可以注入腔体(未示出)内，和不少于约300W的电力以不少于大约20秒的时间周期可施加到氨气和氮气。
参考图1和图9，氮化物等离子体188a(图8中所示)注入到初栅导电层131d的上表面和侧表面上，从而在栅阻挡层131a上形成栅导电层131b和栅氮化铜层131c。此外，氮化物等离子体188a也注入到初栅导电图案118d的上表面和侧表面上，从而在栅阻挡图案118a上形成栅导电图案118b和栅氮化铜图案118c。
而且，氧化铜由氮化物等离子体118a转化成氮化铜，该氧化铜可由氧或者水汽形成在初栅导电层131d和初栅导电图案118d的表面上。氮化铜具有比氧化铜更好的电特性和制造特性。例如，氮化铜具有比氧化铜更小的电阻和更大的机械强度。
包括硅烷气体和氮化物混合气体的的气体混合物可以注入到绝缘基板120上，通过化学气相沉积(CVD)方法在该基板上形成了栅电极118、栅线131和栅绝缘层126(图2中所示)。可注入到绝缘基板120上的氮化物混合气体的例子包括氮气、氨气，以及它们的组合。化学气相沉积方法可以是等离子体增强化学气相沉积(PECVD)方法。
图10、图11、图12和图13表示设置图2中所示的栅绝缘层的方法的横截面图。
参考图9和图10，第一气体混合物注射到腔体内。硅烷气体在第一气体混合物中的量在体积上可不多于大约6.43％。电力施加到第一气体混合物以产生低密度氮化硅等离子体189a，其施加到绝缘基板120上，在该基板上形成了栅电极118和栅线131。这样，包括低密度氮化硅的第一栅绝缘层126a(图3中所示)，形成在绝缘基板120上，在该基板120上形成了栅电极118和栅线131。例如，栅绝缘层126可以原位形成在腔体中，在腔体中氮化物等离子体被施加到绝缘基板120。
当第一气体混合物中用于形成第一栅绝缘层126a的硅烷气体的量在体积上不超过约6.43％时，可出现足够的氮原子，用于在硅烷气体中的硅原子与该氮原子反应，因此形成了氮化硅。这样，第一栅绝缘层126a可以具有密集结构，并可以是好的电绝缘体。然而，第一栅绝缘层126a的沉积速度可以被降低。
当在第一气体混合物中用于设置第一栅绝缘层126a的硅烷气体的量在体积上多于6.43％左右时，硅烷气体中的一部分硅原子可不与氮原子反应，且因此，硅原子可与栅线131和栅电极118的铜原子反应，形成了硅铜(CuSi)。硅铜的硅原子可以与硅铜的铜原子分离，并可以注入到栅线131和栅电极118中。当硅原子注入到栅线131和栅电极118中，栅线131和栅电极118的电阻可以大大地增加。然而，在图9和图10中，第一气体混合物中用于形成第一栅绝缘层126a的硅烷气体的量在体积上不超过约6.43％，且因此，栅氮化铜层131c和栅氮化铜图案118c的氮化铜可不与硅原子反应。
在图9和图10中，在第一气体混合物中用于形成第一栅绝缘层126a的硅烷气体的量在体积上大约是2.24％，且施加到腔体的电力大约为900W。此外，第一栅绝缘层126a的厚度不少于10A左右。
参考图9和图11，用于形成第二栅绝缘层126b(图3中所示)的第二气体混合物注入到腔体中。第二气体混合物中的硅烷气体的量在体积上不少于6.43％左右。电力施加到第二气体混合物以产生高密度氮化硅等离子体189b，且高密度氮化硅等离子体189b施加到第一栅绝缘层126a。这样，包括高密度氮化硅的第二栅绝缘层126b(如图3中所示)，设置在第一栅绝缘层126a上。例如，第一栅绝缘层126a和第二栅绝缘层126b可在原位置形成在腔体内。
当在第二气体混合物中用于设置第二栅绝缘层126b的硅烷气体的量在体积上不少于大约6.43％时，硅烷气体中的硅原子与氮化物混合气体中的氮原子可以没有充分地反应。这样，第二栅绝缘层126b可以具有松散的结构，并且第二栅绝缘层126b的绝缘特性可比第一栅绝缘层126a的差，从而第二栅绝缘层126b具有比第一栅绝缘层126a较小的电阻。然而，第二栅绝缘层126b的沉积速度可比第一栅绝缘层126a的沉积速度快。
在图9和图11中，第一栅绝缘层126a可以阻挡硅原子来保护栅电极118和栅线131，尽管在第二气体混合物中用于形成第二栅绝缘层126b的硅烷气体的量在体积上可不少于6.43％左右。这样，硅原子可以没有被注入到栅线131和栅电极118中。
例如，在第二气体混合物中用于形成第二栅绝缘层126b的硅烷气体的量在体积上可以为6.43％左右，且施加到腔体的电力可以大约为1200W。
参考图9和图12，用于形成第三栅绝缘层126c(如图3中所示)的第三气体混合物注入到腔体中。第三气体混合物中的硅烷气体的量在体积上不超过约6.43％。电力施加到第三气体混合物以产生低密度氮化硅等离子体189c，其施加到第二栅绝缘层126b。这样，包括低密度氮化硅的第三栅绝缘层126c，形成在第二栅绝缘层126b上。
当第三气体混合物中用于形成第三栅绝缘层126c的硅烷气体的量在体积上不超过6.43％左右时，第三栅绝缘层126c可以具有密集结构，且可以是好的电绝缘体。然而，第三栅绝缘层126c的沉积速度可以被降低。
在图9和图12中，在第三气体混合物中用于形成第三栅绝缘层126c的硅烷气体的量在体积上可以大约为2.24％，且施加给腔体的电力可以为900W左右。
参考图13和图14，包括第一栅绝缘层126a、第二栅绝缘层126b和第三栅绝缘层126c的栅绝缘层126，形成在绝缘基板120上，在该基板上形成有栅电极118和栅线131。
参考图15，下部非晶硅层(未示出)和上部非晶硅层(未示出)顺序地沉积在栅绝缘层126上。上部非晶硅层可比下部非晶硅层具有更松散的结构。
下部非晶硅层可以低的电力和减少的速度沉积，以便下部非晶硅层可以具有密集的结构和好的电特性。上部非晶硅层可以高的电力和增加的速度沉积，以便上部非晶硅层可以具有松散的结构。例如，下部非晶硅层在电力为150W左右可以形成，和上部非晶硅层在电力为300W左右可以形成。非晶硅层沉积在栅绝缘层126上，并且包括下部非晶硅层和上部非晶硅层。
然后，n+杂质注入到非晶硅层的上部部分以形成n+非晶硅层(未示出)。
n+非晶硅层和非晶硅层被部分地蚀刻以形成初n+非晶硅图案1 37c和非晶硅图案137a。
参考图16，初数据阻挡层(未示出)和初数据导电层(未示出)顺序地形成在栅绝缘层126上。栅绝缘层126包括初n+非晶硅图案137c和非晶硅图案137a。可选择地，氮化铜层(未示出)可以通过溅射工艺沉积在初数据导电层上。数据光刻胶膜(未示出)形成在初数据导电层上。
通过利用数据掩模(未示出)的光刻工艺部分地蚀刻初数据阻挡层和初数据导电层，从而形成数据阻挡层133a、初数据导电层133d、源阻挡图案117a、初源导电图案117d、漏阻挡图案119a和初漏导电图案119d。
氮化物等离子体188b注入到包括初n+非晶硅图案137c、非晶硅图案137a、数据阻挡层133a、初数据导电层133d、源阻挡图案117a、初源导电图案117d、漏阻挡图案119a和初漏导电图案119d的栅绝缘层126上。
参考图16和图17，氮化物等离子体188b注入到初数据导电层133d、初源导电图案117d和初漏导电图案119d的上表面和侧表面上，以形成数据导电层133b、数据氮化铜层133c、源导电图案117b、源氮化铜图案117c、漏导电图案119b和漏氮化铜图案119c。例如，氨气和氮气可以注入到腔体内(未示出)，并可施加约300W的电力给氨气和氮气持续约20秒以上。
参考图17，***在源电极117和漏电极119之间的初n+非晶硅图案137c(图16中所示)利用源电极117和漏电极119作为蚀刻掩模被部分地蚀刻，以形成包括n+非晶硅图案137b和非晶硅图案137a的半导体图案137。
数据氮化铜层133c、源氮化铜图案117c和漏氮化铜图案119c可以分别保护数据线133、源电极117和漏电极119不受用于蚀刻初n+非晶硅图案137c的蚀刻剂的影响。
图15、图16和图17中，半导体图案137、数据线133、源电极117和漏电极119利用两个光掩模形成。可选择地，半导体图案、数据线、源电极和漏电极可以使用一个光掩模形成。
参考图18，钝化层116形成在栅绝缘层126上以覆盖半导体图案137、数据线133、源电极117和漏电极119。例如，硅烷气体和氮化物混合气体可以注入到栅绝缘层126上，且钝化层116通过化学气相沉积(CVD)方法可以形成在栅绝缘层126上。
如图18所示，钝化层116可以包括第一钝化层(未示出)和第二钝化层(未示出)。第二钝化层可设置在第一钝化层上。
第一钝化层可以包括低密度氮化硅。形成第一钝化层的低密度氮化硅的方法与关于图10所述的基本相同。这样，将省略关于上述元件的任何进一步的解释。
第二钝化层可以包括高密度氮化硅。形成第二钝化层的高密度氮化硅的方法与关于图11所述的基本相同。这样，将省略关于上述元件的任何进一步的解释。
在图18中，钝化层116具有包括第一和第二钝化层的双层结构。可选择地，钝化层可以具有单层结构或者包括不少于三层的多层结构。
参考图19，钝化层116可以被部分地蚀刻以形成接触孔151，通过该接触孔部分地露出漏电极119。可选择地，在像素电极112形成后，激光束可以辐射到相应于漏电极119的像素电极112上，以形成接触孔151。
连接到漏电极119的像素电极112形成在钝化层116上，且接触孔151形成在钝化层116中。
按照制造图4、图5、图6、图7、图8、图9、图10、图11、图12、图13、图14、图15、图16、图17、图18和图19的显示基板的方法，可以省略用于保护栅线131、栅电极118、数据线133、源电极117和漏电极119的上部的附加保护层，因此，减少了显示基板的制造时间。
此外，氮化铜层可覆盖数据线133、源电极117和漏电极119的侧表面，以保护数据线133、源电极117和漏电极119不受用于蚀刻初n+非晶硅图案137c的蚀刻剂的影响。
例子1
初栅导电图案188d(图8中所示)由氮化物等离子体或者氢等离子体处理。具有多层结构并且包括低密度氮化硅层和高密度氮化硅层的栅绝缘层沉积在基板上。氮化物等离子体或者氢等离子体由大约600W的电力在约20秒期间内产成。约900W的电力施加到包括硅烷气体和氮化物混合气体的混合气体，且在气体混合物中硅烷气体的量在体积上约为2.24％。约1200W的电力施加到包括硅烷气体和氮化物混合气体的气体混合物，且在气体混合物中硅烷气体的量在体积上约为6.43％。
在氮化物等离子体处理后，当形成第一低密度氮化硅层、高密度氮化硅层和第二低密度氮化硅层时，栅线的电阻是大约2.1μΩcm至2.3μΩcm。
在氢等离子体处理后，当形成第一低密度氮化硅层、高密度氮化硅层和第二低密度氮化硅层时，栅线的电阻是大约2.5μΩcm至2.8μΩcm。
在氮化物等离子体处理后，当形成高密度氮化硅层和低密度氮化硅层时，栅线的电阻是大约2.9μΩcm至3.0μΩcm。
在氢等离子体处理后，当形成高密度氮化硅层和低密度氮化硅层时，栅线的电阻是大约3.0μΩcm至3.1μΩcm。
因此，在氮化物等离子体处理后，当顺序形成第一低密度氮化硅层、高密度氮化硅层和第二低密度氮化硅层时，栅线的电阻减到最小。
图20表示按照本发明另一个示范性实施例的显示器件的横截面图。
参考图20，显示器件包括阵列基板180、对立基板170和液晶层108。图20的阵列基板180与图1、图2、图3和图4的基板相同。这样，相同的附图标记将用于指代相同或者相似的部件，且将省略任何关于上述元件的进一步解释。
对立基板170包括对立绝缘基板100、黑矩阵102b、彩色滤光片104和公共电极106。对立基板170可以进一步包括多个彩色滤光片。
对立绝缘基板100包括透明绝缘材料。可包括在对立绝缘基板100中的透明绝缘材料的例子，包括玻璃、石英和合成树脂。例如，对立绝缘基板100可以包括透明合成树脂。
黑矩阵102在对立绝缘基板100上以阻挡射入液晶不能控制的区域的光。这样，有可能提高显示器件的对比度。
彩色滤光片104处于在其上形成了黑矩阵102的对立绝缘基板100上，以传输具有相应颜色的波长的彩色光。彩色滤光片104相应于阵列基板180的像素电极112。
公共电极106处于在其上形成了黑矩阵102和彩色滤光片104的对立绝缘基板100上。公共电极106包括透明导电材料。透明导电材料的例子包括铟锡氧化物(ITO)、铟锌氧化物(IZO)、非晶铟锡氧化物(a-ITO)，以及它们的组合。
在阵列基板180和对立基板170之间可以***隔离物(未示出)，以保持阵列基板180和对立基板170之间的距离。隔离物可以是粒状隔离物、球形隔离物或者柱状隔离物。
在阵列基板180和对立基板170之间***液晶层108。当在公共电极106和像素电极112之间发生电压差时，在公共电极106和像素电极112之间形成了电场。液晶层108的液晶的取向响应于形成在公共电极106和像素电极112之间的电场而变化。这样，改变了液晶层108的透光度，并显示具有灰度等级的图像。
密封剂(未示出)可以密封阵列基板180和对立基板170之间的液晶层108。
相应地，可以减少图20的显示器件的阵列基板180中缺陷的发生，且可简化阵列基板180的制造工艺。这样，可以提高显示器件的图像显示质量，和可降低显示器件的制造成本。
图21表示按照本发明另一个实施例的阵列基板的横截面图。图21的阵列基板与图1、图2、图3和图4的基板，除了栅线、栅电极、数据线、源电极和漏电极之外，基本相同。这样，相同的附图标记将用于指代相同或者相似的部件，将省略任何关于上述元件的进一步解释。
参考图21，栅线1131设置在绝缘基板120上，且包括栅阻挡层1131a、栅导电层1131b和栅氮化铜层1131c。
栅阻挡层1131a设置在绝缘基板120上。栅阻挡层1131a可以包括钼(Mo)、钼-钛(Mo-Ti)合金、钼-钨(Mo-W)合金、钼-铬(Mo-Cr)合金、钼-铌(Mo-Nb)合金，以及它们的组合。栅阻挡层1131a可以提高栅线1131和绝缘基板120之间的粘着强度。
栅导电层1131b设置在栅阻挡层1131a上。栅导电层1131b可以包括铜或者铜合金。
栅氮化铜层1131c设置在栅导电层1131b的上表面上。栅氮化铜层1131c可以阻止栅导电层1131b的铜与栅绝缘层126的硅结合。栅氮化铜层1131c可以包括氮化铜。例如，栅氮化铜层1131c可以通过在氮气氛中的铜溅射工艺形成。
薄膜晶体管1155的栅电极1118在绝缘基板120上。栅电极1118与栅线1131形成在基本相同的层上，并包括栅阻挡图案1118a、栅导电图案1118b和栅氮化铜图案1118c。
栅阻挡图案1118a设置在绝缘基板120上。栅阻挡图案1118a可以包括与栅线1131的栅阻挡层1131a基本相同的材料。
栅导电图案1118b设置在栅阻挡图案1118a上。栅导电图案1118b可以包括铜或者铜合金。例如栅导电图案1118b可以包括与栅线1131的栅导电层1131b基本上相同的材料。
栅氮化铜图案1118c设置在栅导电图案1118b的上表面上。栅氮化铜图案1118c可以包括氮化铜。例如，栅氮化铜图案1118c可以包括与栅线1131的栅氮化铜层1131c基本上相同的材料。
数据线1133设置在栅绝缘层126上。数据线1133包括数据阻挡层1133a、数据导电层1133b和数据氮化铜层1133c。
数据阻挡层1133a设置在栅绝缘层126、非晶硅图案137a以及n+非晶硅图案137b上。数据阻挡层1133a防止栅绝缘层126的硅原子扩散进数据导电层1133b。
数据导电层1133b设置在数据阻挡层1133a上。数据导电层1133b可以包括铜或者铜合金。例如，数据导电层1133b可以包括与栅导电层1131b基本相同的材料。这样，将省略关于上述元件任何进一步的解释。
数据氮化铜层1133c形成在数据导电层1133b的上表面上。数据氮化铜层1133c可以包括氮化铜。例如，数据氮化铜层1133c可以包括与栅氮化铜层1131c基本相同的氮化铜。
薄膜晶体管1155的源电极1117在n+非晶硅图案的第一图案上。源电极1117可以包括铜或者铜合金。例如，源电极1117可以形成在与数据线1133基本相同的层上。源电极1117连接到数据线1133，并且包括源阻挡图案1117a、源导电图案1117b和源氮化铜图案1117c。
源阻挡图案1117a在n+非晶硅图案的第一图案上。源阻挡图案1117a可以包括与数据线1133的数据阻挡层1133a基本相同的材料。
源导电图案1117b设置在源阻挡图案1117a上。源导电图案1117b可以包括铜或者铜合金。例如，源导电图案1117b可以包括与数据线1133的数据导电层1133b基本相同的材料。
源氮化铜图案1117c设置在源导电图案1117b的上表面上。源氮化铜图案1117c可以包括氮化铜。例如，源氮化铜图案1117c可以包括与数据线1133的数据氮化铜层1133c基本相同的材料。
薄膜晶体管1155的漏电极1119设置在n+非晶硅图案的第二图案上。漏电极1119形成在与数据线1133基本相同的层上。漏电极1119连接到像素电极1112，并且包括漏阻挡图案1119a、漏导电图案1119b和漏氮化铜图案1119c。
漏阻挡图案1119a设置在n+非晶硅图案的第二图案上。漏阻挡图案1119a可以包括与数据线1133的数据阻挡层1133a基本相同的材料。
漏导电图案1119b设置在漏阻挡图案1119a上。漏导电图案1119b可以包括铜或者铜合金。例如，漏导电图案1119b可以包括与数据线1133的数据导电层1133b基本相同的材料。
漏氮化铜图案1119c设置在漏导电图案1119b的上表面上，并可以包括氮化铜。例如，漏氮化铜图案1119c可以包括与数据线1133的数据氮化铜层1133c基本相同的材料。
图22、图23、图24、图25和图26表示制造图21中所示的阵列基板的方法的横截面图。图22、图23、图24、图25和图26的方法与图5、图6、图7、图8、图9、图10、图11、图12、图13、图14、图15、图16、图17、图18和图19的方法除了关于形成栅线、栅电极、数据线、源电极和漏电极的工艺之外，基本相同。这样，相同的附图标记将用于指代相同或者相似的元件，和将省略关于对上述元件进一步的解释。
参考图21和图22，初栅阻挡层1141和初栅导电层1142顺序形成在绝缘基板120上。初氮化铜层1144通过溅射工艺沉积在初栅导电层1142上。栅光刻胶膜1143涂覆在初栅氮化铜层1144上。
栅光刻胶膜1143通过栅掩模1171曝光给紫外光。栅掩模1171包括光阻挡部分1171a和透明部分1171b。光阻挡部分1171a阻挡一部分紫外光，且紫外光的剩余部分通过透明部分1171b。光阻挡部分1171a相应于栅线1131和栅电极1118，且透明部分1171b相应于阵列基板的剩余部分。
参考图23，利用显影剂对曝光的栅光刻胶膜1143显影，以在初栅氮化铜层1144上形成栅光刻胶图案1143a。
利用栅光刻胶图案1143a作为蚀刻掩模，初栅导电层1142、初栅阻挡层1141和初栅氮化铜层1144被部分地蚀刻，以在绝缘基板120上形成栅线1131和栅电极1118。
栅线1131的栅氮化铜层1131c可以具有与栅导电层1131b的铜基本相同的蚀刻率，因此提高了栅线1131的蚀刻均匀性。例如，当在栅导电层上具有与栅导电层不同的蚀刻率的钼层(未示出)形成在栅导电层上，钼层可以被过蚀刻以便一部分栅导电层可以被露出。但是，在图23中，栅氮化铜层1131c具有与栅导电层1131b基本相同的蚀刻率，因此改进了栅线1131的蚀刻外形。
栅光刻胶图案1143a从栅线1131和栅电极1118移除。
参考图24，栅绝缘层126形成在绝缘基板120上，以覆盖栅线1131和栅电极1118。
非晶硅图案137a形成在相应于栅电极1118的栅绝缘层上。初n+非晶硅图案137c形成在非晶硅图案137a上。
参考图25，初数据阻挡层(未示出)和初数据导电层(未示出)顺序形成在栅绝缘层126上，在该绝缘层上形成了非晶硅图案137a和初n+非晶硅图案137c(如图24中所示)。初数据氮化铜层(未示出)沉积在初数据导电层上。例如，初数据氮化铜层可以通过溅射工艺沉积。数据光刻胶膜(未示出)可以形成在初数据氮化铜层上。
初数据阻挡层、初数据导电层和初数据氮化铜层通过利用数据掩模(未示出)的光刻工艺部分地蚀刻，以在栅绝缘层126上形成数据线1133、源电极1117和漏电极1119。可选择地，氮化物等离子体可以注入到数据线1133、源电极1117和漏电极1119中的每一个，以在数据线1133的数据导电层1133b的一侧表面、源电极1117的源导电图案1117b的一侧表面和漏电极1119的漏导电图案1119b的一侧表面中的每一个上形成氮化铜层(未示出)。
***在源电极1117和漏电极1119之间的初n+非晶硅图案137c(如图24中所示)，利用源电极1117和漏电极1119作为蚀刻掩模，被部分地蚀刻，以便非晶硅图案137a部分地露出在源电极1117和漏电极1119之间。而且，初n+非晶硅图案137c被分成两个彼此隔开且相应于源电极1117和漏电极1119的图案。
参考图26，钝化层116形成在栅绝缘层126上以覆盖半导体图案137、数据线1133、源电极1117和漏电极1119。钝化层116被部分地蚀刻以形成接触孔151，通过此接触孔部分地露出漏电极1119。
像素电极112通过接触孔151连接到漏电极1119，并形成在具有接触孔151的钝化层116上。
按照图22、图23、图24、图25和图26的制造阵列基板的方法，栅线1131、栅电极1118、数据线1133、源电极1117和漏电极1119中的每一个包括与栅导电层1131b的铜具有基本相同蚀刻率的氮化铜层，这可以改进栅线1131、栅电极1118、数据线1133、源电极1117和漏电极1119的蚀刻外形。这样，可以降低阵列基板中的缺陷的发生。
图27是表示按照本发明另一个实施例的阵列基板的横截面图。除了数据线、源电极、和漏电极之外，图27的阵列基板与图21中的基本相同。这样，相同的附图标记将用于指代相同或者相似的部件，将省略关于上述元件的进一步解释。
参考图27，数据线533包括数据阻挡层533a、数据导电层533b、数据氮化铜层533c和侧面氮化铜层533d。
数据氮化铜层533c位于数据导电层533b的上表面上，以在随后的工艺中保护数据线533。随后的工艺可以包括用来形成n+非晶硅图案137b的刻蚀工艺、清洁工艺和沉积工艺。
侧面氮化铜层533d设置在数据导电层533b的侧表面上，以在随后的工艺中保护数据线533。例如，侧面氮化铜层533d在用于形成n+非晶硅图案137b的蚀刻工艺期间保护数据线533，以便数据线533可不被用于蚀刻初n+非晶硅图案的蚀刻剂蚀刻。
源电极517与数据线533形成在基本相同的层上。源电极517包括源阻挡图案517a、源导电图案517b、源氮化铜图案517c和第一侧表面氮化铜图案517d。
源氮化铜图案517c设置在源导电图案517b的上表面上。
第一侧面氮化铜图案517d设置在源导电图案517b的侧表面上，以在用于形成n+非晶硅图案137b的蚀刻工艺期间保护源电极517。
漏电极519与数据线533形成在基本相同的层上。漏电极519包括漏阻挡图案519a、漏导电图案519b、漏氮化铜图案519c和第二侧面氮化铜图案519d。
漏氮化铜图案519c设置在漏导电图案519b的上表面上。
第二侧面氮化铜图案519d设置在漏导电图案519b的侧表面上，以在用于形成n+非晶硅图案137b的蚀刻工艺期间保护源电极519。第二侧面氮化铜图案519d在包括清洁工艺和沉积工艺的随后的工艺中，可保护源电极519。
图27的数据氮化铜层533c、源氮化铜图案517c和漏氮化铜图案519c可以通过与关于图25所述的基本相同的溅射工艺形成。图27的侧面氮化铜层533d、第一侧面氮化铜图案517d和第二侧面氮化铜图案519d可以利用关于图16所述的基本相同的氮化物等离子体形成。可选择地，数据线533、源电极517和漏电极519的上表面和侧表面的每一个可由氮化铜层覆盖。
相应地，在图27的阵列基板中，可以提高数据线533、源电极517和漏电极519的蚀刻均匀性，这可以提高阵列基板的产量。
图28表示按照本发明另一个示范性实施例的阵列基板的横截面图。
参考图28，阵列基板包括绝缘基板220、数据线233、栅线231、薄膜晶体管255、栅绝缘层226、钝化层216和像素电极212。可选择地，阵列基板可以包括多个数据线、多个栅线、多个薄膜晶体管和多个像素电极。
数据线233包括数据阻挡层233a、数据导电层233b和数据氮化铜层233c。数据阻挡层233a设置在绝缘基板220上，和数据导电层233b设置在数据阻挡层233a上。数据氮化铜层233c设置在数据导电层233b的上表面和侧表面上。
薄膜晶体管255的源电极217形成在与数据线233基本相同的层上，并连接到数据线233。
源电极217包括源阻挡图案217a、源导电图案217b和源氮化铜图案217c。源氮化铜图案217c设置在源导电图案217b的上表面和侧表面上。
薄膜晶体管255的漏电极219形成在与数据线233基本相同的层。漏电极219与源电极217隔开。
漏电极219包括漏阻挡图案219a、漏导电图案219b和漏氮化铜图案219c。漏氮化铜图案219c设置在漏导电图案219b的上表面和侧表面上。
薄膜晶体管255的半导体图案237***在源电极217和漏电极219之间。半导体图案237包括n+非晶硅图案237b和非晶硅图案237a。n+非晶硅图案237b包括在源电极217上的第一图案和漏电极219上的第二图案。非晶硅图案237a设置在n+非晶硅图案237b和源电极217与漏电极219之间的部分绝缘基板220上。
栅绝缘层226设置在绝缘基板220上，并覆盖数据线233、源电极217、漏电极219以及半导体图案237。栅绝缘层226和钝化层216具有接触孔251，通过此接触孔部分地露出漏电极219。
薄膜晶体管255的栅电极218设置在相应于半导体图案237的栅绝缘层226上。栅电极218包括栅阻挡图案218a、栅导电图案218b和栅氮化铜图案218c。栅氮化铜图案218c设置在栅导电图案218b的上表面和侧表面上。
栅线231与栅电极218形成在基本相同的层上，并连接到栅电极218。
栅线231包括栅阻挡层231a、栅导电层231b和栅氮化铜层231c。栅导电层231b设置在栅阻挡层231a上，且栅氮化铜层231c设置在栅导电层231b的上表面和侧表面上。
钝化层216设置在栅绝缘层226上，以覆盖栅电极218和栅线231。漏电极219通过形成在钝化层和栅绝缘层226中的接触孔251被部分地露出。
像素电极212设置在钝化层216上。像素电极212通过形成在钝化层216中的接触孔251连接到漏电极219。
因此，在图28的阵列基板中，可以减少在绝缘基板220上的数据线233和栅绝缘层226上的栅线231的电阻，这可以提高显示器件的图像显示质量。
图29是表示按照本发明另一个示范性实施例的显示器件的横截面图。
参考图29，显示器件包括绝缘基板320、黑矩阵302、栅线331、数据线(未示出)、驱动电压线333、驱动晶体管355、开关晶体管(未示出)、栅绝缘层326、钝化层316、彩色滤光片304、像素电极312、有机发光层308、对立电极306和保护层305。可选择地，显示器件可以包括多个栅线、多个数据线、多个驱动电压线、多个驱动晶体管、多个开关晶体管、多个彩色滤光片和多个像素电极。
黑矩阵302形成在绝缘基板320上以阻挡光。黑矩阵302包括多个排列在矩阵内的开口348。黑矩阵302的每一个开口348可相应于像素电极312。
栅线331设置在黑矩阵302上，且包括栅阻挡层331a、栅导电层331b和栅氮化铜层331c。栅导电层331b设置在栅阻挡层331a上。栅氮化铜层331c设置在栅导电层331b的上表面和侧表面上。栅线331连接到开关晶体管的栅电极(未示出)。
驱动晶体管355的栅电极318与栅线331形成在基本相同的层上。栅电极318连接到开关晶体管的漏电极(未示出)。栅电极318包括栅阻挡图案318a、栅导电图案318b和栅氮化铜图案318c。栅氮化铜图案318c设置在栅导电图案318b的上表面和侧表面上。
栅绝缘层326设置在绝缘基板320上，在此绝缘基板上形成了黑矩阵302、栅线331和栅电极318。在图29中，栅绝缘层326包括由低密度氮化硅制造的第一栅绝缘层、由高密度氮化硅制造的第二栅绝缘层和由低密度氮化硅制造的第三栅绝缘层。
驱动晶体管355的半导体图案337设置在相应于栅电极318的栅绝缘层326上。半导体图案337包括非晶硅图案337a和n+非晶硅图案337b。
驱动电压线333设置在栅绝缘层326上。驱动电压线333包括驱动电压阻挡层333a、驱动电压导电层333b和驱动电压氮化铜层333c。驱动电压导电层333b设置在驱动电压阻挡层333a上，且驱动电压氮化铜层333c设置在驱动电压导电层333b的上表面和侧表面上。
驱动晶体管355的源电极317设置在半导体图案337上。源电极317电连接到驱动电压线333。源电极317包括源阻挡图案317a、源导电图案317b和源氮化铜图案317c。源氮化铜图案317c设置在源导电图案317b的上表面和侧表面上。
驱动晶体管355的漏电极319与半导体图案337上的源电极317隔开。漏电极319包括漏阻挡图案319a、漏导电图案319b和漏氮化铜图案319c。漏氮化铜图案319c设置在漏导电图案319b的上表面和侧表面上。
钝化层316设置在栅绝缘层326上，以覆盖驱动晶体管355、开关晶体管和驱动电压线333。
彩色滤光片304设置在钝化层316上以传输具有相应颜色的波长的彩色光。可选择地，可以在彩色滤光片304上形成覆盖层(未示出)。钝化层316和彩色滤光片304具有接触孔351，通过此接触孔部分地露出驱动晶体管355的漏电极319。
像素电极312设置在彩色滤光片304上，并通过接触孔351连接到驱动晶体管355的漏电极319。像素电极312可以包括透明导电材料。
有机发光层308形成在彩色滤光片304上以覆盖像素电极312。
对立电极306设置在有机发光层308上，并可以包括金属。
保护层305形成在对立电极306上以保护对立电极306。
当电流流经像素电极312和对立电极306之间的有机发光层308时，有机发光层308产生光。由有机发光层308产生的光通过彩色滤光片304，因此显示图像。
因此，在图29中的显示器件中，可以减少栅线331、驱动电压线333和数据线(未示出)的电阻，这可以提高显示器件的图像显示质量。此外，经由在源电极和漏电极317和319的侧表面上形成的氮化铜图案317c和319c，可以增加源电极317和漏电极319的蚀刻抵抗性，这可以减少显示器件中的缺陷的发生。
按照本发明，氮化铜图案形成在导电图案的上表面和侧表面上，以便可以省略用于保护铜线的附加保护层。这样，可以降低阵列基板的制造时间和制造成本。
此外，通过溅射工艺形成的氮化铜图案与导电图案具有基本相同的蚀刻率，这可以改进阵列基板导电图案的蚀刻外形。
而且，通过氮化物等离子体工艺形成的氮化铜图案覆盖导电图案的侧表面，以在蚀刻n+非晶硅图案的蚀刻工艺中保护导电图案。
由于可以降低导电图案的电阻，也可以提高显示器件的图像显示质量。
栅绝缘层也可以具有多层结构以提高半导体图案的电特性。
本领域技术人员明白，在不脱离本发明的精神或范围的情况下，可以对本发明做出不同的修改和变化。这样，本发明旨在覆盖在附加的权利要求和它们的等价物的范围内对本发明提供的修改和变化。

Claims (25)

1.一种阵列基板，包括：
在绝缘基板上的开关元件；
连接到该开关元件的信号传输线，该信号传输线包括：
在该绝缘基板上的阻挡层；
在该阻挡层上的导电线，该导电线包括铜或者铜合金；及
覆盖该导电线的氮化铜层；
覆盖该开关元件和该信号传输线的钝化层，该钝化层包括接触孔，通过该接触孔部分地露出该开关元件的漏电极；以及
在该绝缘基板上的像素电极，该像素电极通过该接触孔连接到该开关元件的该漏电极。
2.如权利要求1所述的阵列基板，其中该氮化铜层覆盖该导电线的上表面。
3.如权利要求1所述的阵列基板，其中该氮化铜层覆盖该导电线的上表面和侧表面。
4.如权利要求1所述的阵列基板，其中该开关元件进一步包括：
在该绝缘基板上的栅电极；
在该栅电极上的栅绝缘层；
在该栅绝缘层上连接到该漏电极的半导体图案；以及
在该半导体图案上与该漏电极分隔开的源电极。
5.如权利要求4所述的阵列基板，其中该信号传输线连接到该栅电极。
6.如权利要求4所述的阵列基板，其中该信号传输线连接到该源电极。
7.如权利要求4所述的阵列基板，其中该源电极包括：
在该半导体图案上的源阻挡图案；
在该源阻挡图案上的源导电图案，该源导电图案包括铜或者铜合金；及
覆盖该源导电图案的上表面和侧表面的源氮化铜图案。
8.如权利要求7所述的阵列基板，其中该漏电极包括：
在该半导体图案上的漏阻挡图案；
在该漏阻挡图案上的漏导电图案，该漏导电图案包括铜或者铜合金；以及
覆盖该漏导电图案的上表面和侧表面的漏氮化铜图案。
9.如权利要求1所述的阵列基板，其中该开关元件包括：
在该绝缘基板上与该漏电极分隔开的源电极；
***在该源电极和漏电极之间的半导体图案；
覆盖该源电极、漏电极和半导体图案的栅绝缘层；以及
在该栅绝缘层上的栅电极，该栅电极相应于该半导体图案。
10.如权利要求1所述的阵列基板，进一步包括：
***在该开关元件的该漏电极和像素电极之间的驱动元件，以向该像素电极施加驱动信号；
在该像素电极上的有机发光层；以及
在该有机发光层上的对立电极。
11.一种显示器件，包括：
在绝缘基板上的开关元件；
连接到该开关元件的信号传输线，该信号传输线包括：
在该绝缘基板上的阻挡层；
在该阻挡层上的导电线，该导电线包括铜或者铜合金；及
覆盖该导电线的氮化铜层；
在该绝缘基板上的像素电极，该像素电极连接到该开关元件的漏电极；
覆盖该开关元件和信号传输线的钝化层；
在该钝化层上的液晶层；
在该液晶层上的对立电极，该对立电极面对像素电极；以及
在该对立电极上的对立绝缘基板，该对立绝缘基板面对该绝缘基板。
12.一种制造阵列基板的方法，包括：
在绝缘基板上形成阻挡层；
在该阻挡层上形成包括铜或者铜合金的栅线和连接到该栅线的栅电极；
在该栅线和栅电极上施加氮化物等离子体；
在该绝缘基板上沉积栅绝缘层以覆盖该栅线和栅电极；以及
在该栅绝缘层上形成数据线、连接到该数据线的源电极、与该源电极分隔开的漏电极以及半导体图案，该半导体图案在该源电极和漏电极之间的该栅电极上。
13.如权利要求12所述的方法，其中在沉积了该栅绝缘层的相同的腔体中原位置施加该氮化物等离子体。
14.如权利要求13所述的方法，其中在氨气环境中，以电力不少于300W持续不少于20秒的时间施加氮化物等离子体。
15.如权利要求13所述的方法，其中沉积该栅绝缘层包括：
将包含硅烷气体、氮气和氨气的第一气体混合物注入腔体内，以在该绝缘基板上形成第一栅绝缘层，在第一气体混合物中硅烷气体的量在体积上不多于6.43％；
将包含硅烷气体、氮气和氨气的第二气体混合物注入该腔体内，以在该绝缘基板上形成第二栅绝缘层，在第二气体混合物中硅烷气体的量在体积上不少于6.43％；
将包含硅烷气体、氮气和氨气的第三气体混合物注入该腔体内，以在该绝缘基板上形成第三栅绝缘层，在第三气体混合物中硅烷气体的量在体积上不多于6.43％。
16.如权利要求15所述的方法，其中第一栅绝缘层的厚度不少于10。
17.一种制造阵列基板的方法，包括：
在绝缘基板上形成栅线、连接到该栅线的栅电极以及覆盖该栅线和栅电极的栅绝缘层；
在该栅绝缘层上相应于该栅电极形成半导体图案；
在该栅绝缘层上形成包括铜或者铜合金的数据线、连接到该数据线的源电极、以及关于该半导体图案与该源电极分开的漏电极；
在该数据线、源电极和漏电极上施加氮化物等离子体；及
在该栅绝缘层上沉积钝化层，以覆盖该半导体图案、数据线、源电极和漏电极。
18.如权利要求17所述的方法，进一步包括：
在其上形成有该半导体图案的该栅绝缘层上形成导电阻挡层。
19.如权利要求18所述的方法，其中该导电阻挡层包括金属或者合金。
20.如权利要求17所述的方法，其中在该栅绝缘层上形成该半导体图案包括：
在该栅绝缘层上形成非晶硅层；以及
在该非晶硅层上形成n+非晶硅层。
21.如权利要求20所述的方法，进一步包括：
通过使用氮化物等离子体处理的该源电极和漏电极作为蚀刻掩模，部分地蚀刻该n+非晶硅层。
22.一种用于制造阵列基板的方法，包括：
在绝缘基板上顺序沉积第一阻挡层、包括铜或者铜合金的第一导电层、以及第一氮化铜层；
对第一阻挡层、第一导电层以及第一氮化铜层构图，以形成栅线和连接到该栅线的栅电极；
在该绝缘基板上沉积栅绝缘层，以覆盖该栅线和栅电极；以及
在该栅绝缘层上形成数据线、连接到该数据线的源电极、与该源电极分隔开的漏电极，以及半导体图案，该半导体图案在该源电极和漏电极之间的该栅电极上。
23.如权利要求22所述的方法，其中形成该数据线、源电极、漏电极和半导体图案包括：
在该栅绝缘层上顺序沉积第二阻挡层、包括铜或者铜合金的第二导电层、以及第二氮化铜层；以及
对第二阻挡层、第二导电层和第二氮化铜层构图。
24.如权利要求23所述的方法，其中形成该数据线、源电极、漏电极和半导体图案包括：
在该数据线、源电极和漏电极上施加氮化物等离子体。
25.一种制造阵列基板的方法，包括：
在绝缘基板上形成阻挡层；
在该阻挡层上形成包括铜或者铜合金的栅线以及连接到该栅线的栅电极；
在该栅线和栅电极上施加氢等离子体；
将包含硅烷气体、氮气和氨气的第一气体混合物注入腔体内，以在该绝缘基板上形成第一栅绝缘层，在第一气体混合物中硅烷气体的量在体积上不多于6.43％；
将包含硅烷气体、氮气和氨气的第二气体混合物注入该腔体内，以在该绝缘基板上形成第二栅绝缘层，在第二气体混合物中硅烷气体的量在体积上不少于6.43％；
将包含硅烷气体、氮气和氨气的第三气体混合物注入该腔体内，以在该绝缘基板上形成第三栅绝缘层，在第三气体混合物中硅烷气体的量在体积上不多于6.43％；以及
在第三栅绝缘层上形成数据线、连接到该数据线的源电极、与该源电极分隔开的漏电极和半导体图案，该半导体图案在该源电极和漏电极之间的该栅电极上。
CNA2007101526391A 2006-07-20 2007-07-20 阵列基板及其制造方法和具有阵列基板的显示器件 Pending CN101132011A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR67979/06 2006-07-20
KR1020060067979A KR20080008562A (ko) 2006-07-20 2006-07-20 어레이 기판의 제조방법, 어레이 기판 및 이를 갖는표시장치

Publications (1)

Publication Number Publication Date
CN101132011A true CN101132011A (zh) 2008-02-27

Family

ID=38421183

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007101526391A Pending CN101132011A (zh) 2006-07-20 2007-07-20 阵列基板及其制造方法和具有阵列基板的显示器件

Country Status (6)

Country Link
US (3) US7511300B2 (zh)
EP (1) EP1881366B1 (zh)
JP (1) JP2008028395A (zh)
KR (1) KR20080008562A (zh)
CN (1) CN101132011A (zh)
DE (1) DE602007009162D1 (zh)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102194742A (zh) * 2010-03-10 2011-09-21 三星移动显示器株式会社 液晶显示器的阵列基板及其制造方法
CN102213877A (zh) * 2010-04-06 2011-10-12 北京京东方光电科技有限公司 阵列基板、液晶面板及其制造方法
CN103378164A (zh) * 2012-04-23 2013-10-30 乐金显示有限公司 阵列基板及其制造方法
CN103489902A (zh) * 2013-09-30 2014-01-01 京东方科技集团股份有限公司 一种电极及其制作方法、阵列基板及显示装置
CN103869524A (zh) * 2012-12-13 2014-06-18 三星显示有限公司 液晶显示器及其制造方法
CN103915452A (zh) * 2014-03-28 2014-07-09 京东方科技集团股份有限公司 一种阵列基板、其制作方法及显示装置
CN104704638A (zh) * 2012-10-17 2015-06-10 株式会社半导体能源研究所 半导体器件
CN107065237A (zh) * 2016-12-30 2017-08-18 惠科股份有限公司 一种显示面板制程
CN108807550A (zh) * 2018-05-02 2018-11-13 友达光电股份有限公司 半导体装置及其制造方法
TWI651574B (zh) * 2015-01-12 2019-02-21 友達光電股份有限公司 顯示面板及其製造方法
WO2021022681A1 (zh) * 2019-08-08 2021-02-11 Tcl华星光电技术有限公司 薄膜晶体管阵列基板
TWI719785B (zh) * 2019-12-27 2021-02-21 友達光電股份有限公司 顯示器
CN112874655A (zh) * 2021-02-04 2021-06-01 北京理工大学 可控角度的机器人被动足部及应用该被动足的机器人
CN113219749A (zh) * 2016-02-17 2021-08-06 群创光电股份有限公司 主动元件阵列基板以及显示面板
TWI740585B (zh) * 2019-08-20 2021-09-21 友達光電股份有限公司 畫素陣列基板

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4855315B2 (ja) * 2007-03-30 2012-01-18 株式会社アルバック 薄膜トランジスタ製造方法、液晶表示装置製造方法
KR20090080790A (ko) * 2008-01-22 2009-07-27 삼성전자주식회사 박막 트랜지스터 표시판 및 이를 제조하는 방법
KR101449460B1 (ko) * 2008-05-23 2014-10-13 주성엔지니어링(주) 박막 트랜지스터 어레이 기판 및 이의 제조 방법
KR101253497B1 (ko) * 2008-06-02 2013-04-11 엘지디스플레이 주식회사 액정표시장치용 어레이 기판의 제조방법
KR101476817B1 (ko) 2009-07-03 2014-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터를 갖는 표시 장치 및 그 제작 방법
US8736793B2 (en) 2010-02-24 2014-05-27 Sharp Kabushiki Kaisha Liquid crystal display panel, and liquid crystal display device
US8563095B2 (en) * 2010-03-15 2013-10-22 Applied Materials, Inc. Silicon nitride passivation layer for covering high aspect ratio features
KR101113354B1 (ko) * 2010-04-16 2012-02-29 삼성모바일디스플레이주식회사 표시 장치 및 그 제조방법
KR101702645B1 (ko) * 2010-08-18 2017-02-06 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101832361B1 (ko) * 2011-01-19 2018-04-16 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR20130021607A (ko) * 2011-08-23 2013-03-06 삼성디스플레이 주식회사 저저항 배선, 박막 트랜지스터, 및 박막 트랜지스터 표시판과 이들을 제조하는 방법
KR101774491B1 (ko) 2011-10-14 2017-09-13 삼성전자주식회사 유기 포토다이오드를 포함하는 유기 픽셀, 이의 제조 방법, 및 상기 유기 픽셀을 포함하는 장치들
JP5912046B2 (ja) * 2012-01-26 2016-04-27 株式会社Ｓｈカッパープロダクツ 薄膜トランジスタ、その製造方法および該薄膜トランジスタを用いた表示装置
KR102068956B1 (ko) * 2012-02-15 2020-01-23 엘지디스플레이 주식회사 박막트랜지스터, 박막트랜지스터 어레이 기판 및 이의 제조방법
CN102629592A (zh) * 2012-03-23 2012-08-08 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
JP6004319B2 (ja) * 2012-04-06 2016-10-05 住友電工デバイス・イノベーション株式会社 半導体装置および半導体装置の製造方法
CN102664194B (zh) * 2012-04-10 2015-01-07 深超光电（深圳）有限公司 薄膜晶体管
KR102295737B1 (ko) * 2012-05-10 2021-09-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 디바이스
CN102738007B (zh) * 2012-07-02 2014-09-03 京东方科技集团股份有限公司 一种薄膜晶体管的制造方法及阵列基板的制造方法
KR102004398B1 (ko) * 2012-07-24 2019-07-29 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
JP2014032999A (ja) * 2012-08-01 2014-02-20 Panasonic Liquid Crystal Display Co Ltd 薄膜トランジスタ及びその製造方法
KR20140021096A (ko) * 2012-08-07 2014-02-20 한국전자통신연구원 도핑 베리어를 가지는 자기 정렬 박막 트랜지스터 및 그 제조 방법
KR20140068918A (ko) * 2012-11-02 2014-06-09 보에 테크놀로지 그룹 컴퍼니 리미티드 박막 트랜지스터(tft), 그 제조 방법, 어레이 기판, 디스플레이 장치 및 장벽층
KR102028505B1 (ko) 2012-11-19 2019-10-04 엘지디스플레이 주식회사 유기발광 표시패널 및 이의 제조방법
CN103000694B (zh) * 2012-12-13 2015-08-19 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板和显示装置
KR102090460B1 (ko) * 2012-12-31 2020-03-18 엘지디스플레이 주식회사 박막트랜지스터 및 그 제조 방법
US8859419B2 (en) 2013-02-01 2014-10-14 Globalfoundries Inc. Methods of forming copper-based nitride liner/passivation layers for conductive copper structures and the resulting device
US8753975B1 (en) 2013-02-01 2014-06-17 Globalfoundries Inc. Methods of forming conductive copper-based structures using a copper-based nitride seed layer without a barrier layer and the resulting device
KR102290801B1 (ko) * 2013-06-21 2021-08-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR102230619B1 (ko) 2014-07-25 2021-03-24 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20160014833A (ko) * 2014-07-29 2016-02-12 삼성디스플레이 주식회사 금속 배선의 제조 방법 및 박막트랜지스터 기판 제조 방법
CN104409516A (zh) * 2014-11-28 2015-03-11 京东方科技集团股份有限公司 薄膜晶体管及制备方法、阵列基板及制备方法和显示装置
JP2016181332A (ja) 2015-03-23 2016-10-13 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． 表示装置および表示装置の製造方法
US10147745B2 (en) 2015-04-01 2018-12-04 Shanghai Tianma Micro-electronics Co., Ltd. Array substrate, display panel and display device
CN104730782B (zh) * 2015-04-01 2018-03-27 上海天马微电子有限公司 一种阵列基板、显示面板和显示装置
CN104934330A (zh) * 2015-05-08 2015-09-23 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板和显示面板
KR102494732B1 (ko) 2015-10-16 2023-02-01 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR102629293B1 (ko) * 2015-11-20 2024-01-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 이 반도체 장치의 제작 방법, 또는 이 반도체 장치를 가지는 표시 장치
KR102617444B1 (ko) * 2015-12-30 2023-12-21 엘지디스플레이 주식회사 박막 트랜지스터 기판
CN106653772B (zh) * 2016-12-30 2019-10-01 惠科股份有限公司 一种显示面板及制程
CN107290913A (zh) * 2017-07-31 2017-10-24 武汉华星光电技术有限公司 显示面板、阵列基板及其形成方法
KR102263122B1 (ko) 2017-10-19 2021-06-09 삼성디스플레이 주식회사 트랜지스터 표시판
KR20200060629A (ko) * 2018-11-22 2020-06-01 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
US11005079B2 (en) * 2018-11-30 2021-05-11 Wuhan China Star Optoelectronics Technology Co., Ltd. Anti-reflection bottom-emitting type OLED display device and manufacturing method thereof
CN110780497A (zh) * 2019-10-22 2020-02-11 深圳市华星光电技术有限公司 一种显示面板的走线结构、显示面板走线方法及显示面板
CN113161292B (zh) * 2021-04-12 2023-04-25 北海惠科光电技术有限公司 阵列基板的制作方法、阵列基板及显示面板

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02237039A (ja) * 1989-03-09 1990-09-19 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
US6008110A (en) * 1994-07-21 1999-12-28 Kabushiki Kaisha Toshiba Semiconductor substrate and method of manufacturing same
US6518594B1 (en) * 1998-11-16 2003-02-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor devices
JP2000165002A (ja) * 1998-11-26 2000-06-16 Furontekku:Kk 電子機器用基板及びその製造方法と電子機器
JP3916334B2 (ja) 1999-01-13 2007-05-16 シャープ株式会社 薄膜トランジスタ
KR100303141B1 (ko) 1999-02-23 2001-09-26 구본준, 론 위라하디락사 박막트랜지스터의 제조방법
JP4243401B2 (ja) * 1999-12-21 2009-03-25 エルジー ディスプレイ カンパニー リミテッド 銅配線基板およびその製造方法ならびに液晶表示装置
KR100799464B1 (ko) * 2001-03-21 2008-02-01 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
US6888586B2 (en) * 2001-06-05 2005-05-03 Lg. Philips Lcd Co., Ltd. Array substrate for liquid crystal display and method for fabricating the same
TW200531284A (en) 2003-07-29 2005-09-16 Samsung Electronics Co Ltd Thin film array panel and manufacturing method thereof
JP2006005190A (ja) * 2004-06-18 2006-01-05 Renesas Technology Corp 半導体装置
KR100671640B1 (ko) 2004-06-24 2007-01-18 삼성에스디아이 주식회사 박막 트랜지스터 어레이 기판과 이를 이용한 표시장치와그의 제조방법
KR101054344B1 (ko) * 2004-11-17 2011-08-04 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
TWI242289B (en) 2004-11-22 2005-10-21 Au Optronics Corp Fabrication method of thin film transistor
TWI354350B (en) * 2005-05-25 2011-12-11 Au Optronics Corp Copper gate electrode and fabricating method there
KR101199533B1 (ko) * 2005-06-22 2012-11-09 삼성디스플레이 주식회사 식각액, 이를 이용하는 배선 형성 방법 및 박막 트랜지스터기판의 제조 방법
KR101167661B1 (ko) * 2005-07-15 2012-07-23 삼성전자주식회사 배선 구조와 배선 형성 방법 및 박막 트랜지스터 기판과 그제조 방법
KR101168728B1 (ko) * 2005-07-15 2012-07-26 삼성전자주식회사 배선 구조와 배선 형성 방법 및 박막 트랜지스터 기판과 그제조 방법

Cited By (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102194742A (zh) * 2010-03-10 2011-09-21 三星移动显示器株式会社 液晶显示器的阵列基板及其制造方法
CN102194742B (zh) * 2010-03-10 2015-11-25 三星显示有限公司 液晶显示器的阵列基板及其制造方法
CN102213877A (zh) * 2010-04-06 2011-10-12 北京京东方光电科技有限公司 阵列基板、液晶面板及其制造方法
WO2011124128A1 (zh) * 2010-04-06 2011-10-13 北京京东方光电科技有限公司 阵列基板、液晶面板及其制造方法
US9564532B2 (en) 2012-04-23 2017-02-07 Lg Display Co., Ltd. Array substrate and method of fabricating the same
CN103378164A (zh) * 2012-04-23 2013-10-30 乐金显示有限公司 阵列基板及其制造方法
US9842934B2 (en) 2012-04-23 2017-12-12 Lg Display Co., Ltd. Array substrate and method of fabricating the same
CN104704638B (zh) * 2012-10-17 2017-11-17 株式会社半导体能源研究所 半导体器件
CN104704638A (zh) * 2012-10-17 2015-06-10 株式会社半导体能源研究所 半导体器件
CN103869524A (zh) * 2012-12-13 2014-06-18 三星显示有限公司 液晶显示器及其制造方法
CN103489902A (zh) * 2013-09-30 2014-01-01 京东方科技集团股份有限公司 一种电极及其制作方法、阵列基板及显示装置
CN103915452B (zh) * 2014-03-28 2016-04-06 京东方科技集团股份有限公司 一种阵列基板、其制作方法及显示装置
WO2015143796A1 (zh) * 2014-03-28 2015-10-01 京东方科技集团股份有限公司 阵列基板、其制作方法及显示装置
CN103915452A (zh) * 2014-03-28 2014-07-09 京东方科技集团股份有限公司 一种阵列基板、其制作方法及显示装置
US10338438B2 (en) 2014-03-28 2019-07-02 Boe Technology Group Co., Ltd. Array substrate having partially oxidized source electrode, drain electrode and data line
TWI651574B (zh) * 2015-01-12 2019-02-21 友達光電股份有限公司 顯示面板及其製造方法
CN113219749A (zh) * 2016-02-17 2021-08-06 群创光电股份有限公司 主动元件阵列基板以及显示面板
CN113219749B (zh) * 2016-02-17 2023-01-10 群创光电股份有限公司 主动元件阵列基板以及显示面板
CN107065237A (zh) * 2016-12-30 2017-08-18 惠科股份有限公司 一种显示面板制程
US11367795B2 (en) 2018-05-02 2022-06-21 Au Optronics Corporation Semiconductor device and manufacturing method thereof
CN108807550A (zh) * 2018-05-02 2018-11-13 友达光电股份有限公司 半导体装置及其制造方法
WO2021022681A1 (zh) * 2019-08-08 2021-02-11 Tcl华星光电技术有限公司 薄膜晶体管阵列基板
TWI740585B (zh) * 2019-08-20 2021-09-21 友達光電股份有限公司 畫素陣列基板
TWI719785B (zh) * 2019-12-27 2021-02-21 友達光電股份有限公司 顯示器
CN112874655A (zh) * 2021-02-04 2021-06-01 北京理工大学 可控角度的机器人被动足部及应用该被动足的机器人
CN112874655B (zh) * 2021-02-04 2021-12-24 北京理工大学 可控角度的机器人被动足部及应用该被动足的机器人

Also Published As

Publication number Publication date
JP2008028395A (ja) 2008-02-07
EP1881366B1 (en) 2010-09-15
DE602007009162D1 (de) 2010-10-28
KR20080008562A (ko) 2008-01-24
US20080017862A1 (en) 2008-01-24
US7511300B2 (en) 2009-03-31
EP1881366A1 (en) 2008-01-23
US20110309510A1 (en) 2011-12-22
US20090162982A1 (en) 2009-06-25

Similar Documents

Publication Publication Date Title
CN101132011A (zh) 阵列基板及其制造方法和具有阵列基板的显示器件
CN1869775B (zh) 液晶显示器的制造方法
CN100385671C (zh) 薄膜晶体管阵列基板及其制造方法
KR101923717B1 (ko) 액정표시장치 어레이 기판 및 그 제조방법
US20100128192A1 (en) Liquid crystal display and method of manufacturing the same
JP2015525000A (ja) 薄膜トランジスタ、アレイ基板及びその製作方法、ディスプレイ
CN100395598C (zh) 液晶显示器件的阵列基板及其制造方法
KR20040024666A (ko) 액정 표시 장치 및 이의 제조방법
CN104965362A (zh) 一种阵列基板及其制备方法、显示装置
KR20080043218A (ko) 박막 트랜지스터 어레이 기판 및 그의 제조방법
WO1999031720A2 (en) Thin film transistors and electronic devices comprising such
WO2014153958A1 (zh) 阵列基板、阵列基板的制造方法以及显示装置
KR19980072232A (ko) Ips 모드 박막트랜지스트용 액정표시소자 제조방법
KR101265331B1 (ko) 박막 트랜지스터, 그 제조방법, 이를 구비한 액정표시장치제조방법
US10303027B2 (en) Liquid crystal display device and manufacturing method thereof
CN113540126B (zh) 阵列基板及制作方法
US6861671B2 (en) Thin film transistor liquid crystal display and fabrication method thereof
US6057182A (en) Hydrogenation of polysilicon thin film transistors
CN105304639A (zh) 薄膜晶体管阵列基板的制作方法
KR100205867B1 (ko) 액티브매트릭스기판의 제조방법 및 그 방법에 의해제조되는액티브매트릭스기판
KR100380140B1 (ko) 액정표시장치용 패널 및 그의 제조방법
CN116581131B (zh) 阵列基板及其制备方法、显示面板
JP2004146788A (ja) 樹脂絶縁層の製造方法、電気光学装置用基板、電気光学装置の製造方法、及び電気光学装置
CN101527283A (zh) Tft阵列基板制造方法
KR20020091897A (ko) 반사투과형 액정표시장치용 어레이기판과 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20080227