CN103378164A - 阵列基板及其制造方法 - Google Patents

阵列基板及其制造方法 Download PDF

Info

Publication number
CN103378164A
CN103378164A CN2012105280461A CN201210528046A CN103378164A CN 103378164 A CN103378164 A CN 103378164A CN 2012105280461 A CN2012105280461 A CN 2012105280461A CN 201210528046 A CN201210528046 A CN 201210528046A CN 103378164 A CN103378164 A CN 103378164A
Authority
CN
China
Prior art keywords
electrode
layer
drain electrode
source electrode
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012105280461A
Other languages
English (en)
Other versions
CN103378164B (zh
Inventor
刘容雨
裵相绚
金主延
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN103378164A publication Critical patent/CN103378164A/zh
Application granted granted Critical
Publication of CN103378164B publication Critical patent/CN103378164B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种阵列基板及其制造方法，所述阵列基板包括：基板，具有像素区域；栅极线，位于基板上；栅极电极，位于基板上并且与栅极线相连；栅极绝缘层，位于栅极线和栅极电极上；数据线，位于栅极绝缘层上并且与栅极线相交以限定像素区域；源极电极和漏极电极，位于栅极绝缘层上并且与栅极电极相对应，所述源极电极与数据线相连，所述漏极电极与源极电极间隔开；氧化物半导体层，位于源极和漏极电极的顶部。

Description

阵列基板及其制造方法
本申请要求2012年4月23日在韩国提交的韩国专利申请10-2012-0042126的优先权，其内容包括在此作为参考。
技术领域
本发明涉及一种阵列基板，尤其涉及一种在源极和漏极电极的顶部上包括氧化物半导体层的阵列基板，和减少了生产工序的阵列基板制造方法。
背景技术
平板显示设备具有外形薄、重量轻、能耗低的优点。在显示设备当中，有源矩阵型液晶显示（LCD）设备由于具备高对比度和适于显示运动图像的特征，而取替阴极射线管（CRT）广泛用于笔记本电脑、显示器、TV等。
另一方面，由于高亮度和例如5到15V的低驱动电压，有机电致发光显示（OELD）设备也被广泛使用。此外，由于OELD设备是自发光型，因此OELD设备具有高对比度、薄外形和快速响应时间。此外，LCD和OELD设备都包括阵列基板，所述阵列基板在每一个像素具有薄膜晶体管（TFT）作为开关元件以开启和关闭像素。
更详细地说，图1是图示现有技术阵列基板的一个像素区域的剖面图。在图1中，在基板11上并且在开关区域“TrA”中形成栅极电极15，其中TFT“Tr”形成在像素区域“P”的内部。还沿着第一方向形成与栅极电极15连接的栅极线。在栅极电极15和栅极线上形成栅极绝缘层18，在栅极绝缘层18上并且在开关区域“TrA”中形成半导体层28，半导体层28包括本征非晶硅的有源层22和掺杂非晶硅的欧姆接触层26。
而且，在半导体层28上并且在开关区域“TrA”中形成源极电极36和漏极电极38。如图所示，源极电极36与漏极电极38间隔开，沿着第二方向形成与源极电极36连接的数据线33。数据线33与栅极线相交以限定像素区域“P”。此外，栅极电极15、栅极绝缘层18、半导体层28、源极电极36和漏极电极38构成TFT“Tr”。
而且，形成包括漏极接触孔45的钝化层42以覆盖TFT“Tr”。在钝化层42上形成通过漏极接触孔45与漏极电极38连接的像素电极50。在图1中，在数据线33的下方形成分别与欧姆接触层26和有源层22由相同的材料形成的第一和第二图案27和23。
在TFT“Tr”的半导体层28中，本征非晶硅的有源层22具有厚度差。也就是说，在欧姆接触层26下方的有源层22具有第一厚度“t1”，在中心的有源层22具有第二厚度“t2”。第一厚度“t1”与第二厚度“t2”不同。此外，TFT“Tr”的性能由于有源层22的厚度差(t1≠t2)而变差。有源层22的厚度差是制造工艺导致的。
近来，提出了包括氧化物半导体材料的单个半导体层而没有欧姆接触层的TFT。由于氧化物半导体TFT不需要欧姆接触层，不进行用来蚀刻欧姆接触层的干蚀刻工艺。结果是，氧化物半导体层没有厚度差，从而提高了氧化物半导体TFT的性能。
此外，氧化物半导体层具有比非晶硅半导体层大几倍到几十倍的迁移率。从而，用氧化物半导体TFT作为开关或驱动元件是有利的。然而，当氧化物半导体层暴露于用来图案化金属层的蚀刻剂时，由于氧化物半导体材料不具有对于蚀刻剂的蚀刻选择性，所以氧化物半导体层也被图案化了。蚀刻剂也破坏了氧化物半导体材料的分子结构。结果是TFT的性能降低了。尤其是，在偏置温度应力（BTS）测试中，阈值电压显著改变，使得TFT显著影响了阵列基板的显示质量。
为了解决这些问题，图2的剖面图示出了包括现有技术TFT“Tr”的阵列基板，所述现有技术TFT“Tr”具有：栅极电极73、栅极绝缘层75、基板71上的氧化物半导体层77、和在氧化物半导体层77上形成的无机绝缘材料的蚀刻阻止层79。从而当用蚀刻剂来图案化金属层以形成源极电极和漏极电极81和83时，由于蚀刻阻止层77，氧化物半导体层77没有暴露于蚀刻剂。参考数字“85”、“87”、和“89”分别指的是钝化层、漏极接触孔和像素电极。
然而，包括氧化物半导体层77和蚀刻阻止层79的阵列基板需要用于蚀刻阻止层79的额外掩模工艺。由于掩模工艺包括：涂覆光致抗蚀剂（PR）层；用曝光掩模对PR层进行曝光；对曝光的PR层进行显影以形成PR图案；用PR图案作为蚀刻掩膜来蚀刻材料层；以及剥离PR图案，掩模工艺包括许多缺点，例如生产成本增加、生产产量降低等。
发明内容
因此，本发明的一个目的是提供一种阵列基板和相应的制造方法，其基本避免了由于现有技术的限制和缺点而产生的一个或更多个问题。
本发明的另一个目的是提供一种不用蚀刻阻止层就能防止对氧化物半导体层的损害的阵列基板。
本发明的另一个目的是提供一种包括提高了性能的氧化物半导体薄膜晶体管的阵列基板。
本发明的另一个目的是提供一种用更少的掩模工艺制造阵列基板的方法。
为了实现这些和其他优点，根据本发明的目的，如在此具体和宽泛描述的，本发明提供一种阵列基板，包括：基板，具有像素区域；栅极线，位于基板上；栅极电极，位于基板上并且与栅极线连接；栅极绝缘层，位于栅极线和栅极电极上；数据线，位于栅极绝缘层上并且与栅极线相交以限定像素区域；源极电极和漏极电极，位于栅极绝缘层上并且与栅极电极相对应，源极电极与数据线连接，漏极电极与源极电极间隔开；和氧化物半导体层，位于源极和漏极电极的顶部。
在另一个方面，本发明提供一种阵列基板的制造方法，包括：在具有像素区域的基板上形成栅极线；在基板上形成连接到栅极线的栅极电极；在栅极线和栅极电极上形成栅极绝缘层；在栅极绝缘层上形成与栅极线相交以限定像素区域的数据线；在栅极绝缘层上形成与栅极电极相对应的源极电极和漏极电极，源极电极连接到数据线，漏极电极与源极电极分隔开；和在源极和漏极电极的顶部形成氧化物半导体层。
本发明进一步适用的范围将从下面的详细说明中变得显而易见。然而，应该理解的是，仅通过图示给出详细描述和具体的例子用于表示本发明的优选实施方式，因为在本发明的精神和范围内，各种变化和修改对于本领域技术人员来说将变得显而易见。
附图说明
本文包括的附图提供对本发明的进一步的理解，纳入并构成了本说明书的一部分，图示本发明的实施方式，连同说明书用来解释本发明的原理。
图1是图示现有技术阵列基板的一个像素区域的剖面图；
图2是图示包括具有氧化物半导体层的现有技术TFT的阵列基板的剖面图；
图3是图示根据本发明第一实施方式的包括具有氧化物半导体层的TFT的阵列基板的剖面图；
图4A至4G是图示根据本发明第一实施方式的阵列基板的制造过程的剖面图；
图5A和5B是分别图示根据本发明的第二和第三实施方式的包括具有氧化物半导体层的TFT的阵列基板的剖面图；
图6A至6I是图示根据本发明的第二实施方式的阵列基板的制造过程的剖面图；以及
图7A至7E是图示根据本发明第三实施方式的阵列基板的制造过程的剖面图。
具体实施方式
现在将详细地参照优选实施方式，优选实施方式的例子在附图中图示。图3是图示根据本发明第一实施方式的包括具有氧化物半导体层的TFT的阵列基板的剖面图。在像素区域“P”中限定了形成有TFT“Tr”的开关区域“TrA”。
在图3中，在例如包括透明玻璃或塑料的基板101上形成栅极线和栅极电极105。栅极线沿一方向延伸，栅极电极105设置在开关区域“TrA”中。而且，栅极电极105可以从栅极线延伸或者可以是栅极线的一部分。栅极线和栅极电极105中的每一个还可以具有低电阻金属材料，例如铝（Al）、Al合金、铜（Cu）、Cu合金、钼（Mo）或钼钛合金（MoTi）的单层。或者，栅极线和栅极电极105中的每一个可以具有上述低电阻金属材料中的两种或更多种的至少两层。图3图示了单层的栅极电极105。
当栅极线和栅极电极105中的每一个包括Cu层时，栅极线和栅极电极105中的每一个还包括Cu层与基板101之间的MoTi层或Mo层。而且，Cu层具有与基板接触不良的性质。然而，由于MoTi层或Mo层，避免了Cu层与基板101之间接触不良的性质所导致的问题。
此外，在包括栅极线和栅极电极105的基板101上形成包括无机绝缘材料，例如氧化硅或氮化硅的栅极绝缘层110。例如，栅极绝缘层110具有氧化硅或氮化硅的单层。或者，栅极绝缘层110可以具有氧化硅和氮化硅的至少两层。当栅极绝缘层110具有两层时，下层由氮化硅和氧化硅中的一种形成，上层由氮化硅和氧化硅中的另外一种形成。栅极绝缘层110还可以具有氧化硅层和氮化硅层交替堆叠的多层。
此外，还在栅极绝缘层110上形成数据线130、源极电极133和漏极电极136。数据线130与栅极线相交以限定像素区域“P”，源极和漏极电极133和136设置在开关区域“TrA”中。而且，源极电极133从数据线130延伸。源极和漏极电极133和136与栅极电极105相对应，并且彼此间隔开。栅极绝缘层110的一部分还通过源极和漏极电极133和136之间的间隔而暴露。
数据线130、源极电极133和漏极电极136分别具有包括Mo或MoTi的下层和Cu或Cu合金的上层的双层结构。也就是说，数据线130、源极电极133和漏极电极136分别包括第一层130a、133a和136a作为下层以及第二层130b、133b、和136b作为上层。由于铜没有那么昂贵并且具有相对高的导电率，所以使用Cu或Cu合金层。此外，由于铜具有与栅极绝缘层110接触不良的性质，所以用Mo或MoTi层来防止不良接触性所导致的问题。
此外，铜或铜合金具有与金属材料接触良好的性质，但是具有与栅极绝缘层110的绝缘材料，例如氧化硅或氮化硅接触不良的性质。另一方面，钼或钼钛合金具有与绝缘材料以及金属材料接触良好的性质。因此，在栅极绝缘层110上形成Mo或MoTi的第一层130a、133a和136a之后，在第一层130a、133a和136a上形成Cu或Cu合金的第二层130b、133b和136b。
而且，在源极和漏极电极133和136上形成氧化物半导体层140。氧化物半导体层140由从氧化铟锌镓（IGZO）、氧化锌锡（ZTO）、和氧化锌铟（ZIO）中选择的一种氧化物半导体材料形成，并且在开关区域“TrA”中具有岛状。而且，氧化物半导体层140覆盖源极电极133的一端、漏极电极136的一端、以及栅极绝缘层110的暴露部分。氧化物半导体层140也与栅极电极105相对应。换句话说，氧化物半导体层140与栅极电极105重叠。
在这种情况下，通过使用氮气的等离子体工艺，对Cu或Cu合金的第二层133b和136b进行处理，使得在第二层133b和136b上形成表面改性层190。结果是，不存在氧化物半导体层140与源极和漏极电极133和136的接触性方面的问题。也就是说，表面改性层190用作第二层133b和136b中的每一个与氧化物半导体层140之间的粘接增强层。数据线130的第二层130b也通过等离子体工艺进行处理。
栅极电极105、栅极绝缘层110、源极电极133、漏极电极136、表面增强层190和氧化物半导体层140构成TFT“Tr”作为开关区域“TrA”中的开关元件。
也可以形成与栅极线平行、位于相同层上并且材料相同的公共线。此外，还可以形成与栅极线或数据线130位于相同层上并且材料相同的电源线以及与开关元件，即TFT“Tr”具有相似结构的驱动TFT。更详细地说，驱动TFT与开关元件和电源线电连接。在这种情况下，包括电源线和驱动元件的阵列基板用于OELD设备。
图3还图示了形成在包括氧化物半导体层140的基板101上方的钝化层150。钝化层150覆盖氧化物半导体层140、源极和漏极电极133和136、和数据线130。钝化层150由例如氧化硅或氮化硅的无机绝缘材料、或者例如光敏丙烯酸或苯并环丁烯（BCB）的有机绝缘材料形成。图3图示了单层的钝化层150。或者，钝化层150可以具有多层结构。
钝化层150还具有暴露漏极电极136的一部分的漏极接触孔153。当阵列基板包括驱动TFT时，钝化层150具有暴露驱动TFT的漏极电极的接触孔。另一方面，当阵列基板包括公共线时，形成穿过钝化层150和栅极绝缘层110暴露公共线的一部分的公共接触孔。
然后在钝化层150上且在像素区域“P”中形成像素电极160。像素电极160由诸如氧化铟锡（ITO）和氧化铟锌物（IZO）的透明导电材料形成，通过漏极接触孔153接触漏极电极136，并且具有板状。
在另一个实施方式中，像素电极160可以是条形的，还可以形成与像素电极交替的公共电极。公共电极通过公共接触孔接触公共线，并且也是条形的。在另一个实施方式中，像素电极可以接触驱动TFT的漏极电极，有机发光层和反电极可堆叠在像素电极上。在这种情况下，像素电极、有机发光层和反电极构成有机发光二极管。
因此，如图3所示，因为氧化物半导体层140是源极和漏极电极133和136顶部上的顶层，所以本发明是特别有利的。因此，在不使用蚀刻阻止层79的情况下，形成源极和漏极电极133和136时不会损坏氧化物半导体层140。
更详细地说，本发明有利地在源极和漏极电极133和136的顶部形成氧化物半导体层140，因此不需图2中的蚀刻阻止层79。因此，形成阵列基板的工艺比现有技术中的工艺更快和更有效率。此外，由于氧化物半导体层140形成在源极和漏极电极133和136（其包括金属材料）的顶部上，本发明有利地提供了粘接层190以改善源极和漏极电极133和136与氧化物半导体层140之间的接触。在图3所示的实施方式中，氧化物半导体层140还有利地是单层，从而不具有如图1现有技术所示的厚度差。
此外，因为不需要蚀刻阻止层79，本发明还有利地减少了图3中源极和漏极电极133和136之间的沟道的长度。也就是说，如图2所示，需要蚀刻阻止层79来保护氧化物半导体层77。然而，这增加了源极和漏极电极81和83之间的沟道的长度。如图3所示，因为有利地不使用蚀刻阻止层79，与现有技术的图2中的沟道长度相比，减小了源极和漏极电极133和136之间的沟道。
此外,由于本发明中的氧化物半导体层140是上层并且没被损坏，晶体管的性能有很大改善。
接下来，图4A到4G是图示根据本发明第一实施方式的阵列基板的制造过程的剖面图。在像素区域“P”中限定了形成有TFT“Tr”的开关区域“TrA”。
如图4A所示，通过沉积第一金属材料，例如，铜（Cu）、铜合金、铝（Al）、Al合金、钼（Mo）或钼钛合金（MoTi）中的一种或至少两种，在基板101上形成第一金属层。第一金属层具有单层或多层的结构。
接下来，进行掩模工艺，包括：涂覆PR层；用曝光掩模曝光PR层；对曝光的PR层进行显影以形成PR图案；用PR图案作为蚀刻掩模对材料层进行蚀刻；以及剥离PR图案以对第一金属层进行图案化。结果是，在基板101上形成了栅极线和栅极电极105。栅极线沿着一方向延伸，与栅极线连接的栅极电极105设置在开关区域“TrA”中。图4A图示了具有单层结构的栅极线和栅极电极105。
另一方面，在另一个实施方式中，通过对第一金属层进行图案化，可以在基板101上形成与栅极线平行并且间隔开的公共线。
接下来，如图4B所示，通过沉积例如氧化硅或氮化硅的无机绝缘材料，在包括栅极线和栅极电极105的基板101上形成栅极绝缘层110。图4B图示了单层结构的栅极绝缘层110。或者，栅极绝缘层110可以是氧化硅层和氮化硅层交替堆叠的多层。
接下来，如图4C所示，通过沉积Mo和MoTi中的一种，在栅极绝缘层110上形成第二金属层，通过沉积Cu和Cu合金中的一种，在第二金属层上顺序形成第三金属层。然后，通过掩模工艺对第二和第三金属层进行图案化，以形成数据线130、源极电极133和漏极电极136。
如上所述，数据线130、源极电极133和漏极电极136分别具有Mo或MoTi的第一层130a、133a和136a以及Cu或Cu合金的第二层130b、133b和136b。而且，数据线130与栅极线相交以限定像素区域“P”，源极电极和漏极电极133和136设置在开关区域“TrA”中。源极电极133也从数据线130延伸，并且漏极电极136与源极电极133间隔开。
在包括驱动TFT的另一个实施方式中，当形成数据线130、源极电极133、和漏极电极136时，形成了电源线、驱动TFT的源极电极和驱动TFT的漏极电极。另一方面，电源线可以在形成栅极线和栅极电极105时形成。
接下来，如图4D所示，在数据线130、源极电极133和漏极电极136上进行使用氮气的等离子体工艺约5到15秒，使得第二层130b、133b、和136b的表面被改性。结果是，在第二层130b、133b、和136b上形成表面改性层190，例如氮化铜层。在没有表面改性层190的情况下，氧化物半导体层140（图4E）具有与第二层130b、133b和136b不良的接触或粘接性。
接下来，如图4E所示，通过沉积或涂覆氧化物半导体材料，例如氧化铟镓锌（IGZO）、氧化锌锡（ZTO）和氧化锌铟（ZIO），在形成了表面改性层190的基板101上形成氧化物半导体材料层。
如上所述，由于表面改性层190，不存在源极电极和漏极电极133和136的第二层133b和136b与氧化物半导体材料层之间的接触或粘接性的问题。若将Cu层与氧化物半导体材料层之间的粘接强度假设为1，通过等离子体工艺用氮气形成在Cu层上的表面改性层190与氧化物半导体材料层之间的粘接强度至少为1.3。
接下来，通过掩模工艺将氧化物半导体材料层图案化，以形成氧化物半导体层140。氧化物半导体层140对应于栅极电极105并且具有岛状。可以通过使用含5至20重量%的草酸（C2H2O4）的蚀刻剂的湿蚀刻方法或使用蚀刻气体的干蚀刻方法对氧化物半导体材料层进行图案化。
此外，栅极电极105、栅极绝缘层110、源极电极133、漏极电极136、表面改性层190和氧化物半导体层140构成TFT“Tr”作为开关区域“TrA”中的开关元件。在可选择的实施方式中，在驱动TFT的源极电极和漏极电极上形成与栅极电极相对应的另一氧化物半导体层。
接下来，如图4F所示，通过沉积例如氧化硅或氮化硅的无机绝缘材料，或涂覆例如光敏丙烯酸或苯并环丁烯（BCB）的有机绝缘材料，在包括TFT“Tr”的基板101的上方形成钝化层150。图4F图示了氧化硅的单层钝化层150。或者，钝化层150可以具有多层结构。在这种情况下，多层结构的钝化层150可以包括不同的有机绝缘材料或无机绝缘材料。另一方面，钝化层150可以包括无机绝缘材料的下层和有机绝缘材料的上层。
接下来，通过掩模工艺对钝化层150进行图案化，以形成暴露漏极电极136的一部分的漏极接触孔153。在另一个实施方式中，对钝化层150和栅极绝缘层110进行图案化以形成暴露公共线的公共接触孔。此外，在另一个实施方式中，可以形成通过钝化层150暴露驱动TFT的漏极电极的接触孔。
接下来，如图4G所示，通过沉积例如ITO或IZO的透明导电材料，在钝化层150上形成透明导电材料层。通过掩模工艺对透明导电材料层进行图案化以形成像素电极160。此外，像素电极160具有板状，并通过漏极接触孔153接触漏极电极136。结果是，制得了阵列基板。
在另一个实施例中，可以在钝化层150上形成每一个都是条形的像素电极和公共电极。在这种情况下，像素和公共电极中的每一个可以由ITO、IZO、Mo、或MoTi形成。像素电极通过漏极接触孔153接触漏极电极136，公共电极通过公共接触孔接触公共线。此外，像素和公共电极彼此交替排列，以形成用于面内切换模式LCD设备的阵列基板。
在另一实施方式中，像素电极接触驱动TFT的漏极电极，在像素电极上堆叠有机发光层和反电极。结果是，制得用于OELD设备的阵列基板。
在本发明中，在形成源极电极133和漏极电极136后，形成氧化物半导体层140。结果是，氧化物半导体层140不会暴露于用于对源极电极和漏极电极133和136进行图案化的蚀刻剂，因此，蚀刻剂不会对氧化物半导体层140带来损坏。此外，该阵列基板不需要保护半导体层的蚀刻阻止层，从而可以省去用来形成蚀刻阻止层的复杂的掩模工艺。结果是，降低了生产成本和增加了生产工艺的效率。
而且，使用导电性优良的Cu层用于数据线130、源极电极133和漏极电极136，和使用具有高载流子迁移率以及与铜的不良接触或粘接性的氧化物半导体层140，由于通过等离子体工艺形成的表面改性层190，氧化物半导体层140不会剥落。
接下来，图5A和5B分别是图示根据本发明的第二和第三实施方式的包括具有氧化物半导体层的TFT的阵列基板的剖面图。下面解释的重点是与第一实施方式相比不同的要素。
参照图5A，第二实施方式的阵列基板与第一实施方式中图示的源极电极133和漏极电极136的结构不同。更详细地说，参照图3，源极电极133和漏极电极136分别具有Mo或MoTi的第一层133a和136a以及Cu或Cu合金的第二层133b和136b。也就是说，源极电极133和漏极电极136中的每一个具有双层结构。此外，通过进行使用氮气的等离子体工艺，在第二层133b和136b上形成表面改性层190。
然而，参考图5A，第二实施方式的阵列基板201包括源极电极233和漏极电极236，源极电极233和漏极电极236分别具有Mo或MoTi的第一层233a和236a以及Cu或Cu合金的第二层233b和236b，并且在源极电极233和漏极电极236上分别形成第一和第二粘接增强层234和237。
第一和第二粘接增强层234和237由ITO和IZO中的一种形成。此外，第一和第二粘接增强层234和237部分覆盖第二层233b和236b，使得第一和第二粘接增强层234和237上的氧化物半导体层240完全覆盖第一和第二粘接增强层234和237中每一个的上层。在这种情况下，在数据线230上没有粘接增强层。
另一方面，参照图5B，第三实施方式的阵列基板301包括数据线330、源极电极333和漏极电极336，数据线330、源极电极333和漏极电极336分别具有Mo或MoTi的第一层330a、333a和336a，Cu或Cu合金的第二层330b、333b和336b，以及ITO或IZO的第三层330c、333c和336c。也就是，数据线330、源极电极333和漏极电极336中的每一个具有三层结构。第三层330c、333c和336c分别完全覆盖第二层330b、333b和336b的上表面。
在第二和第三实施方式中，形成第一和第二粘接增强层234和237以及第三层333c和336c，以防止由于氧化物半导体材料与第二层233b、236b、333b和336b的金属材料（即铜或铜合金）之间的不良接触或粘接性所导致的氧化物半导体层240和340的剥离问题。即，第三层333c和336c也用作第二层333b和336b与氧化物半导体层340之间的粘接增强层。
粘接增强层234和237与氧化物半导体层240之间以及第三层333c和336c与氧化物半导体层340之间的粘接强度至少是第二层233b和236b与氧化物半导体层240之间以及第二层333b和336b与氧化物半导体层340之间的粘接强度的1.3倍。此外，在第二和第三实施方式中，可以省去用来形成表面改性层190的使用氮气的等离子体工艺。
接下来，图6A至6I是图示根据本发明的第二实施方式的阵列基板的制造过程的剖面图。在像素区域“P”中限定了形成有TFT“Tr”的开关区域“TrA”。
如图6A所示，通过沉积第一金属材料，例如铜（Cu）、Cu合金、铝（Al）、Al合金、钼（Mo）或钼钛合金（MoTi）中的一种或至少两种，在基板201上形成第一金属层。第一金属层具有单层或多层结构。接下来，进行掩模工艺，包括：涂覆PR层；用曝光掩模曝光PR层；对曝光的PR层进行显影以形成PR图案；用PR图案作为蚀刻掩模对材料层进行蚀刻；以及剥离PR图案以对第一金属层进行图案化。结果是，在基板201上形成了栅极线和栅极电极205。栅极线沿着一方向延伸，与栅极线连接的栅极电极205设置在开关区域“TrA”中。图6A图示了具有单层结构的栅极线和栅极电极205。
接下来，如图6B所示，通过沉积例如氧化硅或氮化硅的无机绝缘材料，在包括栅极线和栅极电极205的基板201上形成栅极绝缘层210。图6B图示了单层结构的栅极绝缘层210。或者，栅极绝缘层210可以具有氧化硅层和氮化硅层交替堆叠的多层。
如图6C所示，接下来，通过沉积Mo和MoTi中的一种，在栅极绝缘层110上形成第二金属层，通过沉积Cu和Cu合金中的一种，在第二金属层上顺序形成第三金属层。此外，通过沉积例如ITO和IZO的透明导电氧化物材料，在第三金属层上形成透明导电层。
通过掩模工艺对第二和第三金属层以及透明导电层进行图案化，以形成数据线230、源极电极233、漏极电极236、以及第一到第三透明导电图案230c、233c和236c。如上所述，数据线230、源极电极233和漏极电极236分别具有Mo或MoTi的第一层230a、233a、和236a以及Cu或Cu合金的第二层230b、233b和236b。
数据线230与栅极线相交以限定像素区域“P”，源极和漏极电极233和236位于开关区域“TrA”中。源极电极233从数据线230延伸，漏极电极236与源极电极233间隔开。第一到第三透明导电图案230c、233c和236c由透明导电层形成，并且分别设置在数据线230、源极电极233和漏极电极236上。
接下来，如图6D所示，通过沉积或涂覆氧化物半导体材料，例如氧化铟镓锌（IGZO）、氧化锌锡（ZTO）和氧化锌铟（ZIO），在形成有第一到第三透明导电图案230c、233c和236c的基板201上形成氧化物半导体材料层239。
然后，在氧化物半导体层239上形成PR层，通过曝光和显影对PR层进行图案化来形成PR图案291。PR图案291与将要形成（图6E的）氧化物半导体层240的区域相对应。接下来，如图6E和6F所示，进行使用含草酸的蚀刻剂的蚀刻工艺。
参照图6E，用PR图案291作为掩模，将（图6D的）氧化物半导体材料层239暴露于蚀刻剂，使得氧化物半导体材料层239的暴露于PR图案291之外的部分被蚀刻。结果是，在PR图案291下面形成具有岛状的氧化物半导体层240。
在这种情况下，不仅氧化物半导体层239，而且第一至第三透明导电图案230c、233c和236c也与含草酸的蚀刻剂反应而被蚀刻。因此，如图6F所示，（图6E的）第一透明导电图案230c以及第二和第三透明导电图案233c和236c的暴露于氧化半导体层240之外的部分被去除，使得在氧化物半导体层240的下面，分别在源极和漏极电极233和236上形成第一和第二粘接增强层234和237。
接下来，如图6G所示，通过剥离工艺或灰化工艺去除（图6F的）PR图案291，以暴露氧化物半导体层240。栅极电极205、栅极绝缘层210、源极电极233、漏极电极236、第一和第二粘附增强层234和237以及氧化物半导体层240构成TFT“Tr”作为开关区域“TrA”中的开关元件。
接下来，如图6H所示，通过沉积例如氧化硅或氮化硅的无机绝缘材料，或者涂覆例如光敏丙烯酸或苯并环丁烯（BCB）的有机绝缘材料，在包括TFT“Tr”的基板201上方形成钝化层250。图6H图示了单层的氧化硅钝化层250。或者，钝化层250可以具有多层结构。在这种情况下，多层结构的钝化层250可以包括不同的有机绝缘材料或无机绝缘材料。另一方面，钝化层250可以包括无机绝缘材料的下层和有机绝缘材料的上层。
接下来，通过掩模工艺对钝化层250进行图案化，以形成暴露漏极电极236的一部分的漏极接触孔253。然后，如图6I所示，通过沉积例如ITO或IZO的透明导电材料，在钝化层250上形成透明导电材料层。通过掩模工艺对透明导电材料层进行图案化，以形成像素电极260。此外，像素电极260具有板状，并且通过漏极接触孔253接触漏极电极236。结果是，制得了阵列基板。
接下来，图7A到7E是图示根据本发明的第三个实施方式的阵列基板的制造过程的剖面图。在像素区域“P”中限定了形成有TFT“Tr”的开关区域“TrA”。
如图7A所示，在基板101上形成栅极电极305、栅极绝缘层310、源极电极333、漏极电极336、数据线330、氧化物半导体材料层339和PR图案391。该工序基本上与参照图6A到6D图示和解释的工序相同。另一方面，第一到第三透明导电图案230c、233c和236c被定义为第三层330c、333c和336c。即，数据线330、源极电极333和漏极电极336中的每一个具有三层结构。
接下来，如图7B所示，通过使用蚀刻气体的干蚀刻方法蚀刻（图7A的）氧化物半导体材料层339，以在PR图案391的下面形成氧化物半导体层340。在这种情况下，ITO或IZO的第三层330c、333c和336c不会被蚀刻气体蚀刻。因此，数据线330、源极电极333和漏极电极336中的每一个保持三层结构。然后，如图7C到7E所示，除去（图7B的）PR图案391，形成钝化层350和像素电极360。
对本领域技术人员来说显而易见的是，在不偏离本发明精神或范围下可以对本发明进行各种修改和变化。因此，只要本发明的修改和变化在附加的权利要求和它们的等效物的范围内，本发明旨在覆盖本发明的这些修改和变化。

Claims (20)

1.一种阵列基板，包括：
基板，具有像素区域；
栅极线，位于基板上；
栅极电极，位于基板上且与栅极线相连；
栅极绝缘层，位于栅极线和栅极电极上；
数据线，位于栅极绝缘层上且与栅极线相交以界定像素区域；
源极电极和漏极电极，位于栅极绝缘层上且与栅极电极相对应，所述源极电极与数据线连接，所述漏极电极与源极电极间隔开；和
氧化物半导体层，位于源极和漏极电极的顶部上。
2.根据权利要求1的基板，还包括:
第一和第二粘接层，分别位于氧化物半导体层与源极和漏极电极之间，
其中所述源极和漏极电极的顶层包括铜和铜合金中的一种。
3.根据权利要求1的基板，其中所述源极和漏极电极中的每一个包括第一层及第一层上的第二层。
4.根据权利要求1的基板，其中所述源极和漏极电极之间的沟道区域不包括沟道区域顶部上的蚀刻阻止层。
5.根据权利要求3的基板，其中所述源极和漏极电极的底层包括钼和钼钛合金中的一种，顶层是铜或铜合金。
6.根据权利要求2的基板，其中所述第一和第二粘接层包括位于源极和漏极电极的顶层上的经过氮气等离子体处理的粘接层。
7.根据权利要求2的基板，其中所述第一和第二粘接层中的每一个包括氮化铜。
8.根据权利要求2的基板，其中所述第一和第二粘接层中的每一个包括氧化铟锡和氧化铟锌中的一种。
9.根据权利要求2的基板，其中所述第一粘接层部分覆盖源极电极的顶层，所述第二粘接层部分覆盖漏极电极的顶层。
10.根据权利要求2的基板，其中所述氧化物半导体层部分覆盖源极和漏极电极，使得第一和第二粘接层的上表面被氧化物半导体层完全覆盖。
11.根据权利要求2的基板，其中所述第一粘接层完全覆盖源极电极的顶层的上表面，所述第二粘接层完全覆盖漏极电极的顶层的上表面。
12.根据权利要求2的基板，还包括：
位于数据线上的第三粘接层。
13.根据权利要求1的基板，其中所述氧化物半导体层包括氧化铟镓锌、氧化锌锡和氧化锌铟中的一种。
14.根据权利要求1的基板，还包括：
钝化层，位于氧化物半导体层上且包括暴露漏极电极的漏极接触孔；和
像素电极，位于钝化层上和像素区域中，所述像素电极通过漏极接触孔接触漏极电极。
15.一种阵列基板的制造方法，所述方法包括：
在具有像素区域的基板上形成栅极线；
在基板上形成与栅极线相连的栅极电极；
在栅极线和栅极电极上形成栅极绝缘层；
在栅极绝缘层上形成与栅极线相交以限定像素区域的数据线；
在栅极绝缘层上形成与栅极电极相对应的源极电极和漏极电极，所述源极电极与数据线相连，所述漏极电极与源极电极间隔开；以及
在源极和漏极电极的顶部上形成氧化物半导体层。
16.根据权利要求15的方法，还包括：
分别在氧化物半导体层与源极和漏极电极之间形成第一和第二粘接层，
其中所述源极和漏极电极的顶层包括铜和铜合金中的一种。
17.根据权利要求15的基板，还包括：
在不使用沟道区域顶部上的蚀刻阻止层的情况下，在源极和漏极电极之间形成沟道区域。
18.根据权利要求16的方法，其中通过在源极和漏极的顶层上进行氮气等离子体处理来形成所述第一和第二粘接层。
19.根据权利要求16的方法，其中所述氧化物半导体层部分覆盖源极和漏极电极，使得第一和第二粘附层的上表面被氧化物半导体层完全覆盖。
20.根据权利要求15的方法，还包括：
在氧化物半导体层上形成钝化层，所述钝化层包括暴露漏极电极的漏极接触孔；
在钝化层上和像素区域中形成像素电极，所述像素电极通过漏极接触孔接触漏极电极。
CN201210528046.1A 2012-04-23 2012-12-10 阵列基板及其制造方法 Active CN103378164B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020120042126A KR101968115B1 (ko) 2012-04-23 2012-04-23 어레이 기판 및 이의 제조방법
KR10-2012-0042126 2012-04-23

Publications (2)

Publication Number Publication Date
CN103378164A true CN103378164A (zh) 2013-10-30
CN103378164B CN103378164B (zh) 2016-06-22

Family

ID=47709754

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210528046.1A Active CN103378164B (zh) 2012-04-23 2012-12-10 阵列基板及其制造方法

Country Status (5)

Country Link
US (2) US9564532B2 (zh)
EP (1) EP2657969B1 (zh)
JP (1) JP2013225645A (zh)
KR (1) KR101968115B1 (zh)
CN (1) CN103378164B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103700664A (zh) * 2013-12-12 2014-04-02 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN104409413A (zh) * 2014-11-06 2015-03-11 京东方科技集团股份有限公司 阵列基板制备方法
WO2015090008A1 (zh) * 2013-12-20 2015-06-25 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN105374827A (zh) * 2014-08-06 2016-03-02 乐金显示有限公司 显示设备和用于制造该显示设备的方法
CN106206648A (zh) * 2015-05-28 2016-12-07 乐金显示有限公司 有机发光显示装置及其制造方法
WO2018218987A1 (en) * 2017-06-02 2018-12-06 Boe Technology Group Co., Ltd. Display substrate, display apparatus, and method of fabricating display substrate
CN111583815A (zh) * 2019-02-18 2020-08-25 三星显示有限公司 显示装置和制造显示装置的方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102039725B1 (ko) 2012-11-23 2019-11-04 엘지디스플레이 주식회사 액정표시장치 어레이 기판 및 그 제조방법
US20160141531A1 (en) * 2013-06-26 2016-05-19 Sharp Kabushiki Kaisha Thin film transistor
TW201503374A (zh) * 2013-07-01 2015-01-16 Chunghwa Picture Tubes Ltd 氧化物半導體薄膜電晶體
KR102254524B1 (ko) * 2014-09-22 2021-05-21 엘지디스플레이 주식회사 유기전계발광 표시장치
JP6618779B2 (ja) * 2014-11-28 2019-12-11 株式会社半導体エネルギー研究所 半導体装置
KR102426497B1 (ko) * 2015-12-24 2022-07-27 엘지디스플레이 주식회사 터치 표시장치용 어레이기판 및 그 제조방법
US9793409B2 (en) * 2016-01-14 2017-10-17 Hon Hai Precision Industry Co., Ltd. Thin film transistor array panel
US9728650B1 (en) * 2016-01-14 2017-08-08 Hon Hai Precision Industry Co., Ltd. Thin film transistor array panel and conducting structure
CN108281489A (zh) * 2018-01-30 2018-07-13 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板、显示面板
US11613023B2 (en) 2019-06-07 2023-03-28 Noble Plastics, Inc. Edge device interface system and method for monitoring and modifying control and response signals transmitted to and from injection-molding machines and robots

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1897270A (zh) * 2005-07-15 2007-01-17 三星电子株式会社 布线结构、制造布线的方法、薄膜晶体管基板及其制造方法
CN1897269A (zh) * 2005-07-15 2007-01-17 三星电子株式会社 布线结构、布线形成方法、薄膜晶体管基板及其制造方法
CN101105615A (zh) * 2006-06-29 2008-01-16 Lg.菲利浦Lcd株式会社 液晶显示器件及其制造方法
CN101132011A (zh) * 2006-07-20 2008-02-27 三星电子株式会社 阵列基板及其制造方法和具有阵列基板的显示器件
CN101728434A (zh) * 2008-10-24 2010-06-09 株式会社半导体能源研究所 半导体器件及其制造方法
CN101740633A (zh) * 2008-11-07 2010-06-16 株式会社半导体能源研究所 半导体器件及其制造方法
CN101740631A (zh) * 2008-11-07 2010-06-16 株式会社半导体能源研究所 半导体装置及该半导体装置的制造方法
CN101800249A (zh) * 2009-02-05 2010-08-11 株式会社半导体能源研究所 晶体管及该晶体管的制造方法
CN101853884A (zh) * 2009-03-27 2010-10-06 株式会社半导体能源研究所 半导体装置
CN101997003A (zh) * 2009-08-07 2011-03-30 株式会社半导体能源研究所 半导体装置
CN102116984A (zh) * 2009-12-31 2011-07-06 乐金显示有限公司 液晶显示设备及其制造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6430290A (en) 1987-07-27 1989-02-01 Kyocera Corp Ceramic wiring board
KR20070049278A (ko) * 2005-11-08 2007-05-11 삼성전자주식회사 배선, 이를 포함하는 박막 트랜지스터 기판과 그 제조 방법
KR20090130089A (ko) * 2005-11-15 2009-12-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 다이오드 및 액티브 매트릭스 표시장치
TW200805667A (en) * 2006-07-07 2008-01-16 Au Optronics Corp A display panel structure having a circuit element and a method of manufacture
KR101421243B1 (ko) * 2006-12-21 2014-07-21 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조방법
KR20080084084A (ko) * 2007-03-14 2008-09-19 엘지디스플레이 주식회사 박막트랜지스터와 이를 포함하는 액정표시장치용 어레이기판의 제조방법
KR101308534B1 (ko) * 2007-07-18 2013-09-23 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법
KR101484297B1 (ko) * 2007-08-31 2015-01-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 표시장치의 제작방법
JP5489445B2 (ja) * 2007-11-15 2014-05-14 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
TWI655780B (zh) * 2008-11-07 2019-04-01 日商半導體能源研究所股份有限公司 半導體裝置和其製造方法
TWI467663B (zh) 2008-11-07 2015-01-01 Semiconductor Energy Lab 半導體裝置和該半導體裝置的製造方法
US8558382B2 (en) 2009-07-27 2013-10-15 Kobe Steel, Ltd. Interconnection structure and display device including interconnection structure
KR20110084760A (ko) 2010-01-18 2011-07-26 삼성전자주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20120120458A (ko) 2010-02-26 2012-11-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치
US20110263079A1 (en) * 2010-04-23 2011-10-27 Applies Materials, Inc. Interface protection layaer used in a thin film transistor structure
KR101830170B1 (ko) * 2011-05-17 2018-02-21 삼성디스플레이 주식회사 산화물 반도체 소자, 산화물 반도체 소자의 제조 방법, 산화물 반도체소자를 포함하는 표시 장치 및 산화물 반도체 소자를 포함하는 표시 장치의 제조 방법

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1897270A (zh) * 2005-07-15 2007-01-17 三星电子株式会社 布线结构、制造布线的方法、薄膜晶体管基板及其制造方法
CN1897269A (zh) * 2005-07-15 2007-01-17 三星电子株式会社 布线结构、布线形成方法、薄膜晶体管基板及其制造方法
CN101105615A (zh) * 2006-06-29 2008-01-16 Lg.菲利浦Lcd株式会社 液晶显示器件及其制造方法
CN101132011A (zh) * 2006-07-20 2008-02-27 三星电子株式会社 阵列基板及其制造方法和具有阵列基板的显示器件
CN101728434A (zh) * 2008-10-24 2010-06-09 株式会社半导体能源研究所 半导体器件及其制造方法
CN101740633A (zh) * 2008-11-07 2010-06-16 株式会社半导体能源研究所 半导体器件及其制造方法
CN101740631A (zh) * 2008-11-07 2010-06-16 株式会社半导体能源研究所 半导体装置及该半导体装置的制造方法
CN101800249A (zh) * 2009-02-05 2010-08-11 株式会社半导体能源研究所 晶体管及该晶体管的制造方法
CN101853884A (zh) * 2009-03-27 2010-10-06 株式会社半导体能源研究所 半导体装置
CN101997003A (zh) * 2009-08-07 2011-03-30 株式会社半导体能源研究所 半导体装置
CN102116984A (zh) * 2009-12-31 2011-07-06 乐金显示有限公司 液晶显示设备及其制造方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103700664A (zh) * 2013-12-12 2014-04-02 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
WO2015090008A1 (zh) * 2013-12-20 2015-06-25 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN105374827A (zh) * 2014-08-06 2016-03-02 乐金显示有限公司 显示设备和用于制造该显示设备的方法
CN105374827B (zh) * 2014-08-06 2019-04-05 乐金显示有限公司 显示设备和用于制造该显示设备的方法
CN104409413A (zh) * 2014-11-06 2015-03-11 京东方科技集团股份有限公司 阵列基板制备方法
US9741751B2 (en) 2014-11-06 2017-08-22 Boe Technology Group Co., Ltd. Array substrate fabricating method
CN104409413B (zh) * 2014-11-06 2017-12-08 京东方科技集团股份有限公司 阵列基板制备方法
CN106206648A (zh) * 2015-05-28 2016-12-07 乐金显示有限公司 有机发光显示装置及其制造方法
CN106206648B (zh) * 2015-05-28 2019-12-06 乐金显示有限公司 有机发光显示装置及其制造方法
WO2018218987A1 (en) * 2017-06-02 2018-12-06 Boe Technology Group Co., Ltd. Display substrate, display apparatus, and method of fabricating display substrate
CN108987411A (zh) * 2017-06-02 2018-12-11 京东方科技集团股份有限公司 阵列基板及其制备方法和显示装置
CN111583815A (zh) * 2019-02-18 2020-08-25 三星显示有限公司 显示装置和制造显示装置的方法

Also Published As

Publication number Publication date
EP2657969A3 (en) 2013-11-20
JP2013225645A (ja) 2013-10-31
EP2657969A2 (en) 2013-10-30
EP2657969B1 (en) 2015-06-10
US9564532B2 (en) 2017-02-07
US20130277668A1 (en) 2013-10-24
KR101968115B1 (ko) 2019-08-13
US9842934B2 (en) 2017-12-12
KR20130119174A (ko) 2013-10-31
CN103378164B (zh) 2016-06-22
US20170110592A1 (en) 2017-04-20

Similar Documents

Publication Publication Date Title
CN103378164B (zh) 阵列基板及其制造方法
CN103219391B (zh) 一种薄膜晶体管及其制作方法、阵列基板和显示装置
CN101908537B (zh) 用于显示设备的阵列基板及其制造方法
US7264981B2 (en) Flat panel display device and method of manufacturing the same
US9991295B2 (en) Array substrate manufactured by reduced times of patterning processes manufacturing method thereof and display apparatus
KR101019048B1 (ko) 어레이 기판 및 이의 제조방법
CN103872061A (zh) 阵列基板及其制造方法
KR101246789B1 (ko) 어레이 기판 및 이의 제조방법
CN102263111A (zh) 阵列基板及制造该阵列基板的方法
KR101922937B1 (ko) 박막트랜지스터 기판 및 이의 제조 방법
CN102496625A (zh) 薄膜晶体管、画素结构及其制造方法
CN102157387B (zh) 薄膜晶体管及其制造方法
US10283628B2 (en) Thin film transistor with source electrode, drain electrode and active layer prepared in a same layer and method for manufacturing the same, array substrate and display device
CN101950733B (zh) 像素结构的制造方法及有机发光元件的制造方法
CN102290440A (zh) 晶体管及其制造方法
KR20110058356A (ko) 어레이 기판 및 이의 제조방법
KR20110053721A (ko) 어레이 기판 및 이의 제조방법
KR101030968B1 (ko) 어레이 기판 및 이의 제조방법
KR20100055127A (ko) 어레이 기판의 제조방법
CN103489881A (zh) 一种薄膜晶体管阵列基板及其制造方法和显示器件
KR101847063B1 (ko) 어레이 기판의 제조방법
KR20070095549A (ko) 박막 트랜지스터 어레이 기판의 제조 방법
CN102097390A (zh) 像素结构的制作方法
CN102903678A (zh) 像素结构的制作方法
KR20100122390A (ko) 어레이 기판 및 이의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant