KR101040382B1 - 비정질 실리콘층의 결정화 방법 및 다공성 실리콘 구조 형성방법 - Google Patents
비정질 실리콘층의 결정화 방법 및 다공성 실리콘 구조 형성방법 Download PDFInfo
- Publication number
- KR101040382B1 KR101040382B1 KR1020090015020A KR20090015020A KR101040382B1 KR 101040382 B1 KR101040382 B1 KR 101040382B1 KR 1020090015020 A KR1020090015020 A KR 1020090015020A KR 20090015020 A KR20090015020 A KR 20090015020A KR 101040382 B1 KR101040382 B1 KR 101040382B1
- Authority
- KR
- South Korea
- Prior art keywords
- amorphous silicon
- porous structure
- layer
- silicon layer
- reaction
- Prior art date
Links
- 229910021417 amorphous silicon Inorganic materials 0.000 title claims abstract description 80
- 238000000034 method Methods 0.000 title claims abstract description 64
- 238000002425 crystallisation Methods 0.000 title claims abstract description 26
- 230000008025 crystallization Effects 0.000 title abstract description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title description 6
- 229910021426 porous silicon Inorganic materials 0.000 title description 6
- 238000006243 chemical reaction Methods 0.000 claims abstract description 31
- 239000000758 substrate Substances 0.000 claims abstract description 29
- 239000012295 chemical reaction liquid Substances 0.000 claims abstract description 20
- 239000004065 semiconductor Substances 0.000 claims abstract description 16
- 238000001312 dry etching Methods 0.000 claims description 6
- 238000001039 wet etching Methods 0.000 claims description 5
- 239000010408 film Substances 0.000 abstract description 13
- 239000010409 thin film Substances 0.000 abstract description 8
- 238000009413 insulation Methods 0.000 abstract 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 15
- KRHYYFGTRYWZRS-UHFFFAOYSA-N hydrofluoric acid Substances F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 14
- 239000002184 metal Substances 0.000 description 10
- 238000004519 manufacturing process Methods 0.000 description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 239000004973 liquid crystal related substance Substances 0.000 description 8
- 239000000243 solution Substances 0.000 description 7
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 6
- 239000013078 crystal Substances 0.000 description 5
- 238000005224 laser annealing Methods 0.000 description 5
- 238000000137 annealing Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 239000007790 solid phase Substances 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 230000006698 induction Effects 0.000 description 3
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 2
- 229910005560 Gd(NO3)3.6H2O Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000008151 electrolyte solution Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 229910021645 metal ion Inorganic materials 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 238000007711 solidification Methods 0.000 description 2
- 230000008023 solidification Effects 0.000 description 2
- 230000003685 thermal hair damage Effects 0.000 description 2
- VTLYFUHAOXGGBS-UHFFFAOYSA-N Fe3+ Chemical compound [Fe+3] VTLYFUHAOXGGBS-UHFFFAOYSA-N 0.000 description 1
- 241000995070 Nirvana Species 0.000 description 1
- 206010034972 Photosensitivity reaction Diseases 0.000 description 1
- 238000007743 anodising Methods 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000010892 electric spark Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000036211 photosensitivity Effects 0.000 description 1
- 238000006748 scratching Methods 0.000 description 1
- 230000002393 scratching effect Effects 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- -1 silicon ions Chemical class 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
- H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
본 발명은 상부 비정질 실리콘층을 포함하는 반도체 구조물이 구비된 기판을 준비하는 단계와 상기 비정질 실리콘층의 상층으로부터 적어도 일부층에 다공성 구조를 형성하는 단계와 상기 다공성 구조와 접촉하도록 반응 액체를 도포하는 단계와 상기 다공성 구조와 상기 반응액체의 반응에 의해 열이 발생하고 그 열에 의해 상기 비정질 실리콘층의 특성이 변화하는 비정질 실리콘층의 결정화 방법을 제공한다.
비정질 실리콘, 화학 반응, 절연막, 박막 트랜지스터, 다공성 구조, 결정화
Description
본 발명은 비정질 실리콘층의 결정화 방법 및 다공성 실리콘 구조 형성방법에 관한 것으로, 보다 상세하게는, 화학반응에 의한 반응열을 이용하여 비정질 실리콘층의 특성을 변경함으로써 단시간에 결정화할 수 있도록 한 비정질 실리콘층의 결정화 방법에 관한 것이다.
최근 정보화 사회로 발전함에 따라 박형화, 경량화 및 저 소비전력화 등의 우수한 특성을 가지는 평판 표시장치(Flat Panel Display, FPD)의 필요성이 대두되고 있는 가운데, 액정표시장치(Liquid Crystal Display, LCD), 유기발광 다이오드(Organic Light Emitting Diode, OLED) 및 전자 종이 디스플레이 등의 평판 표시장치들이 활발하게 개발되고 있다.
일반적으로, 액정표시장치(LCD)는 전계 생성 전극이 각각 형성되어 있는 두 기판을 두 전극이 형성되어 있는 면이 마주 대하도록 배치하고 두 기판 사이에 액정 물질을 삽입한 다음, 두 전극에 전압을 인가하여 생성되는 전기장에 의해 액정 분자를 움직임으로써 액정 분자의 움직임에 따라 달라지는 빛의 투과율에 의해 화상을 표현하는 장치이다.
전술한 액정표시장치(LCD)로는, 화면을 표시하는 최소 단위인 화소별로 전압을 온/오프(ON/OFF)하는 스위칭 소자인 박막트랜지스터(TFT)가 구비되는 액티브 매트릭스형(Active Matrix Type) 액정표시장치가 주류를 이루고 있는데, 최근에는 폴리실리콘(Poly-Si)을 이용한 박막트랜지스터를 채용하는 액정표시장치가 널리 연구 및 개발되고 있다.
폴리실리콘을 이용한 액정표시장치에서는 박막트랜지스터와 구동 회로를 동일 기판 상에 형성할 수 있으며, 박막트랜지스터와 구동 회로를 연결하는 과정이 불필요하므로 공정이 간단해진다. 또한, 폴리실리콘은 비정질 실리콘에 비해 전계효과 이동도가 100 내지 200배정도 더 크므로 응답 속도가 빠르고, 온도와 빛에 대한 안정성도 우수한 장점이 있다.
일반적으로 폴리실리콘은 비정질 실리콘을 이용하여 이를 결정화함으로써 형성하는 방법을 널리 이용하고 있는데, 이러한 결정화 방법으로는 고상결정방법(Solid Phase Crystallization, SPC), 금속유도결정화 방법(Metal Induced Crystallization, MIC) 및 엑시머 레이저 어닐링법(Excimer Laser Annealing method, ELA) 등이 있다.
고상결정방법(SPC)은 고온(600℃)에서 비정질 실리콘을 결정화하는 방법이 다. 이 방법은 고상에서 결정화가 이루어지기 때문에 결정립 내에 결함이 많아서 결정도가 떨어지며, 이를 보완하기 위하여 고온(∼1000℃)의 열산화막을 게이트 절연막으로 사용한다. 따라서, 1000℃ 이상에서 견딜 수 있는 수정과 같은 고 가격대의 소재를 사용해야만 하는 단점이 있다.
금속유도결정화 방법(MIC)은 비정질 실리콘층 위에 금속을 증착하여 열을 가해 줌으로서 결정화하는 방법이다. 이 때, 금속은 결정화되는 비정질 실리콘의 엔탈피를 낮추어 주는 역할을 한다. 따라서, 500℃정도의 저온공정처리가 가능하나, 표면의 상태가 좋지 않고 금속에 의한 전기적인 특성 저하를 보인다. 또한, 이 방법도 고상 결정화이므로 결정립 내의 결함이 다수 존재한다.
엑시머 레이저 어닐링법(ELA)은 가장 널리 사용되는 방법으로, 엑시머 레이저(Excimer Laser)라는 펄스화된 자외선(UV Beam)을 사용하는 어닐링 방법이다. 레이저를 이용한 어닐링(Annealing)은 1976년 Khaibullin이 처음 개발한 이후로 대규모 집적회로(Large Scale Integration, LSI) 공정에서 불순물 이온을 주입한 실리콘의 어닐링을 목적으로 개발되어 오다가 대면적의 표시소자 개발에 적용되면서 비교적 근래에 와서 중소형 저온 다결정 실리콘 TFT-LCD 제품의 제조에 응용되기 시작하였다.
비정질 실리콘층을 레이저를 사용하여 어닐링함으로써 양질의 폴리실리콘층으로 제작하는 방법은 녹는 온도가 높음에도 불구하고 짧은 시간에 열처리되기 때문에 기판에 손상을 주지 않는 장점을 가지고 있고, 제조된 박막트랜지스터의 이동도도 100㎠/Vsec 이상을 획득할 수 있으므로 가장 촉망받는 결정화방법이다.
그러나, 엑시머 레이저 어닐링 방법(ELA)은 큰 그레인을 얻기 위해서 조금씩 이동하면서 약 20번이나 중복하게끔 레이저를 조사하기 때문에 공정시간이 장기간 소요되는 문제점이 있었다. 이런 문제점을 해결하고 더 빠르고 큰 그레인을 얻기 위해서 순차측면 고상화(Sequential Lateral Solidification, SLS) 기술이 개발되었다. 순차측면고상화(SLS) 기술은 슬릿 마스크를 이용하여 측면성장을 이용하는 기술이다.
이와 같은 종래 기술에 의한 방식들에 의해서도 여전히 다양한 문제점들을 가지고 있기 때문에 비정질 실리콘층을 폴리실리콘층으로 결정화하는 방법을 효과적으로 수행하기 위한 다양한 시도가 계속되고 있다.
이러한 다양한 시도 중에서는 예를 들어, 실리콘 이온을 임플란테이션하여 결정화 씨드(Seed)를 형성하는 방법, 금속을 소정 크기로 비정질 실리콘층에 심어 결정화 씨드를 형성하는 방법 등이 종래에 개시되어 있다.
그러나, 이러한 방식들은 결정성에 문제가 있거나, 공정이 지나치게 복잡하거나, 후속공정이 필요해지거나, 특별히 고안된 설비가 필요하다거나 등 여전히 많은 문제점이 산재되어 있는 실정이다.
또한, 고상결정방법(SPC), 금속유도결정화 방법(MIC)은 근본적으로 최저 400℃ 정도의 온도가 기판에 가해지게 된다. 이 경우, 유리 기판의 변형 문제가 심각 해지고, 유리 기판 보다 더 온도에 취약한 기판, 예컨대, 플라스틱 기판 등을 이용하는 것은 실제적으로 어렵게 되는 것이다.
또한, 가장 널리 이용되고 있는 엑시머 레이저 어닐링법(ELA)도 짧은 시간에 열처리되어 기판에 손상을 주지 않는 것으로 알려져 있지만, 이 역시 일정한 열은 기판에 전달되는 것으로 알려져 있어 플라스틱 기판 등을 이용하는 것은 어려운 문제점이 있고, 레이저 어닐링법이 기본적으로 고가의 비용이 드는 공정이므로 설사 기판 변형 문제가 없다 하더라도 보다 저가의 공정 비용으로 소자를 제조하지 못하는 문제점을 여전히 안고 있다.
상술한 문제점으로 인해, 여전히 새로운 기술의 개발이 절실히 요구되고 있다.
본 발명은 전술한 문제점을 해결하기 위하여 안출된 것으로서, 본 발명의 목적은 고온의 열을 이용하여 단시간에 비정질 실리콘층을 결정화할 수 있는 비정질 실리콘층의 결정화 방법을 제공하는 것이다.
본 발명의 다른 목적은 기판 상에 활성층으로 이용가능한 반도체층을 형성하되, 기판의 변형을 최소화할 수 있도록 한 비정질 실리콘층의 결정화 방법을 제공하는데 있다.
전술한 목적을 달성하기 위하여 본 발명의 제1 측면은, 상부 비정질 실리콘층을 포함하는 반도체 구조물이 구비된 기판을 준비하는 단계; 상기 비정질 실리콘 층의 상층으로부터 적어도 일부층에 다공성 구조를 형성하는 단계; 상기 다공성 구조와 접촉하도록 반응 액체를 도포하는 단계; 및 상기 다공성 구조와 상기 반응액체의 반응에 의해 열이 발생하고 그 열에 의해 상기 비정질 실리콘층의 특성이 변화하는 비정질 실리콘층의 결정화 방법을 제공한다.
상기 다공성 구조는 상기 비정질 실리콘층의 일부 영역에 형성되는 것을 특징으로 하는 비정질 실리콘층의 결정화 방법.
상기 다공성 구조와 상기 반응액체의 반응을 발생하기 위해, 전기, 전류, 열 또는 물리적 충격에 의한 반응 중 적어도 어느 하나 선택된 반응을 이용하는 것을 특징으로 하는 비정질 실리콘층의 결정화 방법.
상기 다공성 구조는 습식식각 또는 건식 식각에 의해 제조된 것을 특징으로 하는 비정질 실리콘층의 결정화 방법.
본 발명의 다른 측면은 기판 상에 게이트 전극, 게이트 절연막, 채널층인 비정질 실리콘층, 오믹콘택층, 및 소오스/드레인 전극을 형성이 형성되고, 상기 비정질 실리콘층의 상부는 오픈된 반도체 구조물을 준비하는 단계; 상기 비정질 실리콘층의 상층으로부터 적어도 일부층에 다공성 구조를 형성하는 단계; 상기 다공성 구조와 접촉하도록 반응 액체를 도포하는 단계; 및 상기 다공성 구조와 상기 반응액체의 반응에 의해 열이 발생하고 그 열에 의해 상기 비정질 실리콘층의 특성이 변화하는 비정질 실리콘층의 결정화 방법을 제공한다.
상기 다공성 구조와 상기 반응액체의 반응을 발생하기 위해, 전기, 전류, 열 또는 물리적 충격에 의한 반응 중 적어도 어느 하나 선택된 반응을 이용하는 것을 특징으로 하는 비정질 실리콘층의 결정화 방법.
상기 다공성 구조와 상기 반응액체의 반응을 발생하기 위해, 상기 게이트 전극에 전압을 인가하는 것을 특징으로 하는 비정질 실리콘층의 결정화 방법.
상기 다공성 구조를 형성하기 위해, 상기 게이트 전극에 전압을 인가하는 것을 특징으로 하는 비정질 실리콘층의 결정화 방법.
본 발명의 또 다른 측면은 기판 상에 게이트 전극, 게이트 절연막, 반도체층, 오믹콘택층, 및 소오스/드레인 전극을 형성이 형성되고, 상기 반도체층의 상부는 오픈된 반도체 구조물을 준비하는 단계; 및 상기 반도체층의 상층으로부터 적어도 일부층에 다공성 구조를 형성하는 단계를 구비하되, 상기 다공성 구조는 포토 센서의 활성층으로 이용되는 것을 특징으로 하는 다공성 구조 형성 방법을 제공한다.
이상에서 설명한 바와 같은 본 발명의 비정질 실리콘층의 결정화 방법에 따르면, 고열을 이용하여 단기간에 비정질 실리콘층을 결정화할 수 있기 때문에 결정화에 따른 공정 비용 및 시간을 줄일 수 있는 이점이 있다.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 상세하게 설명한다. 그러나, 다음에 예시하는 본 발명의 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 본 발명의 실시예는 당업계에서 통상의 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되어지는 것이다.
(제1 실시예)
도 1은 본 발명의 제1 실시예에 따른 비정질 실리콘층의 결정화 방법을 설명하기 위한 개념도이다.
도 1을 참조하면, 상부에 비정질 실리콘층(12)을 포함하는 반도체 구조물(10)이 구비된 기판(11)을 준비하고, 비정질 실리콘층(12)의 상층으로부터 적어도 일부층에 다공성 구조(12a)가 형성되고, 다공성 구조(12a)와 접촉하도록 반응 액체(20)가 도포된다. 이러한 구조에 의해, 다공성 구조(12a)와 반응액체(20)의 반응에 의해 열이 발생하고 그 열에 의해 상기 비정질 실리콘층의 특성이 변화한다. 변화된 특성은 비정질 실리콘층을 발생된 열에 의해 결정화하는 것을 의미한다. 도포된 반응액체(20)는 반응 전에 건조 되는 것이 바람직하다.
여기서, 기판(100)의 종류는 특별히 한정하지 않는다. 다만, 이와 같은 공정에 의하면, 상부 일부에만 열이 인가될 수 있으므로 플라스틱 기판 등 낮은 온도(예를 들어, 약 130℃ 미만)에서 공정이 진행되어야 하는 경우 특히 유용할 수 있다.
비정질 실리콘층(12)을 포함하는 반도체 구조물(10)은 비정질 실리콘층이 포함된 반도체 구조물을 의미하는 것으로, 일반적으로 비정질 실리콘층(12)이 최상층에 형성되어 있고 그 내부에 금속층, 절연층 등이 구비될 수 있다.
다공성 실리콘 구조(12a)는 특별히 한정되지 않은 다양한 방식으로 제조가능하고, 예컨대, 포토리소그라피 공정을 이용하여 형성하는 것도 가능하고, 나노 프린트 공정 등을 이용하여 형성하는 것도 가능하다. 다공성 구조(12a)를 형성하는 구체적인 방식은 후술한다.
다공성 구조(12a)란 일반적으로 평편한 면 보다 굴곡 또는 홀이 형성되어 있는 것을 의미하는 것으로 반응액체와의 접촉 면적을 늘리기 위해 형성된다. 다공성 구조(12a)의 접촉 면적은 제조방식과 구체적인 조건에 따라 달라질 수 있으며 이 접촉 면적이 적으면 반응 액체와의 반응성이 떨어지고 이 접촉 면적이 커지면 반응성이 높아지게 된다.
다공성 구조(12a)의 홀의 크기는 깊이가 약 100nm 내지 2000nm 정도로 형성할 수 있고, 홀의 크기가 약 100nm 내지 1000nm 정도가 가능하다.
다공성 구조가 형성된 비정질 실리콘층(130)의 상부에 반응 액체를 도포하면 화학 반응에 의해 발열 반응에 의해 열이 발생하여 비정질 실리콘층(12)의 특성을 변화시킬 수 있다.
반응액체는 에탄올에 Gd(NO3)3·6H2O를 섞은 용액일 수 있는데 다공성 실리콘과 반응하여 발열현상을 일으키는 다른 용액도 가능함은 물론이다. 예를 들어, 0.2M의 Gd(NO3)3ㆍ6H2O, 10uL을 넣은 후 건조시키고, 그 후, 작은 스크래치에 의해 발열반응이 급격하게 일어나 점화되는 현상을 발견하였다. 건조된 발열물질층(20)을 점화하는 방법으로는, 다이아몬드 필기자로 스크래치 하는 방법 이외에 작은 전기 스파크를 인가하는 방법, 열을 인가하는 방법, 전기 배선에 의해 전압차를 인가하는 방법 등이 가능하다.
발열반응이 일어난 후에는 비정질 실리콘층(12)의 특성이 변화하여 예컨대, 폴리실리콘층 등으로 변화할 수 있다. 변화된 비정질 실리콘층(12)은 제거하거나 그대로 두고 박막트랜지스터(TFT)를 제작할 수 있지만 발열반응시 발생된 잔류물을 제거하는 것이 바람직하다. 본 발명에 의하면 비정질 실리콘층이 결정질로 변화하면서도 오염 문제를 해결할 수 있다. 예컨대, 금속유도결정화 방법(MIC)은 500℃정도의 온도처리도 문제이지만, 결정립 내의 금속 이온 등의 결함이 다수 존재하는 문제점이 있는데 본 발명에서는 발열반응에 의해 오염된 물질이 결정질 실리콘 내부로 침투하지 않는다. 달리 표현하면, 금속 이온 등이 발생하지 않는다.
도 2는 본 발명의 다공성 구조를 제조하는 하나의 방법을 설명하기 위한 개념도이다.
다공성 구조를 제조하는 일 방법으로 습식 식각을 이용할 수 있다. 일반적으로 단결결정 실리콘의 경우는 HF 용액과 결정 방향을 적절하게 활용하면 다공성 실리콘 구조를 만들 수 있는 것으로 알려져 있다. 그러나 비정질 실리콘의 경우 결정 방향이 무질서 하므로 용이하지 않다. 이를 해결하기 위해 본 발명에 의하면 HF와 Fe(III)의 수용액을 이용하여 다공성 구조를 만들 수 있다.
예를 들어, 1HF, 2FeCl3를 H2O 3 내지 6 Volumes에 5-75 초 동안 습식 식각을 수행함으로써 다공성 구조가 제작가능하다. 바람직하게는, 30 내지 50 초 동안 습식 식각을 실시한 경우 양호한 다공성 구조 특성을 나타내고 있었다.
도 3a 내지 도 3c는 본 발명의 다공성 구조를 제조하는 다른 방법을 설명하기 위한 개념도이다. 본 방식은 실리카 파티클과 건식식각을 이용하는 방법이다.
먼저, 실리카 파티클을 수십 nm 내지 수 ㎛ 크기로 준비한다. 실리카 파티클은 일반적으로 널리 알려진 것으로 생산되는 제품도 존재한다. 이 실리카 파티클들을 이용하여 평면 상에 빼곡하게 정렬한다. 정렬하는 기본적인 방식은 Langmuir Blodgett 방식을 이용하여 어셈블리를 형성한다(도 3a 참조).
2차원 매트릭스 형태로 정렬된 실리카 파티클(30a) 상부에 건식 식각방식, 예를 들어 이방성 건식 식각방식으로 에칭을 수행한다. 실리카 파티클(30a)의 식각 속도는 느리고 비정질 실리콘층(12)의 식각 속도는 빠르다. 한편, 건식 식각이 진행됨에 따라서 실리카 파티클이 가장자리부터 깍여나가서 실리카 파티클(30b)들 사이에 공간이 더 넓게 오픈된다. 실리카 파티클들(30a)은 마스크 역할을 수행하므로 실리카 파티클(30b) 중심을 기준으로 일정 영역은 보호되고 이외의 영역은 하 부의 비정질 실리콘층의 식각이 진행된다(도 3b 참조).
이러한 방식으로 비정질 실리콘층에는 다공성 구조가 형성된다. 이 방식은 비교적 깊은 홀의 다공성 구조를 제조할 수 있는 장점이 있다. 다공성 구조(12a)가 형성된 이후에는 실리카 파티클(30b)을 제거함으로써 다공성 구조 제작은 완료된다.
도 4 는 본 발명의 다공성 구조를 제조하는 다른 방법을 설명하기 위한 개념도이다.
도 4는 본 발명의 실시예에 따른 비정질 실리콘층의 결정화법을 설명하기 위한 도면이다.
전극(110)은 기판(100)을 준비한 다음, 그 위에 도전물질을 증착하여 막을 형성한 후, 이를 패터닝하여 형성한다. 이때, 전극(110)의 패터닝 공정은 사진식각 공정(Photo Lithography)을 통해서 이루어진다.
이어서, 전극(110)의 상면에 예컨대, 실리콘 질화물(SiNx), 실리콘 산화물(SiOx) 등을 플라즈마 화학기상증착(Chemical Vapor Deposition, CVD) 방법으로 증착하여 절연막(120)을 형성한다.
비정질 실리콘층(130)은 약 200nm 내지 1000nm의 막 두께를 가지며, 예컨대, 플라즈마 강화 화학 증착(Plasma-Enhanced Chemical Vapor Deposition, PECVD) 방법 등을 이용하여 절연막(120) 상부에 증착할 수 있는데, 이에 국한하지 않고 형성할 수 있다.
이후, 비정질 실리콘층(130)을 불산(HF) 수용액에 담가서 전기/화학적으로 부식시켜 형성할 수 있다. 즉, 비정질 실리콘층(130)을 불산(HF) 수용액에 넣고 전극(110)과 불산(HF) 수용액에 소정의 전류를 인가하여 양극산화(Anodizing)시킴으로써, 비정질 실리콘층(130)의 노출된 부분에 다공성 구조(130a)가 형성되도록 할 수 있다.
불산(HF) 용액을 주성분으로 하는 전해질 용액에 전류를 인가시킴으로써 양극산화(Anodizing)를 수행하면, 비정질 실리콘층(130)이 다공성 구조로 식각되고 인가되는 전류나 비정실 실리콘층(130)의 불순물의 농도 또는 전해질 용액의 농도 등을 조절함으로써 다공성 구조의 크기 및 다공성 구조간의 간격을 조절할 수 있다. 이 때, 상기 다공성 구조란 실리콘 물질 내 홀(130a)이 형성되는 구조를 말한다.
한편, 바텀 게이트(Bottom Gate) 구조에서 본 기술이 적용되면 더욱 유용한데 이는 비정질 실리콘층(130)의 상부 일부를 이용하여 발열되고 발열된 에너지에 의해 채널이 형성될 영역까지 비정질 실리콘층(130)의 특성이 변화될 수 있기 때문이다. 또한, 발열 반응하는 면과 채널 면이 서로 반대편이므로 채널을 형성하는 면의 계면 특성을 향상시킬 수 있다.
도 5 및 도 6은 바텀 게이트 구조에서 본 발명의 실시예가 적용된 경우를 설명하기 위한 도면들이다. 도 6은 도 5의 A-A'을 기준으로 절취한 단면도이다.
도 5 및 도 6를 참조하면, 기판(200) 상에 일 방향으로 구성한 다수의 게이 트 배선(210)과, 게이트 배선(210)에서 연결된 게이트 전극(215)과, 게이트 배선(210)과 수직하게 교차하여 다수의 데이터 배선(220)이 구성되어 있다.
여기서, 각 게이트 배선(210)과 데이터 배선(220)이 교차하는 부분에는 비정질 실리콘층(130)이 형성된 영역의 일부영역(300)을 오픈(Open)한 통상의 박막트랜지스터(TFT)와 동일한 구조로 이루어진다.
이러한 박막트랜지스터(TFT)는 버텀 게이트(Bottom Gate) 구조로서, 기판(200) 상에 형성된 게이트 전극(215)과, 게이트 전극(215)을 포함한 전면에 구비된 게이트 절연막(230)과, 게이트 전극(215) 상부의 게이트 절연막(230) 상에 형성된 비정질 실리콘층(130)과, 비정질 실리콘층(130)의 일부영역(300)을 제외한 나머지 영역에 구비되는 오믹콘택층(240)과, 오믹콘택층(240) 상에 형성되는 소스/드레인 전극(250a, 250b)으로 구성된다.
이때, 오믹콘택층(240)은 n형 불순물을 주입된 비정질 실리콘(a-Si)을 고온에서 약 500Å∼3000Å 정도의 두께로 증착하여 형성한 것이며, 게이트 절연막(230)도 유전율이 약 7.5 정도의 실리콘 질화물(SiNx), 실리콘 산화물(SiOx) 등의 무기재료를 통상, 고온 환경의 플라즈마 강화형 화학 증기 증착(PECVD) 방법으로 증착하여 형성한다.
소스/드레인 전극(250a, 250b)의 형성 시 비정질 실리콘층(130)이 형성된 영역의 일부영역(300)을 오픈(Open)한 후, 비정질 실리콘층(130) 상부에 홀(130a)에 의한 다공성 구조를 형성한다. 이때, 상기 다공성 구조는 전술한 본 발명의 실시예와 동일한 구조로서, 이에 대한 상세한 설명은 생략한다. 그리고, 비정질 실리콘 층(130)을 결정화하는 방법은 전술한 본 발명의 실시예와 동일하므로, 이에 대한 구체적인 설명은 본 발명의 실시예를 참조하기로 한다.
도 5 및 도 6에 도시된 바와 같이, 비정질 실리콘층(130)의 일부영역(300)만 오픈(Open)하게 되면, 후단 공정인 발열물질층(140, 도 1 참조)에 대한 발열반응 시 기판(200) 전체에서 발열이 일어나지 않고 일부영역(300)에서만 발열반응이 일어나게 되므로 기판(200)의 열적 손상을 현저히 감소시킬 수 있게 된다.
한편, 도면에 도시되진 않았지만, 게이트 배선(210) 및/또는 데이터 배선(220)의 일 끝단에는 전원 공급을 위하여 게이트 패드(Gate Pad) 및 데이터 패드(Data Pad)가 각각 구성될 수 있다.
게이트 배선(210) 및/또는 데이터 배선(220)에 전압을 인가함은 다공성 구조를 형성할 때도 가능하고, 발열반응을 점화할 때도 가능하다. 예를 들어, 전술한 온도, 충격 등의 점화 방식을 수행함과 더불어 게이트 배선(210) 및/또는 데이터 배선(220)에 전압을 인가하므로써 발열반응을 촉진 시키는 것도 가능하다. 예를 들어 채널 영역에 전류가 흐르도록 게이트 배선과 데이터 배선에 전압을 인가하는 경우 발열반응이 촉진되거나 재현성있게 구현될 수 있다.
또한, 비정질 실리콘층(130)은 일반적인 바텀 게이트 구조의 활성층에 비해 다소 두껍게 형성하고 형성된 그 활성층 상부에 다공성 구조를 형성하고 이를 통해 반응열을 얻게 되므로, 비정질 실리콘층(130)의 일부는 채널로 활용하고 일부는 열반을을 위해 활용할 수 있게 된다. 이 경우, 반응열의 양을 적절하게 조절하여 채 널 이외의 영역(하부 금속, 절연막 등)에는 열적 손상이 지나치게 가해지지 않도록 함과 동시에 채널의 특성은 변화시킬 수 있는 조건을 확보한다. 열 반응이 이루어 지고 난 후에는 오염 물질 등을 제거하여 신뢰성에 문제가 없도록 한다.
한편, 본 발명의 다른 측면에 의하면, 도 5 및 도 6와 동일한 구조에서 다공성 구조를 형성하는 영역이 채널층이 아닐 수 있다 아니라 포토 센서용 활성층일 수도 있다. 이 경우는 TFT와 포토 센서가 함께 집적되는 구조에 특별히 유용하다. 포토 센서는 Pin 다이오드 등으로 제조가능하고, 포토 센서티비티가 중요한 활성층에 본 발명에 의한 다공성 구조를 적용가능하다.
전술한 본 발명에 따른 비정질 실리콘층의 결정화 방법에 대한 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명에 속한다.
도 1은 본 발명의 제1 실시예에 따른 비정질 실리콘층의 결정화 방법을 설명하기 위한 개념도이다.
도 2는 본 발명의 다공성 구조를 제조하는 하나의 방법을 설명하기 위한 개념도이다.
도 3a 내지 도 3c는 본 발명의 다공성 구조를 제조하는 다른 방법을 설명하기 위한 개념도이다.
도 4 는 본 발명의 다공성 구조를 제조하는 다른 방법을 설명하기 위한 개념도이다.
도 5 및 도 6은 바텀 게이트 구조에서 본 발명의 실시예가 적용된 경우를 설명하기 위한 도면들이다. 도 6은 도 5의 A-A'을 기준으로 절취한 단면도이다.
Claims (10)
- 삭제
- 삭제
- 삭제
- 삭제
- 기판 상에 게이트 전극, 게이트 절연막, 채널층인 비정질 실리콘층, 오믹콘택층, 및 소오스/드레인 전극을 형성이 형성되고, 상기 비정질 실리콘층의 상부는 오픈된 반도체 구조물을 준비하는 단계;상기 비정질 실리콘층의 상층으로부터 적어도 일부층에 다공성 구조를 형성하는 단계;상기 다공성 구조와 접촉하도록 반응 액체를 도포하는 단계; 및상기 다공성 구조와 상기 반응액체의 반응에 의해 열이 발생하고 그 열에 의해 상기 비정질 실리콘층의 특성이 변화하는 것을 특징으로 하는 비정질 실리콘층의 결정화 방법.
- 제5 항에 있어서,상기 다공성 구조와 상기 반응액체의 반응을 발생하기 위해, 전기, 전류, 열 또는 물리적 충격에 의한 반응 중 적어도 어느 하나 선택된 반응을 이용하는 것을 특징으로 하는 비정질 실리콘층의 결정화 방법.
- 제5 항에 있어서,상기 다공성 구조와 상기 반응액체의 반응을 발생하기 위해, 상기 게이트 전극에 전압을 인가하는 것을 특징으로 하는 비정질 실리콘층의 결정화 방법.
- 제5 항에 있어서,상기 다공성 구조를 형성하기 위해, 상기 게이트 전극에 전압을 인가하는 것을 특징으로 하는 비정질 실리콘층의 결정화 방법.
- 기판 상에 게이트 전극, 게이트 절연막, 반도체층, 오믹콘택층, 및 소오스/드레인 전극을 형성이 형성되고, 상기 반도체층의 상부는 오픈된 반도체 구조물을 준비하는 단계; 및상기 반도체층의 상층으로부터 적어도 일부층에 다공성 구조를 형성하는 단계를 구비하되,상기 다공성 구조는 포토 센서의 활성층으로 이용되는 것을 특징으로 하는 다공성 구조 형성 방법.
- 제9 항에 있어서,상기 다공성 구조는 습식식각 또는 건식 식각에 의해 제조된 것을 특징으로 하는 다공성 구조 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090015020A KR101040382B1 (ko) | 2009-02-23 | 2009-02-23 | 비정질 실리콘층의 결정화 방법 및 다공성 실리콘 구조 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090015020A KR101040382B1 (ko) | 2009-02-23 | 2009-02-23 | 비정질 실리콘층의 결정화 방법 및 다공성 실리콘 구조 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20100095955A KR20100095955A (ko) | 2010-09-01 |
| KR101040382B1 true KR101040382B1 (ko) | 2011-06-09 |
Family
ID=43003766
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020090015020A KR101040382B1 (ko) | 2009-02-23 | 2009-02-23 | 비정질 실리콘층의 결정화 방법 및 다공성 실리콘 구조 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101040382B1 (ko) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003243677A (ja) * | 2002-02-15 | 2003-08-29 | National Institute Of Advanced Industrial & Technology | 薄膜太陽電池およびその製造方法ならびにエッチング液 |
-
2009
- 2009-02-23 KR KR1020090015020A patent/KR101040382B1/ko not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003243677A (ja) * | 2002-02-15 | 2003-08-29 | National Institute Of Advanced Industrial & Technology | 薄膜太陽電池およびその製造方法ならびにエッチング液 |
Non-Patent Citations (1)
| Title |
|---|
| Journal of Applied Physics 101, 054509, 2007* |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20100095955A (ko) | 2010-09-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5230909B2 (ja) | 薄膜トランジスタ表示板の製造方法 | |
| CN1319178C (zh) | 薄膜晶体管及其制造方法 | |
| CN101034669B (zh) | 薄膜晶体管及其制造方法 | |
| TW200832714A (en) | Fabricating method for low temperatyue polysilicon thin film | |
| JP2004214615A (ja) | 非晶質シリコン膜の結晶化方法及び非晶質シリコンの結晶化用マスク、並びにアレイ基板の製造方法 | |
| US7906834B2 (en) | Display device having thin film semiconductor device and manufacturing method of thin film semiconductor device | |
| JP2006216891A (ja) | 薄膜素子構造の作製方法、及び薄膜素子構造作製用の機能性基体 | |
| CN107342297A (zh) | 薄膜晶体管阵列基板及其制备方法、显示装置 | |
| JP2005524978A (ja) | ボトムゲート型ｔｆｔを含む電子装置およびその製造方法 | |
| US20050167634A1 (en) | Etchant for nickel silicide | |
| KR101257846B1 (ko) | 단결정 실리콘 제조방법 및 이를 이용한 ｔｆｔ의 제조방법 | |
| CN107464752A (zh) | 多晶硅薄膜的制备方法、薄膜晶体管阵列基板的制备方法 | |
| JP4286692B2 (ja) | ポリシリコン結晶化の制御方法 | |
| KR101040382B1 (ko) | 비정질 실리콘층의 결정화 방법 및 다공성 실리콘 구조 형성방법 | |
| CN106783532B (zh) | 一种低温多晶硅薄膜的制备方法、薄膜晶体管、阵列基板以及液晶显示面板 | |
| JP4165305B2 (ja) | 結晶質半導体材料の製造方法および半導体装置の製造方法 | |
| JP2004055838A (ja) | 薄膜トランジスタの製造方法 | |
| KR100963084B1 (ko) | 비정질 실리콘층의 결정화 방법 | |
| JP5117711B2 (ja) | 表示装置とその製造方法 | |
| JP2535610B2 (ja) | 薄膜トランジスタの作製方法 | |
| KR101022569B1 (ko) | 박막트랜지스터 및 그 제조방법 | |
| JP4684877B2 (ja) | 薄膜積層基板、及びその製造方法、並びに表示装置 | |
| KR101075261B1 (ko) | 다결정 실리콘 박막의 제조방법 | |
| KR100724482B1 (ko) | 액정표시소자 및 그 제조방법 | |
| KR100756817B1 (ko) | 박막 트랜지스터의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20140507 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20150602 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |