CN100511690C - 源极/漏极电极、薄膜晶体管衬底及其制备方法和显示器件 - Google Patents

源极/漏极电极、薄膜晶体管衬底及其制备方法和显示器件 Download PDF

Info

Publication number
CN100511690C
CN100511690C CN200610114892.3A CN200610114892A CN100511690C CN 100511690 C CN100511690 C CN 100511690C CN 200610114892 A CN200610114892 A CN 200610114892A CN 100511690 C CN100511690 C CN 100511690C
Authority
CN
China
Prior art keywords
source
layer
film transistor
atom
drain electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200610114892.3A
Other languages
English (en)
Other versions
CN1917219A (zh
Inventor
川上信之
钉宫敏洋
后藤裕史
富久胜文
日野绫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kobe Steel Ltd
Original Assignee
Kobe Steel Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kobe Steel Ltd filed Critical Kobe Steel Ltd
Publication of CN1917219A publication Critical patent/CN1917219A/zh
Application granted granted Critical
Publication of CN100511690C publication Critical patent/CN100511690C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate

Abstract

在包含基板、薄膜晶体管半导体层、源极/漏极电极和透明像素电极的薄膜晶体管衬底中使用源极/漏极电极。所述的源极/漏极电极包含含氮层和纯铝或铝合金的薄膜。所述含氮层的氮结合至所述薄膜晶体管半导体层的硅上，并且将所述的纯铝或铝合金的薄膜通过所述的含氮层连接至所述的薄膜晶体管半导体层。

Description

源极/漏极电极、薄膜晶体管衬底及其制备方法和显示器件
技术领域
本发明涉及用于液晶显示器、半导体器件和光学组件的薄膜晶体管的源极/漏极电极和衬底。本发明还涉及制备所述衬底的方法和显示器件。具体地，本发明涉及一种新的源极/漏极电极，其含有作为组件的纯铝或铝合金的薄膜。
背景技术
液晶显示器在从小尺寸手机到具有30英寸或更大屏幕的大尺寸电视机的多种应用中得到使用。按照像素驱动方法，它们分为简单矩阵液晶显示器和有源矩阵液晶显示器。其中，具有作为开关元件的薄膜晶体管(下文简称为TFT)的有源矩阵液晶显示器得到广泛的使用，因为它们实现了高清晰度的图像，并且能够高速地生成图像。
参照图1，以使用氢化非晶硅作为活性半导体层(以下，也称为“非晶硅薄膜晶体管衬底”)的具有TFT阵列的衬底(以下，也称为“薄膜晶体管衬底”)作为实例，将对用在有源矩阵液晶显示器中的代表性液晶面板的构造和工作原理进行说明。
图1中的液晶面板100包含薄膜晶体管衬底1、对衬底2和液晶层3。对衬底2面朝薄膜晶体管衬底1安置。将液晶层3安置于薄膜晶体管衬底1和对衬底2之间，并起着光调制层的作用。薄膜晶体管衬底1包括绝缘玻璃基板1a和在其上安置的薄膜晶体管4、透明像素电极5以及包含扫描线和信号线的互连部分6。透明像素电极5典型地由包含氧化铟(In2O3)和约10质量％的氧化锡(SnO2)的氧化锡铟(ITO)膜制成。薄膜晶体管衬底1由驱动电路13和通过TAB带12连接到驱动电路13的控制电路14驱动。
对衬底2包含绝缘玻璃基板1b、共用电极7、滤色器8和遮光膜9。共用电极7安置在面朝薄膜晶体管衬底1的玻璃基板1b的整个面上。对衬底2整体上起着对电极的作用。滤色器8安置在面朝透明像素电极5的位置。遮光膜9安置在面朝薄膜晶体管衬底1上的薄膜晶体管4和互连部分6的位置。对衬底2还具有使液晶层3中的液晶分子(没有显示)取向到预定方向的取向层11。
液晶面板还包含分别在薄膜晶体管衬底1和对衬底2的外侧(在与液晶层3相对的面上)安置的偏光片10a和10b。
在液晶面板100中，在对电极2(共用电极7)和透明像素电极5之间形成的电场控制液晶层3中液晶分子的取向方向，从而对通过液晶层3的光进行调制。这控制了经过对衬底2光的透过量，从而生成和显示出图像。
接着，参照图2，对用于液晶面板的传统非晶硅薄膜晶体管衬底的构造和工作原理进行详细说明。图2是图1中的主要部分＂A＂的放大图。
参照图2，将扫描线(薄膜栅极互连)25安置于玻璃基板(没有显示)上。扫描线25的一部分起着控制(开和关)薄膜晶体管的栅极电极26的作用。安置栅极绝缘体(氮化硅膜)27以覆盖栅极电极26。安置信号线(源极/漏极电极互连)34使扫描线25与***它们之间的栅极绝缘体27交叉。信号线34的一部分起着薄膜晶体管的源极电极28的作用。紧挨着栅极绝缘体27相继安置有非晶硅沟道膜(活性半导体膜)33、信号线(源极/漏极互连)34和氮化硅夹层电介质膜(保护膜)30。这种类型的液晶面板通常称为底部栅极型面板。
非晶硅沟道膜33包含掺杂磷(P)的掺杂层(n层)和本征层(i层；也称为非掺杂层)。在栅极绝缘体27上是像素区，其中安置透明像素电极5。透明像素电极5是由例如包含In2O3和SnO的ITO膜制成的。通过***后述金属阻挡层，薄膜晶体管的漏极电极29与透明像素电极5相接触并与其电连接。
当通过扫描线25将栅极电压施加于栅极电极26上时，薄膜晶体管4接通。在这种状态中，已施加于信号线34上的驱动电压从源极电极28通过漏极电极29施加到透明像素电极5上。当在透明像素电极5上施加预定的驱动电压时，在参照图1所上述的透明像素电极5和对电极2之间产生电位差。这种电位差使液晶层3中的液晶分子定向或取向，从而产生光调制。
在薄膜晶体管衬底1中，与源极/漏极电极电连接的源极/漏极互连34、与透明像素电极5电连接的信号线(像素电极的信号线)以及与栅极电极26电连接的扫描线25均由纯铝或铝合金如Al-Nd(以下纯铝或铝合金通称为“铝合金”)薄膜制成。这是因为这些纯铝或铝合金具有低的电阻率，并且可以容易地加工。如图2中所说明，包含难熔金属如Mo、Cr、Ti或W的金属阻挡层51、52、53和54安置于这些互连的上面和下面。这样的互连的代表性实例是多层(3层)互连，其包含按此顺序安置的约50nm厚的钼(Mo)层(下层金属阻挡层)、约150nm厚的纯铝或Al-Nd合金薄膜和约50nm厚的Mo层(上层金属阻挡层)。
下面将对为什么将3层状的多层互连用作连接到沟道非晶硅薄膜33的源极/漏极互连34的原因进行说明。
如图2所示，在沟道非晶硅薄膜33和铝合金薄膜之间安排下层金属阻挡层53。这种构造主要想防止硅和铝在铝合金薄膜和沟道非晶硅薄膜之间的界面(下文中也简称为＂界面＂)处的相互扩散。
如果使铝合金与沟道非晶硅薄膜直接接触，并且在制备薄膜晶体管时的随后步骤中进行热处理如烧结或退火，则铝合金中的硅扩散进入非晶硅和/或非晶硅中的硅扩散进入铝合金。因而，非晶硅作为半导体的性能显著恶化，导致接通状态电流下降，当将薄膜晶体管关闭时流动的漏电流(断开状态电流)增加，和/或薄膜晶体管的切换速度降低。因此，不能得到所需要的薄膜晶体管性能，并且得到的显示器件的性能和质量差。下层金属阻挡层53有效地防止了铝和硅之间的相互扩散。
将上层金属阻挡层54安置在铝合金薄膜上或之上，主要用于防止铝合金薄膜的表面上形成小丘(结节状突出)，并且确保与安置其上的ITO层接触。小丘的形成可能是由通常在约300℃至约400℃的热处理造成的。该热处理是在薄膜晶体管衬底的制备方法中，在铝合金薄膜的沉积之后，在氮化硅膜(保护膜)的沉积中进行的。具体地，将带有铝合金薄膜的衬底典型地进行化学气相沉积(CVD)，由此沉积氮化硅膜(保护膜)。小丘可能由是在此方法中的铝合金薄膜和玻璃基板之间的热膨胀差异引起的。上层金属阻挡层54有效地防止了小丘的形成。
但是，上和下层金属阻挡层的形成除了需要用于沉积铝合金互连的膜沉积***之外，还需要用于其沉积额外的膜沉积***。具体地，必须使用包括额外的用于沉积相应阻挡金属薄膜的膜沉积室的膜沉积***。该***的代表性实例是包括连接到传递室的多个膜沉积室的簇工具***。包括用于沉积金属阻挡层的额外单元的该***导致生产成本增加和生产率降低，这是在低成本下大量生产液晶面板所必须避免的。
如图2中所示，将铝合金薄膜连接到透明像素电极5上，其中金属阻挡层51位于中间。如果将铝合金薄膜直接到透明像素电极上，则这些组件之间接触电阻率高，这削弱了显示图像的质量。用作透明像素电极的互连的材料的铝对氧化十分敏感。因此，在铝合金薄膜和透明像素电极之间的界面形成氧化铝绝缘层。氧化铝是由在液晶显示面板的膜沉积方法中生成或加入的氧产生的。作为透明像素电极材料的氧化锡铟(ITO)是导电的金属氧化物，但是如果如上所述形成氧化铝层，它将不能形成导电的欧姆接触。
然而除了沉积栅极电极、源极电极和漏极电极的溅射***之外，这种金属阻挡层的沉积还需要额外的用于其沉积的膜沉积室。这些额外的单元导致生产成本增加和生产率降低。
此外，用作金属阻挡层的金属是在处理如用化学溶液的湿式蚀刻中，在与纯铝和铝合金不同的速率下进行处理的。因此，不能显著地控制在该处理时在横向或横向方向上的处理尺寸。因此，不仅是从膜沉积考虑，还是从处理考虑，金属阻挡层的沉积均需要复杂的方法，从而导致生产成本增加和生产率降低。
因此，提出了不需要金属阻挡层并可使源极/漏极电极和透明像素电极之间进行直接接触的电极材料，以及可以在源极/漏极电极和半导体层如沟道非晶硅薄膜之间直接接触的电极材料。
日本未审查的专利申请公布(JP-A)No.Hei 11-337976公开了一种技术，所述技术使用包含氧化铟和约10质量％氧化锌的氧化锌铟(IZO)膜作为透明像素电极材料。然而根据这种技术，最广泛使用的ITO膜必须用IZO膜代替，导致材料成本增加。
JP-A No.Hei 11-283934公开了一种通过对漏极电极进行等离子体处理或离子注入来修饰漏极电极表面的方法。然而，这种方法需要额外的表面处理步骤，导致生产率降低。
JP-A No.Hei 11-284195公开了一种方法，所述的方法从纯铝或铝合金的第一层和还包含杂质如氮、氧、硅和碳的纯铝或铝合金的第二层制造栅极电极、源极电极和漏极电极。这种方法的优势在于，构成栅极电极、源极电极和漏极电极的薄膜可以在一个膜沉积室中连续沉积。然而，这种方法需要沉积包含杂质的第二层的额外步骤。另外，生成的源极/漏极互连常常在将杂质引入到源极/漏极互连的步骤中从室壁上分层。这是由含杂质膜和不含杂质膜之间的热膨胀系数的差别所导致的。为了避免这种问题，这种方法需要经常进行维护操作而中止薄膜沉积步骤，这导致生产率明显降低。
在这些情况下，本发明的发明人在JP-A No.2004-214606中已经公开一种方法，所述的方法不需要金属阻挡层、简化了生产方法而没有增加步骤数，并且可使铝合金膜和透明像素电极之间进行直接和可靠地接触。在JP-A No.2004-214606中公开的技术使用一种铝合金，所述的铝合金包含0.1-6原子％的选自Au、Ag、Zn、Cu、镍、Sr、Ge、Sm和Bi中的至少一种作为合金元素，并且允许这些合金元素中的至少部分在铝合金膜和透明像素电极的界面成为沉析层或富集层，从而达到上述目的。
JP-A No.2003-273109公开了一种用于3层状铝合金互连的薄膜，其包括以此顺序安置的导电上层氮化铝层(AlN层)、铝合金薄膜和导电下层氮化铝层。可以将上层氮化铝层直接连接到ITO膜上，并且实现满意的低接触电阻。可以将下层氮化铝层直接连接到半导体层如非晶硅层上，并且建立优异的欧姆接触。但是，该方法需要溅射中高度复杂的控制，因为为了沉积氮化铝层，必须在适宜地控制反应气体的组成和比例的同时进行溅射。此外，该方法仍然对接触电阻和欧姆接触的改善敏感，并且需要进一步的改善
通过将液晶显示器作为代表性实例进行了上述解释，但是常规技术中的问题在非晶硅薄膜晶体管衬底中是共同的，所述的非晶硅薄膜晶体管衬底不仅用于液晶显示器，而且用于其它器件。这些问题还发生在使用多晶硅代替非晶硅作为薄膜晶体管的半导体层的薄膜晶体管衬底中。
发明内容
本发明是在这些情况下完成的，并且本发明的一个目的在于提供一种技术，该技术即使没有下层金属阻挡层也得到优异的薄膜晶体管性质，并且可以实现在源极/漏极互连和薄膜晶体管的半导体层之间直接和可靠的连接。
本发明的另一个目的在于提供一种技术，该技术在没有下层和上层金属阻挡层的情况下确保优异的薄膜晶体管性质、高的热稳定性和低的接触电阻率，并且不仅可以实现源极/漏极互连与薄膜晶体管的半导体层的直接和可靠的连接，而且可以实现源极/漏极互连与透明像素电极的直接和可靠的连接。
为了实现上述目的，本发明提供一种用于包含基板、薄膜晶体管半导体层、源极/漏极电极和透明像素电极的薄膜晶体管衬底中的源极/漏极电极，所述的源极/漏极电极包含含氮层和纯铝或铝合金的薄膜，其中如此设置所述的源极/漏极电极，使得所述含氮层的氮结合至所述薄膜晶体管半导体层的硅上，并且其中如此设置所述的源极/漏极电极，使得将所述的纯铝或铝合金的薄膜通过所述的含氮层连接至所述的薄膜晶体管半导体层。
一个优选的实施方案中，所述的含氮层主要包含氮化硅。
在另一个优选的实施方案中的含氮层包含氧氮化硅。
所述的含氮层的氮原子的表面密度(N1)优选为大于等于1014cm-2且小于等于2×1016cm-2。
所述的含氮层具有氧原子的表面密度(O1)，其中N1与O1的比率(N1/O1)优选为1.0或更高。
所述的含氮层的氮原子的表面密度优选等于或高于构成所述半导体层的硅有效悬空键的表面密度。
所述的含氮层的厚度优选在大于等于0.18nm和小于等于20nm的范围内。
在又一个优选的实施方案中，所述的含氮层具有氮原子数(N)和硅原子数(Si)，其中N与Si的最大比率(N/Si)在大于等于0.5和小于等于1.5的范围内。
所述的薄膜晶体管半导体层优选包含非晶硅或多晶硅。
所述的铝合金优选包含6原子％或更低的镍(Ni)作为合金元素。
在另一个优选的实施方案中，所述的纯铝或铝合金的薄膜是铝合金的薄膜，所述的铝合金包含大于等于0.3原子％和小于等于6原子％的镍(Ni)作为合金元素，并且如此设置所述的源极/漏极电极，使得铝合金的薄膜还直接连接至所述的透明像素电极。
所述的铝合金还可以包含大于等于0.1原子％和小于等于1.0原子％的选自下列中的至少一种元素作为合金元素：Ti、V、Zr、Nb、Mo、Hf、Ta和W。
在再一个实施方案中的铝合金还可以包含大于等于0.1原子％和小于等于2.0原子％的选自下列中的至少一种元素作为合金元素：Mg、Cr、Mn、Ru、Rh、Pd、Ir、Pt、La、Gd、Tb、Dy、Nd、Y、Co和Fe。
本发明还提供一种薄膜晶体管衬底，其包含所述的源极/漏极电极。
本发明还提供一种显示器件，其包含所述的薄膜晶体管衬底。
此外且有利的是，本发明提供一种制造所述的薄膜晶体管衬底的方法，该方法包括以下步骤：(a)在基板或之上沉积半导体层，制备薄膜晶体管衬底；(b)在所述的半导体层上形成含氮层；和(c)在所述的含氮层上沉积纯铝或铝合金的层。
在一个优选的实施方案中，所述的半导体层是在步骤(a)中在沉积***中沉积的，并且步骤(b)是在相同的沉积***中进行的。
在另一个优选的实施方案中，所述的半导体层是在步骤(a)中在室中沉积的，并且步骤(b)是在相同的室中进行的。
在再一个优选的实施方案中，所述的半导体层是在步骤(a)中在沉积温度下沉积的，并且步骤(b)是在与所述的沉积温度基本上相同的温度下进行的。
在另一个优选的实施方案中，所述的半导体层是在步骤(a)中使用气体沉积的，并且步骤(b)是在所述的气体与含氮气体的混合物的气氛中进行的。
在再一个优选的实施方案中，步骤(b)是在含氮气体与还原气体的混合物的气氛中进行的。
步骤(b)优选是由等离子体氮化方法进行的。
所述的等离子体氮化方法优选是在55Pa或更高的压力下进行的。
所述的等离子体氮化方法优选是在300℃或更高的温度下进行的。
所述的等离子体氮化方法优选是在含氮气体与还原气体的混合物的气氛中进行的。
步骤(b)中的等离子体氮化方法优选是在含氮气体和步骤(a)中使用的气体的混合物的气氛中进行的。
在另一个优选的实施方案中，步骤(b)是由热氮化方法进行的。
所述的热氮化方法优选是在400℃或更低的温度下进行的。
可以由氨基化方法进行步骤(b)。
所述的氨基化方法优选使用紫外辐照。
所述的氨基化方法优选使用含有氮原子的溶液。
可以由溅射方法进行步骤(c)。
根据本发明的源极/漏极电极具有上述构造，可以使用通常使用的纯铝或铝合金。此外，与常规技术相反，可以将它们在没有金属阻挡层的情况下通过含氮层连接到薄膜晶体管的半导体层。所述的源极/漏极电极具有良好的薄膜晶体管性质。
通过还使用含有特定量的镍的Al-Ni合金作为铝合金，根据本发明的源极/漏极电极可以不仅直接连接到薄膜晶体管的半导体层，而且直接连接到透明像素电极。得到的源极/漏极电极具有优异的薄膜晶体管性质、接触电阻率和热稳定性。
使用根据本发明的源极/漏极电极提供高性能的显示器件，其可以低成本高生产率地制造。
此外，从如下参考附图的优选实施方案描述中，本发明更多的目的、特征和优点将会变得更明显。
附图说明
图1是说明使用非晶硅薄膜晶体管衬底的代表性液晶面板构造的剖面放大示意图；
图2是说明代表性常规非晶硅薄膜晶体管衬底构造的示意性剖面图；
图3是说明作为本发明一个实施方案的薄膜晶体管衬底构造的示意性剖面图；
图4A、4B、4C、4D、4E、4F和4G是说明图3的薄膜晶体管衬底的部分制造方法的流程图；
图5是在实验实施例1中制备的沟道非晶硅薄膜和Al-Ni合金薄膜之间界面的横截面电子透射显微照片；
图6是作为比较例的、没有含氮层的样品的沟道非晶硅薄膜和Al-Ni合金薄膜之间界面的横截面电子透射显微照片；
图7显示的是用于测量铝合金薄膜和透明像素电极之间的接触电阻率的开尔文模型；
图8是显示膜应力如何根据铝合金膜的沉积温度而变化的图；
图9是在实验实施例14中制备的沟道非晶硅薄膜和Al-Ni合金薄膜之间界面的横截面电子透射显微照片；和
图10是在实验实施例15中制备的沟道非晶硅薄膜和Al-Ni合金薄膜之间界面的横截面电子透射显微照片。
具体实施方式
本发明的发明人进行深入细致的研究，以提供连接到薄膜晶体管的半导体层上的新源极/漏极电极。具体地，他们进行深入细致的研究，以提供新源极/漏极电极，其与常规的等价物相反，在没有金属阻挡层位于中间的情况下连接到半导体层时可以显示优异的薄膜晶体管性质，并且可以原样地使用纯铝或铝合金(下文中，这些常规的铝材料统称为＂铝合金＂)，所述的铝合金通常常规地用作源极/漏极电极互连的材料。结果，他们发现可以通过由含氮层和铝合金薄膜构造与半导体层相邻安置的源极/漏极电极，其中含氮层的氮(N)与半导体层的硅(Si)结合，来实现所述的目的。本发明是基于这些发现实现的。此构造可以实现铝合金薄膜和薄膜晶体管的半导体层之间通过含氮层的直接连接。
通过使用还包含0.3至6原子％的镍的铝合金(下文中，也称作＂Al-Ni合金＂，以与常规的铝合金相区别)作为所述的铝合金，可以将Al-Ni合金薄膜直接连接到透明像素电极。与常规的等价物相反，这提供了在没有金属阻挡层下具有良好电性能的源极/漏极电极。
此处中所使用的术语＂源极/漏极电极＂是指并且包括源极/漏极电极本身和源极/漏极互连。具体地，根据本发明的源极/漏极电极各自包含与源极/漏极互连结合的源极/漏极电极，其中源极/漏极互连与源极/漏极区接触。
下面将详细说明根据本发明的源极/漏极电极。为了便于解释，将源极/漏极电极分类并且区分为＂根据第一实施方案的源极/漏极电极＂和＂根据第二实施方案的源极/漏极电极＂。可以将根据第一实施方案的源极/漏极电极在没有金属阻挡层位于中间的情况下连接到薄膜晶体管的半导体层，并且可以将根据第二实施方案的源极/漏极电极在没有金属阻挡层位于中间的情况下连接到薄膜晶体管的半导体层，并且还可以直接连接到透明像素电极。根据第二实施方案的源极/漏极电极除了铝材料的组成外，具有与根据第一实施方案的源极/漏极电极相同的构造。
根据第一实施方案的源极/漏极电极
根据第一实施方案的源极/漏极电极各自包含含氮层和铝合金薄膜。安排含氮层，以使其覆盖薄膜晶体管半导体层，并且含氮层的氮(N)与半导体层的硅结合。含氮层起着阻挡层的作用，用于防止铝和硅在铝合金薄膜和薄膜晶体管半导体层之间的界面处的相互扩散。因此，如由后面所述的实验实施例所证明的，与常规的等价物相反，根据第一实施方案的源极/漏极电极在没有典型的为钼(Mo)的金属阻挡层的情况下提供优异的薄膜晶体管性质。这种构造不需要用于沉积阻挡层金属的额外膜沉积***，因为例如，在沉积半导体层之后且在沉积铝合金层之前，由等离子体氮化方法可以容易地形成含氮层。
下面将详细说明本发明中起重要作用的含氮层。
如上所述，含氮层的氮(N)与半导体层的硅结合，由此含氮层主要包含氮化硅。该层可以还包含氧氮化硅。氧氮化硅形成的原因是氮化硅与氧(O)的结合，所述的氧(O)是例如在含氮层的沉积方法中不可避免地引入的。
如由后面所述的实验实施例所证明的，含氮层优选还满足下面的要求。
含氮层的氮的表面密度优选等于或高于薄膜晶体管的半导体层的材料(硅为代表)的有效悬空键的表面密度。如上所述，半导体层的表面必须由含氮层覆盖，以防止金属互连材料和半导体材料之间的相互扩散。在这种情况下，半导体层表面上的未结合键(悬空键)优选与氮化合。此处的术语＂有效悬空键＂是指即使考虑到氮原子的空间位阻也可以存在于半导体层表面中的键。术语＂有效悬空键的表面密度＂是指假定含氮层覆盖半导体层的整个表面的表面密度。有效悬空键的表面密度根据半导体材料的类型而变化。在硅的情况下，它基本上在约1014cm-2至1015cm-2的范围内，虽然根据晶体的平面方面而稍有变化。
具体地，在含氮层主要包含氮化硅时和在它除了主要组分氮化硅还包含氧氮化硅时的两种情况下，在纯铝或铝合金的薄膜和半导体层之间的界面处的含氮层的氮的表面密度(N1)优选为大于等于1014cm-2和小于等于2×1016cm-2。为了确保所需的薄膜晶体管性质，含氮层的氮的表面密度(N1)更优选为2×1014cm-2或更高，并且进一步优选为4×1014cm-2或更高。但是，过分高的含氮层的氮的表面密度(N1)可能导致含氮层中绝缘氮化硅的量增加。这导致电阻增加，因此恶化薄膜晶体管性质。更优选将氮的表面密度(N1)的上限设置在1×1016cm-2。
当含氮层包含氧氮化硅时，即除了氮化硅还包含氧化硅时，除了满足氮的表面密度(N1)的要求外，氮的表面密度(N1)与氧的表面密度(O1)的比率(N1/O1)优选为1.0或更高。这进一步改善了薄膜晶体管性质。氮化硅和氧氮化硅主要是绝缘体，但这些构造中的电阻可以低，因为如稍后所述，含氮层的厚度非常薄，例如为大于等于0.18nm和小于等于20nm。
本发明用实验方法发现比率N1/O1影响薄膜晶体管性质，并且比率N1/O1应当优选为1.0或更高，以提供更优异的薄膜晶体管性质，如在后面所述的实验实施例中所证明的。这可能是因为含氮层中的电阻性组分在高比率N1/O1下降低，从而得到作为薄膜晶体管的满意性质。比率N1/O1优选尽可能地高，并且优选它为1.05或更高，并且进一步优选为1.1或更高。
例如，在使用等离子体氮化方法形成含氮层时，可以通过适宜地控制等离子产生的条件，如等离子体的气体压力和气体组成，以及处理温度来调节比率N1/O1。这将在稍后详细解释。
例如，可以由卢瑟福反散射能谱法(RBS)来测定含氮层的氮的表面密度(N1)和氧的表面密度(O1)。
含氮层的厚度优选为大于等于0.18nm和小于等于20nm。如上所述，含氮层作为用于防止铝和硅在铝合金层和薄膜晶体管半导体层之间界面处的相互扩散的阻挡层是有效的，但是，过分厚的含氮层可能削弱薄膜晶体管的性能。通过将含氮层的厚度控制在上面所规定的范围内，可以将由于含氮层的存在而导致的电阻的增加控制在没有不利地影响TFT性能的范围内。含氮层的厚度更优选为15nm或更低，并且进一步优选为10nm或更低。最少超过一层硅-氮键单层对于含氮层是足够的。硅-氮的原子距离为约0.18nm，因此，含氮层的最小厚度优选为0.18nm或更高。更优选含氮层的厚度为0.2nm，并且进一步优选为0.4nm。可以由各种物理分析方法如上述的RBS方法、X射线光电子能谱法(XPS)、次级离子质谱法(SIMS)、RF辉光放电发射光谱法(GD-OES)来测定含氮层的厚度。在后面所述的实验实施例中，含氮层的厚度是由RBS和XPS测定的。
含氮层中，氮原子数与硅原子数的比率(N/Si)的最大值优选大于等于0.5且小于等于1.5。这可以使含氮层有效地起阻挡层作用，而没有恶化薄膜晶体管性质。比率N/Si更优选为0.6或更高，并且进一步优选为0.7或更高。
例如，可以通过将等离子体的辐照时间控制在约1分钟至约10分钟的范围内，来调节比率N/Si。这将在稍后详细解释。
例如，可以根据RBS，通过在含氮层的厚度方向上分析这些元素(氮和硅)，来测定比率N/Si。
例如，通过将半导体层的最上层进行氮化，形成含氮层。对氮化方法没有特别限制，并且包括例如如下面详细描述的：(i)等离子体氮化方法、(ii)热氮化方法和(iii)氨基化方法。
(i)等离子体氮化方法
等离子体氮化方法使用等离子体。如由后面所述的实施方案1和实验实施例1所证明的，该方法优选使用含氮气体。含氮气体可以是非还原性气体，如N2、NH3或NF3。这些气体中的每一种可以单独使用，或作为气体混合物组合使用。如果使用氧化性气体如N2O气，则氧化性气体中的氧(O)与硅之间的反应在氮和硅之间的反应之前进行，从而不能形成所需要的氮化硅层，因为半导体层表面的硅对氧化非常敏感。具体地，优选将薄膜晶体管半导体层放置在含氮的等离子体源的附近。可以根据等离子体的类型和产生等离子体的条件，如功率、压力、温度和气体组成，将等离子体源和半导体层之间的距离设置在适宜的范围内。它优选为约数十厘米或更小。在如此邻近等离子体处存在高能氮原子，并且它们可以容易在半导体层的表面上形成所需要的含氮层。
可以例如通过离子注入，由含氮的等离子体源供给氮。在这种情况下，可以任意地设置等离子体源和半导体层之间的距离，因为由电场加速的离子可以长距离地前进。优选通过将半导体层放置在等离子体源的附近并且将负高压脉冲施加至半导体层以将离子注入半导体层的整个表面，来进行离子注入。备选地，可以使用专用的离子注入机来进行离子注入。
优选以下面的方式控制等离子体产生的条件，如用于产生等离子体的气体的压力和组成，以及处理温度，以将含氮层中的氮的表面密度(N1)与氧的表面密度(O1)的比率(N1/O1)设置在1.0或更高，从而进一步改善薄膜晶体管性质，如由后面所述的实验实施例所证明的。这有效地防止了半导体层的氧化，加速了氮化反应，并且提高了氮化效率。
具体地，反应压力优选为55Pa或更高。如果压力低于55Pa，氮化反应可能进行缓慢，并且形成可以有效地起扩散阻挡层作用的含氮层所花费的时间长。此外，氧化反应可能显著地先于氮化反应进行，这导致薄膜晶体管性质恶化。鉴于此，该压力优选尽可能地高，并且更优选为60Pa或更高，进一步优选为66Pa或更高。该压力的上限典型地根据所使用的***或单元的性能而变化，不能唯一地确定。考虑到等离子体的稳定供给，该压力优选为约400Pa或更低，并且更优选为约266Pa或更低。例如，在后面所述的实验实施例11中所使用的***中，用于稳定地供给等离子体的压力的上限为133Pa。
反应温度优选为300℃或更高。如果反应温度低于300℃，氮化反应可能进行缓慢，并且形成可以有效地起扩散阻挡层作用的含氮层所花费的时间长。此外，氧化反应可能显著地先于氮化反应进行，这导致薄膜晶体管性质恶化。但是，过分高的反应温度可能导致半导体层的恶化和损坏，因而反应温度优选为约360℃或更低。
此处所用的气体可以是单独的含氮气体，如N2、NH3或NF3，但是优选为含氮气体与还原气体的混合物。这进一步有效地防止了半导体层的氧化。还原气体的实例是NH3和H2。这些气体中，NH3不仅作为还原气体而且作为含氮气体起作用，并且它可以单独使用，或与例如H2组合使用。
备选地，用于等离子体氮化的气体优选是含氮气体与在沉积半导体层中所使用的材料气体(SiH4)的气体混合物。当通过单独使用含氮气体形成含氮层时，必须在沉积半导体层之后将用于沉积半导体层的气体从室中清除出去。在气体混合物的气氛中的等离子体氮化不需要将用于沉积半导体层的气体清除出去，这缩短了处理时间。
(ii)热氮化方法
通常将热氮化方法用于氮化，典型地是因为得到的膜的良好深镀能力。具体地，如由后面所述的实验实施例2所证明的，例如，优选在氮气气氛中在400℃或更低的温度下进行加热。过分高的加热温度可以导致增加对半导体层的损坏。相反，过分低的加热温度可能不能有效地提供所需要的含氮层。更优选将加热温度控制在大于等于200℃且小于等于380℃，并且进一步优选控制在大于等于250℃且小于等于350℃。如由后面所述的实验实施例3所证明的，可以将加热处理(热氮化方法)与等离子体氮化方法合并在一起进行。这进一步加速了含氮层的形成。
(iii)氨基化方法
氨基化方法通过光的作用用来加速气体的分解或反应，从而形成含氮层。通常使用波长在紫外区(约200nm至400nm)的光。光源可以是汞灯，如波长为254nm的低压汞灯，或波长为365nm的高压汞灯；或受激准分子激光器***，如波长为194nm的ArF激光器，或波长为248nm的KrF激光器。更具体地，如由后面所述的实验实施例4所证明的，优选在含氮气体中使用更短波长的紫外辐照进行氨基化。这实现了将更高的能量用于酰胺化。
优选使用典型地含有氨基的含氮溶液进行氨基化方法。在含氮液体与半导体层接触的同时，通过采用紫外辐照，可以更有效地将氮供给至半导体层。具体的程序示于后面所述的实验实施例4中。
如上所述，优选由方法(i)至(iii)中的至少一种沉积含氮层。优选如下设置或选择用于沉积含氮层的***(装置)、室、温度和气体组成，以简化制备方法和缩短处理时间。
至于***，优选含氮层的形成是在与用于沉积半导体层的沉积***相同的***中进行的，并且更优选是在与沉积半导体层相同的***的相同室中进行的，以简化制备方法。这消除了在工件在***间或一个***内的多余移动。
至于温度，优选在与半导体层的膜-沉积温度基本上相等的温度下进行含氮层的形成，即，在半导体层的膜-沉积温度的±10℃的范围内。这节省了用于调节该温度的额外时间。
此处所用的气体可以是单独的含氮气体，如N2、NH3或NF3，但是优选为含氮气体与用于沉积半导体层的材料气体(SiH4)的气体混合物。当通过单独使用含氮气体形成含氮层时，必须在沉积半导体层之后将用于沉积半导体层的气体从室中清除出去。在气体混合物的气氛中的氮化不需要将用于沉积半导体层的气体清除出去，因而缩短了处理时间。
备选地，该气体优选为含氮气体与还原气体的混合物。这进一步有效地防止了半导体层的氧化。还原气体的实例是NH3和H2。这些气体中，NH3不仅作为还原气体而且作为含氮气体起作用，并且它可以单独使用，或与例如H2组合使用。
在薄膜晶体管半导体层上形成含氮层之后，典型地通过溅射方法沉积铝合金膜，从而得到所需要的源极/漏极互连。可以通过使用单一的溅射靶和单一的溅射气体来沉积根据本发明的源极/漏极电极，并且不需要如上述JP-A No.2003-273109那样改变溅射气体的组成。因此，本发明可以进一步简化制备方法。
根据本发明的源极/漏极电极的主要特征之一是安排在薄膜晶体管半导体层和铝合金层之间的含氮层，以覆盖半导体层。因此，对铝合金和半导体层的类型没有特别限制，并且可以使用通常用于源极/漏极电极的那些，只要没有不利地影响薄膜晶体管性质即可。半导体层的代表性实例是非晶硅和多晶硅。铝合金可以是例如通常使用的铝材料，如纯铝或含有硅、铜或稀土元素如Nd或Y作为合金元素的铝合金。
根据第一实施方案的源极/漏极电极中的互连的铝材料可以是原样的常规铝合金，但是，如上所述，优选是含有6原子％或更低的镍的Al-Ni合金。即使得到的薄膜晶体管衬底不使用金属阻挡层，这种构造也可以得到等效于常规铝合金的那些的薄膜晶体管性质。这将在后面所述的实验实施例中得到证明。如果Al-Ni合金含有高于6原子％的镍，Al-Ni合金薄膜可能具有过分高的电阻。因此，像素的响应速度可能降低，功率消耗可以增加，并且得到的显示器具有削弱的质量而不适宜于实际应用。更优选镍含量为5原子％或更低。考虑到薄膜晶体管性质，对镍含量的下限没有特别限制。但是，当将Al-Ni合金薄膜直接连接到ITO薄膜时，Ni-Al合金优选含有0.3原子％或更高的镍。
用于本发明的Al-Ni合金可以还包含作为第三成分的，大于等于0.1原子％和小于等于1.0原子％的选自由下列组成的组中的至少一种元素：Ti、V、Zr、Nb、Mo、Hf、Ta和W(这组以下也称作＂组X1＂)。得到的合金在以下也称作＂Al-Ni-X1合金＂。备选地或另外地，Al-Ni合金可以还包含大于等于0.1原子％和小于等于2.0原子％选自由下列组成的组中的至少一种元素：Mg、Cr、Mn、Ru、Rh、Pd、Ir、Pt、La、Gd、Tb、Dy、Nd、Y、Co和Fe(这组以下也称作＂组X2＂)。得到的合金在以下也称作＂Al-Ni-X2合金＂。本发明中也可以使用Al-Ni-X1-X2合金，其含有属于组X1的至少一种元素和属于组X2的至少一种元素。
属于组X1和组X2的元素中的至少一种，如果结合在Al-Ni合金中，用来防止热稳定性下降，所述的热稳定性下降是由于在使Al-Ni合金薄膜直接与ITO膜接触时，在Al-Ni合金薄膜的表面上形成小丘(不平的突出)而导致的。组X1和X2在详细观察时它们的操作上彼此是不同的。在稍后的根据第二实施方案的源极/漏极电极中，将详细描述这些不同，包括它们的优选含量。
与常规的等价物相反，根据第一实施方案的源极/漏极电极不需要位于铝合金薄膜和薄膜晶体管半导体层之间的下层金属阻挡层。因此，铝合金薄膜可以通过含氮层直接与半导体层接触。发现：与使用常规铝合金薄膜、具有金属阻挡层如铬层位于中间的常规薄膜相比，在后面所述的实验实施例中制备的、使用纯铝或Al-Ni合金的薄膜的样品TFT实现了相同或更高的薄膜晶体管性质。因此，本发明不需要金属阻挡层，从而简化了制备方法并且降低了生产成本。
根据第二实施方案的源极/漏极电极
根据第二实施方案的源极/漏极电极各自包含含氮层和Al-Ni合金薄膜。根据第二实施方案的源极/漏极电极具有与根据第一实施方案的源极/漏极电极相同的构造，不同之处在于使用后面所述的特定Al-Ni合金作为铝材料。此处将省略对与根据第一实施方案的源极/漏极电极相同的构造如含氮层的描述。
特定的Al-Ni合金允许Al-Ni合金薄膜和薄膜晶体管半导体层之间通过含氮层直接连接，此外，可以允许Al-Ni合金和透明像素电极之间的直接连接。这可能是因为在Al-Ni合金和透明像素电极之间的界面处形成了导电氧化物(AlOx，0<x≤0.8)和/或镍富集层。这将在稍后详细描述。
首先，将描述用于根据第二实施方案的源极/漏极电极的Al-Ni合金。
此处所用的Al-Ni合金包含大于等于0.3原子％和小于等于6原子％的镍。镍含量的下限(0.3原子％)主要是考虑降低Al-Ni合金薄膜和透明像素电极之间的界面处的接触电阻率和确保满意的热稳定性而设置的。
如果根据第二实施方案的源极/漏极电极的镍含量低于0.3原子％，则界面处的接触电阻率稍有增加并且热稳定性降低。如果镍含量超过6原子％，Al-Ni合金薄膜可能具有过分高的电阻。因此，像素的响应速度可能降低，功率消耗增加，并且得到的显示器具有削弱的质量而不适宜于实际应用。考虑到这些优选和缺点，优选镍含量为大于等于0.5原子％且小于等于5原子％。
Al-Ni合金还优选包含作为第三成分的、大于等于0.1原子％和小于等于1.0原子％的属于组X1的至少一种元素。如果属于组X1的至少一种元素的含量低于0.1原子％，则不能有效地显示这些元素的活性。相反，如果它超过1.0原子％，活性可能增加，但是Al-Ni-X1合金薄膜的电阻率可能增加。考虑到这些，属于组X1的至少一种元素的含量更优选为大于等于0.2原子％且小于等于0.8原子％。这些元素中的每一种可以单独使用或组合使用。当将它们组合使用时，元素的总含量应当落入上面规定的范围内。
备选或另外地，Al-Ni合金可以还包含大于等于0.1原子％和小于等于2.0原子％的属于组X2的至少一种元素作为第三成分。这用来防止热稳定性下降，所述的热稳定性下降是由于如在Al-Ni-X1合金中一样，在Al-Ni合金薄膜的表面上形成小丘(不平的突出)而导致的。如果属于组X2的至少一种元素的含量低于0.1原子％，不能有效地显示活性。但是，如果它超过2.0原子％，尽管活性可能提高，但是Al-Ni-X2合金薄膜的电阻率可能提高。考虑到这些，属于组X2的至少一种元素的含量更优选为大于等于0.3原子％和小于等于1.8原子％。这些元素中的每一种可以单独使用或组合使用。当将它们组合使用时，元素的总含量应当落入上面规定的范围内。
用于本发明的Al-Ni合金可以是Al-Ni-X1-X2合金，其同时包含属于组X1的至少一种元素和属于组X2的至少一种元素。
考虑得到的Al-Ni-X1合金薄膜或Al-Ni-X2合金薄膜的热稳定性和电阻率，来选择属于组X1和X2的这些元素。组X1和X2对热稳定性贡献的机理彼此稍有不同。这将在下面参考图8详细说明。
图8是示例性说明铝薄膜的应力如何根据温度而变化的曲线图。图8中，符号＂A＂、＂B＂和＂C＂分别表示纯铝、包含属于组X2的元素的Al-X2合金和包含属于组X1的元素的Al-X1合金的数据。
图8表明，包含属于组X2的元素的Al-X2合金膜＂B＂的压缩应力随着温度的升高而增大。在温度升高的早期阶段，晶粒生长受到抑制，但是，它在相对低的温度下开始，并且应力在窄的温度范围急剧放松。这可能是因为在合金中含有的溶解元素离析为金属间化合物，并且这加速了铝的晶粒生长，从而降低了电阻率。具体地，在相对低的加热温度有效地降低了电阻率。但是，当以应力被完全松弛的状态进一步加热薄膜时，在薄膜中产生压缩压力，从而例如导致小丘。合金可能具有接近于应力松弛时的温度的耐热温度。
如在Al-X2合金膜＂B＂中那样，包含属于组X1的元素的Al-X1合金膜＂C＂的压缩应力随着温度的升高而增加，并且如Al-X2合金膜中的那样，在类似的温度开始铝的晶粒生长。但是，属于组X1的元素以相对低的速率从固溶体中扩散并且离析为金属间化合物。因此，如图8所说明的，金属间化合物在宽范围的温度内逐渐离析，并且与离析一起，应力逐渐松弛。因此，它在应力充分松弛前需要更多的加热和相当长的时间，大多数溶解的元素作为金属间化合物离析，并且铝的晶粒生长进行以允许膜基质具有足够降低的电阻率。这导致热稳定性的提高。具体地，属于组X1的元素可以更慢地作为金属间化合物离析，从而更有效地提高热稳定性，并且与属于组X2的元素相比，可以以更少量充分显示改善热稳定性的优点。
因此，属于组X1的元素与属于组X2的元素在显示热稳定性的机理方面不同，从而含量(含量的上限)不同。
如由后面所述的实验实施例所证明的，与属于组X2的元素相比，属于组X1的元素可以以更少的量将接触电阻率降低至目标水平。当在相对低的加热温度处理薄膜时，也观察到这种活性。
此外，与属于组X2的元素相比，属于组X1的元素对电极膜中的孔隙形成具有抵抗力，尽管应当将属于组X1的元素的含量设置为低于属于组X2的元素的含量。具体地，在使用通过加热在窄的温度范围快速离析为金属间化合物的元素，如属于组X2的元素的情况下，当在加热后将膜冷却至室温时，随着晶粒生长的进行，在膜中产生更强的拉伸应力。该拉伸应力可以导致孔隙。相反，在其中金属间化合物随着温度的升高而在长时间内逐渐离析的合金体系中，如属于组X1的元素的合金体系中，当将合金加热至如组X2中那样的温度时，离析和晶粒生长中断，应力没有得到充分松弛，并且在冷却至室温时，在膜中保留少量的拉伸应力。因此，考虑到防止由拉伸应力导致的孔隙，优选选择属于组X1的元素。
接着，将描述在Al-Ni合金薄膜和透明像素电极之间的界面处形成的氧化物(AlOx，其中x满足下面的条件：0<x≤0.8)。
氧化物AlOx含有较少量的氧，从而比具有化学计量组成的Al2O3更加导电。即使没有金属阻挡层，这也有助于降低接触电阻率。具体地，当在没有金属阻挡层位于中间的情况下，使常规的铝互连材料直接与透明像素电极接触时，在界面处形成厚膜，所述的厚膜含有与Al2O3基本上相同量的氧，并且具有高的电阻率，这导致接触电阻率的增加。但是，根据本发明的构造可以避免该问题。
氧化物AlOx的厚度优选为约1至10nm，更优选为约2至8nm，并且进一步优选为约5nm。
优选使用包括两步或更多步骤的膜沉积方法来沉积导电氧化物膜(AlOx)。例如，首先，使用非氧化性气体如氩气，在优选约100℃至200℃的衬底温度下，由溅射将用于构成透明像素电极的ITO膜沉积至约5至20nm，优选约10nm的厚度。在此过程中，即，在构成透明像素电极的ITO膜沉积的早期阶段，优选在没有氧的气氛中进行膜沉积，以避免Al-Ni合金薄膜表面的氧化。在以此方式在没有氧的气氛中进行膜沉积时，所得到的通过溅射沉积的ITO膜含有较少量的氧，从而降低了ITO膜本身的导电率。但是，可以通过在此过程中适宜地加热衬底来补偿导电率的降低，因为这种加热的结果导致ITO结晶度的提高。
接着，将气氛气体从非氧化性气体改变为包含非氧化性气体和氧气的含氧气体，并且在保持衬底温度的同时，将膜沉积到例如约20至200nm，优选约40nm的厚度。对此处的气氛气体的氧含量没有特别限制，但是优选设置氧含量，使得相对于例如约1至5毫托，优选约3毫托的氩压力，氧分压为10至50微托，优选约20微托。本发明的发明人通过实验方法表明，在这些条件下，沉积的ITO膜的电阻率被最小化至约1×10-4Ω·cm2。通过用水蒸汽代替氧加入至该气氛气体中，可以得到相同的优点。因此，通过由溅射以两步或更多步骤进行ITO膜的沉积，同时改变气氛气体的氧含量，ITO膜的本身可以具有充分高的导电率，同时在ITO膜沉积的早期阶段防止铝合金膜的氧化。
接着，将说明在Al-Ni合金薄膜和透明像素电极之间界面处形成的镍富集层。
如AlOx膜中那样，镍富集层是导电性的，并且有助于降低接触电阻率。
镍富集层的平均镍浓度优选为Al-Ni合金的平均镍浓度的2倍或更高，并且更优选为2.5倍或更高。镍富集层的厚度优选为大于等于0.5nm且小于等于10nm，并且更优选大于等于1.0nm且小于等于5nm。
发现：如在后面所述的实验实施例中所证明的，与使用常规的铝合金薄膜、有金属阻挡层如铬层位于中间的常规TFT相比，通过使用特定Al-Ni合金薄膜而制备的样品TFT实现了相等或更高的薄膜晶体管性质、接触电阻率和热稳定性。因此，根据本发明第二实施方案的源极/漏极电极不需要金属阻挡层，从而简化了制备方法，并且降低了生产成本。此外，它们可以在约200℃相对低的处理温度充分地降低电阻率，并且允许在更宽的范围内选择显示器件材料的类型和处理条件。
实施方案1
下面，将参考附图说明根据本发明的薄膜晶体管衬底的一些优选的实施方案。通过将包含非晶硅薄膜晶体管衬底的液晶显示器取作代表性实例，来说明这样的优选实施方案。应当注意的是，下面仅仅是实例，其决不限制本发明的范围，并且可以在不离开本发明的教导和范围的情况下在其中进行各种改变和修改。本发明的发明人通过实验方法证实，可以将根据本发明的源极/漏极电极应用到例如典型地用于反射液晶显示器的反射电极，和用于将信号从外或向外输入和输出的TAB连接电极。
将参考图3详细解释根据本发明的非晶硅薄膜晶体管衬底的实施方案。
图3是说明根据本发明的薄膜晶体管衬底的一个优选实施方案的示意横截面图。图3中，与图2中的常规薄膜晶体管衬底中的那些组件对应的组件的附图标记相同。
考虑图3，将源极电极28和漏极电极29电连接到源极/漏极互连34。源极/漏极互连34包含：含氮层(未显示)和Al-2.0原子％Ni合金膜(未显示)，并且如此安排含氮层，使其覆盖沟道非晶硅薄膜33。将在后面所述的图4E和4F中详细说明源极/漏极互连34的构造。
图2和图3之间的比较表明，常规薄膜晶体管衬底包含在源极/漏极电极之上和之下的典型地由钼(Mo)制成的下层金属阻挡层53和上层金属阻挡层54(图2)；而根据本发明的薄膜晶体管衬底不包括下层金属阻挡层53(图3)。此外，如在后面所述的实验实施例中所证明的，本发明也不需要安排上层金属阻挡层54。
与常规的等价物相反，该实施方案可以在没有下层金属阻挡层位于中间的情况下通过含氮层实现铝合金和沟道非晶硅薄膜之间的直接连接。与常规薄膜晶体管衬底(参见，后面所述的实验实施例1和2)的那些相比，这实现了相当或更高的良好的薄膜晶体管性质。此外，与常规的等价物相反，本发明的另一个实施方案可以在没有上层金属阻挡层位于中间的情况下实现在铝合金和透明像素电极之间的直接连接。与常规薄膜晶体管衬底(参见，后面所述的实验实施例)的那些相比，这也确保了相当或更高的良好的薄膜晶体管性质。
因此，本发明不需要常规互连所必须的上层和下层金属阻挡层。
接着，将参考图4A至4G说明根据本发明制备在图3中所示的薄膜晶体管衬底的方法。与图3中的那些相对应的组件具有相同的附图标记。
首先，典型地由溅射，在玻璃基板1a上相继沉积厚度为约200nm的铝合金薄膜(Al-2.0原子％Nd)61和厚度为约50nm的钼薄膜52(未显示)(图4A)。在室温下进行由溅射的膜沉积。通过光刻法在多层薄膜上产生抗蚀剂62的图案(图4B)，并且使用形成图案的抗蚀剂62作为掩模蚀刻包含铝合金薄膜61和钼薄膜52的多层膜，从而形成栅极电极26(图4C)。在此过程中，优选以约30°至约60°的角度的锥形形状蚀刻多层薄膜的***，从而改善将在其上沉积的栅极绝缘体27的覆盖。
接着，典型地由等离子体CVD沉积厚度为约300nm的氮化硅膜(栅极绝缘体)27(图4D)。在约350℃的温度下进行此处的由等离子体CVD的膜沉积。在氮化硅膜(栅极绝缘体)27上，典型地由等离子体CVD相继沉积厚度为约200nm的未掺杂氢化非晶硅膜(a-Si-H)55和厚度为约80nm的磷掺杂n+-型氢化非晶硅膜(n+a-Si-H)56。通过使用SiH4和PH3作为材料进行等离子体CVD，来沉积n+-型氢化非晶硅膜。
随后，在用于沉积氮化硅膜的等离子体CVD***的室中，在n+-型氢化非晶硅膜(n+a-Si-H)56上形成含氮层60(图4E)。具体地，在将衬底保持在室中的同时，从室中将用于沉积非晶硅膜的材料气体抽空。接着，用等离子体处理n+-型氢化非晶硅膜56的表面3分钟，该等离子体是在将氮气单独作为载气供给到室中时产生的。因此，形成了含氮层60。在射频功率密度为0.24W/cm2，膜沉积温度为320℃和气体压力为67Pa下进行该等离子体处理。由RBS和XPS分析工件的表面，发现形成的含氮层的厚度为约5.8nm。
在此实施方案中由等离子体氮化方法形成含氮层60。但是，该层的形成方法不限于此，并且如由实验(后面所述的实验实施例1至4)所证明的，也可以由上面所述的热氮化方法(ii)和氨基化方法(iii)来形成所需要的含氮层。
接着，典型地由溅射在含氮层60上沉积厚度为约300nm的Al-2.0原子％Ni合金膜63(图4F)。在室温进行由溅射的膜沉积。然后由光刻法产生抗蚀剂图案；并且使用形成图案的抗蚀剂作为掩模，蚀刻Al-2.0原子％Ni合金膜63，从而形成源极电极28和漏极电极29(图4F)。由使用源极电极28和漏极电极29作为掩模的干式蚀刻将n+-型氢化非晶硅膜56剥去(图4G)。
典型地在等离子体氮化***中将氮化硅膜(保护膜)(未显示)沉积至约300nm的厚度。此处的膜沉积是在约200℃的温度下进行的。接着，通过在氮化硅膜30上产生抗蚀剂图案并且进行例如干式蚀刻，形成接触孔57。
接着，进行典型地使用氧等离子体的灰化步骤，并且使用含有例如胺的去除剂将光刻胶层(未显示)剥去。沉积ITO膜(还含有10质量％的氧化锡的氧化铟)至约50nm的厚度。接着，进行由湿式蚀刻的形成图案，从而得到透明像素电极5。因此，完成薄膜晶体管衬底。
在根据此实施方案的薄膜晶体管衬底中，将Al-Ni合金薄膜通过含氮层直接连接到沟道非晶硅薄膜，并且还直接连接到ITO膜。
此处的透明像素电极5是ITO膜，但是它也可以是IZO膜。代替非晶硅的是，可以将多晶硅(多晶体硅)用作活性半导体层。
图1中所示的液晶显示器是使用上面所制备的薄膜晶体管衬底，由例如下面的方法制备的。
首先，通过将例如聚酰亚胺的膜涂覆至薄膜晶体管衬底1上，干燥该膜并且进行摩擦，形成取向层。
至于对衬底2，通过对作为基质的铬形成图案，而在玻璃基板上形成遮光膜9。接着，在基质形状的遮光膜9中的空隙中形成红、绿和蓝色树脂滤色器8。在遮光膜9和滤色器8上形成作为共用电极7的透明导电膜，如ITO膜。由此，提供对电极。然后，通过将例如聚酰亚胺的膜涂覆至对电极的最上层，干燥并且摩擦所得到的膜，形成取向层11。
接着，安置薄膜晶体管衬底1和对衬底2，使得薄膜晶体管衬底1的TFT和对衬底2的取向层11彼此面对。使用密封材料16如树脂，除了液晶的填充口外，粘合这两个衬底。在此过程中，通过例如在它们之间夹入隔体15，而将薄膜晶体管衬底1和对衬底2之间的距离(间隙)保持不变。
将由此制备的空元件通过下面的方法用液晶材料填充：将该元件放置在真空中，并且在将填充口放置在液晶材料中的同时，逐渐地将压力提高至大气压。然后，密封填充口。最后，将偏振器10粘附于该元件的两侧，完成液晶面板。
将驱动电路13电连接到液晶面板，并且安排在液晶面板的侧面或背面，以驱动液晶显示器。安排具有将成为液晶面板屏幕的开口的框体23、作为平光源的背光22和另一个框体23，以保持液晶面板，从而完成液晶显示器。
实验实施例
在下面的实验实施例1至5中进行实验，以证实通过使用本发明中的含有含氮层的源极/漏极电极，即使没有金属阻挡层，也可以得到优异的薄膜晶体管性质。实验条件和性质的测定方法如下。
源极/漏极电极
实验实施例1至4中使用的是根据实施方案1的源极/漏极电极，其使用Al-2.0原子％Ni合金。实验实施例5中使用的是根据实施方案1的源极/漏极电极，不同之处在于使用纯铝代替Al-2.0原子％Ni合金。实验实施例1至4的不同之处仅在于，用于源极/漏极电极的含氮层的形成方法不同。具体地，实验实施例1中由在实施方案1中详细描述的等离子体氮化方法；实验实施例2中由热氮化方法；实验实施例3和4中由酰胺化方法分别形成含氮层。
实验实施例1
由实施方案1的程序制备薄膜晶体管。
实验实施例2
除了以下面的方式形成含氮层外，由实施方案1的程序制备薄膜晶体管。
首先，由实施方案1的程序形成n+-型氢化非晶硅膜(n+a-Si-H)56。接着，在用于沉积氮化硅膜的等离子体氮化***中，使用氮气作为载气于350℃进行加热30分钟。通过实施方案1的程序分析加热后工件的表面，发现形成含氮层的厚度为约6nm。
实验实施例3
除了以下面的方式形成含氮层外，由实施方案1的程序制备薄膜晶体管。
首先，由实施方案1的程序形成n+-型氢化非晶硅膜(n+a-Si-H)56。接着，将此放置在紫外线辐照器中，并且在将氮气供给至辐照器的同时，应用254nm波长的紫外线辐照60分钟。通过实施方案1的程序分析加热后工件的表面，发现形成含氮层的厚度为约3nm。
实验实施例4
除了以下面的方式形成含氮层外，由实施方案1的程序制备薄膜晶体管。
首先，由实施方案1的程序形成n+-型氢化非晶硅膜(n+a-Si-H)56。接着，将其浸渍在1体积％的氨水溶液中，并且将254nm波长的紫外线辐照到工件的表面60分钟。通过实施方案1的程序分析加热后工件的表面，发现形成含氮层的厚度为约2nm。
实验实施例5
除了使用纯铝而不是Al-2.0原子％Ni合金外，由实施方案1的程序制备薄膜晶体管。此处的含氮层的厚度为约5.8nm。
TFT试样
将上面制备的实施方案1的具有图4G所示构造的TFT于300℃进行退火30分钟。将这些用作试样，以容易和方便地测定薄膜晶体管性质。模拟在氮化硅膜(保护膜)的膜沉积步骤中这样的加热处理，设置此处的退火条件，以产生最大的热滞后。这些实验实施例中使用的TFT试样没有如在实际薄膜晶体管衬底中那样通过各种膜沉积步骤而完成，但认为退火后的TFT试样具有的性质基本上反映了实际薄膜晶体管衬底的性质。
对硅和铝之间相互扩散的评估
在TFT试样上，观察沟道非晶硅薄膜和Al-Ni合金或纯铝之间的界面，以检测是否发生硅和铝之间的相互扩散。具体地，在横截面电子透射显微镜(横截面TEM)下，在60×104倍的放大倍数下，观察该界面，并且使用能量分散X射线荧光光谱仪(EDX)定量分析界面处的硅和铝之间的相互扩散。
薄膜晶体管性质的测定
测定TFT试样对漏极电流-栅极电压的切换行为。也可以由此性质间接地评估硅和铝之间的相互扩散。在此程序中，以下面的方式测定当薄膜晶体管断开时流动的漏电流(当将负电压施加到栅极电压时的漏极电流；断开状态电流)，以及薄膜晶体管接通时流动的接通状态电流。
使用栅极长度(L)为10μm、栅极宽度(W)为100μm并且栅极宽度与栅极长度的比率(W/L)为10的TFT试样，测量漏极电流和栅极电压。在此测量中，将漏极电压设置在10V。将此处的断开状态电流定义为施加-3V的栅极电压时的电流，并且将接通状态电流定义为当栅极电压达到20V时的电压。
以下面的方式，用比较样品1的薄膜晶体管性质作为参考值评估所测量的薄膜晶体管性质。至于比较样品1，使用包含纯铝薄膜和铬金属阻挡层的源极/漏极电极制备薄膜晶体管，并且测量TFT的性质。根据比较样品1的TFT的接通状态电流为1.2×10-5A并且断开状态电流为4.0×10-13A。将这些值定义为参考值。将断开状态电流为参考值的10倍或更低(4.0×10-12A或更低)的试样评估为＂良好＂，并且将断开状态电流高于此范围的试样评估为＂NG＂(不好)。对于接通状态电流，将接通状态电流低于参考值的20％或更低(9.6×10-6A或更低)的试样评估为＂良好＂，并且将接通状态电流不在此范围内的试样评估为＂NG＂。
结果
图5是根据实验实施例1的试样的横截面电子透射显微照片。图5证明在沟道非晶硅薄膜和源极/漏极电极的Al-Ni合金薄膜之间的界面附近形成了含氮层(氮化物层)。由图5中的箭头所示的明亮部分是离析的Al3Ni晶粒。
由EDX分析界面，发现界面是光滑的，没有硅和铝之间的相互扩散。
在根据至实验实施例2至5的试样中也观察到相同的结果，尽管省略了这些试样的显微照片。
根据比较样品1和实验实施例1至5的试样的薄膜晶体管性质示于表1中。
表1
 
序号 源极/漏极电极 断开状态电流[A] 接通状态电流[A] 评估
比较样品1 Cr+纯Al 4.0×10<sup>-13</sup> 1.2×10<sup>-5</sup> 良好
实验实施例1 Al-2.0原子％Ni 3.4×10<sup>-13</sup> 1.1×10<sup>-5</sup> 良好
实验实施例2 Al-2.0原子％Ni 4.3×10<sup>-13</sup> 1.2×10<sup>-5</sup> 良好
实验实施例3 Al-2.0原子％Ni 8.2×10<sup>-13</sup> 1.2×10<sup>-5</sup> 良好
实验实施例4 Al-2.0原子％Ni 5.4×10<sup>-13</sup> 1.1×10<sup>-5</sup> 良好
实验实施例5 纯Al 1.5×10<sup>-13</sup> 1.3×10<sup>-5</sup> 良好
表1表明，根据实验实施例1至5的TFT具有基本上等于比较样品1(常规等价物)的良好的薄膜晶体管性质，而与形成含氮层的方法无关。
这些结果表明，通过使用根据实施方案1的源极/漏极电极，即使没有下层金属阻挡层也可以有效地防止沟道非晶硅薄膜和铝合金膜之间界面处硅和铝之间的相互扩散，并且实现了良好的薄膜晶体管性质。
比较样品2
在这方面，就由JP-A No.2003-273109中的方法将AlN层形成为纯铝薄膜的下层进行了尝试，但铝薄膜层离。因此，没有测定此试样的薄膜晶体管性质。发生铝薄膜的层离可能是因为AlN层仅形成为铝薄膜的下层，并且这导致铝合金上的强应力。
实验实施例6
除了如表2中那样改变等离子体氮化方法的条件(等离子体辐照时间)外，由实验实施例1的程序制备一系列的TFT试样，并且由实验实施例1的程序评估TFT试样的性质。表2中有关含氮层的厚度、N/Si比率(氮原子数/硅原子数)和氮的表面密度是由上面所述的方法测定的。
比较样品3
除了不形成含氮层外，由实验实施例1的程序制备作为比较样品的TFT试样。接着，对该TFT试样，观察沟道非晶硅薄膜和Al-Ni合金薄膜之间的界面，并且由实验实施例1的程序评估薄膜晶体管性质。
图6是根据比较样品3的试样的横截面电子透射显微照片。图6证明，在沟道非晶硅薄膜和源极/漏极电极的Al-Ni合金薄膜中观察到大量的孔隙(图6中由箭头所指)。这表示在界面处频繁地发生铝和硅之间的相互扩散。由EDX分析界面，并且观察到硅和铝之间的显著相互扩散。
根据实验实施例6(样品序号3至9)和比较样品3(样品序号2)的TFT试样的性质示于表2。表2还示出了表1中的比较样品1(样品序号1)的结果。
表2中，样品序号4至7和9是满足本发明中的优选条件的发明样品，样品序号2是没有含氮层的比较样品，并且样品序号3和8是不满足本发明中的优选条件的参考样品。在发明样品中，样品序号4至7各自包含Al-Ni合金层，并且样品序号9包含纯铝层。
表2表明：样品序号4至7具有与样品序号1(常规等价物)一样良好的薄膜晶体管性质。它们是通过将等离子体辐照时间设置在约1分钟至10分钟并且适宜地控制含氮层的厚度、N/Si比率(氮原子数与硅原子数的比率)和氮的表面密度而制备的。
相反，样品序号2、3和8显示出恶化的薄膜晶体管性质。尽管原因的详细内容不清楚，但参考样品序号8显示出差的薄膜晶体管性质，可能主要是因为等离子体辐照时间较长，使得到的含氮层较厚，从而导致对沟道非晶硅薄膜的损坏，并且等离子体中痕量的污染氧导致在沟道非晶硅薄膜表面上的硅氧化。
实验实施例7
除了将Al-Ni合金的镍含量如表3中那样改变外，由实验实施例1的程序制备薄膜晶体管样品并且测定其薄膜晶体管性质。在与实验实施例1中相同的条件下，进行等离子体氮化方法，其中等离子体辐照时间为3分钟，并且得到的含氮层的厚度为约5.8nm、N/Si比率为1.0和氮的表面密度为6.8×1015cm-2。
结果示于表3。
表3
 
源极/漏极电极 断开状态电流[A] 接通状态电流[A] 评估
Al-0.1原子％Ni 4.1×10<sup>-13</sup> 1.2×10<sup>-5</sup> 良好
Al-0.3原子％Ni 3.2×10<sup>-13</sup> 1.1×10<sup>-5</sup> 良好
Al-0.5原子％Ni 3.9×10<sup>-13</sup> 1.1×10<sup>-5</sup> 良好
Al-4.0原子％Ni 5.1×10<sup>-13</sup> 1.1×10<sup>-5</sup> 良好
Al-6.0原子％Ni 5.3×10<sup>-13</sup> 1.2×10<sup>-5</sup> 良好
表3表明，使用具有在0.1原子％至6原子％的范围内变化的镍含量的Al-Ni合金薄膜的TFT样品具有良好的薄膜晶体管性质。
实验实施例8
除了如表4中那样，进一步将作为第三成分的La或Nd结合至Al-2.0原子％Ni合金或Al-0.1原子％Ni合金，并且改变La或Nd的含量外，由实验实施例1的程序制备薄膜晶体管样品并且测定其薄膜晶体管性质。在与实验实施例1中相同的条件下，进行等离子体氮化方法，其中等离子体辐照时间为3分钟，得到的含氮层的厚度为约5.8nm、N/Si比率为1.0，氮的表面密度为6.8×1015cm-2。
结果示于表4。
表4
 
源极/漏极电极 断开状态电流[A] 接通状态电流[A] 评估
Al-2.0原子％Ni-0.1原子％La 3.3×10<sup>-13</sup> 1.2×10<sup>-5</sup> 良好
Al-2.0原子％Ni-0.3原子％La 5.3×10<sup>-13</sup> 1.1×10<sup>-5</sup> 良好
Al-2.0原子％Ni-2.0原子％La 7.4×10<sup>-13</sup> 1.1×10<sup>-5</sup> 良好
Al-2.0原子％Ni-0.1原子％Nd 4.0×10<sup>-13</sup> 1.2×10<sup>-5</sup> 良好
Al-2.0原子％Ni-0.3原子％Nd 6.7×10<sup>-13</sup> 1.2×10<sup>-5</sup> 良好
Al-2.0原子％Ni-1.0原子％Nd 5.8×10<sup>-13</sup> 1.2×10<sup>-5</sup> 良好
Al-0.1原子％Ni-0.1原子％La 2.9×10<sup>-13</sup> 1.2×10<sup>-5</sup> 良好
Al-0.1原子％Ni-0.3原子％La 4.3×10<sup>-13</sup> 1.2×10<sup>-5</sup> 良好
Al-0.1原子％Ni-2.0原子％La 5.4×10<sup>-13</sup> 1.2×10<sup>-5</sup> 良好
Al-0.1原子％Ni-0.1原子％Nd 3.0×10<sup>-13</sup> 1.2×10<sup>-5</sup> 良好
Al-0.1原子％Ni-0.3原子％Nd 5.1×10<sup>-13</sup> 1.1×10<sup>-5</sup> 良好
Al-0.1原子％Ni-1.0原子％Nd 7.6×10<sup>-13</sup> 1.1×10<sup>-5</sup> 良好
表4表明：使用含有0.1原子％至2.0原子％的La的Al-Ni-La合金的TFT样品，以及使用含有0.1原子％至2.0原子％的Nd的Al-Ni-Nd合金的TFT样品具有良好的薄膜晶体管性质。
实验实施例9
除了进一步将0.3原子％的表5中所示的元素(属于组X1的元素)中任何一种作为第三成分结合至Al-2.0原子％Ni合金外，由实验实施例1的程序制备薄膜晶体管样品并且测定其薄膜晶体管性质。在与实验实施例1中相同的条件下，进行等离子体氮化方法，其中等离子体辐照时间为3分钟，得到的含氮层的厚度为约5.8nm、N/Si比率为1.0，氮的表面密度为6.8×1015cm-2。
结果示于表5。
表5
 
源极/漏极电极 断开状态电流[A] 接通状态电流[A] 评估
Al-2.0原子％Ni-0.3原子％Ti 3.1×10<sup>-13</sup> 1.2×10<sup>-5</sup> 良好
Al-2.0原子％Ni-0.3原子％V 5.5×10<sup>-13</sup> 1.1×10<sup>-5</sup> 良好
Al-2.0原子％Ni-0.3原子％Zr 7.9×10<sup>-13</sup> 1.1×10<sup>-5</sup> 良好
Al-2.0原子％Ni-0.3原子％Nb 6.0×10<sup>-13</sup> 1.2×10<sup>-5</sup> 良好
Al-2.0原子％Ni-0.3原子％Mo 3.7×10<sup>-13</sup> 1.2×10<sup>-5</sup> 良好
Al-2.0原子％Ni-0.3原子％Hf 9.8×10<sup>-13</sup> 1.2×10<sup>-5</sup> 良好
Al-2.0原子％Ni-0.3原子％Ta 3.7×10<sup>-13</sup> 1.2×10<sup>-5</sup> 良好
Al-2.0原子％Ni-0.3原子％W 5.6×10<sup>-13</sup> 1.1×10<sup>-5</sup> 良好
表5表明，使用包含属于组X1的元素的Al-Ni-X1合金的TFT样品具有良好的薄膜晶体管性质。
实验实施例10
除了进一步将1.0原子％的表6中所示的元素(属于组X2的元素)中任何一种作为第三成分结合至Al-2.0原子％Ni合金外，由实验实施例1的程序制备薄膜晶体管样品并且测定其薄膜晶体管性质。在与实验实施例1中相同的条件下，进行等离子体氮化方法，其中等离子体辐照时间为3分钟，得到的含氮层的厚度为约5.8nm、N/Si比率为1.0，氮的表面密度为6.8×1015cm-2。
结果示于表6。
表6
 
源极/漏极电极 断开状态电流[A] 接通状态电流[A] 评估
Al-2.0原子％Ni-1.0原子％Mg 1.5×10<sup>-12</sup> 1.3×10<sup>-5</sup> 良好
Al-2.0原子％Ni-1.0原子％Cr 9.1×10<sup>-13</sup> 1.2×10<sup>-5</sup> 良好
Al-2.0原子％Ni-1.0原子％Mn 7.2×10<sup>-13</sup> 1.1×10<sup>-5</sup> 良好
Al-2.0原子％Ni-1.0原子％Ru 5.9×10<sup>-13</sup> 1.1×10<sup>-5</sup> 良好
Al-2.0原子％Ni-1.0原子％Rh 6.5×10<sup>-13</sup> 1.3×10<sup>-5</sup> 良好
Al-2.0原子％Ni-1.0原子％Pd 4.5×10<sup>-13</sup> 1.3×10<sup>-5</sup> 良好
Al-2.0原子％Ni-1.0原子％Ir 4.1×10<sup>-13</sup> 1.2×10<sup>-5</sup> 良好
Al-2.0原子％Ni-1.0原子％Pt 5.2×10<sup>-13</sup> 1.1×10<sup>-5</sup> 良好
Al-2.0原子％Ni-1.0原子％Gd 8.9×10<sup>-13</sup> 1.1×10<sup>-5</sup> 良好
Al-2.0原子％Ni-1.0原子％Tb 1.5×10<sup>-12</sup> 1.3×10<sup>-5</sup> 良好
Al-2.0原子％Ni-1.0原子％Dy 5.2×10<sup>-13</sup> 1.1×10<sup>-5</sup> 良好
Al-2.0原子％Ni-1.0原子％Y 4.9×10<sup>-13</sup> 1.1×10<sup>-5</sup> 良好
Al-2.0原子％Ni-1.0原子％Co 8.1×10<sup>-13</sup> 1.1×10<sup>-5</sup> 良好
Al-2.0原子％Ni-1.0原子％Fe 7.3×10<sup>-13</sup> 1.2×10<sup>-5</sup> 良好
表6表明，使用包含属于组X2的元素的Al-Ni-X2合金的TFT样品具有良好的薄膜晶体管性质。
进行下面的实验实施例11至13，同时如下改变形成含氮层的条件(气体压力、膜沉积温度和气体组成)，以确定薄膜晶体管性质如何根据含氮层的氮的表面密度(N1)与氧的表面密度(O1)的比率(N1/O1)而变化。
实验实施例11
确定比率N1/O1如何根据在33至399Pa的范围内变化的压力而变化。
具体地，由与上面实施方案1中描述的方法相对应的改进方法制备TFT样品。下面将参考如实施方案1中的图4A至4G详细说明制备此处的源极/漏极电极的方法。
首先，典型地由溅射，在玻璃基板1a上相继沉积厚度为约200nm的铝合金薄膜(Al-2.0原子％Nd)61和厚度为约50nm的钼薄膜52(未显示)(图4A)。在室温下进行由溅射的膜沉积。通过光刻法在多层薄膜上产生抗蚀剂62的图案(图4B)，并且使用形成图案的抗蚀剂62作为掩模蚀刻包含铝合金薄膜61和钼薄膜52的多层膜，从而形成栅极电极26(图4C)。在此过程中，优选以约30°至约60°的角度的锥形形状蚀刻多层薄膜的***，从而改善将在其上沉积的栅极绝缘体27的覆盖。
接着，典型地由等离子体CVD沉积厚度为约300nm的氮化硅膜(栅极绝缘体)27(图4D)。在约320℃的温度下进行此处的由等离子体CVD的膜沉积。在氮化硅膜(栅极绝缘体)27上，典型地由等离子体CVD相继沉积厚度为约200nm的未掺杂氢化非晶硅膜(a-Si-H)55和厚度为约80nm的磷掺杂n+-型氢化非晶硅膜(n+a-Si-H)56。通过使用SiH4和PH3作为材料进行等离子体CVD，来沉积n+-型氢化非晶硅膜。将此处的膜沉积温度设置在320℃。
随后，在用于沉积氮化硅膜的等离子体CVD***的室中，在n+-型氢化非晶硅膜(n+a-Si-H)56上形成含氮层60(图4E)。具体地，在将衬底保持在室中的同时，从室中将用于沉积非晶硅膜的材料气体抽空。接着，用等离子体处理低电阻非晶硅膜(n+-型氢化非晶硅膜56)的表面1分钟，该等离子体是在将氮气单独作为载气供给到室中时产生的。因此，形成了含氮层60。在射频功率密度为0.72W/cm2，膜沉积温度为320℃下进行该等离子体处理，所述的沉积温度与非晶硅膜的沉积温度相同。
在33至399Pa的范围内改变的气体压力下进行等离子体处理。但是，在最高约133Pa的压力可以稳定地产生等离子体，并且对用超过133Pa压力的等离子体处理过的样品不进行随后的步骤。
接着，典型地由溅射在含氮层60上形成厚度为约300nm的Al-2.0原子％Ni合金膜63(图4F)。在室温进行由溅射的膜沉积。然后由光刻法产生抗蚀剂图案；并且使用形成图案的抗蚀剂作为掩模蚀刻Al-2.0原子％Ni合金膜63，从而形成源极电极28和漏极电极29(图4F)。由使用源极电极28和漏极电极29作为掩模的干式蚀刻将n+-型氢化非晶硅膜56剥去(图4G)。
将上面制备的TFT于300℃进行退火30分钟。模拟在氮化硅膜(保护膜)的膜沉积步骤中这样的加热处理，设置此处的退火条件，以产生最大的热滞后。对在此实验实施例中使用的TFT试样没有如在实际薄膜晶体管衬底中的那样通过各种膜沉积步骤而完成，但认为退火后的TFT试样具有的性质基本上反映了实际薄膜晶体管衬底的性质。
薄膜晶体管性质的测定
测定TFT试样对漏极电流-栅极电压的切换行为。具体地，由实验实施例1的程序，测定断开状态电流和接通状态电流，并且评估切换行为。
根据实验实施例11的TFT样品的薄膜晶体管性质示于表7中。至于比较样品，除了使用包含纯铝薄膜和铬金属阻挡层的源极/漏极电极并且不进行等离子体处理外，由实验实施例11的程序制备薄膜晶体管，并且测量TFT的性质。结果也示于表7(样品序号1)。
Figure C200610114892D00411
表7证明如下。样品序号6至11具有基本上与作为常规样品的样品序号1相等的良好的薄膜晶体管性质，所述的样品序号6至11是在55至133Pa的压力下进行等离子体氮化的，从而其比率N1/O1为1.0或更高。
相反，在50Pa或更低的压力下进行等离子体氮化从而其比率N1/O1低于1.0的样品序号3至5，以及没有进行等离子体氮化的样品序号2的薄膜晶体管性质差。
在这些样品，在40至50Pa的压力下进行等离子体氮化的样品序号4和5具有降低的接通状态电流。这可能是因为得到的含氮层的比率N1/O1低于1.0，从而变得更加绝缘的。
在33Pa的压力下进行等离子体氮化的样品序号3同时显示出降低的接通状态电流和增大的断开状态电流。这可能是因为发生硅和铝之间的相互扩散，因为等离子体氮化不充分，从而未能提供作为扩散阻挡层而有效起作用的层。
实验实施例12
确定比率N1/O1如何根据在280℃至340℃的范围内变化的等离子体处理温度而变化。
具体地，除了在67Pa的压力和如表8中所示改变的温度下进行等离子体氮化外，由实验实施例11的程序制备TFT样品并且评估其薄膜晶体管性质。
根据实验实施例12的TFT样品的薄膜晶体管性质示于表8中。至于比较样品，除了使用包含纯铝薄膜和铬金属阻挡层的源极/漏极电极并且不进行等离子体处理外，由实验实施例12的程序制备薄膜晶体管，并且测量TFT的性质。结果也示于表8(样品序号1)。
Figure C200610114892D00431
表8证明如下。样品序号4至8具有基本上与作为常规样品的样品序号1相等的良好的薄膜晶体管性质，所述的样品序号4至8是在300℃至340℃的温度下进行等离子体氮化的，从而其比率N1/O1为1.0或更高。
相反，在低于300℃的温度下进行等离子体氮化从而其比率N1/O1低于1.0的样品序号2和3具有降低的接通状态电流并且显示出差的薄膜晶体管性质。这可能是因为比率N1/O1低于1.0的含氮层变得更加绝缘。
实验实施例13
确定比率N1/O1如何根据等离子体氮化中的气体组成而变化。
具体地，除了单独使用纯N2气(表9中的样品序号2)以及N2和25％NH3的气体混合物(表9中的样品序号3)，在320℃的温度和67Pa的压力下进行等离子体氮化外，由实验实施例11的程序制备TFT样品并且评估其薄膜晶体管性质。
根据实验实施例13的TFT样品的薄膜晶体管性质示于表9中。至于比较样品，除了使用包含纯铝薄膜和铬金属阻挡层的源极/漏极电极并且不进行等离子体氮化外，由实验实施例13的程序制备薄膜晶体管，并且测量TFT的性质。结果也示于表9(样品序号1)。
Figure C200610114892D00451
如表9中所证明的，使用两种不同气体进行等离子体氮化的薄膜晶体管样品具有良好的薄膜晶体管性质。它们中，使用含有还原气体(NH3)的气体混合物进行等离子体氮化从而其比率N1/O1为1.0或更高的样品序号3，比不使用还原气体而制备的样品序号2具有更高的接通状态电流，并且具有与作为比较样品的样品序号1基本上相等的优异的薄膜晶体管性质。这可能是因为还原气体(NH3)起到了进一步防止半导体层氧化的作用。
实验实施例14
制备TFT样品，其中在与半导体层的膜沉积温度相同的温度下，在用于沉积半导体层的***的相同室中制备含氮层，并且测定TFT样品的薄膜晶体管性质。
具体地，由与实验实施例11中描述的方法相对应的改进方法制备TFT样品。下面将参考图4A至4G详细说明制备此处的源极/漏极电极的方法。
首先，典型地由溅射，在玻璃基板1a上相继沉积厚度为约200nm的铝合金薄膜(Al-2.0原子％Nd)61和厚度为约50nm的钼薄膜52(未显示)(图4A)。在室温下进行由溅射的膜沉积。通过光刻法在多层薄膜上产生抗蚀剂62的图案(图4B)，并且使用形成图案的抗蚀剂62作为掩模蚀刻包含铝合金薄膜61和钼薄膜52的多层膜，从而形成栅极电极26(图4C)。在此过程中，优选以约30°至约60°的角度的锥形形状蚀刻多层薄膜的***，从而改善将在其上沉积的栅极绝缘体27的覆盖。
接着，典型地由等离子体CVD沉积厚度为约300nm的氮化硅膜(栅极绝缘体)27(图4D)。在约320℃的温度下进行此处的由等离子体CVD的膜沉积。在氮化硅膜(栅极绝缘体)27上，典型地由等离子体CVD相继沉积厚度为约200nm的未掺杂氢化非晶硅膜(a-Si-H)55和厚度为约80nm的磷掺杂n+-型氢化非晶硅膜(n+a-Si-H)56。通过使用SiH4和PH3作为材料进行等离子体CVD，来沉积n+-型氢化非晶硅膜。将此处的膜沉积温度设置在320℃。
在将衬底保持在用于沉积氮化硅膜的等离子体CVD***的室中的同时，从室中将用于沉积非晶硅膜的材料气体抽空。接着，用等离子体处理低电阻非晶硅膜(n+-型氢化非晶硅膜56)的表面1分钟，该等离子体是在将氮气单独作为载气供给到室中时产生的。因此，形成了含氮层60(图4E)。在射频功率密度为0.72W/cm2，膜沉积温度为320℃和67Pa的气体压力下进行该等离子体处理，所述的沉积温度与非晶硅膜的沉积温度相同。
由RBS和XPS分析工件的表面，发现形成的含氮层离表面的深度为约4.0nm。即，由根据实验实施例14的方法，在低电阻非晶硅膜的表面上形成了厚度为约4.0nm的含氮层。
接着，典型地由溅射在含氮层60上沉积厚度为约300nm的Al-2.0原子％Ni合金膜63(图4F)。在室温进行由溅射的膜沉积。然后由光刻法产生抗蚀剂图案；并且使用形成图案的抗蚀剂作为掩模，蚀刻Al-2.0原子％Ni合金膜63，从而形成源极电极28和漏极电极29(图4F)。由使用源极电极28和漏极电极29作为掩模的干式蚀刻将n+-型氢化非晶硅膜56剥去(图4G)。
将上面制备的TFT于300℃进行退火30分钟。模拟在氮化硅膜(保护膜)的膜沉积步骤中这样的加热处理，设置此处的退火条件，以产生最大的热滞后。根据该实验实施例的TFT试样没有如在实际薄膜晶体管衬底中的那样通过各种膜沉积步骤而完成，但认为退火后的TFT试样具有的性质基本上反映了实际薄膜晶体管衬底的性质。
对硅和铝之间的相互扩散的评估
在TFT样品上，观察沟道非晶硅薄膜和Al-Ni合金薄膜之间的界面，以检测硅和铝之间的相互扩散是否发生。具体地，由实验实施例1的程序，在60×104倍的放大倍数下，观察该界面，并且使用能量分散X射线荧光光谱仪(EDX)定量分析界面处的硅和铝之间的相互扩散。
薄膜晶体管性质的测定
测定TFT样品对漏极电流-栅极电压的切换行为。具体地，由实验实施例11的程序，测定断开状态电流和接通状态电流，并且评估切换行为。
结果
图9是根据实验实施例14的试样的横截面电子透射显微照片。图9证明，在沟道非晶硅薄膜和源极/漏极电极的Al-Ni合金薄膜之间的界面附近形成了含氮层(氮化物层)。图9中箭头所示的黑色致密部分是离析的Al3Ni晶粒。
由EDX分析界面，发现界面是光滑的，没有硅和铝之间的相互扩散。
该样品的断开状态电流为4.0×10-13A并且接通状态电流为1.2×10-5A，并且显示出与比较样品1基本上相等的良好的薄膜晶体管性质。
实验实施例15
在此实验实施例中，通过使用含有氮和用于沉积半导体层的气体的气体混合物，在用于沉积半导体层的***的相同室中进行等离子体氮化。测定此过程后薄膜晶体管性质如何。
具体地，由实验实施例14的程序沉积非晶硅膜和厚度为约80nm的低电阻非晶硅膜。
接着，暂停等离子体的产生，并且将低电阻非晶硅层的表面进行等离子体处理10秒，而在保持供给用于沉积非晶硅膜的材料气体(SiH4)至室中并且另外供给氮气作为载气至该室中的同时，产生等离子体。由此在射频功率密度为0.07W/cm2，衬底温度为320℃且气体压力为67Pa下进行等离子体处理。此处的衬底温度与非晶硅的膜沉积温度相同。
由RBS和XPS分析样品的表面，发现形成的含氮层离表面的深度为约6nm。即，由根据实验实施例15的方法，在低电阻非晶硅膜的表面上形成了厚度为约6nm的含氮层。
接着，由实验实施例14的方法，制备薄膜晶体管，并且进行退火。
评估
在所制备的样品上，观察沟道非晶硅薄膜和Al-Ni合金薄膜之间的界面，以检测硅和铝之间的相互扩散是否发生。具体地，由实验实施例14的程序，在60×104倍的放大倍数下，观察该界面，并且使用能量分散X射线荧光光谱仪(EDX)定量分析界面处的硅和铝之间的相互扩散。
测定TFT样品对漏极电流-栅极电压的切换行为。具体地，由实验实施例14的程序，测定断开状态电流和接通状态电流，并且评估切换行为。
结果
图10是根据实验实施例15的样品的横截面电子透射显微照片。图10证明，在沟道非晶硅薄膜和源极/漏极电极的Al-Ni合金薄膜之间的界面附近形成了含氮层(氮化物层)。由图10中的箭头所示的黑色致密部分是离析的Al3Ni晶粒。
由EDX分析界面，发现界面是光滑的，没有硅和铝之间的相互扩散。
该样品的断开状态电流为4.0×10-13A，接通状态电流为1.0×10-5A，并且显示出与比较样品1基本上相等的良好的薄膜晶体管性质。
实验实施例16
进行实验以证实：通过如本发明中那样使用包含Al-Ni合金和含氮层的源极/漏极电极，即使在没有金属阻挡层位于中间而使Al-Ni合金薄膜与透明像素电极直接接触时，也可以得到良好的直接接触电阻(接触电阻)和热稳定性。
具体地，通过在200℃，氩气的气氛中，在3毫托的压力下进行溅射20分钟，制备包含表10中的源极/漏极电极中的任何一种和沉积在源极/漏极电极的铝合金薄膜上的ITO膜的样品。在如表10中那样改变的条件下，由等离子体氮化方法制备源极/漏极电极，以使其具有例如不同厚度的含氮层。ITO膜包含氧化铟和10质量％的氧化锡。
对如上所述制备的样品，由下面的方法测定直接接触电阻(接触电阻)和小丘的出现(热稳定性)。
接触电阻率的测定
制备如图7中所示的接触孔大小为10平方微米的开尔文模型，并且进行四端子测量。具体地，使用两个端子，使电流在ITO(或IZO)和铝合金之间通过，并且使用另外的两个端子测量ITO(或IZO)和铝合金之间的电压降。更具体而言，使电流I流过I1-I2，测量V1和V2之间的电压V(图7)，并且由根据等式R＝(V2-V1)/I2的计算，测定触点C的直接接触电阻率R。通过将铬薄膜和ITO膜之间的接触电阻率取作参考值(2×10-4Ω.cm2或更低)，将接触电阻率等于或低于2×10-4Ω.cm2的样品评估为＂良好＂，并且将接触电阻率高于2×10-4Ω.cm2的样品评估为＂NG＂。
小丘的出现(热稳定性)
在样品上产生10-μm线和空间图案，于250℃进行真空热处理30分钟，由SEM观察作为互连的线和空间图案的表面，对直径为0.1μm或更大的小丘的数量计数。将小丘密度为1×109/平方毫米或更低的样品评估为＂良好＂，并且将小丘密度超过1×109/平方毫米的样品评估为＂NG＂。
结果示于表10。如表2中的样品的薄膜晶体管性质也示于图1中。＂总评＂是指接触电阻率和薄膜晶体管性质的总评。＂总评＂中，将接触电阻率和薄膜晶体管性质都良好的样品评估为＂良好＂，并且将接触电阻率和薄膜晶体管性质中的至少一种差的样品评估为＂NG＂。
表10中，样品序号4至7是满足本发明中优选条件的样品，样品序号2是没有含氮层的比较样品，样品序号3和8是不满足本发明中优选条件的参考样品，并且样品序号9是包含纯铝层作为源极/漏极电极的参考样品。
表10表明，样品序号4至7具有与样品序号1(常规等价物)一样良好的接触电阻率和热稳定性。它们是通过将等离子体辐照时间设置在约1分钟至10分钟并且适宜地控制含氮层的厚度、N/Si比率(氮原子数与硅原子数的比率)和氮的表面密度而制备的。
相反，与样品序号1(比较样品)相比，参考样品(样品序号3、8和9)的这些性质稍差。在这些参考样品中，包含特定含氮层和常规纯铝层的样品序号9具有良好的薄膜晶体管性质，但其接触电阻率和热稳定性差。因此，在此样品和ITO膜之间没有建立直接接触。
实验实施例17
除了如表11中那样改变Al-Ni合金或Al-Ni-La合金的镍或镧含量外，由实验实施例16的程序制备样品并且测定其接触电阻率和热稳定性。在与实验实施例16中相同的条件下进行等离子体氮化方法，其中等离子体辐照时间为3分钟，并且得到的含氮层的厚度为约5.8nm，N/Si比率为1.0，并且氮的表面密度为6.8×1015cm-2。
结果示于表11。
表11
 
源极/漏极电极 断开状态电流[A] 接通状态电流[A] 与ITO的接触电阻率[Ω.cm<sup>2</sup>] 热稳定性 总评
Al-0.1原子％Ni 4.1×10<sup>-13</sup> 1.2×10<sup>-5</sup> 2.0×10<sup>-4</sup> NG NG
Al-0.3原子％Ni 3.2×10<sup>-13</sup> 1.1×10<sup>-5</sup> 1.0×10<sup>-4</sup> 良好 良好
Al-0.5原子％Ni 3.9×10<sup>-13</sup> 1.1×10<sup>-5</sup> 9.0×10<sup>-5</sup> 良好 良好
Al-4.0原子％Ni 5.1×10<sup>-13</sup> 1.1×10<sup>-5</sup> 5.0×10<sup>-5</sup> 良好 良好
Al-6.0原子％Ni 5.3×10<sup>-13</sup> 1.2×10<sup>-5</sup> 3.0×10<sup>-5</sup> 良好 良好
Al-0.1原子％Ni-0.35原子％La 5.6×10<sup>-13</sup> 1.1×10<sup>-5</sup> 2.0×10<sup>-4</sup> 良好 良好
Al-0.3原子％Ni-0.35原子％La 6.2×10<sup>-13</sup> 1.1×10<sup>-5</sup> 1.0×10<sup>-4</sup> 良好 良好
表11证明：使用具有在0.1原子％至6原子％的范围内变化的镍含量的Al-Ni合金薄膜的TFT样品具有优异的接触电阻率。而且，具有在0.3原子％至6原子％的范围内变化的Ni含量的Al-Ni合金薄膜和Al-Ni-La合金薄膜具有优异的热稳定性。
实验实施例18
除了如表12中那样，还将La或Nd作为第三成分结合至Al-2.0原子％Ni合金并且改变La或Nd的含量外，由实验实施例16的程序制备薄膜晶体管样品并且测定其接触电阻率和热稳定性。在与实验实施例1中相同的条件下进行等离子体氮化方法，其中等离子体辐照时间为3分钟，并且得到的含氮层的厚度为约5.8nm，N/Si比率为1.0，并且氮的表面密度为6.8×1015cm-2。
结果示于表12。
Figure C200610114892D00541
表12证明，使用含有0.1原子％至2.0原子％的La的Al-Ni-La合金的TFT样品，以及使用含有0.1原子％至2.0原子％的Nd的Al-Ni-Nd合金的TFT样品具有良好的薄膜晶体管性质，并且具有良好的接触电阻率和热稳定性。
实验实施例19
除了还将0.3原子％的表13中所示的元素(属于组X1的元素)中的任何一种作为第三成分结合至Al-2.0原子％Ni合金外，由实验实施例16的程序制备薄膜晶体管样品并且测定其接触电阻率和热稳定性。在与实验实施例1中相同的条件下进行等离子体氮化方法，其中等离子体辐照时间为3分钟，并且得到的含氮层的厚度为约5.8nm，N/Si比率为1.0，并且氮的表面密度为6.8×1015cm-2。
结果示于表13。
Figure C200610114892D00561
表13表明使用包含属于组X1的元素的Al-Ni-X1合金的TFT样品具有良好的薄膜晶体管性质，并且具有良好的接触电阻率和热稳定性。
实验实施例20
除了还将1.0原子％的表14中所示的元素(属于组X2的元素)中的任何一种作为第三成分结合至Al-2.0原子％Ni合金外，由实验实施例16的程序制备薄膜晶体管样品并且测定其接触电阻率和热稳定性。在与实验实施例1中相同的条件下进行等离子体氮化方法，其中等离子体辐照时间为3分钟，并且得到的含氮层的厚度为约5.8nm，N/Si比率为1.0，并且氮的表面密度为6.8×1015cm-2。
结果示于表14。
Figure C200610114892D00581
表14表明使用包含属于组X2的元素的Al-Ni-X2合金的TFT样品具有良好的薄膜晶体管性质，并且具有良好的接触电阻率和热稳定性。
根据优选的实施方案已经描述了上面的发明。但是，本领域的技术人员将会认识到，这样的实施方案存在许多变化。规定这样的变化也在本发明和后附权利要求的范围内。

Claims (30)

1.一种用于薄膜晶体管衬底中的源极/漏极电极，所述的薄膜晶体管衬底包含基板、薄膜晶体管半导体层、所述的源极/漏极电极和透明像素电极，
所述的源极/漏极电极包含含氮层和纯铝或铝合金的薄膜，
其中如此设置所述的源极/漏极电极，使得所述含氮层的氮结合至所述薄膜晶体管半导体层的硅上，并且
其中如此设置所述的源极/漏极电极，使得将所述的纯铝或铝合金的薄膜通过所述的含氮层连接至所述的薄膜晶体管半导体层，
其中如此设置所述的源极/漏极电极，使得铝合金的薄膜还直接连接至所述的透明像素电极，或铝合金薄膜通过阻挡层连接至所述的透明象素电极，
其中所述的含氮层包含氧氮化硅，
其中所述的含氮层具有氮原子的表面密度＂N1＂和氧原子的表面密度＂O1＂，并且其中N1与O1的比率为1.0或更高。
2.根据权利要求1所述的源极/漏极电极，其中所述的含氮层主要包含氮化硅。
3.根据权利要求1所述的源极/漏极电极，其中所述的含氮层的氮原子的表面密度大于等于1014cm-2且小于等于2×1016cm-2。
4.根据权利要求1所述的源极/漏极电极，其中所述的含氮层的氮原子的表面密度等于或高于构成所述半导体层的硅有效悬空键的表面密度。
5.根据权利要求1所述的源极/漏极电极，其中所述的含氮层的厚度在大于等于0.18nm和小于等于20nm的范围内。
6.根据权利要求1所述的源极/漏极电极，其中所述的含氮层具有氮原子数＂N＂和硅原子数＂Si＂，并且其中＂N＂与＂Si＂的最大比率在大于等于0.5和小于等于1.5的范围内。
7.根据权利要求1所述的源极/漏极电极，其中所述的薄膜晶体管半导体层包含非晶硅或多晶硅。
8.根据权利要求1所述的源极/漏极电极，其中所述的铝合金包含6原子％或更低的镍(Ni)作为合金元素。
9.根据权利要求8所述的源极/漏极电极，
其中所述的铝合金包含大于等于0.3原子％和小于等于6原子％的镍(Ni)作为合金元素，并且
其中如此设置所述的源极/漏极电极，使得铝合金的薄膜还直接连接至所述的透明像素电极。
10.根据权利要求8所述的源极/漏极电极，其中所述的铝合金还包含大于等于0.1原子％和小于等于1.0原子％的选自下列中的至少一种元素作为合金元素：Ti、V、Zr、Nb、Mo、Hf、Ta和W。
11.根据权利要求8所述的源极/漏极电极，其中所述的铝合金还包含大于等于0.1原子％和小于等于2.0原子％的选自下列中的至少一种元素作为合金元素：Mg、Cr、Mn、Ru、Rh、Pd、Ir、Pt、La、Gd、Tb、Dy、Nd、Y、Co和Fe。
12.一种薄膜晶体管衬底，其包含根据权利要求1所述的源极/漏极电极。
13.一种显示器件，其包含根据权利要求12所述的薄膜晶体管衬底。
14.一种制造根据权利要求12所述的薄膜晶体管衬底的方法，该方法包括以下步骤：
(a)在基板或之上沉积半导体层，制备薄膜晶体管衬底；
(b)在所述的半导体层上形成含氮层；和
(c)在所述的含氮层上沉积纯铝或铝合金的层。
15.根据权利要求14所述的方法，其中所述的半导体层是在步骤(a)中在沉积***中沉积的，并且其中步骤(b)是在相同的沉积***中进行的。
16.根据权利要求14所述的方法，其中所述的半导体层是在步骤(a)中在室中沉积的，并且其中步骤(b)是在相同的室中进行的。
17.根据权利要求14所述的方法，其中所述的半导体层是在步骤(a)中在沉积温度下沉积的，并且其中步骤(b)是在与所述的沉积温度基本上相同的温度下进行的。
18.根据权利要求14所述的方法，其中所述的半导体层是在步骤(a)中使用气体沉积的，并且其中步骤(b)是在所述的气体与含氮气体的混合物的气氛中进行的。
19.根据权利要求14所述的方法，其中步骤(b)是在含氮气体与还原气体的混合物的气氛中进行的。
20.根据权利要求14所述的方法，其中步骤(b)是采用等离子体氮化方法进行的。
21.根据权利要求20所述的方法，其中步骤(b)中的等离子体氮化方法是在55Pa或更高的压力下进行的。
22.根据权利要求20所述的方法，其中步骤(b)中的等离子体氮化方法是在300℃或更高的温度下进行的。
23.根据权利要求20所述的方法，其中步骤(b)中的等离子体氮化方法是在含氮气体与还原气体的混合物的气氛中进行的。
24.根据权利要求20所述的方法，其中所述的半导体层是在步骤(a)中使用气体沉积的，并且其中步骤(b)中的等离子体氮化方法是在所述的气体与含氮气体的混合物的气氛中进行的。
25.根据权利要求14所述的方法，其中步骤(b)是采用热氮化方法进行的。
26.根据权利要求25所述的方法，其中所述的热氮化方法是在400℃或更低的温度下进行的。
27.根据权利要求14所述的方法，其中步骤(b)是采用氨基化方法进行的。
28.根据权利要求27所述的方法，其中所述的氨基化方法使用紫外辐照。
29.根据权利要求27所述的方法，其中所述的氨基化方法使用含有氮原子的溶液。
30.根据权利要求14所述的方法，其中步骤(c)包含溅射方法。
CN200610114892.3A 2005-08-17 2006-08-16 源极/漏极电极、薄膜晶体管衬底及其制备方法和显示器件 Expired - Fee Related CN100511690C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005236994 2005-08-17
JP2005236994 2005-08-17

Publications (2)

Publication Number Publication Date
CN1917219A CN1917219A (zh) 2007-02-21
CN100511690C true CN100511690C (zh) 2009-07-08

Family

ID=37738161

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200610114892.3A Expired - Fee Related CN100511690C (zh) 2005-08-17 2006-08-16 源极/漏极电极、薄膜晶体管衬底及其制备方法和显示器件

Country Status (4)

Country Link
US (1) US7411298B2 (zh)
CN (1) CN100511690C (zh)
SG (1) SG130146A1 (zh)
TW (1) TWI324394B (zh)

Families Citing this family (70)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4330517B2 (ja) * 2004-11-02 2009-09-16 株式会社神戸製鋼所 Ｃｕ合金薄膜およびＣｕ合金スパッタリングターゲット並びにフラットパネルディスプレイ
US8193096B2 (en) 2004-12-13 2012-06-05 Novellus Systems, Inc. High dose implantation strip (HDIS) in H2 base chemistry
JP4117001B2 (ja) 2005-02-17 2008-07-09 株式会社神戸製鋼所 薄膜トランジスタ基板、表示デバイス、および表示デバイス用のスパッタリングターゲット
US8129281B1 (en) 2005-05-12 2012-03-06 Novellus Systems, Inc. Plasma based photoresist removal system for cleaning post ash residue
US7411298B2 (en) 2005-08-17 2008-08-12 Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel, Ltd.) Source/drain electrodes, thin-film transistor substrates, manufacture methods thereof, and display devices
KR100796592B1 (ko) * 2005-08-26 2008-01-21 삼성에스디아이 주식회사 박막트랜지스터 및 그 제조 방법
KR101251351B1 (ko) * 2005-12-28 2013-04-05 삼성디스플레이 주식회사 박막트랜지스터 기판, 이의 제조방법 및 이를 갖는표시패널
US7781767B2 (en) 2006-05-31 2010-08-24 Kobe Steel, Ltd. Thin film transistor substrate and display device
JP2008098611A (ja) * 2006-09-15 2008-04-24 Kobe Steel Ltd 表示装置
JP4280277B2 (ja) * 2006-09-28 2009-06-17 株式会社神戸製鋼所 表示デバイスの製法
US8853695B2 (en) * 2006-10-13 2014-10-07 Kobe Steel, Ltd. Thin film transistor substrate including source-drain electrodes formed from a nitrogen-containing layer or an oxygen/nitrogen-containing layer
KR100752388B1 (ko) * 2006-11-01 2007-08-27 삼성에스디아이 주식회사 평판표시장치 및 그의 제조방법
JP2008127623A (ja) * 2006-11-20 2008-06-05 Kobelco Kaken:Kk Ａｌ基合金スパッタリングターゲットおよびその製造方法
JP4377906B2 (ja) * 2006-11-20 2009-12-02 株式会社コベルコ科研 Ａｌ−Ｎｉ−Ｌａ系Ａｌ基合金スパッタリングターゲット、およびその製造方法
KR101365673B1 (ko) * 2006-11-24 2014-02-21 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 기판 및이의 제조방법
JP4170367B2 (ja) 2006-11-30 2008-10-22 株式会社神戸製鋼所 表示デバイス用Ａｌ合金膜、表示デバイス、及びスパッタリングターゲット
JP4355743B2 (ja) 2006-12-04 2009-11-04 株式会社神戸製鋼所 Ｃｕ合金配線膜とそのＣｕ合金配線膜を用いたフラットパネルディスプレイ用ＴＦＴ素子、及びそのＣｕ合金配線膜を作製するためのＣｕ合金スパッタリングターゲット
JP4420032B2 (ja) * 2007-01-31 2010-02-24 ソニー株式会社 薄膜半導体装置の製造方法
JP4705062B2 (ja) * 2007-03-01 2011-06-22 株式会社神戸製鋼所 配線構造およびその作製方法
US8435895B2 (en) 2007-04-04 2013-05-07 Novellus Systems, Inc. Methods for stripping photoresist and/or cleaning metal regions
CN100583443C (zh) * 2007-06-08 2010-01-20 北京京东方光电科技有限公司 一种薄膜晶体管结构及其制备方法
JP2009004518A (ja) * 2007-06-20 2009-01-08 Kobe Steel Ltd 薄膜トランジスタ基板、および表示デバイス
JP2009008770A (ja) * 2007-06-26 2009-01-15 Kobe Steel Ltd 積層構造およびその製造方法
JP2009010052A (ja) * 2007-06-26 2009-01-15 Kobe Steel Ltd 表示装置の製造方法
US20090001373A1 (en) * 2007-06-26 2009-01-01 Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel Ltd.) Electrode of aluminum-alloy film with low contact resistance, method for production thereof, and display unit
JP5143649B2 (ja) * 2007-07-24 2013-02-13 株式会社コベルコ科研 Ａｌ−Ｎｉ−Ｌａ−Ｓｉ系Ａｌ合金スパッタリングターゲットおよびその製造方法
JP5215620B2 (ja) * 2007-09-12 2013-06-19 三菱電機株式会社 半導体デバイス、表示装置及び半導体デバイスの製造方法
JP2009094325A (ja) * 2007-10-10 2009-04-30 Mitsui Mining & Smelting Co Ltd 素子の接合構造
JP4611417B2 (ja) * 2007-12-26 2011-01-12 株式会社神戸製鋼所 反射電極、表示デバイス、および表示デバイスの製造方法
JP4469913B2 (ja) 2008-01-16 2010-06-02 株式会社神戸製鋼所 薄膜トランジスタ基板および表示デバイス
WO2009104769A1 (ja) * 2008-02-22 2009-08-27 株式会社神戸製鋼所 タッチパネルセンサー
KR101124831B1 (ko) * 2008-03-31 2012-03-26 가부시키가이샤 고베 세이코쇼 표시 장치, 그 제조 방법 및 스퍼터링 타깃
JP5432550B2 (ja) * 2008-03-31 2014-03-05 株式会社コベルコ科研 Ａｌ基合金スパッタリングターゲットおよびその製造方法
JP5139134B2 (ja) 2008-03-31 2013-02-06 株式会社コベルコ科研 Ａｌ−Ｎｉ−Ｌａ−Ｃｕ系Ａｌ基合金スパッタリングターゲットおよびその製造方法
JP5475260B2 (ja) * 2008-04-18 2014-04-16 株式会社神戸製鋼所 配線構造、薄膜トランジスタ基板およびその製造方法、並びに表示装置
JP5368867B2 (ja) * 2008-04-23 2013-12-18 株式会社神戸製鋼所 表示装置用Ａｌ合金膜、表示装置およびスパッタリングターゲット
TWI525773B (zh) * 2008-07-03 2016-03-11 Kobe Steel Ltd Wiring structure, thin film transistor substrate, manufacturing method thereof, and display device
JP2010065317A (ja) * 2008-08-14 2010-03-25 Kobe Steel Ltd 表示装置およびこれに用いるＣｕ合金膜
US8591661B2 (en) * 2009-12-11 2013-11-26 Novellus Systems, Inc. Low damage photoresist strip method for low-K dielectrics
JP2010123595A (ja) * 2008-11-17 2010-06-03 Sony Corp 薄膜トランジスタおよび表示装置
JP4567091B1 (ja) 2009-01-16 2010-10-20 株式会社神戸製鋼所 表示装置用Ｃｕ合金膜および表示装置
US9018109B2 (en) * 2009-03-10 2015-04-28 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor including silicon nitride layer and manufacturing method thereof
KR101156428B1 (ko) * 2009-06-01 2012-06-18 삼성모바일디스플레이주식회사 유기 발광 소자
TWI445179B (zh) * 2009-07-27 2014-07-11 Kobe Steel Ltd A wiring structure and a manufacturing method thereof, and a display device having a wiring structure
WO2011013683A1 (ja) 2009-07-27 2011-02-03 株式会社神戸製鋼所 配線構造および配線構造を備えた表示装置
US20110143548A1 (en) * 2009-12-11 2011-06-16 David Cheung Ultra low silicon loss high dose implant strip
KR101770008B1 (ko) * 2009-12-11 2017-08-21 노벨러스 시스템즈, 인코포레이티드 고주입량 주입 박리 전에 실리콘을 보호하기 위한 개선된 패시베이션 공정
JP2011222567A (ja) 2010-04-02 2011-11-04 Kobe Steel Ltd 配線構造、表示装置、および半導体装置
JP2012027159A (ja) 2010-07-21 2012-02-09 Kobe Steel Ltd 表示装置
JP5687133B2 (ja) 2010-11-05 2015-03-18 三菱電機株式会社 半導体装置及び表示装置
US9136184B2 (en) * 2011-02-18 2015-09-15 Alliance For Sustainable Energy, Llc In situ optical diagnostic for monitoring or control of sodium diffusion in photovoltaics manufacturing
JP2012180540A (ja) 2011-02-28 2012-09-20 Kobe Steel Ltd 表示装置および半導体装置用Ａｌ合金膜
JP5524905B2 (ja) 2011-05-17 2014-06-18 株式会社神戸製鋼所 パワー半導体素子用Ａｌ合金膜
US9613825B2 (en) 2011-08-26 2017-04-04 Novellus Systems, Inc. Photoresist strip processes for improved device integrity
JP2013084907A (ja) 2011-09-28 2013-05-09 Kobe Steel Ltd 表示装置用配線構造
US9040986B2 (en) 2012-01-23 2015-05-26 Taiwan Semiconductor Manufacturing Company, Ltd. Three dimensional integrated circuit having a resistance measurement structure and method of use
CN102645807B (zh) * 2012-04-10 2015-08-26 深超光电（深圳）有限公司 液晶显示面板阵列基板及其制造方法
JP6288915B2 (ja) * 2012-04-26 2018-03-07 三菱電機株式会社 表示装置
JP6140970B2 (ja) * 2012-10-12 2017-06-07 三菱電機株式会社 表示装置およびその製造方法
US20160345425A1 (en) * 2014-02-07 2016-11-24 Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel, Ltd.) Wiring film for flat panel display
US10032924B2 (en) 2014-03-31 2018-07-24 The Hong Kong University Of Science And Technology Metal oxide thin film transistor with channel, source and drain regions respectively capped with covers of different gas permeability
US9514954B2 (en) 2014-06-10 2016-12-06 Lam Research Corporation Peroxide-vapor treatment for enhancing photoresist-strip performance and modifying organic films
CN107302030B (zh) * 2016-04-08 2020-11-03 群创光电股份有限公司 显示设备
US10192898B2 (en) * 2016-04-08 2019-01-29 Innolux Corporation Display device including hybrid types of transistors
US10504939B2 (en) 2017-02-21 2019-12-10 The Hong Kong University Of Science And Technology Integration of silicon thin-film transistors and metal-oxide thin film transistors
CN108987279B (zh) * 2018-07-16 2021-06-18 惠科股份有限公司 薄膜晶体管的制造方法
CN109742027A (zh) * 2018-12-25 2019-05-10 惠科股份有限公司 一种薄膜晶体管的制作方法、薄膜晶体管和显示面板
CN112397674B (zh) * 2019-08-19 2022-04-12 京东方科技集团股份有限公司 显示基板的制造方法和掩膜板组件
US11232953B2 (en) * 2019-09-17 2022-01-25 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing a semiconductor device and a semiconductor device
CN114242338B (zh) * 2021-12-16 2024-02-06 长春博信光电子有限公司 一种提高ito薄膜电阻值的方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2733006B2 (ja) * 1993-07-27 1998-03-30 株式会社神戸製鋼所 半導体用電極及びその製造方法並びに半導体用電極膜形成用スパッタリングターゲット
US5640067A (en) 1995-03-24 1997-06-17 Tdk Corporation Thin film transistor, organic electroluminescence display device and manufacturing method of the same
JP3365954B2 (ja) * 1997-04-14 2003-01-14 株式会社神戸製鋼所 半導体電極用Ａｌ−Ｎｉ−Ｙ 合金薄膜および半導体電極用Ａｌ−Ｎｉ−Ｙ 合金薄膜形成用スパッタリングターゲット
GB9726094D0 (en) * 1997-12-10 1998-02-11 Philips Electronics Nv Thin film transistors and electronic devices comprising such
JPH11337976A (ja) 1998-03-26 1999-12-10 Toshiba Corp 表示装置用アレイ基板及びこのアレイ基板を備えた平面表示装置
JP4663829B2 (ja) 1998-03-31 2011-04-06 三菱電機株式会社 薄膜トランジスタおよび該薄膜トランジスタを用いた液晶表示装置
JP4458563B2 (ja) 1998-03-31 2010-04-28 三菱電機株式会社 薄膜トランジスタの製造方法およびこれを用いた液晶表示装置の製造方法
JP4190118B2 (ja) * 1999-12-17 2008-12-03 三菱電機株式会社 半導体装置、液晶表示装置および半導体装置の製造方法
JP4783525B2 (ja) * 2001-08-31 2011-09-28 株式会社アルバック 薄膜アルミニウム合金及び薄膜アルミニウム合金形成用スパッタリングターゲット
JP2003273109A (ja) 2002-03-14 2003-09-26 Advanced Display Inc Ａｌ配線用薄膜及びその製造方法並びにこれを用いた液晶表示装置
TW554539B (en) 2002-09-09 2003-09-21 Chunghwa Picture Tubes Ltd Thin film transistor source/drain structure and manufacturing method thereof
JP3940385B2 (ja) * 2002-12-19 2007-07-04 株式会社神戸製鋼所 表示デバイスおよびその製法
JP2005303003A (ja) * 2004-04-12 2005-10-27 Kobe Steel Ltd 表示デバイスおよびその製法
JP4541787B2 (ja) * 2004-07-06 2010-09-08 株式会社神戸製鋼所 表示デバイス
JP4330517B2 (ja) * 2004-11-02 2009-09-16 株式会社神戸製鋼所 Ｃｕ合金薄膜およびＣｕ合金スパッタリングターゲット並びにフラットパネルディスプレイ
US7411298B2 (en) 2005-08-17 2008-08-12 Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel, Ltd.) Source/drain electrodes, thin-film transistor substrates, manufacture methods thereof, and display devices

Also Published As

Publication number Publication date
US7411298B2 (en) 2008-08-12
CN1917219A (zh) 2007-02-21
SG130146A1 (en) 2007-03-20
US20070040172A1 (en) 2007-02-22
TWI324394B (en) 2010-05-01
TW200709432A (en) 2007-03-01

Similar Documents

Publication Publication Date Title
CN100511690C (zh) 源极/漏极电极、薄膜晶体管衬底及其制备方法和显示器件
US7416907B2 (en) Semiconductor device and method for forming the same
CN100499137C (zh) 源极/漏极电极、晶体管衬底及其制造方法和显示装置
KR101043508B1 (ko) 박막 트랜지스터 기판 및 표시 디바이스
US7372114B2 (en) Semiconductor device, and method of fabricating the same
US5977559A (en) Thin-film transistor having a catalyst element in its active regions
JP4166105B2 (ja) 半導体装置およびその製造方法
KR100270368B1 (ko) 반도체 제조방법
US11227879B2 (en) Semiconductor device including top gate planar type thin-film transistor and top gate planar self-aligned type thin-film transistor
US8299466B2 (en) Thin film transistors having multiple doped silicon layers
CN101330102A (zh) 薄膜晶体管基板和显示器件
US6365935B1 (en) TFT having hydrogen containing buffer and substrate regions
US6300659B1 (en) Thin-film transistor and fabrication method for same
JP2007081385A (ja) ソース−ドレイン電極、トランジスタ基板およびその製造方法、並びに表示デバイス
KR100851131B1 (ko) 소스/드레인 전극, 박막 트랜지스터 기판, 그의 제조방법,및 표시 디바이스
JP3122699B2 (ja) 薄膜状半導体装置の作製方法。
JP2008010801A (ja) ソース−ドレイン電極、薄膜トランジスタ基板およびその製造方法、並びに表示デバイス
US7446023B2 (en) High-density plasma hydrogenation
KR20020035747A (ko) 보텀게이트형 박막트랜지스터와 그 제조방법 및 표시장치
JPH0897436A (ja) 薄膜半導体素子とその製造方法
JP3170533B2 (ja) 薄膜状半導体装置の作製方法
JP3210568B2 (ja) 薄膜トランジスタの製造方法と薄膜トランジスタアレイの製造方法と液晶表示装置の製造方法
JP2000133811A (ja) 薄膜トランジスタの製造方法
JP3461348B2 (ja) 薄膜トランジスタアレイの製造方法と液晶表示装置の製造方法
JP2009016862A (ja) ソース−ドレイン電極、薄膜トランジスタ基板およびその製造方法、並びに表示デバイス

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090708

Termination date: 20200816