CN112397674B - 显示基板的制造方法和掩膜板组件 - Google Patents

显示基板的制造方法和掩膜板组件 Download PDF

Info

Publication number
CN112397674B
CN112397674B CN201910763581.7A CN201910763581A CN112397674B CN 112397674 B CN112397674 B CN 112397674B CN 201910763581 A CN201910763581 A CN 201910763581A CN 112397674 B CN112397674 B CN 112397674B
Authority
CN
China
Prior art keywords
minimum distance
width
shadow
layer
display area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910763581.7A
Other languages
English (en)
Other versions
CN112397674A (zh
Inventor
宋永杰
嵇凤丽
罗昶
吴建鹏
马益
杨晓宇
杜森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chengdu BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201910763581.7A priority Critical patent/CN112397674B/zh
Priority to US17/295,602 priority patent/US20220020829A1/en
Priority to PCT/CN2020/109811 priority patent/WO2021032087A1/zh
Publication of CN112397674A publication Critical patent/CN112397674A/zh
Application granted granted Critical
Publication of CN112397674B publication Critical patent/CN112397674B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/16—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
    • H10K71/166—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering using selective deposition, e.g. using a mask
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/04—Coating on selected surface areas, e.g. using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/04—Coating on selected surface areas, e.g. using masks
    • C23C14/042—Coating on selected surface areas, e.g. using masks using masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/621—Providing a shape to conductive layers, e.g. patterning or selective deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2101/00—Properties of the organic materials covered by group H10K85/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本公开提供一种显示基板的制造方法和掩膜板组件。在显示基板的制造方法中，提供第一掩膜板，其中第一掩膜板的开口大小由显示区的大小与第一最小距离共同确定，第一最小距离为在从显示区到非显示区的方向上，显示区的边界与功能层的边界之间的距离，第一最小距离由从显示区延伸至非显示区的功能层的第一阴影宽度确定，第一阴影宽度为在预设区域内蒸镀功能层的情况下，在预设区域内形成的阴影区的宽度最大值；利用第一掩膜板形成功能层。本公开在提升AA区显示良率的同时，还能减小OLED设备的边框。

Description

显示基板的制造方法和掩膜板组件
技术领域
本公开涉及显示技术领域，特别涉及一种显示基板的制造方法和掩膜板组件。
背景技术
在OLED(Organic Light-Emitting Diode，有机发光二极管)制造过程中，通过在掩模板上设置预定大小的开口，将相关材料蒸镀在掩模板上的开口区域以形成OLED器件。
发明内容
发明人通过研究发现，若掩模板上的开口过小，功能层上的阴影区会造成AA区(显示区)边缘处的像素显示异常。若掩模板上的开口过大，则不利于设计窄边框的OLED设备。
据此，本公开提出一种显示基板的制造方案，在提升AA区显示良率的同时，还能减小OLED设备的边框。
根据本公开实施例的第一方面，提供第一掩膜板，其中所述第一掩膜板的开口大小由显示区的大小和第一最小距离共同确定，所述第一最小距离为在从显示区到非显示区的方向上，所述显示区的边界与功能层的边界之间的距离，所述第一最小距离由从所述显示区延伸至所述非显示区的所述功能层的第一阴影宽度确定，所述第一阴影宽度为在预设区域内蒸镀所述功能层的情况下，在所述预设区域内形成的阴影区的宽度最大值；利用所述第一掩膜板形成所述功能层。
在一些实施例中，利用公式
Figure BDA0002171151780000011
计算所述第一最小距离，参数a为对位精度，参数b为掩模板位置精度，参数c为所述第一阴影宽度，参数d为所述第一最小距离。
在一些实施例中，上述方法还包括：提供第二掩膜板，其中所述第二掩膜板的开口大小由所述显示区的大小、所述第一最小距离和第二最小距离共同确定，所述第二最小距离为在所述方向上所述功能层的边界与像素定义层的边界之间的距离，所述第二最小距离由所述功能层的第二阴影宽度确定，所述像素定义层从所述显示区延伸至所述非显示区，所述第二阴影宽度为在所述预设区域内蒸镀所述功能层的情况下，在所述预设区域外形成的阴影区的宽度最大值；利用所述第二掩膜板形成所述像素定义层。
在一些实施例中，利用公式
Figure BDA0002171151780000021
计算所述第二最小距离，参数a为对位精度，参数b为掩模板位置精度，参数e为所述第二阴影宽度，参数f为所述第二最小距离。
在一些实施例中，上述方法还包括：提供第三掩膜板，其中所述第三掩膜板的开口大小由所述显示区的大小、所述第一最小距离、所述第二最小距离和第三最小距离共同确定，所述第三最小距离为在所述方向上所述像素定义层的边界与阴极层的边界之间的距离，所述第三最小距离由预设的阴极搭接宽度以及所述阴极层的第三阴影宽度确定，所述阴极层从所述显示区延伸至所述非显示区，所述第三阴影宽度为在所述预设区域内蒸镀所述阴极层的情况下，在所述预设区域外形成的阴影区的宽度最小值；利用所述第三掩膜板形成所述阴极层。
在一些实施例中，所述阴极搭接宽度与所述第三阴影宽度的差值为第一差值，所述第三最小距离与所述第一差值正相关。
在一些实施例中，利用公式
Figure BDA0002171151780000022
计算所述第三最小距离，参数a为对位精度，参数b为掩模板位置精度，参数g为所述阴极搭接宽度，参数h为所述第三阴影宽度，参数i为所述第三最小距离。
在一些实施例中，上述方法还包括：提供第四掩膜板，其中所述第四掩膜板的开口大小由所述显示区的大小、所述第一最小距离、所述第二最小距离、所述第三最小距离和第四最小距离共同确定，所述第四最小距离为在所述方向上所述阴极层的边界与覆盖层的边界之间的距离，所述第四最小距离由所述阴极层的第四阴影宽度和所述覆盖层的第五阴影宽度确定，所述第四阴影宽度为在所述预设区域内蒸镀所述阴极层的情况下，在所述预设区域外形成的阴影区的宽度最大值，所述覆盖层从所述显示区延伸至所述非显示区，所述第五阴影宽度为在所述预设区域内蒸镀所述覆盖层的情况下，在所述预设区域外形成的阴影区的宽度最小值；利用所述第四掩膜板形成所述覆盖层。
在一些实施例中，所述第四阴影宽度和所述第五阴影宽度的差值为第二差值，所述第四最小距离与所述第二差值正相关。
在一些实施例中，利用公式
Figure BDA0002171151780000031
计算所述第四最小距离，参数a为对位精度，参数b为掩模板位置精度，参数j为所述第四阴影宽度，参数k为所述第五阴影宽度，参数m为所述第四最小距离。
根据本公开实施例的第二方面，提供一种掩膜板组件，包括：第一掩膜板，用于形成功能层，其中所述第一掩膜板的开口大小由显示区的大小和第一最小距离共同确定，所述第一最小距离为在从显示区到非显示区的方向上，所述显示区的边界与功能层的边界之间的距离，所述第一最小距离由从所述显示区延伸至所述非显示区的所述功能层的第一阴影宽度确定，所述第一阴影宽度为在预设区域内蒸镀所述功能层的情况下，在所述预设区域内形成的阴影区的宽度最大值；第二掩膜板，用于形成像素定义层，其中所述第二掩膜板的开口大小由所述显示区的大小、所述第一最小距离和第二最小距离共同确定，所述第二最小距离为在所述方向上所述功能层的边界与像素定义层的边界之间的距离，所述第二最小距离由所述功能层的第二阴影宽度确定，所述像素定义层从所述显示区延伸至所述非显示区，所述第二阴影宽度为在所述预设区域内蒸镀所述功能层的情况下，在所述预设区域外形成的阴影区的宽度最大值；第三掩膜板，用于形成阴极层，其中所述第三掩膜板的开口大小由所述显示区的大小、所述第一最小距离、所述第二最小距离和第三最小距离共同确定，所述第三最小距离为在所述方向上所述像素定义层的边界与阴极层的边界之间的距离，所述第三最小距离由预设的阴极搭接宽度以及所述阴极层的第三阴影宽度确定，所述阴极层从所述显示区延伸至所述非显示区，所述第三阴影宽度为在所述预设区域内蒸镀所述阴极层的情况下，在所述预设区域外形成的阴影区的宽度最小值；第四掩膜板，用于形成覆盖层，其中所述第四掩膜板的开口大小由所述显示区的大小、所述第一最小距离、所述第二最小距离、所述第三最小距离和第四最小距离共同确定，所述第四最小距离为在所述方向上所述阴极层的边界与覆盖层的边界之间的距离，所述第四最小距离由所述阴极层的第四阴影宽度和所述覆盖层的第五阴影宽度确定，所述第四阴影宽度为在所述预设区域内蒸镀所述阴极层的情况下，在所述预设区域外形成的阴影区的宽度最大值，所述覆盖层从所述显示区延伸至所述非显示区，所述第五阴影宽度为在所述预设区域内蒸镀所述覆盖层的情况下，在所述预设区域外形成的阴影区的宽度最小值。
在一些实施例中，所述第一最小距离满足
Figure BDA0002171151780000041
参数a为对位精度，参数b为掩模板位置精度，参数c为所述第一阴影宽度，参数为d为所述第一最小距离。
在一些实施例中，所述第二最小距离满足
Figure BDA0002171151780000042
参数a为对位精度，参数b为掩模板位置精度，参数e为所述第二阴影宽度，参数为f所述第二最小距离。
在一些实施例中，所述第三最小距离满足
Figure BDA0002171151780000043
参数a为对位精度，参数b为掩模板位置精度，参数g为所述阴极搭接宽度，参数h为所述第三阴影宽度，参数i为所述第三最小距离。
在一些实施例中，所述第四最小距离满足
Figure BDA0002171151780000044
参数a为对位精度，参数b为掩模板位置精度，参数j为所述第四阴影宽度，参数k为所述第五阴影宽度，参数m为所述第四最小距离。
通过以下参照附图对本公开的示例性实施例的详细描述，本公开的其它特征及其优点将会变得清楚。
附图说明
构成说明书的一部分的附图描述了本公开的实施例，并且连同说明书一起用于解释本公开的原理。
参照附图，根据下面的详细描述，可以更加清楚地理解本公开，其中：
图1是根据本公开一个实施例的蒸镀效果示意图；
图2是根据本公开一个实施例的显示基板制造方法的流程示意图；
图3是根据本公开一个实施例的膜层边界示意图；
图4是根据本公开另一个实施例的显示基板制造方法的流程示意图；
图5是根据本公开另一个实施例的膜层边界示意图；
图6是根据本公开又一个实施例的显示基板制造方法的流程示意图；
图7是根据本公开又一个实施例的膜层边界示意图；
图8是根据本公开又一个实施例的显示基板制造方法的流程示意图；
图9是根据本公开又一个实施例的膜层边界示意图；
图10是根据本公开一个实施例的掩膜版组件设计装置的结构示意图；
图11是根据本公开另一个实施例的掩膜版组件设计装置的结构示意图；
图12是根据本公开又一个实施例的掩膜版组件设计装置的结构示意图；
图13是根据本公开一个实施例的显示装置的局部截面示意图；
图14是本公开一个实施例的掩膜板组件的结构示意图。
应当明白，附图中所示出的各个部分的尺寸并不是按照实际的比例关系绘制的。此外，相同或类似的参考标号表示相同或类似的构件。
具体实施方式
现在将参照附图来详细描述本公开的各种示例性实施例。对示例性实施例的描述仅仅是说明性的，决不作为对本公开及其应用或使用的任何限制。本公开可以以许多不同的形式实现，不限于这里所述的实施例。提供这些实施例是为了使本公开透彻且完整，并且向本领域技术人员充分表达本公开的范围。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、材料的组分和数值应被解释为仅仅是示例性的，而不是作为限制。
本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的部分。“包括”或者“包含”等类似的词语意指在该词前的要素涵盖在该词后列举的要素，并不排除也涵盖其他要素的可能。
本公开使用的所有术语(包括技术术语或者科学术语)与本公开所属领域的普通技术人员理解的含义相同，除非另外特别定义。还应当理解，在诸如通用字典中定义的术语应当被解释为具有与它们在相关技术的上下文中的含义相一致的含义，而不应用理想化或极度形式化的意义来解释，除非这里明确地这样定义。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为说明书的一部分。
发明人通过研究发现，在向基板上蒸镀材料的过程中，从蒸镀源中蒸发出的物质呈圆锥型放射状向基板扩散并沉积，容易造成基板上所形成的膜层存在厚度不均匀的问题。这里将厚度小于预设门限的膜层区域称之为阴影区。
图1是根据本公开一个实施例的蒸镀效果示意图。
如图1所示，在向基板上的预设区域蒸镀材料的过程中，位于预设区域的边界附近的膜层的厚度呈下降趋势。即在位于预设区域的边界附近存在膜层厚度小于预设厚度的情况，由此在预设区域的内部和外部均会形成阴影区。
在预设区域内部，除了膜层厚度达到预设厚度的第一区域11外，还包括第一阴影区12。将第一区域11的边界111和预设区域的边界121之间的距离作为第一阴影区12的阴影宽度w1。例如，第一阴影区12中的膜层厚度小于预设厚度的95％。
在预设区域11外部，还包括第二阴影区13。将预设区域的边界121和第二阴影区13的边界131之间的距离作为第二阴影区13的阴影宽度w2。例如，第二阴影区13中的膜层厚度在预设厚度的5％至95％之间。
发明人注意到，在蒸镀功能层的过程中，若掩模板上的开口过小，会导致AA区的边界和功能层的边界之间的距离过小，功能层上的阴影区会造成AA区边缘处的像素显示异常。若掩模板上的开口过大，会导致AA区的边界和功能层的边界之间的距离过大，不利于设计窄边框的OLED设备。
据此，本公开提出如下的显示基板制造方案，在提升AA区显示良率的同时，还能减小OLED设备的边框。
图2是根据本公开一个实施例的显示基板制造方法的流程示意图。
在步骤201，提供第一掩膜板。
第一掩膜板的开口大小由显示区的大小和第一最小距离共同确定。第一最小距离为在从显示区到非显示区的方向上，显示区的边界与功能层的边界之间的距离。第一最小距离由从显示区延伸至非显示区的功能层的第一阴影宽度确定。第一阴影宽度为在预设区域内蒸镀功能层的情况下，在预设区域内形成的阴影区的宽度最大值。
在一些实施例中，利用下列公式(1)计算第一最小距离d。
Figure BDA0002171151780000071
在公式(1)中，参数a为设备对位精度，参数b为掩模板位置精度，参数c为第一阴影宽度。
在一些实施例中，功能层可以为HTL(Hole Transport Layer，空穴传输层)、ETL(Electron Transport Layer，电子传输层)或其它类型的功能层。
在步骤202，利用第一掩膜板形成功能层。
在一些实施例中，AA区为矩形，对应的长度为x，宽度为y。若第一最小距离为d，则用于蒸镀功能层的第一掩膜板的开口也为矩形，相应的开口长度至少为x+2d，开口宽度至少为y+2d。
图3是根据本公开一个实施例的膜层边界示意图。
如图3所示，在从显示区31到非显示区32的方向上，显示区31的边界与功能层33的边界之间的第一最小距离为d。
在本公开上述实施例提供的显示基板的制造方法中，通过利用第一掩膜板，使得在从显示区到非显示区的方向上，显示区的边界与功能层的边界之间的距离为第一最小距离，可有效避免AA区边缘处的像素受到功能层上的阴影区的影响。
图4是根据本公开另一个实施例的显示基板制造方法的流程示意图。
在步骤401，提供第二掩膜版。
第二掩膜板的开口大小由显示区的大小、第一最小距离和第二最小距离共同确定。第二最小距离为在从显示区到非显示区的方向上，功能层的边界与像素定义层的边界之间的距离。第二最小距离由功能层的第二阴影宽度确定。像素定义层从显示区延伸至非显示区，第二阴影宽度为在预设区域内蒸镀功能层的情况下，在预设区域外形成的阴影区的宽度最大值。
在一些实施例中，利用下列公式(2)计算第二最小距离f。
Figure BDA0002171151780000081
在公式(2)中，参数a为设备对位精度，参数b为掩模板位置精度，参数e为第二阴影宽度。
在步骤402，利用第二掩膜板形成像素定义层。
在一些实施例中，制作像素定义层的掩膜板为光刻掩膜板，以便通过光刻、曝光等工艺在指定膜层上形成像素定义层。
这里需要说明的是，若使用正性光刻较，则光刻掩膜版的开口大小为光刻掩膜板的透光区的大小。若使用负性光刻较，则光刻掩膜版的开口大小为光刻掩膜板的不透光区的大小。
在一些实施例中，AA区为矩形，对应的长度为x，宽度为y。若第一最小距离为d，第二最小距离为f，则用于形成像素定义层的第二掩膜板的开口也为矩形，相应的开口长度至少为x+2d+2f，开口宽度至少为y+2d+2f。
图5是根据本公开另一个实施例的膜层边界示意图。
如图5所示，在从显示区31到非显示区32的方向上，功能层33的边界与像素定义层34的边界之间的第二最小距离为f。
在本公开上述实施例提供的显示基板的制造方法中，通过利用第二掩膜板，使得在从显示区到非显示区的方向上，功能层的边界与像素定义层的边界之间的距离为第二最小距离，可有效避免因功能层的边界超出像素定义层的边界而导致显示亮度不均匀的问题。
图6是根据本公开又一个实施例的显示基板制造方法的流程示意图。
在步骤601，提供第三掩膜板。
第三掩膜板的开口大小由显示区的大小、第一最小距离、第二最小距离和第三最小距离共同确定。第三最小距离为在从显示区到非显示区的方向上，像素定义层的边界与阴极层的边界之间的距离。第三最小距离由预设的阴极搭接宽度以及阴极层的第三阴影宽度确定。阴极层从显示区延伸至非显示区，第三阴影宽度为在预设区域内蒸镀阴极层的情况下，在预设区域外形成的阴影区的宽度最小值。
这里需要说明的是，预设的阴极搭接宽度是在从显示区到非显示区的方向上，像素定义层的边界与阴极层的边界之间的预设距离。这里的搭接是指阴极与阳极ITO(Indium-Tin Oxide，氧化铟锡)导电膜搭接，以便将阴极与接地端Vss连接。
在一些实施例中，阴极搭接宽度与第三阴影宽度的差值为第一差值，第三最小距离与第一差值正相关。
在一些实施例中，利用下列公式(3)计算第三最小距离i。
Figure BDA0002171151780000091
在公式(3)中，参数a为设备对位精度，参数b为掩模板位置精度，参数g为阴极搭接宽度，参数h为第三阴影宽度。
在步骤602，利用第三掩膜板形成阴极层。
在一些实施例中，AA区为矩形，对应的长度为x，宽度为y。若第一最小距离为d，第二最小距离为f，第三最小距离为i，则用于蒸镀阴极层的第三掩膜板的开口也为矩形，相应的开口长度至少为x+2d+2f+2i，开口宽度至少为y+2d+2f+2i。
图7是根据本公开又一个实施例的膜层边界示意图。
如图7所示，在从显示区31到非显示区32的方向上，像素定义层34的边界与阴极层35的边界之间的第三最小距离为i。
在本公开上述实施例提供的显示基板制造方法中，通过利用第三掩膜板，使得在从显示区到非显示区的方向上，像素定义层的边界与阴极层的边界之间的距离为第三最小距离，可有效避免因阴极搭接宽度过低而导致显示亮度降低的问题。
图8是根据本公开又一个实施例的显示基板制造方法的流程示意图。
在步骤801，提供第四掩膜板。
第四掩膜板的开口大小由显示区的大小、第一最小距离、第二最小距离、第三最小距离和第四最小距离共同确定。第四最小距离为在从显示区到非显示区的方向上，阴极层的边界与覆盖层的边界之间的距离。第四最小距离由阴极层的第四阴影宽度和覆盖层的第五阴影宽度确定。第四阴影宽度为在预设区域内蒸镀阴极层的情况下，在预设区域外形成的阴影区的宽度最大值，覆盖层从显示区延伸至非显示区。第五阴影宽度为在预设区域内蒸镀覆盖层的情况下，在预设区域外形成的阴影区的宽度最小值。
在一些实施例中，第四阴影宽度和第五阴影宽度的差值为第二差值，第四最小距离与第二差值正相关。
在一些实施例中，利用下列公式(4)计算第四最小距离m。
Figure BDA0002171151780000101
在公式(4)中，参数a为设备对位精度，参数b为掩模板位置精度，参数j为第四阴影宽度，参数k为第五阴影宽度。
在步骤802，利用第四掩膜板形成覆盖层。
在一些实施例中，AA区为矩形，对应的长度为x，宽度为y。若第一最小距离为d，第二最小距离为f，第三最小距离为i，第四最小距离为m，则用于蒸镀覆盖层的第四掩膜板的开口也为矩形，相应的开口长度至少为x+2d+2f+2i+2m，开口宽度至少为y+2d+2f+2i+2m。
图9是根据本公开又一个实施例的膜层边界示意图。
如图9所示，在从显示区31到非显示区32的方向上，阴极层35的边界与覆盖层36的边界之间的第四最小距离为m。
在本公开上述实施例提供的显示基板制造方法中，通过使用第四掩膜板，使得在从显示区到非显示区的方向上，阴极层的边界与覆盖层的边界之间的距离为第四最小距离，可有效避免因阴极层的边界超过覆盖层的边界，而导致空气中的水分与阴极层发生化学反应以产生黑点的问题。
这里需要说明的是，在计算掩膜版大小的过程中，所采用的顺序是先计算用于形成功能层的掩膜版，接下来再计算用于形成像素定义层的掩膜版、用于形成阴极层的掩膜版和用于形成覆盖层的掩膜板。但在显示基板的制作过程中，所采用的顺序为先制作像素定义层，然后在像素定义层上方制作功能层，接下来制作覆盖功能层的阴极层，以及覆盖阴极层的覆盖层。
图10是根据本公开一个实施例的掩膜版组件设计装置的结构示意图。如图10所示，掩膜版组件设计装置包括第一最小距离确定模块1001和开口设计模块。
第一最小距离确定模块1001根据从显示区延伸至非显示区的功能层的第一阴影宽度，在从显示区到非显示区的方向上，确定显示区的边界与功能层的边界之间的第一最小距离。第一阴影宽度为在预设区域内蒸镀功能层的情况下，在预设区域内形成的阴影区的宽度最大值。
在一些实施例中，第一最小距离确定模块1001利用上述公式(1)计算第一最小距离d。
在一些实施例中，功能层可以为HTL层、ETL层或其它类型的功能层。
开口设计模块1002根据显示区的大小和第一最小距离确定出用于蒸镀功能层的掩膜板的开口大小。
在一些实施例中，AA区为矩形，对应的长度为x，宽度为y。若第一最小距离为d，则用于蒸镀功能层的掩膜板的开口也为矩形，相应的开口长度至少为x+2d，开口宽度至少为y+2d。
在本公开上述实施例提供的掩膜版组件设计装置中，通过在从显示区到非显示区的方向上确定显示区的边界与功能层的边界之间的第一最小距离，可有效避免AA区边缘处的像素受到功能层上的阴影区的影响。
图11是根据本公开另一个实施例的掩膜版组件设计装置的结构示意图。图11与图10的不同之处在于，在图11所示实施例中，掩膜版组件设计装置还包括第二最小距离确定模块1003。
第二最小距离确定模块1003根据功能层的第二阴影宽度，在从显示区到非显示区的方向上，确定功能层的边界与像素定义层的边界之间的第二最小距离。像素定义层从显示区延伸至非显示区，第二阴影宽度为在预设区域内蒸镀功能层的情况下，在预设区域外形成的阴影区的宽度最大值。
在一些实施例中，利用上述公式(2)计算第二最小距离f。
开口设计模块1002根据显示区的大小、第一最小距离和第二最小距离确定出用于形成像素定义层的掩膜板的开口大小。
在一些实施例中，AA区为矩形，对应的长度为x，宽度为y。若第一最小距离为d，第二最小距离为f，则用于形成像素定义层的掩膜板的开口也为矩形，相应的开口长度至少为x+2d+2f，开口宽度至少为y+2d+2f。
在本公开上述实施例提供的掩膜版组件设计装置中，通过在从显示区到非显示区的方向上确定功能层的边界与像素定义层的边界之间的第二最小距离，可有效避免因功能层的边界超出像素定义层的边界而导致显示亮度不均匀的问题。
在一些实施例中，如图11所示，掩膜版组件设计装置还包括第三最小距离确定模块1004。
第三最小距离确定模块1004根据预设的阴极搭接宽度以及阴极层的第三阴影宽度，在从显示区到非显示区的方向上，确定像素定义层的边界与阴极层的边界之间的第三最小距离。阴极层从显示区延伸至非显示区，第三阴影宽度为在预设区域内蒸镀阴极层的情况下，在预设区域外形成的阴影区的宽度最小值。
在一些实施例中，阴极搭接宽度与第三阴影宽度的差值为第一差值，第三最小距离与第一差值正相关。
在一些实施例中，利用上述公式(3)计算第三最小距离i。
开口设计模块1002根据显示区的大小、第一最小距离、第二最小距离和第三最小距离确定出用于蒸镀阴极层的掩膜板的开口大小。
在一些实施例中，AA区为矩形，对应的长度为x，宽度为y。若第一最小距离为d，第二最小距离为f，第三最小距离为i，则用于蒸镀阴极层的掩膜板的开口也为矩形，相应的开口长度至少为x+2d+2f+2i，开口宽度至少为y+2d+2f+2i。
在本公开上述实施例提供的掩膜版组件设计装置中，通过在从显示区到非显示区的方向上确定像素定义层的边界与阴极层的边界之间的第三最小距离，可有效避免因阴极搭接宽度过低而导致显示亮度降低的问题。
在一些实施例中，如图11所示，掩膜版组件设计装置还包括第四最小距离确定模块1005。
第四最小距离确定模块1005根据阴极层的第四阴影宽度和覆盖层的第五阴影宽度，在从显示区到非显示区的方向上，确定阴极层的边界与覆盖层的边界之间的第四最小距离。第四阴影宽度为在预设区域内蒸镀阴极层的情况下，在预设区域外形成的阴影区的宽度最大值。覆盖层从显示区延伸至非显示区。第五阴影宽度为在预设区域内蒸镀覆盖层的情况下，在预设区域外形成的阴影区的宽度最小值。
在一些实施例中，第四阴影宽度和第五阴影宽度的差值为第二差值，第四最小距离与第二差值正相关。
在一些实施例中，利用上述公式(4)计算第四最小距离m。
开口设计模块1002根据显示区的大小、第一最小距离、第二最小距离、第三最小距离和第四最小距离确定出用于蒸镀覆盖层的掩膜板的开口大小。
在一些实施例中，AA区为矩形，对应的长度为x，宽度为y。若第一最小距离为d，第二最小距离为f，第三最小距离为i，第四最小距离为m，则用于蒸镀覆盖层的掩膜板的开口也为矩形，相应的开口长度至少为x+2d+2f+2i+2m，开口宽度至少为y+2d+2f+2i+2m。
在本公开上述实施例提供的掩膜版组件设计装置中，通过在从显示区到非显示区的方向上确定阴极层的边界与覆盖层的边界之间的第四最小距离，可有效避免因阴极层的边界超过覆盖层的边界，而导致空气中的水分与阴极层发生化学反应以产生黑点的问题。
在一些实施例中，上述功能单元模块可以实现为用于执行本公开所描述功能的通用处理器、可编程逻辑控制器(Programmable Logic Controller，简称：PLC)、数字信号处理器(Digital Signal Processor，简称：DSP)、专用集成电路(Application SpecificIntegrated Circuit，简称：ASIC)、现场可编程门阵列(Field-Programmable Gate Array，简称：FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件或者其任意适当组合。
图12是根据本公开又一个实施例的掩膜版组件设计装置的结构示意图。如图12所示，掩膜版组件设计装置包括存储器1201和处理器1202。
存储器1201用于存储指令。处理器1202耦合到存储器1201。处理器1202被配置为基于存储器存储的指令执行实现如图2、图4、图6和图8中任一实施例涉及的方法。
如图12所示，掩膜版组件设计装置还包括通信接口1203，用于与其它设备进行信息交互。同时，该装置还包括总线1204，处理器1202、通信接口1203、以及存储器1201通过总线1204完成相互间的通信。
存储器1201可以包含高速RAM(Random Access Memory，随机存取存储器)，也可还包括NVM(Non-Volatile Memory，非易失性存储器)。例如至少一个磁盘存储器。存储器1201也可以是存储器阵列。存储器1201还可能被分块，并且块可按一定的规则组合成虚拟卷。
此外，处理器1202可以是一个中央处理器，或者可以是ASIC(ApplicationSpecific Integrated Circuit，专用集成电路)，或者是被配置成实施本公开实施例的一个或多个集成电路。
本公开还提供一种计算机可读存储介质。计算机可读存储介质存储有计算机指令，指令被处理器执行时实现如图2、图4、图6和图8中任一实施例涉及的方法。
图13是根据本公开一个实施例的显示装置的局部截面示意图。图13为图9中沿A-A线的剖面图。
如图13所示，首先利用用于形成像素定义层的掩膜板进行蒸镀，以形成像素定义层1301。在从显示区到非显示区的方向上，显示区1300的边界与像素定义层1301的边界之间的最小距离为d+f。例如，通过利用上述公式(1)确定d，利用上述公式(2)确定f。
接下来，利用蒸镀HTL层的掩膜板进行蒸镀，以便在像素定义层1301上形成HTL层1302。在从显示区到非显示区的方向上，显示区1300的边界与HTL层1302的边界之间的最小距离为d。
接下来，利用蒸镀阴极层的掩膜板进行蒸镀，以便形成覆盖HTL层1302和像素定义层1301的阴极层1303。在从显示区到非显示区的方向上，像素定义层1301的边界与阴极层1303的边界之间的最小距离为i。例如，通过利用上述公式(3)确定i。
最后，利用蒸镀覆盖层的掩膜板进行蒸镀，以便形成覆盖阴极层1303的覆盖层1304。在从显示区到非显示区的方向上，阴极层1303的边界与覆盖层1304的边界之间的最小距离为m。例如，通过利用上述公式(4)确定m。
这里需要说明的是，为了简明起见，在图13中仅给出了显示区右侧的膜层结构。实际上，在显示区左侧也具有相应的膜层结构。显示区左侧和右侧的膜层结构相对于显示区是对称设置的。
图14是本公开一个实施例的掩膜板组件的结构示意图。
如图14所示，掩膜板组件包括第一掩膜板141、第二掩膜板142、第三掩膜板143和第四掩膜板144。
第一掩膜板141用于形成功能层。第一掩膜板141的开口1411的大小由显示区的大小、第一最小距离共同确定。第一最小距离为在从显示区到非显示区的方向上，显示区的边界与功能层的边界之间的距离。第一最小距离由从显示区延伸至非显示区的功能层的第一阴影宽度确定，第一阴影宽度为在预设区域内蒸镀功能层的情况下，在预设区域内形成的阴影区的宽度最大值。
在一些实施例中，利用上述公式(1)计算第一最小距离。
在一些实施例中，AA区为矩形，对应的长度为x，宽度为y。若第一最小距离为d，则第一掩膜板141的开口1411也为矩形，相应的开口长度至少为x+2d，开口宽度至少为y+2d。
掩膜板142用于形成像素定义层。第二掩膜板142的开口1421的大小由显示区的大小、第一最小距离和第二最小距离共同确定。第二最小距离为在从显示区到非显示区的方向上，功能层的边界与像素定义层的边界之间的距离。第二最小距离由功能层的第二阴影宽度确定。像素定义层从显示区延伸至非显示区，第二阴影宽度为在预设区域内蒸镀功能层的情况下，在预设区域外形成的阴影区的宽度最大值。
在一些实施例中，利用上述公式(2)计算第二最小距离。
实施例中，AA区为矩形，对应的长度为x，宽度为y。若第一最小距离为d，第二最小距离为f，则第二掩膜板142的开口1421也为矩形，相应的开口长度至少为x+2d+2f，开口宽度至少为y+2d+2f。
第三掩膜板143用于形成阴极层。第三掩膜板143的开口1431的大小由显示区的大小、第一最小距离、第二最小距离和第三最小距离共同确定。第三最小距离为在从显示区到非显示区的方向上，像素定义层的边界与阴极层的边界之间的距离，第三最小距离由预设的阴极搭接宽度以及阴极层的第三阴影宽度确定。阴极层从显示区延伸至非显示区。第三阴影宽度为在预设区域内蒸镀阴极层的情况下，在预设区域外形成的阴影区的宽度最小值。
在一些实施例中，利用上述公式(3)计算第三最小距离。
在一些实施例中，AA区为矩形，对应的长度为x，宽度为y。若第一最小距离为d，第二最小距离为f，第三最小距离为i，则第三掩膜板143的开口1431也为矩形，相应的开口长度至少为x+2d+2f+2i，开口宽度至少为y+2d+2f+2i。
第四掩膜板144用于形成覆盖层。第四掩膜板144的开口1441的大小由显示区的大小、第一最小距离、第二最小距离、第三最小距离和第四最小距离共同确定。第四最小距离为在从显示区到非显示区的方向上，阴极层的边界与覆盖层的边界之间的距离。第四最小距离由阴极层的第四阴影宽度和覆盖层的第五阴影宽度确定。第四阴影宽度为在预设区域内蒸镀阴极层的情况下，在预设区域外形成的阴影区的宽度最大值。覆盖层从显示区延伸至非显示区。第五阴影宽度为在预设区域内蒸镀覆盖层的情况下，在预设区域外形成的阴影区的宽度最小值。
在一些实施例中，利用上述公式(4)计算第四最小距离。
在一些实施例中，AA区为矩形，对应的长度为x，宽度为y。若第一最小距离为d，第二最小距离为f，第三最小距离为i，第四最小距离为m，则第四掩膜板144的开口1441也为矩形，相应的开口长度至少为x+2d+2f+2i+2m，开口宽度至少为y+2d+2f+2i+2m。
这里需要说明的是，为了表述非显示区域的掩膜版开口大小，因此在图14所示的掩膜版中，没有给出相应显示区内的掩膜版的开口。
至此，已经详细描述了本公开的实施例。为了避免遮蔽本公开的构思，没有描述本领域所公知的一些细节。本领域技术人员根据上面的描述，完全可以明白如何实施这里公开的技术方案。
虽然已经通过示例对本公开的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上示例仅是为了进行说明，而不是为了限制本公开的范围。本领域的技术人员应该理解，可在不脱离本公开的范围和精神的情况下，对以上实施例进行修改或者对部分技术特征进行等同替换。本公开的范围由所附权利要求来限定。

Claims (5)

1.一种显示基板的制造方法，包括：
提供第一掩膜板，其中所述第一掩膜板的开口大小由显示区的大小与第一最小距离共同确定，所述第一最小距离为在从显示区到非显示区的方向上，所述显示区的边界与功能层的边界之间的距离，所述第一最小距离由从所述显示区延伸至所述非显示区的所述功能层的第一阴影宽度确定，所述第一阴影宽度为在预设区域内蒸镀所述功能层的情况下，在所述预设区域内形成的阴影区的宽度最大值，其中利用公式
Figure FDA0003339442100000011
计算所述第一最小距离，参数a为对位精度，参数b为掩模板位置精度，参数c为所述第一阴影宽度，参数d为所述第一最小距离；
利用所述第一掩膜板形成所述功能层。
2.根据权利要求1所述的制造方法，还包括：
提供第二掩膜板，其中所述第二掩膜板的开口大小由所述显示区的大小、所述第一最小距离和第二最小距离共同确定，所述第二最小距离为在所述方向上所述功能层的边界与像素定义层的边界之间的距离，所述第二最小距离由所述功能层的第二阴影宽度确定，所述像素定义层从所述显示区延伸至所述非显示区，所述第二阴影宽度为在所述预设区域内蒸镀所述功能层的情况下，在所述预设区域外形成的阴影区的宽度最大值，其中利用公式
Figure FDA0003339442100000012
计算所述第二最小距离，参数a为对位精度，参数b为掩模板位置精度，参数e为所述第二阴影宽度，参数f为所述第二最小距离；
利用所述第二掩膜板形成所述像素定义层。
3.根据权利要求2所述的制造方法，还包括：
提供第三掩膜板，其中所述第三掩膜板的开口大小由所述显示区的大小、所述第一最小距离、所述第二最小距离和第三最小距离共同确定，所述第三最小距离为在所述方向上所述像素定义层的边界与阴极层的边界之间的距离，所述第三最小距离由预设的阴极搭接宽度以及所述阴极层的第三阴影宽度确定，所述阴极层从所述显示区延伸至所述非显示区，所述第三阴影宽度为在所述预设区域内蒸镀所述阴极层的情况下，在所述预设区域外形成的阴影区的宽度最小值，其中利用公式
Figure FDA0003339442100000021
计算所述第三最小距离，参数a为对位精度，参数b为掩模板位置精度，参数g为所述阴极搭接宽度，参数h为所述第三阴影宽度，参数i为所述第三最小距离；
利用所述第三掩膜板形成所述阴极层。
4.根据权利要求3所述的制造方法，还包括：
提供第四掩膜板，其中所述第四掩膜板的开口大小由所述显示区的大小、所述第一最小距离、所述第二最小距离、所述第三最小距离和第四最小距离共同确定，所述第四最小距离为在所述方向上所述阴极层的边界与覆盖层的边界之间的距离，所述第四最小距离由所述阴极层的第四阴影宽度和所述覆盖层的第五阴影宽度确定，所述第四阴影宽度为在所述预设区域内蒸镀所述阴极层的情况下，在所述预设区域外形成的阴影区的宽度最大值，所述覆盖层从所述显示区延伸至所述非显示区，所述第五阴影宽度为在所述预设区域内蒸镀所述覆盖层的情况下，在所述预设区域外形成的阴影区的宽度最小值，其中利用公式
Figure FDA0003339442100000022
计算所述第四最小距离，参数a为对位精度，参数b为掩模板位置精度，参数j为所述第四阴影宽度，参数k为所述第五阴影宽度，参数m为所述第四最小距离；
利用所述第四掩膜板形成所述覆盖层。
5.一种掩膜板组件，包括：
第一掩膜板，用于形成功能层，其中所述第一掩膜板的开口大小由显示区的大小和第一最小距离共同确定，所述第一最小距离为在从显示区到非显示区的方向上，所述显示区的边界与功能层的边界之间的距离，所述第一最小距离由从所述显示区延伸至所述非显示区的所述功能层的第一阴影宽度确定，所述第一阴影宽度为在预设区域内蒸镀所述功能层的情况下，在所述预设区域内形成的阴影区的宽度最大值，其中所述第一最小距离满足
Figure FDA0003339442100000031
参数a为对位精度，参数b为掩模板位置精度，参数c为所述第一阴影宽度，参数d为所述第一最小距离；
第二掩膜板，用于形成像素定义层，其中所述第二掩膜板的开口大小由所述显示区的大小、所述第一最小距离和第二最小距离共同确定，所述第二最小距离为在所述方向上所述功能层的边界与像素定义层的边界之间的距离，所述第二最小距离由所述功能层的第二阴影宽度确定，所述像素定义层从所述显示区延伸至所述非显示区，所述第二阴影宽度为在所述预设区域内蒸镀所述功能层的情况下，在所述预设区域外形成的阴影区的宽度最大值，其中所述第二最小距离满足
Figure FDA0003339442100000032
参数a为对位精度，参数b为掩模板位置精度，参数e为所述第二阴影宽度，参数f为所述第二最小距离；
第三掩膜板，用于形成阴极层，其中所述第三掩膜板的开口大小由所述显示区的大小、所述第一最小距离、所述第二最小距离和第三最小距离共同确定，所述第三最小距离为在所述方向上所述像素定义层的边界与阴极层的边界之间的距离，所述第三最小距离由预设的阴极搭接宽度以及所述阴极层的第三阴影宽度确定，所述阴极层从所述显示区延伸至所述非显示区，所述第三阴影宽度为在所述预设区域内蒸镀所述阴极层的情况下，在所述预设区域外形成的阴影区的宽度最小值，其中所述第三最小距离满足
Figure FDA0003339442100000033
参数a为对位精度，参数b为掩模板位置精度，参数g为所述阴极搭接宽度，参数h为所述第三阴影宽度，参数i为所述第三最小距离；
第四掩膜板，用于形成覆盖层，其中所述第四掩膜板的开口大小由所述显示区的大小、所述第一最小距离、所述第二最小距离、所述第三最小距离和第四最小距离共同确定，所述第四最小距离为在所述方向上所述阴极层的边界与覆盖层的边界之间的距离，所述第四最小距离由所述阴极层的第四阴影宽度和所述覆盖层的第五阴影宽度确定，所述第四阴影宽度为在所述预设区域内蒸镀所述阴极层的情况下，在所述预设区域外形成的阴影区的宽度最大值，所述覆盖层从所述显示区延伸至所述非显示区，所述第五阴影宽度为在所述预设区域内蒸镀所述覆盖层的情况下，在所述预设区域外形成的阴影区的宽度最小值，其中所述第四最小距离满足
Figure FDA0003339442100000041
参数a为对位精度，参数b为掩模板位置精度，参数j为所述第四阴影宽度，参数k为所述第五阴影宽度，参数m为所述第四最小距离。
CN201910763581.7A 2019-08-19 2019-08-19 显示基板的制造方法和掩膜板组件 Active CN112397674B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201910763581.7A CN112397674B (zh) 2019-08-19 2019-08-19 显示基板的制造方法和掩膜板组件
US17/295,602 US20220020829A1 (en) 2019-08-19 2020-08-18 Display Substrate and Mask Plate Assembly
PCT/CN2020/109811 WO2021032087A1 (zh) 2019-08-19 2020-08-18 显示基板和掩膜板组件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910763581.7A CN112397674B (zh) 2019-08-19 2019-08-19 显示基板的制造方法和掩膜板组件

Publications (2)

Publication Number Publication Date
CN112397674A CN112397674A (zh) 2021-02-23
CN112397674B true CN112397674B (zh) 2022-04-12

Family

ID=74603385

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910763581.7A Active CN112397674B (zh) 2019-08-19 2019-08-19 显示基板的制造方法和掩膜板组件

Country Status (3)

Country Link
US (1) US20220020829A1 (zh)
CN (1) CN112397674B (zh)
WO (1) WO2021032087A1 (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004103268A (ja) * 2002-09-05 2004-04-02 Sanyo Electric Co Ltd 有機ｅｌ表示装置の製造方法
WO2007040465A1 (en) * 2005-09-15 2007-04-12 Thomson Licensing Luminescent display and method of making the same
CN105116687A (zh) * 2015-10-10 2015-12-02 京东方科技集团股份有限公司 一种网版及其制备方法
CN107946479A (zh) * 2016-10-13 2018-04-20 三星显示有限公司 掩模组件及通过使用掩模组件制造显示装置的装置和方法
CN207781607U (zh) * 2018-02-09 2018-08-28 京东方科技集团股份有限公司 像素排列结构、显示基板和显示装置
CN109219897A (zh) * 2016-05-24 2019-01-15 应用材料公司 具有抗等离子体涂层的阴影掩模
CN110055498A (zh) * 2018-01-19 2019-07-26 京东方科技集团股份有限公司 面蒸镀源及其制作方法、蒸镀方法、蒸镀装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7411298B2 (en) * 2005-08-17 2008-08-12 Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel, Ltd.) Source/drain electrodes, thin-film transistor substrates, manufacture methods thereof, and display devices
US9340876B2 (en) * 2012-12-12 2016-05-17 Applied Materials, Inc. Mask for deposition process
US20160348233A1 (en) * 2015-05-29 2016-12-01 Applied Materials, Inc. Grounding of conductive mask for deposition processes
US11121321B2 (en) * 2017-11-01 2021-09-14 Emagin Corporation High resolution shadow mask with tapered pixel openings
CN110137206A (zh) * 2018-02-09 2019-08-16 京东方科技集团股份有限公司 一种像素排布结构及相关装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004103268A (ja) * 2002-09-05 2004-04-02 Sanyo Electric Co Ltd 有機ｅｌ表示装置の製造方法
WO2007040465A1 (en) * 2005-09-15 2007-04-12 Thomson Licensing Luminescent display and method of making the same
CN105116687A (zh) * 2015-10-10 2015-12-02 京东方科技集团股份有限公司 一种网版及其制备方法
CN109219897A (zh) * 2016-05-24 2019-01-15 应用材料公司 具有抗等离子体涂层的阴影掩模
CN107946479A (zh) * 2016-10-13 2018-04-20 三星显示有限公司 掩模组件及通过使用掩模组件制造显示装置的装置和方法
CN110055498A (zh) * 2018-01-19 2019-07-26 京东方科技集团股份有限公司 面蒸镀源及其制作方法、蒸镀方法、蒸镀装置
CN207781607U (zh) * 2018-02-09 2018-08-28 京东方科技集团股份有限公司 像素排列结构、显示基板和显示装置

Also Published As

Publication number Publication date
WO2021032087A1 (zh) 2021-02-25
US20220020829A1 (en) 2022-01-20
CN112397674A (zh) 2021-02-23

Similar Documents

Publication Publication Date Title
JP6959337B2 (ja) 表示パネル及びその製造方法
US20240213255A1 (en) Display apparatus and method of manufacturing the same
KR102329159B1 (ko) 이중층 산화물 반도체 물질을 구비한 박막 트랜지스터 기판
US9748286B2 (en) Thin film transistor substrate having metal oxide semiconductor and manufacturing the same
KR20210078561A (ko) 투명 디스플레이 패널, 디스플레이 스크린 및 마스크
US10079273B2 (en) Organic light-emitting display device
US20170235198A1 (en) Liquid Crystal Display Panel, Array Substrate And Manufacturing Method For The Same
CN105097877A (zh) 一种透明显示器及其制造方法
KR102016070B1 (ko) 플렉서블 유기전계 발광소자 및 그의 제조방법
US8907339B2 (en) X-ray detector
CN104793416A (zh) 一种阵列基板及其制作方法和显示面板
US20200411557A1 (en) Array substrate and manufaturing method thereof
CN108231553B (zh) 薄膜晶体管的制作方法及阵列基板的制作方法
US12010885B2 (en) Display substrate and display apparatus
US11782562B2 (en) Touch panel, touch display panel, and electronic device
KR102320187B1 (ko) 유기발광표시장치 및 그 제조방법
CN104465510A (zh) 一种阵列基板及其制作方法和显示面板
JP6096390B2 (ja) 有機発光ダイオード表示装置における金属配線のショートを回避する方法
KR102029389B1 (ko) 산화물 박막 트랜지스터를 구비한 평판표시장치 및 그 제조방법
CN112397674B (zh) 显示基板的制造方法和掩膜板组件
US20120241746A1 (en) Electrophoresis display and manufacturing method
KR20130066967A (ko) 어레이 기판의 제조방법
CN111244149A (zh) 显示面板及其制作方法、显示装置
TWI567998B (zh) 灰階式光罩、薄膜電晶體及主動元件陣列基板
US10128383B2 (en) Thin film transistor array substrate and manufacturing method of the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant