TWI445179B - A wiring structure and a manufacturing method thereof, and a display device having a wiring structure - Google Patents

A wiring structure and a manufacturing method thereof, and a display device having a wiring structure Download PDF

Info

Publication number
TWI445179B
TWI445179B TW099124749A TW99124749A TWI445179B TW I445179 B TWI445179 B TW I445179B TW 099124749 A TW099124749 A TW 099124749A TW 99124749 A TW99124749 A TW 99124749A TW I445179 B TWI445179 B TW I445179B
Authority
TW
Taiwan
Prior art keywords
aluminum alloy
film
alloy film
wiring structure
semiconductor layer
Prior art date
Application number
TW099124749A
Other languages
English (en)
Other versions
TW201126720A (en
Inventor
Hiroshi Goto
Takeaki Maeda
Original Assignee
Kobe Steel Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kobe Steel Ltd filed Critical Kobe Steel Ltd
Publication of TW201126720A publication Critical patent/TW201126720A/zh
Application granted granted Critical
Publication of TWI445179B publication Critical patent/TWI445179B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

配線構造及其製造方法,以及具備配線構造之顯示裝置
本發明係關於由基板側起依序具備:薄膜電晶體之半導體層、與前述半導體直接連接之鋁(Al)合金膜之配線構造,以該半導體層係由氧化物半導體所構成的氧化物半導體層構成的配線構造及其製造方法;以及具備該配線構造之顯示裝置。本發明之配線構造,例如代表性地使用於液晶顯示器(液晶顯示裝置)或有機EL(電致發光)顯示器等平面面板顯示器。以下,以液晶顯示器為代表進行說明,但是不以此為限。
近年來,於有機EL顯示器或液晶顯示器之半導體層(通道層)使用氧化物半導體之顯示器已被開發。例如於專利文獻1,作為半導體裝置之透明半導體層,使用氧化鋅(ZnO);氧化鎘(CdO);於氧化鋅(ZnO)添加ⅡB元素、ⅡA元素或者ⅥB元素的化合物或混合物之中之任一,3d過渡金屬元素;或稀土元素;或不失透明半導體的透明性而摻雜高電阻化之不純物者。
氧化物半導體,與從前作為半導體層而使用的非晶矽相比,具有高的載子移動度。進而氧化物半導體,可以藉由濺鍍法成膜,所以比由前述非晶矽所構成的層之形成相比可以謀求基板溫度的低溫化。結果,可以使用耐熱性低的樹脂基板,所以可實現可撓曲顯示器。
作為將這樣的氧化物半導體使用於半導體裝置之例,例如於專利文獻1,使用氧化鋅(ZnO);氧化鎘(CdO);於氧化鋅(ZnO)添加ⅡB元素、ⅡA元素或者ⅥB元素的化合物、或混合物之中之任一,使用3d過渡金屬元素;或稀土元素;或不失透明半導體的透明性而摻雜高電阻化之不純物者。氧化物半導體之中,含有由In、Ga、Zn、Sn所構成的群所選擇之至少1種以上的元素之氧化物(IGOZO、ZTO、IZO、ITO、ZnO、AZTO、GZTO),具有非常高的載子移動度,所以為業者所樂用。
[先前技術文獻] [專利文獻]
[專利文獻1]日本專利特開2002-76356號公報
然而,於TFT基板之閘極配線或源極─汲極配線等配線材料,由於電阻很小,容易進行微細加工等理由,廣泛使用純鋁或者鋁-釹(Nd)等鋁合金(以下將此統稱為鋁系)。
但是,例如於底閘型之TFT半導體層使用氧化物半導體,且源極電極或汲極電極使用鋁系膜的層積構造的場合,直接連接氧化物半導體層,與構成源極電極或汲極電極的鋁系膜時,於氧化物半導體層與鋁系膜的界面,被形成高電阻的氧化鋁而使接續電阻(接觸電阻)上升,而有畫面的顯示品質降低的問題。
此外,作為前述層機構造的形成方法,可以考慮使用在基板上以掀離光阻(lift off resist,LOR)形成與目的圖案相反的圖案之後,形成鋁系膜,藉由有機溶劑或剝離液使不要的部分與掀離光阻一起除去,而得到目的圖案之[掀離(lift off)法]。但是此種方法,極難抑制被掀離的鋁系金屬片的再附著,難以形成均勻且生產良率很好的大面積圖案。在此,作為前述層積構造之形成方法,可以考慮適用光蝕刻與濕式蝕刻製程。但是在根據光蝕刻的圖案化時,會有顯影液染入構成源極電極或汲極電極的鋁系膜與氧化物半導體層之間,而根據電化腐蝕使前述鋁系膜剝離的可能性很高的問題。
本發明係著眼於這樣的情形而發明的技術,目的在於提供在有機EL顯示器或液晶顯示器等顯示裝置,可以安定而直接連接氧化物半導體層與例如構成源極或汲極電極的鋁系膜,同時在使用在濕式製程(例如前述光蝕刻)的電解質液(例如顯影液)中,於氧化物半導體層與鋁系膜之間不容易產生電化腐蝕(galvanic corrosion),可以抑制鋁系膜的剝離的配線構造,及其製造方法,以及具備該配線構造之前述顯示裝置。
本發明包含以下態樣。
(1)於基板上,由基板側起依序具備:薄膜電晶體之半導體層、與前述半導體直接連接之鋁(Al)合金膜之配線構造,前述半導體層由氧化物半導體所構成,前述鋁合金膜包含鎳(Ni)及鈷(Co)之中至少一種之配線構造。
(2)如前述(1)之配線構造,其中前述鋁合金膜,係與構成畫素電極的透明導電膜直接連接。
(3)如前述(1)或(2)之配線構造,其中前述鋁合金膜,含有0.1~2原子百分比的鎳及鈷之中至少一種。
(4)如前述(1)~(3)之任一之配線構造,其中前述鋁合金膜,進而含有銅(Cu)及鍺(Ge)之中至少一種。
(5)如(4)之配線構造,其中前述鋁合金膜,含有0.05~2原子百分比的銅及鍺之中至少一種。
(6)如(1)~(5)之任一之配線構造,其中前述氧化物半導體,係由包含In、Ga、Zn、Ti及Sn構成的群所選擇之至少1種元素之氧化物所構成。
(7)如前述(1)~(6)之任一之配線構造,其中前述鋁合金膜,進而含有由Nd、Y、Fe、Ti、V、Zr、Nb、Mo、Hf、Ta、Mg、Cr、Mn、Ru、Rh、Pd、Ir、Pt、La、Gd、Tb、Dy、Sr、Sm、Ge及Bi構成的群中所選擇之至少一種元素。
(8)如(7)之配線構造,其中前述鋁合金膜,含有由Nd、La及Gd構成的群所選擇之至少一種元素。
(9)如(1)~(8)之任一之配線構造,其中薄膜電晶體的源極電極及汲極電極之至少一方係由前述鋁合金膜所構成。
(10)具備(1)~(9)之任一之配線構造的顯示裝置。
(11)係(1)~(9)之任一配線構造之製造方法,包含成膜前述半導體層之步驟及成膜前述鋁合金膜之步驟,藉由使前述鋁合金膜之成膜時的基板溫度為200℃以上,及/或,於前述鋁合金成膜後以200℃以上的溫度進行熱處理,而在前述半導體層與直接連接於此的前述鋁合金膜之界面,析出及/或濃化鎳及鈷之至少一種的一部分。
根據本發明的話,於有機EL顯示器或液晶顯示器等顯示裝置,顯示高移動度,且可以直接連接可在比非晶矽或多晶矽更低的溫度成膜之氧化物半導體層,及構成例如源極電極或汲極電極的鋁系膜,且於顯示裝置的製造步驟之濕式製程,在前述直接連接的部分很難產生電化腐蝕,而能夠以簡便的製程置造可信賴性高的配線構造(例如TFT基板),及包含彼之顯示裝置。
本案發明人等,為了解決前述課題而反覆銳意硏究的結果,發現由基板側起依序具備薄膜電晶體之半導體層,及與前述半導體層直接接續的鋁合金膜的配線構造,前述半導體層由氧化物半導體所構成,且使前述鋁合金膜為包含鎳及/或鈷的話,可以安定而直接接續半導體層與例如構成源極電極與汲極電極的前述鋁合金膜,此外在使用濕式製程的顯影液等電解質液中,在前述半導體層與鋁合金膜之間不容易產生電化腐蝕,可以抑制膜剝離。
以下參照圖面,同時說明相關於本發明之配線構造及其製造方法之較佳的實施型態,但本發明不以此為限。
圖1係說明相關於本發明的配線構造之較佳實施型態(實施型態1)之概略剖面說明圖。圖1所示之TFT基板9係底閘型,具有由基板1側起依序層積閘極電極2、閘極絕緣膜3、半導體層4、源極電極5、汲極電極6、保護層7的構造。
此外,圖2係說明相關於本發明的配線構造之其他的較佳實施型態(實施型態2)之概略剖面說明圖。圖2所示之TFT基板9’也是底閘型,具有由基板1側起依序層積閘極電極2、閘極絕緣膜3、半導體層4、通道保護層8、源極電極5、汲極電極6、保護層7的構造。
作為使用於本發明的半導體層4,只要是使用於液晶顯示裝置等的氧化物半導體即可沒有特別限制,例如,使用包含由In、Ga、Zn、Ti、及Sn所構成的群所選擇之至少1種元素的氧化物所構成者。具體而言,作為前述氧化物,可以舉出In氧化物、In-Sn氧化物、In-Zn氧化物、In-Sn-Zn氧化物、In-Ga氧化物、Zn-Sn氧化物、Zn-Ga氧化物、In-Ga-Zn氧化物、Zn氧化物、Ti氧化物等透明氧化物或於Zn-Sn氧化物摻雜Al或Ga之AZTO、GZTO。
與前述半導體層直接接續的鋁合金膜(實施型態1、2之源極電極5及/或汲極電極6)為包含鎳及/或鈷者。如此般藉由使含有鎳及/或鈷,可以減低構成源極電極5及/或汲極電極6的鋁合金膜與半導體層4之接觸電阻。此外,可以抑制前述之電化腐蝕,可抑制膜剝離。
要充分發揮這樣的效果,鎳及/或鈷的含量(在單獨含有鎳、鈷時為單獨的含量,包含雙方時為合計量)大致以0.1原子百分比以上為佳。更佳為0.2原子百分比以上,進而更佳者為0.5原子百分比以上。另一方面,前述元素含量太多時,有鋁合金膜的電阻率上升之虞,使其上限為2原子百分比為較佳,更佳者為1原子百分比。
作為使用於本發明的前述鋁合金膜,可以舉出使鎳及/或鈷包含前述量,其餘為鋁及不可避免之不純物。
於前述鋁合金膜,可以進而使含有0.05~2原子百分比之銅及/或鍺。這些係對於接觸電阻的進而降低有所貢獻的元素,可以單獨添加,亦可倂用雙方。要充分發揮這樣的效果,前述元素的含量(在單獨含有銅、鍺時為單獨的含量,包含雙方時為合計量)大致以0.05原子百分比以上為佳。更佳為0.1原子百分比以上,進而更佳者為0.2原子百分比以上。另一方面,前述元素含量太多時,有鋁合金膜的電阻率上升之虞,使其上限為2原子百分比為較佳,更佳者為1原子百分比。
於前述鋁合金膜,作為其他之合金成分,容許添加提高耐熱性的元素(Nd、Y、Fe、Ti、V、Zr、Nb、Mo、Hf、Ta、Mg、Cr、Mn、Ru、Rh、Pd、Ir、Pt、La、Gd、Tb、Dy、Sr、Sm、Ge、Bi之至少一種)元素,合計0.05~1原子百分比,較佳者為0.1~0.5原子百分比,進而更佳者為0.2~0.35原子百分比。
作為前述提高耐熱性的元素,以由Nd、La、及Gd所構成的群選擇的至少1種更佳。
前述鋁系合金膜之各合金元素的含量,例如可以藉由ICP發光分析(誘導結合電漿發光分析)法來求出。
在前述實施型態1、2,於源極電極及/或汲極電極採用本發明之鋁合金膜,其他配線部(例如閘極電極2)之成分組成沒有特別限定,但閘極電極、掃描線(未圖示)、訊號線之汲極配線部(未圖示)也以前述鋁合金膜構成亦可,在此場合,可以使TFT基板之鋁合金配線之全部為相同成分組成。
此外,本發明之配線構造,不僅可採用於如前述實施型態1、2那樣的底閘型,於頂閘型之TFT基板亦可以採用。
於基板1,只要是使用於液晶顯示裝置等的即可沒有特別限定。代表性的,可以舉以玻璃基板等為代表之透明基板。玻璃基板之材料只要是使用於顯示裝置者即可沒有特別限定,例如,可以舉出無鹼玻璃、高應變點玻璃、蘇打石灰玻璃等。或者是可以舉出金屬箔等之基板、醯亞胺樹脂等之耐熱性的樹脂基板等。
作為閘極絕緣層3、保護層7、通道保護層8,可以舉出由介電質(例如SiN或SiON、SiO2 )所構成者。較佳者為SiO2 或SiON。之所以如此,是因為氧化物半導體,在還原氛圍下其優異的特性會劣化,所以推薦使用可以在氧化氛圍下進行成膜的SiO2 或SiON。
作為構成畫素電極的透明導電膜(圖1、2未圖示),可舉出通常於液晶顯示裝置等所使用的氧化物導電膜,代表性的可以例示非晶質ITO或多晶ITO、IZO、ZnO。
此外,構成畫素電極的透明導電膜以與前述鋁合金膜直接接續著為較佳。
本發明,在氧化物半導體層4與直接接續於此的前述鋁合金膜(例如源極電極5及/或汲極電極6)之界面,以
‧ 析出含鎳及/或鈷的析出物;及/或
‧ 被形成含鎳及/或鈷的濃化層;
為較佳之型態。
被認為藉由這樣的析出物或濃化層,作為電阻低的區域部分或者全面地被形成,應該可以大幅減低半導體層4與構成源極電極5及/或汲極電極6的鋁合金膜之接觸電阻。
前述鎳及/或鈷的析出及/或濃化,可以藉由使前述鋁合金膜之成膜時的基板溫度(以下稱為「成膜溫度」)為200℃以上;及/或,於前述鋁合金成膜後以200℃以上的溫度進行熱處理;而實現。
較佳者為,使前述鋁合金膜的成膜溫度為200℃以上,更佳者為,使前述鋁合金膜的成膜溫度為200℃以上,且於前述鋁合金膜成膜後,在200℃以上的溫度進行熱處理。
任一場合,較佳者為250℃以上。又,使前述基板溫度或加熱溫度更為提高,鎳及/鈷之析出/濃化導致之接觸電阻率的減低效果會達到飽和。由基材的耐熱溫度等觀點來看,使前述基板溫度或加熱溫度為300℃以下為較佳。200℃以上的加熱時間以5分鐘以上60分鐘以下為較佳。
於前述鋁合金膜之成膜後進行的加熱(熱處理),亦可以前述析出/濃化為進行的目的,前述鋁合金膜形成後之熱履歷(例如,成膜出保護層的步驟),滿足前述溫度/時間者亦可。
於製造本發明之配線構造時,除了要滿足本發明的規定,且使鋁合金膜的成膜條件及/或熱處理‧熱履歷條件成為前述推薦的條件之外,沒有特別限定,只要採用顯示裝置之一般的步驟即可。
以下參照圖3,同時說明前述圖1所示之TFT基板之製造方法之一例。於圖3賦予與前述圖1相同的參照符號。又,在以下,係以製造方法之一例來進行說明,但本發明不以此為限(對於下述之圖4也是相同)。
首先,於玻璃基板1上,使用濺鍍法,層積膜厚200nm程度的鋁合金薄膜(例如鋁-2原子百分比鎳-0.35原子百分比鑭之合金膜)。藉由圖案化此鋁合金膜,形成閘極電極2(參照圖3(a))。此時,於後述之圖3(b),以使閘極絕緣膜3的覆蓋變得良好的方式,把構成閘極電極2的鋁合金膜的周緣蝕刻成為約30°~40°之傾斜(taper)狀即可。
其次,作為閘極絕緣膜3以CVD法成膜出膜厚300nm程度之SiN膜。進而,作為半導體層4把a-IGZO所構成的氧化物半導體層(膜厚30nm程度),以氬氣與氧氣的混合氣體氛圍(氧含量為1體積百分比),在基板溫度:室溫的條件,使用組成例如為In:Ga:Zn(原子比)=1:1:1之靶材,進行反應性濺鍍而進行成膜(參照圖3(b))。
接著,進行光蝕刻,使用草酸蝕刻a-IGZO膜,形成半導體層(氧化物半導體層)4(參照圖3(c))。
接著進行氬電漿處理。此氬電漿處理,得到半導體層4,與構成後述之源極電極5、汲極電極6的鋁合金膜之歐姆接觸,可以趕善半導體層4與前述鋁合金膜之接觸性。詳言之,應該是於成膜前述鋁合金膜之前,藉由對半導體層4與該鋁合金膜之接觸界面部分預先照射氬電漿,於暴露在電漿的部分產生氧缺損,可以提高導電性而改善與前述鋁合金膜之接觸性。
進行前述氬電漿處理後,使鋁合金薄膜(例如鋁-2原子百分比鎳-0.35原子百分比鑭之合金膜)以濺鍍法,在成膜溫度200℃以上形成膜厚200nm程度。此外進行前述氬電漿處理後,使前述鋁合金膜,以濺鍍法例如在成膜溫度150℃形成膜厚200nm程度,其後,例如在250℃進行30分鐘的熱處理(參照圖3(d))。
藉由對前述鋁合金膜施以光蝕刻及蝕刻,形成源極電極5、汲極電極6(參照圖3(e))。
接著,以CVD法形成由SiO2 所構成的保護層7可以得到圖1之TFT基板9(參照圖3(f))。
其次,參照圖4,同時說明前述圖2所示之TFT基板之製造方法之一例。於圖4賦予與前述圖2相同的參照符號。
首先,於玻璃基板1上,使用濺鍍法,層積膜厚200nm程度的鋁合金薄膜(例如鋁-2原子百分比鎳-0.35原子百分比鑭之合金膜)。藉由圖案化此鋁合金膜,形成閘極電極2(參照圖4(a))。此時,於後述之圖4(b),以使閘極絕緣膜3的覆蓋變得良好的方式,把構成閘極電極2的鋁合金膜的周緣蝕刻成為約30°~40°之傾斜(taper)狀即可。
其次,作為閘極絕緣膜3以CVD法成膜出膜厚300nm程度之SiN膜。進而,作為半導體層4,把a-IGZO所構成的氧化物半導體層(膜厚30nm程度),以氬氣與氧氣的混合氣體氛圍(氧含量為1體積百分比),在基板溫度:室溫的條件,使用組成例如為In:Ga:Zn(原子比)=1:1:1之靶材,進行反應性濺鍍而進行成膜(參照圖4(b))。
接著,進行光蝕刻,使用草酸蝕刻a-IGZO膜,形成半導體層(氧化物半導體層)4(參照圖4(c))。
其次,以CVD法形成膜厚100nm程度的SiO2 膜,以閘極電極為遮罩,由玻璃基板背面(未被形成閘極電極等之面)曝光進行光蝕刻,藉由乾蝕刻形成通道保護層8(參照圖4(d))。
與前述實施型態1的場合同樣在進行前述氬電漿處理後,使鋁合金薄膜(例如鋁-2原子百分比鎳-0.35原子百分比鑭之合金膜)以濺鍍法,在成膜溫度200℃以上形成膜厚200nm程度。此外與前述實施型態1的場合同樣在進行氬電漿處理後,使前述鋁合金膜,以濺鍍法例如在成膜溫度150℃形成膜厚200nm程度後,例如在250℃進行30分鐘的熱處理(參照圖4(e))。
藉由對前述鋁合金膜施以光蝕刻及蝕刻,形成源極電極5、汲極電極6(參照圖4(f))。
接著,以CVD法形成由SiO2 所構成的保護層7可以得到圖2之TFT基板9’(參照圖4(g))。
使用如此進行所得到的TFT基板,例如,可以藉由一般進行之方法,完成顯示裝置。
[實施例]
以下,舉出實施例更具體說明本發明,但本發明並不受限於以下之實施例,在適合下述的要旨之範圍當然而以加上適當的變更而實施,這些也都包含於本發明的技術範圍。
(1)金屬膜之種類與接觸電阻
使用如以下所述而製作的TLM元件,以TLM法來調查純鋁膜,或者鋁-2原子百分比鎳-0.35原子百分比鑭之合金膜與氧化物半導體層之間的接觸電阻。
詳言之,首先,於玻璃基板(康寧公司製造,Eagle2000)之表面,把a-IGZO所構成的氧化物半導體層(膜厚30nm程度),以氬氣與氧氣的混合氣體氛圍(氧含量為1體積百分比),在基板溫度:室溫的條件,使用組成為In:Ga:Zn(原子比)=1:1:1之靶材,進行濺鍍而成膜。
接著,藉由CVD法成膜200nm的SiO2 ,藉由光蝕刻進行與源極電極‧汲極電極之接觸部分的圖案化,以RIE蝕刻裝置藉由Ar/CHF3 電漿進行接觸孔蝕刻。
其次,進行灰化除去光阻劑表面之反應層後,接著藉由剝離液(東京應化工業(股)製造之TOK106)完全剝離光阻劑。
於其上,作為源極電極‧汲極電極,形成膜厚200nm之純鋁膜或者鋁-2原子百分比鎳-0.35原子百分比鑭之合金膜。此時之成膜條件均為氛圍氣體=氬氣、壓力=2mTorr、基板溫度=室溫或200℃。此外,針對一部分之試樣,於成膜後進而在250℃施以30分鐘的熱處理。
接著,藉由光蝕刻形成TLM元件之圖案,把光阻作為遮罩蝕刻前述純鋁膜,或鋁-2原子百分比鎳-0.35原子百分比鑭之合金膜,藉由剝離光阻,而得到由複數之電極所構成的,有各種鄰接的電極間距離的TLM元件。前述TLM元件之圖案,係間隙為10μm、20μm、30μm、40μm、50μm間距,150μm寬×300μm長之圖案。
使用如此進行而得之TLM元件,測定複數電極間之電流電壓特性,求出各電極間之電阻值。由如此得到的各電極間的電阻值與電極間距離的關係,求出接觸電阻率(TLM法)。
使上述測定,係針對各金屬膜製作3個TLM元件,而測定前述接觸電阻率求出平均值。結果顯示於表1。
由表1可如下述般考察。亦即,純鋁膜的場合,藉由成膜後施以熱處理(表1之No.2、6)、比起未被施以熱處理的場合(表1之No.1、5)接觸電阻率大幅增加,可知顯示高電阻率。
相對於此,在鋁-2原子百分比鎳-0.35原子百分比鑭之合金膜之場合,在基板溫度200℃下成膜,且施以熱處理的場合(表1之No.8),可知接觸電阻率平均為2.6×10-5 Ω‧cm2 相當地小,而且差異也被抑制。
(2)其次,調查鋁合金膜的種類及熱處理條件,與電化腐蝕耐性及接觸電阻之關係,進行了以下的試驗。 (2-1)剝離試驗(電化腐蝕耐性之評估)
電化腐蝕耐性之評估,係以下述方式進行的。亦即,與前述(1)同樣進行於成膜的氧化物半導體(a-IGZO)層上,使純鋁膜或者表1所示之種種鋁合金膜(均為膜厚200nm),除了成膜時的基板溫度與成膜後的熱處理溫度如同表2所記載的條件以外,與前述(1)同樣進行而形成。其後,塗佈光阻以紫外線曝光,以含有TMAH2.38%的顯影液顯影後,以丙酮除去光阻,以光學顯微鏡來觀察分布於基板全面的100μm正方之圖案部有無剝離。
詳言之,藉由顯微鏡相片的影像處理,於畫面上網格切出5μm正方,網格之一部分有剝離的部分就計算為「剝離」,而把剝離部分的網格數對所有網格數之之比例數值化為「剝離率」。
接著,針對前述剝離率如下述進行判斷而評估電化腐蝕耐性。結果顯示於表2。
A‧‧‧剝離率0%
B‧‧‧剝離率超過0%而在20%以下
C‧‧‧剝離率超過20%
(2-2)接觸電阻率的測定
與前述(1)同樣進行製作TLM元件,藉由TLM法測定接觸電阻率。針對前述接觸電阻率根據下列的評估基準來判斷,評估氧化物半導體層與鋁合金膜之接觸電阻。作為氧化物半導體層除了在前述(1)使用的IGZO(In:Ga:Zn(原子比)=1:1:1)以外,還使用IGZO(In:Ga:Zn(原子比)=2:2:1)、ZTO(Zn:Sn(原子比)=2:1)來測定接觸電阻率。
又,IGZO(2:2:1)與ZTO(2:1)之成膜條件,為氛圍氣體=氬氣、壓力=5mTorr、基板溫度=25℃(室溫)、膜厚=100nm。
結果顯示於表3。
(接觸電阻率評估基準)
A‧‧‧接觸電阻率不滿1×10-2 Ω cm2
B‧‧‧接觸電阻率在1×10-2 Ω cm2 以上1×100 Ω cm2 以下
C‧‧‧接觸電阻率超過1×100 Ω cm2
由表2、表3,可以考察如下。亦即,可知為了要抑制在光蝕刻的步驟之鋁合金膜的剝離,同時實現低接觸電阻,以含鎳及/或鈷的鋁合金膜,且此鋁合金膜的成膜時的基板溫度要在200℃以上者為較佳。又,成膜溫度低於200℃以下的場合,在成膜後以200℃以上的溫度施以熱處理的話,接觸電阻率有稍稍提高的傾向。相對於此,如前所述以基板溫度:200℃以上成膜的話,於成膜後以200℃以上的溫度施以熱處理的場合,也顯示低接觸電阻。
特別是對於鋁-2原子百分比鎳-0.35原子百分比鑭之合金膜(表2之No.16~27)進行考察的結果如下。亦即,在成膜溫度低於200℃的場合,其後不施以熱處理(No.16、20、22),或熱處理溫度低於200℃的話(No.17),電化腐蝕耐性可見有稍劣的傾向。
此外,成膜溫度低於200℃,且施以熱處理的場合(No.17~19、21、23),可見到接觸電阻率達1×10-2 Ω‧cm2 以上有變高的傾向。
相對於此,成膜溫度為200℃以上,其後不施以熱處理的場合(No.24),不在光蝕刻產生剝離。此外接觸電阻也呈現6×10-5 Ω‧cm2 之較低的值。
此外,可知使成膜時的基板溫度為200℃以上,其後進而施以熱處理的場合,也可以實現低的接觸電阻(No.25~27)。特別是藉由使成膜時的基板溫度為200℃以上,且在200℃以上的溫度施以熱處理(No.26、27),接觸電阻率充分減低,為2×10-5 Ω‧cm2 。如此般,藉由在基板溫度200℃以上成膜,可以防止在光蝕刻之剝離,而且實現低接觸電阻。此外,可知要達成更低的接觸電阻率,最好在基板溫度200℃以上成膜後,進而以200℃以上的溫度施以熱處理。
又,根據前述之掀離(lift off)法,純鋁膜與a-IGZO層之接觸電阻,即使不進行熱處理也低至3×10-5 Ω‧cm2 ,進行光蝕刻的話還是會產生剝離。進而在250℃以上的溫度施以熱處理的話,產生剝離的同時,接觸電阻率也變高到1×100 Ω‧cm2 以上。
此外,針對鋁-0.1原子百分比鎳-0.5原子百分比鍺-0.27原子百分比釹之合金(表2之No.37~41)進行考察的結果如下。亦即,在成膜溫度低於200℃的場合,其後不施以熱處理的話(No.37),電化腐蝕耐性可見有稍劣的傾向。
此外,成膜溫度低於200℃,且施以熱處理的場合(No.38),可見到接觸電阻率有變得稍高的傾向。
相對於此,成膜溫度為200℃以上,其後不施以熱處理的場合(No.39),不在光蝕刻產生剝離。此外接觸電阻也呈現低的值。
此外,可知使成膜時的基板溫度為200℃以上,其後進而施以熱處理的場合,也可以實現低的接觸電阻(No.40、41)。特別是藉由使成膜時的基板溫度為200℃以上,且在200℃以上的溫度施以熱處理,接觸電阻率呈現充分低之值。如此般,藉由在基板溫度200℃以上成膜,可以防止在光蝕刻之剝離,而且實現低接觸電阻。此外,可知要達成更低的接觸電阻率,最好在基板溫度200℃以上成膜後,進而以200℃以上的溫度施以熱處理。
以上參照特定的實施樣態詳細說明本申請案,但對於熟悉該項技藝者而言明顯可以在不逸脫本發明的精神與範圍的情況下再施以種種變更或修正,此亦應是為落入本發明之範圍。
本申請案係根據於2009年7月27日提出申請之日本申請案(特願2009-174416)而提出者,在本說明書參照其內容而將其納入。
[產業上利用可能性]
根據本發明的話,於有機EL顯示器或液晶顯示器等顯示裝置,顯示高移動度,且可以直接連接可在比非晶矽或多晶矽更低的溫度成膜之氧化物半導體層,及構成例如源極電極或汲極電極的鋁系膜,且於顯示裝置的製造步驟之濕式製程,在前述直接連接的部分很難產生電化腐蝕,而能夠以簡便的製程置造可信賴性高的配線構造(例如TFT基板),及包含彼之顯示裝置。
1...基板
2...閘極電極
3...閘極絕緣膜
4...半導體層
5...源極電極
6...汲極電極
7...保護層
8...通道保護層
9、9’...TFT基板
圖1係顯示相關於本發明的實施型態1之配線構造(TFT基板)的構成之概略剖面說明圖。
圖2係顯示相關於本發明的實施型態2之配線構造(TFT基板)的構成之概略剖面說明圖。
圖3係依照順序顯示圖1所示之配線構造的製造步驟之一例之說明圖。
圖4係依照順序顯示圖2所示之配線構造的製造步驟之一例之說明圖。
1...基板
2...閘極電極
3...閘極絕緣膜
4...半導體層
5...源極電極
6...汲極電極
7...保護層
9...TFT基板

Claims (10)

  1. 一種配線構造,其特徵為:於基板上,由基板側起依序具備:薄膜電晶體之半導體層、與前述半導體層直接連接之鋁(Al)合金膜,前述半導體層由氧化物半導體所構成,前述鋁合金膜包含鎳(Ni)及鈷(Co)之中至少一種;前述鋁合金膜,進而含有銅(Cu)及鍺(Ge)之中至少一種。
  2. 如申請專利範圍第1項之配線構造,其中前述鋁合金膜,係與構成畫素電極的透明導電膜直接連接。
  3. 如申請專利範圍第1項之配線構造,其中前述鋁合金膜,含有0.1~2原子百分比的鎳及鈷之中至少一種。
  4. 如申請專利範圍第1項之配線構造,其中前述鋁合金膜,含有0.05~2原子百分比的銅及鍺之中至少一種。
  5. 如申請專利範圍第1項之配線構造,其中前述氧化物半導體,係由包含In、Ga、Zn、Ti及Sn構成的群所選擇之至少1種元素之氧化物所構成。
  6. 如申請專利範圍第1項之配線構造,其中前述鋁合金膜,進而含有由Nd、Y、Fe、Ti、V、Zr、Nb、Mo、Hf、Ta、Mg、Cr、Mn、Ru、Rh、Pd、Ir、Pt、La、Gd、Tb、Dy、Sr、Sm、Ge及Bi構成的群中所選擇之至少一種。
  7. 如申請專利範圍第6項之配線構造,其中前述鋁合金膜,含有由Nd、La及Gd構成的群所選擇之至少一種。
  8. 如申請專利範圍第1項之配線構造,其中薄膜電晶體的源極電極及汲極電極之至少一方係由前述鋁合金膜所構成。
  9. 一種顯示裝置,其特徵為具備如申請專利範圍第1項之配線構造。
  10. 一種配線構造之製造方法,其特徵為:係如申請專利範圍第1項所記載之配線構造之製造方法,包含成膜前述半導體層之步驟及成膜前述鋁合金膜之步驟,藉由使前述鋁合金膜之成膜時的基板溫度為200℃以上,及/或於前述鋁合金膜成膜後以200℃以上的溫度進行熱處理,而在前述半導體層與直接連接於此的前述鋁合金膜之界面,析出及/或濃化鎳及鈷之至少一種的一部分。
TW099124749A 2009-07-27 2010-07-27 A wiring structure and a manufacturing method thereof, and a display device having a wiring structure TWI445179B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009174416 2009-07-27

Publications (2)

Publication Number Publication Date
TW201126720A TW201126720A (en) 2011-08-01
TWI445179B true TWI445179B (zh) 2014-07-11

Family

ID=43529335

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099124749A TWI445179B (zh) 2009-07-27 2010-07-27 A wiring structure and a manufacturing method thereof, and a display device having a wiring structure

Country Status (6)

Country Link
US (1) US20120119207A1 (zh)
JP (1) JP5620179B2 (zh)
KR (1) KR101408445B1 (zh)
CN (1) CN102473730B (zh)
TW (1) TWI445179B (zh)
WO (1) WO2011013682A1 (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
JP5723262B2 (ja) 2010-12-02 2015-05-27 株式会社神戸製鋼所 薄膜トランジスタおよびスパッタリングターゲット
JP5719610B2 (ja) 2011-01-21 2015-05-20 三菱電機株式会社 薄膜トランジスタ、及びアクティブマトリクス基板
JP2012235104A (ja) 2011-04-22 2012-11-29 Kobe Steel Ltd 薄膜トランジスタ構造、ならびにその構造を備えた薄膜トランジスタおよび表示装置
CN104272463B (zh) 2012-05-09 2017-08-15 株式会社神户制钢所 薄膜晶体管和显示装置
JP6068232B2 (ja) 2012-05-30 2017-01-25 株式会社神戸製鋼所 薄膜トランジスタの半導体層用酸化物、薄膜トランジスタ、表示装置およびスパッタリングターゲット
WO2013183733A1 (ja) 2012-06-06 2013-12-12 株式会社神戸製鋼所 薄膜トランジスタ
JP6002088B2 (ja) 2012-06-06 2016-10-05 株式会社神戸製鋼所 薄膜トランジスタ
JP6134230B2 (ja) 2012-08-31 2017-05-24 株式会社神戸製鋼所 薄膜トランジスタおよび表示装置
JP2014225626A (ja) 2012-08-31 2014-12-04 株式会社神戸製鋼所 薄膜トランジスタおよび表示装置
US20150295058A1 (en) * 2012-12-28 2015-10-15 Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel, Ltd.) Thin-film transistor and manufacturing method therefor
JP6077978B2 (ja) * 2012-12-28 2017-02-08 株式会社神戸製鋼所 薄膜トランジスタおよびその製造方法
DE102014208859B4 (de) 2013-05-20 2021-03-11 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
JP5802343B2 (ja) 2014-01-15 2015-10-28 株式会社神戸製鋼所 薄膜トランジスタ
WO2016115097A2 (en) 2015-01-12 2016-07-21 Children's Medical Center Corporation Pro-inflammatory and adjuvant functions of toll-like receptor 4 antagonists
JP2017033963A (ja) * 2015-07-28 2017-02-09 株式会社神戸製鋼所 薄膜トランジスタ
CN114975635A (zh) * 2017-05-31 2022-08-30 乐金显示有限公司 薄膜晶体管、包括其的栅极驱动器、以及包括该栅极驱动器的显示装置
KR20220033650A (ko) * 2020-09-09 2022-03-17 삼성디스플레이 주식회사 반사 전극 및 이를 포함하는 표시 장치

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006201636A (ja) * 2005-01-21 2006-08-03 Sharp Corp 画像形成装置
JP4117001B2 (ja) * 2005-02-17 2008-07-09 株式会社神戸製鋼所 薄膜トランジスタ基板、表示デバイス、および表示デバイス用のスパッタリングターゲット
US7411298B2 (en) * 2005-08-17 2008-08-12 Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel, Ltd.) Source/drain electrodes, thin-film transistor substrates, manufacture methods thereof, and display devices
JP4170367B2 (ja) * 2006-11-30 2008-10-22 株式会社神戸製鋼所 表示デバイス用Al合金膜、表示デバイス、及びスパッタリングターゲット
WO2008066030A1 (en) * 2006-11-30 2008-06-05 Kabushiki Kaisha Kobe Seiko Sho Al ALLOY FILM FOR DISPLAY DEVICE, DISPLAY DEVICE, AND SPUTTERING TARGET
TWI478347B (zh) * 2007-02-09 2015-03-21 Idemitsu Kosan Co A thin film transistor, a thin film transistor substrate, and an image display device, and an image display device, and a semiconductor device
JP2009008770A (ja) * 2007-06-26 2009-01-15 Kobe Steel Ltd 積層構造およびその製造方法
JP2009010052A (ja) * 2007-06-26 2009-01-15 Kobe Steel Ltd 表示装置の製造方法
JP5215620B2 (ja) * 2007-09-12 2013-06-19 三菱電機株式会社 半導体デバイス、表示装置及び半導体デバイスの製造方法
JP2009099847A (ja) * 2007-10-18 2009-05-07 Canon Inc 薄膜トランジスタとその製造方法及び表示装置
JP4611417B2 (ja) * 2007-12-26 2011-01-12 株式会社神戸製鋼所 反射電極、表示デバイス、および表示デバイスの製造方法
KR101425131B1 (ko) * 2008-01-15 2014-07-31 삼성디스플레이 주식회사 표시 기판 및 이를 포함하는 표시 장치
JP4469913B2 (ja) * 2008-01-16 2010-06-02 株式会社神戸製鋼所 薄膜トランジスタ基板および表示デバイス
KR101412761B1 (ko) * 2008-01-18 2014-07-02 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법

Also Published As

Publication number Publication date
KR101408445B1 (ko) 2014-06-17
JP5620179B2 (ja) 2014-11-05
WO2011013682A1 (ja) 2011-02-03
KR20120034115A (ko) 2012-04-09
CN102473730A (zh) 2012-05-23
JP2011049544A (ja) 2011-03-10
US20120119207A1 (en) 2012-05-17
CN102473730B (zh) 2015-09-16
TW201126720A (en) 2011-08-01

Similar Documents

Publication Publication Date Title
TWI445179B (zh) A wiring structure and a manufacturing method thereof, and a display device having a wiring structure
TWI249070B (en) Electronic device, method of manufacture of the same, and sputtering target
TWI496197B (zh) Wiring structure
KR101795194B1 (ko) 박막 트랜지스터 및 그의 제조 방법
TWI478308B (zh) Wiring construction and display device
JP6077978B2 (ja) 薄膜トランジスタおよびその製造方法
JP4117002B2 (ja) 薄膜トランジスタ基板および表示デバイス
JP4567091B1 (ja) 表示装置用Cu合金膜および表示装置
TW200910459A (en) Method for manufacturing display apparatus
JP2011091364A (ja) 配線構造およびその製造方法、並びに配線構造を備えた表示装置
JP2010065317A (ja) 表示装置およびこれに用いるCu合金膜
JP2009105424A (ja) 薄膜トランジスタ基板および表示デバイス
US7910053B2 (en) Semiconductor device and active matrix display device
TWI424570B (zh) 具有銅電極之tft電晶體
JP2009088049A (ja) 液晶表示装置
JP2010258346A (ja) 表示装置およびこれに用いるCu合金膜
JP5368717B2 (ja) 表示装置およびこれに用いるCu合金膜
TWI438903B (zh) A thin film transistor substrate, and a display device having a thin film transistor substrate
JP2008124483A (ja) 薄膜トランジスタ基板および表示デバイス
JP2008306043A (ja) 配線膜の形成方法、トランジスタ、及び電子装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees