CN101330102A - 薄膜晶体管基板和显示器件 - Google Patents

薄膜晶体管基板和显示器件 Download PDF

Info

Publication number
CN101330102A
CN101330102A CNA2008101085637A CN200810108563A CN101330102A CN 101330102 A CN101330102 A CN 101330102A CN A2008101085637 A CNA2008101085637 A CN A2008101085637A CN 200810108563 A CN200810108563 A CN 200810108563A CN 101330102 A CN101330102 A CN 101330102A
Authority
CN
China
Prior art keywords
layer
tft
film
film transistor
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2008101085637A
Other languages
English (en)
Other versions
CN101330102B (zh
Inventor
日野绫
后藤裕史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kobe Steel Ltd
Original Assignee
Kobe Steel Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kobe Steel Ltd filed Critical Kobe Steel Ltd
Publication of CN101330102A publication Critical patent/CN101330102A/zh
Application granted granted Critical
Publication of CN101330102B publication Critical patent/CN101330102B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

提供一种技术，即使省略势垒金属层，也能够发挥优异的TFT特性，并能够将源－漏配线直接且确实地连接在TFT的半导体层上。在具有薄膜晶体管的半导体层(33)和源－漏电极(28、29)的薄膜晶体管基板中，源－漏电极(28、29)由含有氧的含氧层(28a、29a)、和纯Cu或Cu合金的薄膜(28b、29b)构成。构成含氧层的氧的一部分或全部与薄膜晶体管的半导体层(33)的Si结合。另外，纯Cu或Cu合金的薄膜(28a、29a)经由含氧层(28a、29a)与薄膜晶体管的半导体层(33)连接。

Description

薄膜晶体管基板和显示器件
技术领域
本发明涉及液晶显示器、半导体、光学零件等所使用的薄膜晶体管基板和显示器件，特别是涉及可以将源-漏电极与薄膜晶体管的半导体层直接连接的新型的薄膜晶体管基板。
背景技术
从小型的移动电话到超过30英寸的大型电视，各种领域中所使用的液晶显示器依据像素的驱动方法，被分为单纯矩阵型液晶显示器和有源矩阵(active matrix)液晶显示器。其中作为开关元件而具有薄膜晶体管(ThinFilm Transistor：以下称为“TFT”)的有源矩阵型液晶显示器，由于能够实现高精度的画质，还能够对应高速的动画而被通用。
边参照图1，边说明有源矩阵型液晶显示器所适用的代表性的液晶显示器的构成和工作原理。在此，说明采用氢化非晶硅的TFT基板(以下有称为非晶硅TFT基板的情况)作为活性半导体层的例子。
如图1所示，液晶显示器100，具有TFT基板1、与该TFT基板1对向配置的对向基板2、和配置在TFT基板1与对向基板2之间作为光调制层而发挥功能的液晶层3。TFT基板1具有被配置在绝缘性的玻璃基板1a上的TFT4、透明像素电极5、包含扫描线和信号线的配线部6。透明像素电极5由在氧化铟(In2O3)中含有氧化锡(SnO)10质量％左右的氧化铟锡(ITO)膜等形成。TFT基板1通过经由TAB带12而连结的驱动电路13和控制电路14驱动。
对向基板2具有：在在TFT基板1侧、在绝缘性的玻璃基板1b的整个面形成的共通电极7；配置在与透明像素电极5相对向的位置上的彩色滤光片8；配置在与TFT基板1上的TFT4和配线部6为对向的位置的遮光膜9。对向基板2还具有取向膜11，其用于使液晶层3所含的液晶分子(未图示)导向至规定的方向。
在TFT基板1和对向基板2的外侧(与液晶层3侧成反对侧)，分别配置有偏光板10a、10b。
在液晶面板100中，通过在对向基板2和透明像素电极5之间所形成的电场，液晶层3中的液晶分子的取向受到控制，通过液晶层3的光得到调制，作为图像被显示出来。
其次，边参照图2，边详细说明液晶面板所适用的现有的非晶硅TFT基板的构成和工作原理。图2是图1中A的要部放大图。
在图2中，在玻璃基板(未图示)上形成有扫描线(栅极配线)25，扫描线25的一部分作为控制TFT的通态、断态的栅电极26发挥作用。覆盖栅电极26而形成有栅极绝缘膜(Si氮化膜)27。经由栅极绝缘膜27而使之与扫描线25交差地形成有信号线(源-漏极配线)34，信号线34的一部分作为TFT的源电极28发挥作用。在栅极绝缘膜27上，依次形成有非晶硅通道层(活性半导体层)33、信号线(源-漏极配线)34、层间绝缘Si氮化膜(保护膜)30。这种类型一般也被称为底栅型。
非晶硅通道层33由掺杂有P(磷)掺杂层(n层)、和未掺杂P的本征(intrinsic)层(i层，也称为无掺杂层)构成。在栅极绝缘膜27的像素区域配置有透明像素电极5，其由例如在In2O3中含有SnO的ITO膜形成。TFT的漏电极29与透明像素电极5直接接触而被电连接。
若经由扫描线25向栅电极26供给栅极电压，则TFT4成为接通状态，通过预先供给到信号线34的驱动电压，电流从源电极28经由漏电极29向透明像素电极5流动。而且，若向透明像素电极5供给规定级别的驱动电压，则如图1所说明的，在透明像素电极5和对向电极2之间产生电位差，其结果是液晶层3所含的液晶分子取向，光调制被进行。
在TFT基板1中，电连接在源-漏电极上的源-漏配线34、电连接在栅电极26上的扫描线25，历来出于加工容易等理由，而由Al-Nd等的Al合金(以下称其为Al系合金)的薄膜形成。可是，随着液晶显示器的大型化，配线的RC延迟(配线传送的电信号延迟的现象)等的问题显现化，对具有更低的电阻抗率的配线材料的需求增高。因此，与Al-2.0a.t％Nd等的Al系合金相比，电阻抗率低的Cu受到关注。
将纯Cu等用于配线时，在源-漏配线34、栅电极26和扫描线25的下部，如图2所示，分别形成有由Mo、Cr、Ti、W等的高熔点金属构成的势垒金属(barrier metal)层51、52、53。在专利文献1～6中，记载有具有这种势垒金属层的源-漏电极等的技术，代表性的例如可列举依次形成有厚约50nm的Mo层(下部势垒金属层)、厚约250nm的纯Cu和Cu合金的二层结构的层叠配线。
在此，如图2所示，在非晶硅通道层33与由纯Cu和Cu合金构成的源-漏配线34之间介有下部势垒金属层的主要理由是，为了在纯Cu等的薄膜和非晶硅通道层的界面(以下，有仅称为界面的情况)中，防止Si和Cu相互扩散。
就是说，将纯Cu薄膜和Cu合金薄膜与非晶硅通道层直接接合的状态下，在TFT的后工序中，若进行烧结(sintering)和退火(anneal)等的热处理，则纯Cu和Cu合金的Cu会扩散到非晶硅中，而非晶硅的Si会扩散到Cu中，在界面形成Cu与Si的反应层。其结果是，非晶硅的半导体性能显著劣化，通态电流降低，TFT的开关在断态时流动的泄漏电流(断态电流)上升，TFT的转换速度降低，招致产生刻蚀不良这样的不良。因此不仅不能得到期望的TFT特性，而且还会产生制作TFT困难这样的问题。下部势垒金属层53对抑制这样的Cu和Si的相互扩散有效。
另外，作为配线原材料在使用纯Cu和Cu合金时，配线会从非晶硅通道层33浮起，发生断路等的不良。这是由于Cu与非晶硅通道层的贴合性差。因此，使非晶硅通道层33与纯Cu和Cu合金之间介有下部势垒金属层53以提高贴合性。
而且，如上述为了形成下部的势垒金属层53，除了纯Cu和Cu合金的配线形成用的成膜装置以外，还另行需要势垒金属层形成用的成膜装置。具体来说，必须使用分别额外装备有势垒金属层形成用的成膜室的成膜装置(代表性的有，多个成膜室被连接在传递室(transfer chamber)的集束型设备(cluster tools))。随着液晶显示器的大量生产而来的低成本化推进，伴随着势垒金属层的形成而来的制造成本的上升和生产性的降低不能忽视。
如此，为了形成下部势垒金属层，如果除了栅电极和源电极-漏电极的形成所需要的成膜室之外，不额外装备势垒金属层形成用的成膜室，则招致制造成本的上升和生产性的降低。
因此，就盼望一种能够省略势垒金属层的形成，并能够将源-漏电极与非晶硅通道层等的半导体层直接接合的配线材料。例如，在专利文献7～专利文献11中公开，作为配线材料在不使用纯Cu和Cu合金，而是使用纯Al或Al合金时的势垒金属层的省略技术。
上述可见是代表性地选取液晶显示器并加以说明，但前述课题并不限定于液晶显示器，而是在非晶硅TFT基板中通用。另外，上述课题，作为TFT的半导体层除了使用非晶硅以外，在使用多晶硅的TFT基板中也得到证实。
【专利文献1】特开平7-66423号公报
【专利文献2】特开2001-196371号公报
【专利文献3】特开2002-353222号公报
【专利文献4】特开2004-133422号公报
【专利文献5】特开2004-212940号公报
【专利文献6】特开2005-166757号公报
【专利文献7】特开平11-337976号公报
【专利文献8】特开平11-283934号公报
【专利文献9】特开平11-284195号公报
【专利文献10】特开2004-214606号公报
【专利文献11】特开2003-273109号公报
发明内容
本发明着眼于上述这种情况而做，其目的在于提供一种技术，即使省略在源-漏电极和TFT的半导体层之间通常所设的势垒金属层，仍能够发挥优异的TFT特性，并能够将源-漏配线直接且确实地连接在TFT的半导体层上。
能够解决上述课题的本发明的薄膜晶体管基板具有如下要旨：在具有薄膜晶体管的半导体层和源-漏电极的薄膜晶体管基板中，所述源-漏电极由含有氧的含氧层、和纯Cu或Cu合金的薄膜构成，构成所述含氧层的氧的一部分或全部与所述薄膜晶体管的所述半导体层的Si相结合，所述纯Cu或Cu合金的薄膜经所述含氧层与所述薄膜晶体管的所述半导体层连接。
在优选的实施方式中，构成所述含氧层的氧原子数([O])和Si原子数([Si])的比([O]/[Si])的最大值在0.3以上、2.0以下的范围内。
在优选的实施方式中，所述[O]/[Si]的最大值为0.3以上、2.0以下的范围的含氧层的厚度在0.17nm以上、3nm以下的范围内。
在优选的实施方式中，所述薄膜晶体管的所述半导体层由非晶硅或多晶硅构成。
本发明的显示器件，具有上述的薄膜晶体管基板。
本发明的薄膜晶体管基板，因为具有上述的结构，所以即使不像以前那样在源-漏电极和TFT的半导体层之间形成势垒金属层，仍能够获得优异的TFT特性。
作为本发明所使用的源-漏电极用配线材料，能够采用纯Cu和Cu-X合金，而作为合金成分，则含有Ni、Zn、Mg、Mn、Pt、Pd、Ir、Ge、Nb、Cr和稀土类元素之中(群X)的至少一种元素。
如果使用本发明的薄膜晶体管基板，则能够得到生产性优异，廉价且高性能的显示器件。
附图说明
图1是表示应用非晶硅TFT基板代表性的液晶显示器的结构的概略剖面放大说明图。
图2是表示现有的代表性的非晶硅TFT基板的结构的概略剖面说明图。
图3是表示本发明的实施方式的TFT基板的结构的概略剖面说明图。
图4是表示图3所示的TFT基板的制造工序的一部分的工序图。
图5是表示对于比较例1进行GD-OES分析的结果的图。
图6是表示对于实施例1进行GD-OES分析的结果的图。
图7是模式性地表示本发明所使用的源-漏电极的结构的概略图。
【符号说明】
1TFT基板
1a、1b玻璃基板
2对向基板
3液晶层
4薄膜晶体管(TFT)
5透明像素电极
6配线部
7共通电极
8彩色滤光片(color filter)
9遮光膜
10a、10b偏光板
11取向膜
12TAB带
13驱动电路
14控制电路
15间隔物(spacer)
16密封材
17保护膜
18扩散板
19棱镜片(prism sheet)
20导光板
21反射板
22背光
23保持架
24印刷电路板
25扫描线
26栅电极
27栅极绝缘膜(Si氮化膜)
28源电极
29漏电极
28a、29a含氧层
28b、29b Cu系薄膜
30层间绝缘Si氮化膜(保护膜)
31光致抗蚀剂(photoresist)
32接触孔(contact hole)
33非晶硅通道层(活性半导体层)
34信号线(源-漏极配线)
51、52、53势垒金属层
55无掺杂氢化非晶硅膜(a-Si-H)
56n+型氢化非晶硅膜(n+a-Si-H)
60含氧层
61Cu合金薄膜
62抗蚀剂(resist)
63Cu合金薄膜
100液晶显示器
具体实施方式
本发明者为了提供一种具有可以与TFT的半导体层直接连接的源-漏电极的全新的薄膜晶体管基板而进行研究。详细地说，是为了提供一种即使不像以前那样在源-漏电极和TFT的半导体层之间形成势垒金属层，仍能够发挥优异的TFT特性的薄膜晶体管基板而进行研究。
其结果发现，作为源-漏电极用的配线材料，如果是如下这种结构，即，使用由含有氧的含氧层、和Cu或Cu合金的薄膜(以下有称为Cu系薄膜的情况)构成的材料，而构成上述含氧层的氧的一部分或全部与薄膜晶体管的半导体层的Si结合(如果从半导体层侧看，则Si半导体层的表层的至少一部分被氧化)，则期望的目标可达成，从而完成本发明。由此，Cu系薄膜经由含氧层而与TFT的半导体层直接连接。
在本说明书中，“源-漏电极”包括源-漏电极本身和源-漏极与线这两方。即，本发明的源-漏电极，源-漏电极和源-漏极配线被形成为一体，源-漏极配线与源-漏电极区域相接。
(本发明所使用的源-漏电极)
本发明所使用的源-漏电极28、29，如图7所示，由含氧层28a、29a和Cu系薄膜28b、29b构成。含氧层28a、29a以覆盖TFT的半导体层33的方式形成，例如，含氧层的氧原子(O)的一部分或全部，以与半导体层的Si结合的状态存在。构成含氧层的O与构成半导体层的Si相比，其与Cu的贴合性更优异，不会发生图案形成后的电极的剥离。此外，含氧层28a、29a还作为用于防止Cu系薄膜28b、29b和TFT的半导体层33的界面中的Cu与Si的相互扩散的阻隔(扩散阻隔)而发挥作用。
根据本发明，如后述实施例所证实的，即使不像以前那样形成Mo等的势垒金属层，也能够得到优异的TFT特性。另外，含氧层如之后详细说明的，因为在形成半导体层后，在形成Cu系薄膜前，能够通过等离子体法简便地制作，所以不需要像以前那样的势垒金属层形成用的特别的成膜装置。
附有本发明特征的含氧层的详情如下。
含氧层的氧原子(O)的一部分或全部与半导体层的Si结合，主要成为Si氧化物(SiOX)。Si氧化物例如通过使Si半导体层的表面氧化而获得。
上述的含氧层(Si氧化物)与Cu系薄膜的贴合性优异，相比非晶硅(a-Si)而言与Cu系薄膜的贴合性更强。Si氧化膜与势垒金属层所使用的代表性的高熔点金属(Mo等)相比，虽然贴合性的程度稍差，但是在液晶显示器等的制造中，如以下所述，确认其处于在实用上没有任何问题的水平。
贴合性的程度的确认，是采用作为现有例的纯Cu和纯Mo的层叠膜(在没有含氧层的非晶硅层的上部形成Mo膜例如50nm后，在同一室内，在纯Mo膜的上部形成纯Cu膜例如250nm的层叠膜)、纯Cu膜(无含氧层，后述的比较例1)和具有含氧层(Si氧化物)的纯Cu膜(后述的实施例2)，以光蚀刻(photolithography)法对纯Cu和纯Mo的层叠膜以及纯Cu膜进行图案制作，并确认膜的状态。
其结果是，在现有例中，虽然在基板表面没有发生残渣，但是由于纯Mo膜与纯Cu膜的蚀刻速率(etching rate)的差，导致纯Mo线宽与纯Cu线宽不同，配线的截面形状产生段差。在比较例1中，虽然配线截面没有产生段差，但是确认到在基板整个面上产生蚀刻残渣。相对于此，在实施例2中，确认到配线形状良好，并且也没有发生蚀刻残渣。
此外，以室温保管上述的各图案，进行图案状态的观察。其结果是，在比较例1中，在数天的放置后，基板整个面图案剥落，相对于此，在现有例和实施例2中，即使是保管数月也完全没有发生图案剥落。
其结果确认，如果使用具有含氧层的纯Cu膜，则与没有含氧层的现有的纯Cu膜相比，与非晶硅层的贴合性更优异。
上述的含氧层优选进一步满足以下的要件。
构成含氧层的氧原子数([O])和Si原子数([Si])的比([O]/[Si]，以下，为了方便而有称为P值的情况)的最大值，优选在0.3以上、2.0以下的范围内。由此，不会使TFT特性劣化，还能够有效地发挥由含氧层带来的阻隔作用。P值的最大值更优选为0.4以上，进一步优选为0.5以上，再进一步优选为0.7以上。
P值的优选下限(0.3)根据由非晶硅层的表面氧化可以带来的扩散抑制的“O/Si”设定。另一方面，P值的优选上限(2.0)是考虑到SiO2形成时的“O/Si”的最大值约为2.0而设定的。
P值的最大值，在含氧层(后述)的形成工序中，例如能够通过将等离子体照射时间控制在大概1秒钟至10分钟的范围内而进行调节。
P值是通过RBS法(Rutherford Backscattering Spectrometry，卢瑟福背散射光谱法)分析含氧层的深度方向的元素(O和Si)，由此而计算。
含氧层的厚度优选为0.17nm以上、3nm以下的范围内。上述厚度的下限(0.17nm)，大概相当于SiO2的Si-O结合的原子间距离。上述的厚度意思是P值满足0.3以上的层的厚度，P值低于0.3的层的厚度除外。
如前述，含氧层作为用于防止Cu系薄膜和TFT的半导体层的界面中的Cu与Si的相互扩散的阻隔层有用，在TFT的半导体层表面，如果大致形成有SiOX的1原子层左右，则可发挥优异的阻隔性，但是若含氧层过厚，则在Cu系薄膜与半导体界面的电压降低发生，导致通态电流降低等，TFT特性劣化。通过将含氧层的厚度控制在上述范围内，由含氧层的形成造成的Cu系薄膜与半导体界面的电阻抗的上升被抑制在不会给TFT特性带来不良影响的范围内。含氧层的厚度更优选为3nm以下，进一步优选为2.7nm以下。
含氧层的厚度能够通过各种物理分析方法求得。例如，除了前述的RBS法以外，还能够利用XPS(X射线光电子能谱)法、SIMS(二次离子质谱分析)法、GD-OES(辉光放电发射光谱分析)法等。
含氧层例如通过对半导体层的上部进行氧化处理而形成。这些处理方法没有特别限定，例如能够采用的方法有：(i)使用等离子体的方法；(ii)利用加热的方法等。
如上述(i)使用等离子体时，例如使用氧气形成含氧层即可。等离子体处理中所使用的氧气，也可以用Ar等的惰性气体加以稀释。从含氧等离子体源供给氧时，也能够利用使用氧离子的离子注入法。
另外，如上述(ii)进行加热时，在氧气气氛中加热Si半导体层即可，由此能够得到含氧层。加热处理中所使用的氧气也可以用Ar等的惰性气体加以稀释。
除上述方法以外，例如在源-漏电极的形成过程中，存在于Si半导体层的表面的氧原子扩散到Cu系薄膜等中，也能够形成含氧层，也能够得用这种自然扩散法。
以下，对于上述(i)～(ii)进行详细地说明。
(i)等离子体氧化法
等离子体氧化法就是利用等离子体，所后述的实施方式和实施例1所示，优选使用含氧等离子体。作为含氧气体，可列举O2、H2O、N2O等的气体。它们单独被使用，或者作为二种以上的混合气体使用。具体来说，优选在含有氧的等离子体源的附近设置TFT的半导体层。在此，等离子体源和半导体层的距离根据等离子体的种类和等离子体发生条件[功率(投入电力)、电压、温度、照射时间、气体组成等]设定在适宜适当的范围内即可，但是优选为大致数十cm的范围。在这样的等离子体附近，存在高能量的氧原子，由此，能够在半导体层表面容易地形成期望的含氧层。
从含氧等离子体源等供给氧时，还能够利用离子注入法。根据离子注入法，被电场加速的离子能够移动很长距离，因此可以任意设定等离子体源和半导体层的距离。离子注入法优选通过向设置在等离子体附近的半导体层外加负的高压脉冲，由此向半导体层的表面整体注入离子。或者也可以使用专用的离子注入装置进行离子注入。
另外，处理温度优选为300℃以上。处理温度低于300℃时，氧化反应的进行缓慢，作为扩散阻隔有效发挥作用的含氧层的形成需要很长时间，从而难以获得更良好的TFT特性。但是，若温度过高，则招致作为处理对象的半导体层的变质和对半导体层的损伤，因此优选大约360℃以下。
另外，关于压力，优选以55Pa以上的压力进行。压力低于55Pa时，氧化反应的进行缓慢，作为扩散阻隔有效发挥作用的含氧层的形成需要很长时间，从而难以获得更良好的TFT特性。如果提高压力，则氧化反应的进行在短时间内进行，对半导体的损害少，能够形成显示出良好的阻隔性的含氧层，从而提高TFT特性。如果从上述的观点出发，则压力越高越好，例如更优选为60Pa以上，进一步优选为66Pa以上。还有，压力的上限因为依赖于所使用的装置的性能等，所以难以明确地决定，但是如果从稳定供给等离子体这一观点出发，则优选大概400pa以下，更优选为266Pa以下。
等离子体照射时间优选为5分钟以下。等离子体照射时间超过4分钟时，则在非晶硅层的表面所形成的含氧层造成的电压降低将不能忽视，TFT特性降低。等离子体照射时间更优选为3分钟以下，进一步优选为1分钟以下。如果在非晶硅层的表面形成一层左右的含氧层，则认为本发明的效果得到充分发挥，如果考虑这一点，则关于等离子体照射时间的下限为，至少为在非晶硅层的表面形成一层左右含氧层的时间以上即可。等离子体照射时间优选为1秒以上，更优选为5秒以上。在后述的实施例中，确认等离子体照射时间为5秒左右，便能够得到充分的扩散阻隔特性。
另外，投入电力优选为50W以上。投入电力低于50W时，氧化反应的进行缓慢，难以形成有着适当的[O]/[Si]比的含氧层，作为扩散阻隔能够有效发挥作用的含氧层的形成需要很长时间等，TFT特性降低。如果从上述的观点出发，则投入电力越高越好，例如更优选为60W以上，进一步优选为75W以上。
气体组成可以只是前述的含氧气体(O2、H2O、N2O)，但也可以用Ar等的惰性气体加以稀释含氧气体。
(ii)热氧化法
热氧化法出于氧化皮膜的弯转良好等理由而被通用。具体来说，例如优选在氧气气氛下，以400℃以下的温度加热。若加热温度高，则对半导体层的损伤大，另一方面，如果加热温度低，则有可能不能充分形成期望的含氧层。加热温度更优选控制在200℃以上、380℃以下，进一步优选控制在250℃以上、350℃以下。上述的加热处理也可以与前述的等离子体氧化法并用，由此，能够进一步促进含氧层的形成。
如此，含氧层优选通过前述的(i)～(ii)的方法形成，但进一步从制造工序的简略化和处理时间的缩短等的观点出发，优选对用于含氧层的形成的装置和室、温度和气体组成按以下方式来控制进行。
首先，为了制造工序的简略化，装置优选使用与半导体层形成装置相同的装置进行。由此，在装置间或装置内，处理对象的加工不需要多余地移动。
另外关于温度，优选以与半导体层的成膜温度实质上相同的温度进行，由此能够省略温度变动所需要的调节时间。
或者气体组成，可以用前述的含氧气体，也可以由Ar等的惰性气体进行稀释。
以上，对于形成含氧层的方法进行了详述。
如此在TFT的半导体层上形成含氧层后，例如，若通过溅射法形成Cu系薄膜，则能够得到期望的源-漏电极。本发明所使用的源-漏电极因为能够使用单一的溅射靶及单一的溅射气体形成，所以如前述的专利文献11，不需要使溅射气体的组成变化。因此，根据本发明，相比以前而能够进一步实现工序的简略化。
本发明所使用的源-漏电极，其特征在于，在TFT的半导体层和Cu系薄膜之间，以覆盖TFT的半导体层的方式设有上述的含氧层。因此，例如半导体层的种类未特别限定，只要尽可能不对TFT特性造成不良影响，在源-漏电极上通常被使用的都能够采用。
半导体层代表性地可列举非晶硅(优选氢化非晶硅)或多晶硅等。
另外，作为源-漏电极用的配线材料，也能够直接使用以上通用的纯Cu。
或者作为源-漏电极用的配线材料，也可以采用Cu-X合金，其含有Ni、Zn、Mg、Mn、Pt、Pd、Ir、Ge、Nb、Cr和稀土类元素之中(群X)的至少一种元素。
如果使用具有这样的源-漏电极的薄膜晶体管基板，则不需要像以前那样，使Cu系薄膜和TFT的半导体层之间介有下部势垒金属层，从而能够使该Cu系薄膜经由含氧层与半导体层接合。如后述的实施例所示，采用纯Cu和Cu合金的薄膜试作的TFT，确认能够实现与介有Cr等的势垒金属层的现有例的情况相同水平以上的TFT特性。因此，根据本发明，通过势垒金属层的省略而能够使制造工序简化，从而能够降低制造成本。
以下，边参照附图，边说明本发明的TFT组件(module)的优选实施方式。以下，以具有非晶硅TFT基板的液晶显示器作为代表举例说明，但是本发明并不限定于此，在能够符合前、后述的宗旨的范围也可以加以适当地变更实施，这些均包含在本发明的技术范围内。本发明所使用的源-漏电极，通过实验确认其也同样能够适用于例如为了向外部输出信号而使用的TAB(带)连接电极。
(实施方式1)
图3是说明本发明的非晶硅TFT基板的实施方式的概略剖面图。在图3中，附有与表示现有的TFT基板的前述图2相同的编号。根据本实施方式，如以下详述，确认有含有氧的层(含氧层)的形成。
在图3中，电连接于源电极28和漏电极29上的源-漏极配线34，由含氧层和纯Cu或Cu合金薄膜(例如Cu-0.5原子％Mn合金、Cu-0.34原子％Ni合金、Cu-1.3原子％Zn合金、Cu-1.0原子％Mg合金)构成，含氧层以覆盖非晶硅通道层33的方式被形成。源-漏极配线34的构成显示在后述的图4(e)和图4(f)中。
若对比图2和图3则可知，在现有的TFT基板中，如图2所示，在源-漏电极之下形成有Mo等的下部势垒金属层53，相对于此，在图3所示的本发明的TFT组件中，能够省略下部势垒金属层53。
根据本实施方式，不用像以前那样经由下部势垒金属层，而是能够经由含氧层使Cu系薄膜与非晶硅通道层直接连接，并能够实现与现有的TFT基板同等程度以上的良好的TFT特性(参照后述的实施例)。
其次，边参照图4，边说明图3所示的本实施方式的TFT基板的制造方法。图4中附有与图3相同的参照符号。
首先，如图4(a)所示，在玻璃基板1a上，运用溅射等方法，顺次层叠厚50nm左右的纯Mo薄膜52和厚200nm左右的Cu合金薄膜61(例如，Cu-0.5原子％Mn合金、Cu-0.34原子％Ni合金、Cu-1.3原子％Zn合金、Cu-1.0原子％Mg合金)。溅射的成膜温度这室温。在该层叠薄膜上，如图4(b)所示，通过光蚀刻对抗蚀剂62进行图案形成后，以抗蚀剂62为掩模蚀刻纯Mo薄膜52和Cu合金薄膜61的层叠膜，由此形成栅电极26(图4(c))。这时，使之后成膜的栅极绝缘膜27的覆盖性良好，如此预先将上述层叠薄膜的边缘蚀刻成大约30°～60°的圆锥状即可。
其次，如图4(d)所示，运用例如等离子体CVD法等的方法，形成厚约300nm左右的Si氮化膜(栅极绝缘膜)27。等离子体CVD法的成膜温度约为350℃。接着，例如运用等离子体CVD法等的方法，在Si氮化膜(栅极绝缘膜)27之上，依次层叠厚200nm左右的无掺杂氢化非晶硅膜(a-Si-H)55和厚约80nm的掺有磷的n+型氢化非晶硅膜(n+a-Si-H)56。n+型氢化非晶硅膜通过进行以SiH4、PH3为原料的等离子体CVD而形成。
其次，在与用于Si氮化膜的形成相同的等离子体CVD装置内，如图4(e)所示，在如上述这样得到的n+型氢化非晶硅膜(n+a-Si-H)56上形成含氧层60。具体来说，是在室内以保持基板的状态，排除用于非晶硅膜的成膜的原料气体。接着，向室内只供给氧作为载气，以使等离子体发生，对n+型氢化非晶硅膜56的表面进行30秒处理，形成含氧层。高频(RF)功率密度为0.14W/cm2，成膜温度为320℃，气体压力为133Pa。
后述的实施例1调查了以上述的条件进行实验时的TFT特性等。以RBS法及XPS法对如上述这样形成的含氧层表面进行分析，其结果是，在上述层中含有氧原子，根据基于RBS法的分析结果确认，氧原子和Si原子的比(P值)超过0.3的含氧层形成约2.5nm。
还有，在本实施方式中，虽然通过等离子体氧化法形成含氧层60，但是并不限定于此，根据实验确认，采用前述的(ii)的热氧化法也能够得到期望的含氧层。
其次，如图4(f)所示，在含氧层60之上，运用溅射等方法，形成厚300nm左右的Cu合金薄膜63(例如，Cu-0.5原子％Mn合金、Cu-0.34原子％Ni合金、Cu-1.3原子％Zn合金、Cu-1.0原子％Mg合金)。溅射的成膜温度为室温。接着，通过光蚀刻对抗蚀剂62进行图案形成后，以抗蚀剂62为掩模蚀刻Cu合金薄膜63(例如，Cu-0.5原子％Mn合金、Cu-0.34原子％Ni合金、Cu-1.3原子％Zn合金、Cu-1.0原子％Mg合金)，由此形成源电极28和漏电极29(图4(f))。再以源电极28及漏电极29为掩模，干刻蚀并除去n+型氢化非晶硅膜56(图4(g))。
其次，例如使用等离子体氮化装置等形成厚300nm左右的Si氮化膜(保护膜)(未图示)。这时的成膜约以250℃进行。接着，在Si氮化膜30上对抗蚀剂62进行图案形成，通过进行干刻蚀等形成接触孔57。
其次，例如使用胺系等的剥离液剥离抗蚀剂(未图示)。最后，成膜厚50nm左右的ITO(氧化铟中添加10质量％的氧化锡)膜。接着，通过湿刻蚀进行图案制作，形成透明像素电极5，TFT完成。
根据本实施方式，能够得到非晶硅通道层经由含氧层与Cu系薄膜(例如，纯Cu和Cu-0.5原子％Mn合金、Cu-0.34原子％Ni合金、Cu-1.3原子％Zn合金、Cu-1.0原子％Mg合金)连接的TFT基板。
上述中，作为透明像素电极5虽然使用了ITO膜，但也可以使用IZO膜。另外，作为活性半导体层，也可以用多晶硅代替非晶硅。
使用如此得到的TFT基板，例如根据以下所述的方法，制作前述图1所示的液晶显示器。
首先，在如上述这样制成的TFT基板1的表面，涂布例如聚酰亚胺(polyimide)，干燥后进行磨擦(rubbing)处理而形成取向膜。
另一方面，对向基板2，是在玻璃基板上，例如对Cr进行图案成形为矩阵状，由此形成遮光膜9。接着在遮光膜9的间隙形成树脂制的红、绿、蓝的彩色滤光片8。在遮光膜9和彩色滤光片8上，配置ITO膜这样的透明导电性膜作为共通电极7，由此形成对向电极。然后，在对向电极的最大层涂布例如聚酰亚胺，干燥后进行磨擦处理而形成取向膜11。
其次，使TFT基板1和对向基板2的形成有取向膜11的面分别对向配置，由树脂等制的密封材16消除液晶的封装口，使TFT基板1和板2贴合。这时，使TFT基板1和对向基板2之间介有间隔物15等，并保持两片基板间的间隙大体一定。
使如此得到的空室处在真空中，以使封装口浸入液晶的状态缓缓返回到大气压下，由此向空室中注入含有液晶分子的液晶材料而形成液晶层，密封封装口。最后，在空室的外侧的两面贴装偏光板10使液晶面板完成。
接下来，如图1所示，将驱动液晶显示器的驱动电路13与液晶面板电连接，并配置在液晶显示器的侧部或背面部。然后，构为液晶显示器的显示面的含有开口的保持架23、和构成面光源的背光22和导光板20通过保持架23保持液晶显示器，使液晶显示器完成。
本发明的显示器件，因为具有前述的源-漏电极，所以可以实现更优异的性能和可靠性。还有，本发明的显示器件，具有上述的源-漏电极即可，而其他的显示器件的结构则未特别限定，能够采用显示器件的领域中所谓公知的结构。
【实施例】
(实施例1～2，比较例1)
如果使用具有含氧层的Cu合金薄膜的源-漏电极，则即使省略势垒金属层，仍可抑制Cu向半层体层的扩散，从而能够得到良好的TFT特性，在以下的实施例1～2中，出于调查这一点的目的而进行各种实验。在实施例1和实施例2中，采用与前述实施方式1同样的等离子体氧化法形成含氧层。具体的实验条件和评价方法如下。
(源-漏电极)
在实施例1中，作为源-漏电极用的配线材料，采用所述的实施方式1所述的Cu-0.5原子％Mn。
在实施例2中，采用纯Cu取代前述的实施方式1中Cu-0.5原子％Mn。
在比较例1中虽然使用纯Cu，但是不进行氧等离子体处理。
其结果是，在实施例1和实施例2中，均形成有含氧的含氧层约2.7nm，且对该含氧层进行RBS分析的结果确认，氧原子和Si原子的比(P值)超过0.3。
相对于此，在比较例1中未见含氧层的形成。
(供于实验的TFT)
在此，为了简易地调查TFT特性，对于实施方式1的图4(g)所示的TFT进行各种热处理(150℃30分钟、200℃30分钟、250℃30分钟、300℃30分钟)，将其供实验。该热处理条件，是在TFT基板的制造工序中，假定热过程达到最高温度的Si氮化膜(保护膜)的成膜工序的热过程而设定的。供本实施例的TFT，虽然不是像现实的TFT基板那样被实施各种成膜工序而完成的TFT，但是进行了上述的退火的TFT，认为其大体反映出实际的TFT基板的TFT特性。
(Si和Cu的相互扩散的评价)
在实施例1、实施例2、比较例1的各例中，制作实施方式1的图4(g)所示的TFT，观察与非晶硅通道层的界面，调查非晶硅中的Si和Cu有无相互扩散。
详细地说，就是分别对于TFT制作之后的各试料，以及对于TFT在氧气氛中以350℃进行30分钟热处理的各试料，通过GD-OES法进行分析，调查深度方向的元素浓度。GD-OES分析是从成膜结束后的试料的膜表面(上层)，通过高频溅射，边削除膜边对膜进行分析的方法。GD-OES的分析条件如下。
气体压力300Pa，电力20W，频率500Hz，
能率比(duty ratio)0.125
(Si和Cu的相互扩散的评价结果)
成膜后的各试料的GD-OES分析的结果显示在图5和图6中。详细地说，图5中显示比较例1(只有纯Cu)的结果，图6中显示实施例1的结果。
首先，参照图5(比较例)
图5(a)表示TFT制作之后的试料的结果，图5(b)表示以350℃进行30分钟热处理的试料的结果。横轴为溅射时间(秒)，间接地意味着从表面至深度方向的距离，纵轴是Cu原子、O原子、N原子的相对强度。
若对比图5(a)和5(b)则可知，在没有含氧层的比较例1中，经过热处理，试料中的Cu原子扩散到非晶硅(a-Si)侧。
其次，参照图6(本发明例)。
若对比图6(a)和图6(b)则可知，在含有含氧层的实施例1(Cu-0.5原子％Mn合金)中，即使进行热处理，试料中的Cu原子也不会扩散到非晶硅(a-Si)侧，Cu原子向a-Si内部的扩散受到抑制。
使用含有含氧层的实施例2(纯Cu)时，也可见与上述同样的倾向(图中未显示)。
上述虽然是使用Cu-Mn合金时的结果，但是使用Mn以外的Cu-X合金(X＝Ni、Zn、Mg、Mn、Pt、Pd、Ir、Ge、Nb、Cr和稀土类元素的至少一种)时，也能够得到与图6相同的结果，这通过实验得到确认。
(实施例3)
在本实施例中，除了在前述的实施例2(使用纯Cu)中，在表1所示的各种条件(条件1～条件7)下进行等离子体氧化法而形成含氧层以外，还与实施例1同样地制作TFT，对于该TFT进行与实施例1同样的各种热处理。为了比较，也准备不进行热处理的TFT。无论哪种条件下都使用氧作为载气。
表1所示的等离子体氧化处理条件1～7之中，条件1、2、4、5、7是设定在本发明规定的范围中的例子，特别是条件2压力更主同，条件5功率更高，均是设定在本发明规定的优选的范围内的例子。相对于此，条件3压力低至38Pa，条件6时间长达600秒，均是脱离本发明规定的范围的例子。
其次，使用上述的TFT，调查TFT的漏电流-栅电压的转换特性。通过调查转换特性，能够间接地评价Si和Cu的相互扩散。在此，按以下方式测定TFT的开关在断态时流动的泄漏电流(向栅电压外加负电压时的漏电流值，断态电流)和TFT的开关在通态时流动的通态电流。
使用栅长(L)300μm、栅宽(W)20μm的TFT，测定漏电流和栅电压。测定时的漏电压为10V。断态电流定义为外加栅电压(-3V)时的漏电流，通态电流定义为栅电压为20V时的漏电流。
以现有例的TFT特性为基准值，按以下方式评价如此测定的各TFT特性。作为现有例，使用由纯Cu的薄膜和纯Mo的势垒金属层构成的源-漏电极，与上述同样地制作TFT，测定TFT特性。现有例的通态电流约为1×10-6A(μA级)，现有例的断态电流为1×10-11A(pA级)。以该值为基准值，断态电流包含在上述基准值的增加1位的范围内(1×10-11A以下)为良好(○)，超过上述范围的为不良(×)。另外，通态电流根据热处理条件而成为上述基准值(1×10-6A)以上的为良好(○)，通态电流比上述范围小的为不良(×)。此外，作为综合评价，通态电流、断态电流均良好的为(○)，某一方良好而另一方不良的为(△)，均不良的为(×)。在本实施例中，综合评价为○或△的为合格。
这些结果一并显示在表2中。
此外，以表1所示的条件2、条件3和条件4的方法制作TFT时，测定含氧层的P值和厚度。其采用神户制钢所制高分解能RBS分析装置“HRBS500”进行测定(未显示在表2中)。还有，含氧层的厚度是P值满足0.3以上的层的厚度。
【表1】
  条件   加热温度(℃)   压力(Pa)   功率(W)   时间(秒)
  1   320   67   100   60
  2   320   133   100   60
  3   320   38   100   600
  4   320   67   200   60
  5   320   67   50   60
  6   320   67   100   30
  7   320   67   100   180
【表2】
Figure A20081010856300221
由表2能够进行如下考察。
首先，表2的No.6～10(条件2)和No.16～20(条件5)是以本发明的优选条件2和条件5进行等离子体氧化的例子，即使进行热处理时，也能够得到与现有例大体同程度的良好的TFT特性。还有，以条件2进行等离子体氧化时的P值为2.0，含氧层的厚度为2.7nm，能够得到具有期望的扩散抑制效果的含氧层。
相对于此，条件1、4、7分别功率设定得有一些低，等离子体照射时间设定得有一些长，加热温度设定得有一些高，因此若与前述的条件2、5比较，则如以下所示，TFT特性稍差。
详细地说，表2的No.1～5(条件1)是以功率稍低的条件1进行行离子体氧化，因此造成的影响是氧化反应的进行迟缓，TFT特性(断态电流)与采用条件2和5时相比略差。
表2的No.11～15(条件4)是以等离子体照射时间稍长的条件4进行等离子体氧化的例子，虽然P值为2.0，但是含氧层的厚度为5.0nm，与以条件2进行等离子体氧化的情况相比稍厚。因此，虽然可见抑制扩散效果，但是由于含氧层太厚，所以界面电阻抗大，通态电流有一些降低。
表2的No.26～30(条件7)是以加热温度稍高的条件7进行等离子体氧化的例子，TFT特性(通态电流)与条件2、5比较时稍差。
相对于此，以压为低于本发明的优选范围的条件3进行等离子体氧化时，因为压力过低，无法进行充分的氧化反应，在图案形成中发生剥离，因此不能测定TFT特性。还有，在图案形成前测定的P值为0.25，不满足本发明的优选范围。
表2的No.21～25(条件6)，因为以等离子体照射时间过长而长达600秒的条件进行等离子体氧化，所以TFT特性差。
根据这些结果确认，如果使用在满足本发明的优选范围的等离子体氧化条件下制作的源-漏电极，则即使省略势垒金属层，也能够有效地防止非晶硅通道层和Cu系薄膜在界面中的Si与Cu的相互扩散，其结果是能够实现良好的TFT特性。
(实施例4)
在本实施例中，除了在前述的实施例2中，采用使用了表3所述的Cu-X合金(X＝Ni、Zn、Mn、Mg)的源-漏电极取代纯Cu，以及在以下所示的条件下进行氧等离子体处理以外，TFT的制作均与实施例1同样，对于该TFT，进行与实施例同样的各种热处理。为了比较，也准备不进行热处理的TFT。此外为了参考，对于使用纯Cu的源-漏电极也进行上述同样的实验。
等离子体条件
温度：320℃，压力133Pa，投入电力：100W，照射时间：60秒，载气：氧
其次，使用上述的TFT，与实施例3同样，调查TFT的漏电流-栅电压的转换特性，评价TFT特性。
这些结果一并显示在表3中。
【表3】
Figure A20081010856300241
由表3可确认，作为Cu系合金，使用Cu-Zn合金、Cu-Mn合金、Cu-Mg合金，与使用纯Cu合金和Cu-Ni合金时一样，也能够获得优异的TFT特性。

Claims (9)

1.一种薄膜晶体管基板，其具有薄膜晶体管的半导体层和源-漏电极，其特征在于，
所述源-漏电极由含有氧的含氧层、和纯Cu或Cu合金的薄膜构成，
构成所述含氧层的氧的一部分或全部与所述薄膜晶体管的所述半导体层的Si相结合，
所述纯Cu或Cu合金的薄膜经所述含氧层与所述薄膜晶体管的所述半导体层连接。
2.根据权利要求1所述的薄膜晶体管基板，其特征在于，构成所述含氧层的氧原子数[O]和Si原子数[Si]的比[O]/[Si]的最大值在0.3以上2.0以下的范围内。
3.根据权利要求2所述的薄膜晶体管基板，其特征在于，所述含氧层的厚度在0.17nm以上3nm以下的范围内。
4.根据权利要求1所述的薄膜晶体管基板，其特征在于，所述薄膜晶体管的所述半导体层由非晶硅或多晶硅构成。
5.根据权利要求2所述的薄膜晶体管基板，其特征在于，所述薄膜晶体管的所述半导体层由非晶硅或多晶硅构成。
6.根据权利要求3所述的薄膜晶体管基板，其特征在于，所述薄膜晶体管的所述半导体层由非晶硅或多晶硅构成。
7.一种显示器件，其特征在于，具备权利要求4所述的薄膜晶体管基板。
8.一种显示器件，其特征在于，具备权利要求5所述的薄膜晶体管基板。
9.一种显示器件，其特征在于，具备权利要求6所述的薄膜晶体管基板。
CN2008101085637A 2007-06-20 2008-05-27 薄膜晶体管基板和显示器件 Expired - Fee Related CN101330102B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007-163093 2007-06-20
JP2007163093 2007-06-20
JP2007163093A JP2009004518A (ja) 2007-06-20 2007-06-20 薄膜トランジスタ基板、および表示デバイス

Publications (2)

Publication Number Publication Date
CN101330102A true CN101330102A (zh) 2008-12-24
CN101330102B CN101330102B (zh) 2012-07-25

Family

ID=40135529

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008101085637A Expired - Fee Related CN101330102B (zh) 2007-06-20 2008-05-27 薄膜晶体管基板和显示器件

Country Status (5)

Country Link
US (1) US7943933B2 (zh)
JP (1) JP2009004518A (zh)
KR (1) KR100966205B1 (zh)
CN (1) CN101330102B (zh)
TW (1) TWI425640B (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101866879A (zh) * 2009-04-17 2010-10-20 日立电线株式会社 配线结构的制造方法及配线结构
CN102169905A (zh) * 2010-02-19 2011-08-31 株式会社神户制钢所 薄膜晶体管基板及显示器件
CN102308330A (zh) * 2009-02-10 2012-01-04 夏普株式会社 连接端子和具备该连接端子的显示装置
CN102664193A (zh) * 2012-04-01 2012-09-12 京东方科技集团股份有限公司 导电结构及制造方法、薄膜晶体管、阵列基板和显示装置
CN102916016A (zh) * 2011-08-02 2013-02-06 三星电子株式会社 薄膜晶体管阵列面板及其制造方法
CN103094352A (zh) * 2011-11-02 2013-05-08 日立电线株式会社 薄膜晶体管及其制造方法、以及具备薄膜晶体管的显示装置、溅射靶材
CN103972246A (zh) * 2009-07-27 2014-08-06 株式会社神户制钢所 布线结构以及具备布线结构的显示装置
CN105676601A (zh) * 2014-12-03 2016-06-15 东京应化工业株式会社 用于形成蚀刻掩模的玻璃基板的前处理方法
CN110061011A (zh) * 2019-03-25 2019-07-26 北海惠科光电技术有限公司 薄膜晶体管基板及其制备方法

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4330517B2 (ja) * 2004-11-02 2009-09-16 株式会社神戸製鋼所 Ｃｕ合金薄膜およびＣｕ合金スパッタリングターゲット並びにフラットパネルディスプレイ
JP4117001B2 (ja) 2005-02-17 2008-07-09 株式会社神戸製鋼所 薄膜トランジスタ基板、表示デバイス、および表示デバイス用のスパッタリングターゲット
JP2008098611A (ja) * 2006-09-15 2008-04-24 Kobe Steel Ltd 表示装置
KR101043508B1 (ko) 2006-10-13 2011-06-23 가부시키가이샤 고베 세이코쇼 박막 트랜지스터 기판 및 표시 디바이스
JP4170367B2 (ja) 2006-11-30 2008-10-22 株式会社神戸製鋼所 表示デバイス用Ａｌ合金膜、表示デバイス、及びスパッタリングターゲット
JP4355743B2 (ja) * 2006-12-04 2009-11-04 株式会社神戸製鋼所 Ｃｕ合金配線膜とそのＣｕ合金配線膜を用いたフラットパネルディスプレイ用ＴＦＴ素子、及びそのＣｕ合金配線膜を作製するためのＣｕ合金スパッタリングターゲット
JP4705062B2 (ja) * 2007-03-01 2011-06-22 株式会社神戸製鋼所 配線構造およびその作製方法
US7782413B2 (en) 2007-05-09 2010-08-24 Tohoku University Liquid crystal display device and manufacturing method therefor
JP2009038284A (ja) * 2007-08-03 2009-02-19 Mitsubishi Materials Corp 薄膜トランジスター
JP2009043798A (ja) * 2007-08-07 2009-02-26 Mitsubishi Materials Corp 薄膜トランジスター
JP5315641B2 (ja) * 2007-08-07 2013-10-16 三菱マテリアル株式会社 薄膜トランジスター
JP2009070881A (ja) * 2007-09-11 2009-04-02 Mitsubishi Materials Corp 薄膜トランジスター
JP4611417B2 (ja) * 2007-12-26 2011-01-12 株式会社神戸製鋼所 反射電極、表示デバイス、および表示デバイスの製造方法
JP4469913B2 (ja) 2008-01-16 2010-06-02 株式会社神戸製鋼所 薄膜トランジスタ基板および表示デバイス
JP5231282B2 (ja) * 2008-02-22 2013-07-10 株式会社神戸製鋼所 タッチパネルセンサー
JP5432550B2 (ja) * 2008-03-31 2014-03-05 株式会社コベルコ科研 Ａｌ基合金スパッタリングターゲットおよびその製造方法
US20110008640A1 (en) * 2008-03-31 2011-01-13 Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel Ltd.) Display device, process for producing the display device, and sputtering target
JP5139134B2 (ja) 2008-03-31 2013-02-06 株式会社コベルコ科研 Ａｌ−Ｎｉ−Ｌａ−Ｃｕ系Ａｌ基合金スパッタリングターゲットおよびその製造方法
JP5475260B2 (ja) * 2008-04-18 2014-04-16 株式会社神戸製鋼所 配線構造、薄膜トランジスタ基板およびその製造方法、並びに表示装置
TWI395333B (zh) * 2008-04-23 2013-05-01 Kobe Steel Ltd An aluminum alloy film for a display device, a display device, and a sputtering target
JP5584436B2 (ja) * 2008-07-03 2014-09-03 株式会社神戸製鋼所 薄膜トランジスタ基板の製造方法
JP2010065317A (ja) * 2008-08-14 2010-03-25 Kobe Steel Ltd 表示装置およびこれに用いるＣｕ合金膜
JP5269533B2 (ja) * 2008-09-26 2013-08-21 三菱マテリアル株式会社 薄膜トランジスター
JP5360959B2 (ja) * 2008-10-24 2013-12-04 三菱マテリアル株式会社 バリア膜とドレイン電極膜およびソース電極膜が高い密着強度を有する薄膜トランジスター
JP4567091B1 (ja) 2009-01-16 2010-10-20 株式会社神戸製鋼所 表示装置用Ｃｕ合金膜および表示装置
KR20100090628A (ko) * 2009-02-06 2010-08-16 주식회사 엘지화학 절연된 도전성 패턴의 제조 방법
JP5308206B2 (ja) * 2009-03-27 2013-10-09 株式会社ジャパンディスプレイ 表示装置製造方法
JP5352391B2 (ja) * 2009-09-14 2013-11-27 株式会社ジャパンディスプレイ 表示装置
KR101628254B1 (ko) * 2009-09-21 2016-06-09 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그의 제조 방법
CN102576736B (zh) * 2009-10-09 2015-05-13 株式会社半导体能源研究所 半导体器件及其制造方法
EP2312633A1 (en) * 2009-10-15 2011-04-20 Applied Materials, Inc. Method and installation for producing a semiconductor device, and semiconductor device
JP5432771B2 (ja) * 2010-02-26 2014-03-05 株式会社ジャパンディスプレイ 表示装置および表示装置の製造方法
KR102047354B1 (ko) 2010-02-26 2019-11-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5638369B2 (ja) 2010-07-07 2014-12-10 株式会社Ｓｈカッパープロダクツ シリコンデバイス構造、及びその形成に用いるスパッタリングターゲット材
JP2012027159A (ja) 2010-07-21 2012-02-09 Kobe Steel Ltd 表示装置
KR101256276B1 (ko) * 2010-08-25 2013-04-18 플란제 에스이 다중막의 식각액 조성물 및 그 식각방법
JP2012060015A (ja) * 2010-09-10 2012-03-22 Hitachi Cable Ltd 電子デバイス配線用Ｃｕ合金スパッタリングターゲット材、及び素子構造
CN103262250B (zh) * 2010-12-08 2014-12-17 夏普株式会社 半导体装置和显示装置
JP2012149294A (ja) * 2011-01-18 2012-08-09 Hitachi Cable Ltd スパッタリングターゲット、半導体装置および半導体装置の製造方法
JP2012180540A (ja) 2011-02-28 2012-09-20 Kobe Steel Ltd 表示装置および半導体装置用Ａｌ合金膜
JP5524905B2 (ja) 2011-05-17 2014-06-18 株式会社神戸製鋼所 パワー半導体素子用Ａｌ合金膜
JP2013084907A (ja) 2011-09-28 2013-05-09 Kobe Steel Ltd 表示装置用配線構造
US9824942B2 (en) 2014-04-15 2017-11-21 Joled Inc. Method of manufacturing thin-film transistor substrate including a copper alloy film
CN107634002A (zh) * 2017-09-26 2018-01-26 深圳市华星光电技术有限公司 薄膜晶体管及其制作方法

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63308384A (ja) 1987-06-10 1988-12-15 Fujitsu Ltd 薄膜トランジスタ
JP2733006B2 (ja) 1993-07-27 1998-03-30 株式会社神戸製鋼所 半導体用電極及びその製造方法並びに半導体用電極膜形成用スパッタリングターゲット
JPH0766423A (ja) 1993-08-31 1995-03-10 Toshiba Corp 液晶表示装置用アレイ基板
JPH07326756A (ja) * 1994-05-30 1995-12-12 Kyocera Corp 薄膜トランジスタおよびその製造方法
US6075257A (en) * 1996-12-23 2000-06-13 Samsung Electronics Co., Ltd. Thin film transistor substrate for a liquid crystal display having a silicide prevention insulating layer in the electrode structure
KR100495804B1 (ko) 1997-12-23 2005-09-15 삼성전자주식회사 액정표시장치용박막트랜지스터기판및그제조방법
JP3365954B2 (ja) 1997-04-14 2003-01-14 株式会社神戸製鋼所 半導体電極用Ａｌ−Ｎｉ−Ｙ 合金薄膜および半導体電極用Ａｌ−Ｎｉ−Ｙ 合金薄膜形成用スパッタリングターゲット
JPH11337976A (ja) 1998-03-26 1999-12-10 Toshiba Corp 表示装置用アレイ基板及びこのアレイ基板を備えた平面表示装置
JP4663829B2 (ja) 1998-03-31 2011-04-06 三菱電機株式会社 薄膜トランジスタおよび該薄膜トランジスタを用いた液晶表示装置
JP4458563B2 (ja) 1998-03-31 2010-04-28 三菱電機株式会社 薄膜トランジスタの製造方法およびこれを用いた液晶表示装置の製造方法
JP3702096B2 (ja) * 1998-06-08 2005-10-05 三洋電機株式会社 薄膜トランジスタ及び表示装置
JP4238956B2 (ja) 2000-01-12 2009-03-18 エルジー ディスプレイ カンパニー リミテッド 銅配線基板及びその製造方法並びに液晶表示装置
JP2002353222A (ja) 2001-05-29 2002-12-06 Sharp Corp 金属配線、それを備えた薄膜トランジスタおよび表示装置
JP4783525B2 (ja) 2001-08-31 2011-09-28 株式会社アルバック 薄膜アルミニウム合金及び薄膜アルミニウム合金形成用スパッタリングターゲット
US6866949B2 (en) * 2002-03-08 2005-03-15 Dai Nippon Printing Co., Ltd. Substrate film, gas barrier film, and display using the same
JP2003273109A (ja) 2002-03-14 2003-09-26 Advanced Display Inc Ａｌ配線用薄膜及びその製造方法並びにこれを用いた液晶表示装置
KR100866976B1 (ko) 2002-09-03 2008-11-05 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 제조방법
JP3940385B2 (ja) 2002-12-19 2007-07-04 株式会社神戸製鋼所 表示デバイスおよびその製法
KR100904524B1 (ko) 2002-12-31 2009-06-25 엘지디스플레이 주식회사 액정표시장치용 어레이기판 제조방법
JP2005166757A (ja) 2003-11-28 2005-06-23 Advanced Lcd Technologies Development Center Co Ltd 配線構造体、配線構造体の形成方法、薄膜トランジスタ、薄膜トランジスタの形成方法、及び表示装置
JP4478038B2 (ja) * 2004-02-27 2010-06-09 株式会社半導体理工学研究センター 半導体装置及びその製造方法
JP2005303003A (ja) 2004-04-12 2005-10-27 Kobe Steel Ltd 表示デバイスおよびその製法
JP4541787B2 (ja) 2004-07-06 2010-09-08 株式会社神戸製鋼所 表示デバイス
JP4906039B2 (ja) 2004-08-03 2012-03-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4330517B2 (ja) 2004-11-02 2009-09-16 株式会社神戸製鋼所 Ｃｕ合金薄膜およびＣｕ合金スパッタリングターゲット並びにフラットパネルディスプレイ
JP4579709B2 (ja) 2005-02-15 2010-11-10 株式会社神戸製鋼所 Ａｌ−Ｎｉ−希土類元素合金スパッタリングターゲット
JP4117001B2 (ja) 2005-02-17 2008-07-09 株式会社神戸製鋼所 薄膜トランジスタ基板、表示デバイス、および表示デバイス用のスパッタリングターゲット
JP4542008B2 (ja) 2005-06-07 2010-09-08 株式会社神戸製鋼所 表示デバイス
TWI261929B (en) * 2005-06-13 2006-09-11 Au Optronics Corp Switching device for a pixel electrode and methods for fabricating the same
US7507648B2 (en) 2005-06-30 2009-03-24 Ramesh Kakkad Methods of fabricating crystalline silicon film and thin film transistors
US7411298B2 (en) 2005-08-17 2008-08-12 Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel, Ltd.) Source/drain electrodes, thin-film transistor substrates, manufacture methods thereof, and display devices
US7683370B2 (en) 2005-08-17 2010-03-23 Kobe Steel, Ltd. Source/drain electrodes, transistor substrates and manufacture methods, thereof, and display devices
JP2007079537A (ja) * 2005-08-18 2007-03-29 Fuji Xerox Co Ltd 発光素子、表示装置及び発光方法
KR101174780B1 (ko) 2005-09-14 2012-08-20 엘지디스플레이 주식회사 박막트랜지스터의 제조방법 및 이를 적용한 액정표시소자의제조방법
JP5076482B2 (ja) * 2006-01-20 2012-11-21 富士通セミコンダクター株式会社 半導体装置の製造方法
US7781767B2 (en) 2006-05-31 2010-08-24 Kobe Steel, Ltd. Thin film transistor substrate and display device
JP4280277B2 (ja) 2006-09-28 2009-06-17 株式会社神戸製鋼所 表示デバイスの製法
JP4377906B2 (ja) 2006-11-20 2009-12-02 株式会社コベルコ科研 Ａｌ−Ｎｉ−Ｌａ系Ａｌ基合金スパッタリングターゲット、およびその製造方法
US7782413B2 (en) * 2007-05-09 2010-08-24 Tohoku University Liquid crystal display device and manufacturing method therefor

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102308330A (zh) * 2009-02-10 2012-01-04 夏普株式会社 连接端子和具备该连接端子的显示装置
CN101866879A (zh) * 2009-04-17 2010-10-20 日立电线株式会社 配线结构的制造方法及配线结构
CN103972246B (zh) * 2009-07-27 2017-05-31 株式会社神户制钢所 布线结构以及具备布线结构的显示装置
CN103972246A (zh) * 2009-07-27 2014-08-06 株式会社神户制钢所 布线结构以及具备布线结构的显示装置
CN102169905B (zh) * 2010-02-19 2014-07-30 株式会社神户制钢所 薄膜晶体管基板及显示器件
CN102169905A (zh) * 2010-02-19 2011-08-31 株式会社神户制钢所 薄膜晶体管基板及显示器件
CN102916016A (zh) * 2011-08-02 2013-02-06 三星电子株式会社 薄膜晶体管阵列面板及其制造方法
US9589998B2 (en) 2011-08-02 2017-03-07 Samsung Display Co., Ltd. Thin film transistor array panel and manufacturing method thereof
US9837446B2 (en) 2011-08-02 2017-12-05 Samsung Display Co., Ltd. Thin film transistor array panel and manufacturing method thereof
CN103094352A (zh) * 2011-11-02 2013-05-08 日立电线株式会社 薄膜晶体管及其制造方法、以及具备薄膜晶体管的显示装置、溅射靶材
CN103094352B (zh) * 2011-11-02 2016-04-13 株式会社Sh铜业 薄膜晶体管及其制造方法、以及具备薄膜晶体管的显示装置、溅射靶材
US9553158B2 (en) 2012-04-01 2017-01-24 Hefei Xinsheng Optoelectronics Technology Co., Ltd. Thin film transistor array substrate and a thin film transistor which comprise a conductive structure comprising a blocking layer and a diffusion prevention layer
CN102664193A (zh) * 2012-04-01 2012-09-12 京东方科技集团股份有限公司 导电结构及制造方法、薄膜晶体管、阵列基板和显示装置
CN105676601A (zh) * 2014-12-03 2016-06-15 东京应化工业株式会社 用于形成蚀刻掩模的玻璃基板的前处理方法
CN105676601B (zh) * 2014-12-03 2020-08-07 东京应化工业株式会社 用于形成蚀刻掩模的玻璃基板的前处理方法
CN110061011A (zh) * 2019-03-25 2019-07-26 北海惠科光电技术有限公司 薄膜晶体管基板及其制备方法
CN110061011B (zh) * 2019-03-25 2022-04-05 北海惠科光电技术有限公司 薄膜晶体管基板及其制备方法

Also Published As

Publication number Publication date
KR20080112132A (ko) 2008-12-24
TW200910605A (en) 2009-03-01
TWI425640B (zh) 2014-02-01
CN101330102B (zh) 2012-07-25
US20080315203A1 (en) 2008-12-25
US7943933B2 (en) 2011-05-17
JP2009004518A (ja) 2009-01-08
KR100966205B1 (ko) 2010-06-25

Similar Documents

Publication Publication Date Title
CN101330102B (zh) 薄膜晶体管基板和显示器件
US7416907B2 (en) Semiconductor device and method for forming the same
CN101523612B (zh) 薄膜晶体管基板及显示器件
CN100511690C (zh) 源极/漏极电极、薄膜晶体管衬底及其制备方法和显示器件
US7166899B2 (en) Semiconductor device, and method of fabricating the same
US6784457B2 (en) Semiconductor device and manufacturing method thereof
US9349760B2 (en) Method of manufacturing a TFT-LCD array substrate having light blocking layer on the surface treated semiconductor layer
KR100927383B1 (ko) 박막 트랜지스터, 그것을 사용한 표시장치 및 그것들의제조 방법
US20090011261A1 (en) Method for manufacturing display apparatus
KR20080052460A (ko) 표시 장치 및 그 제조 방법
CN107799466B (zh) Tft基板及其制作方法
JP2006126855A (ja) 表示装置
KR20110071641A (ko) 산화물 박막 트랜지스터의 제조방법
JP2006293385A (ja) 表示装置
US20090185126A1 (en) Metal line, method of forming the same, and a display using the same
CN113284910B (zh) 显示背板、制作方法以及显示装置
US20180252952A1 (en) Thin film transistor array substrates, manufacturing methods thereof and display devices
JP4341255B2 (ja) トランジスタの製造方法、電気光学装置の製造方法、及び電子機器の製造方法
KR20020091313A (ko) 실리콘의 결정화 방법 및 이를 이용한 박막트랜지스터제조 방법
JP2007109731A (ja) 半導体装置の製造方法、半導体装置、電気光学装置および電子機器
KR20080085276A (ko) 액정표시장치용 어레이 기판 및 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120725

Termination date: 20210527